JP2005333466A

JP2005333466A - Voltage controlled oscillator and radio communication device using the same

Info

Publication number: JP2005333466A
Application number: JP2004150593A
Authority: JP
Inventors: Koichiro Minami; 公一郎南
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-05-20
Filing date: 2004-05-20
Publication date: 2005-12-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage controlled oscillator that uses a MOS varactor to which correction bias is supplied, along with a radio communication device using the same. <P>SOLUTION: With active circuits 22 and 22X having negative resistance, a resonator connected to the output of the negative circuit comprises inductors 25 and 25X, and a first capacitor 23 and an MOS varactor 24 constituting a capacitor. Bias circuits 29 and 211 supply bias voltage which is compensated with MOS threshold value voltage to the MOS varactor. A voltage control terminal VCNT applies a control voltage for varying oscillation frequency to the MOS varactor. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、補正バイアスが供給されるＭＯＳバラクタを用いた負性抵抗発振器、並びにこの負性抵抗発振器を用いた無線装置に関するものである。 The present invention relates to a negative resistance oscillator using a MOS varactor to which a correction bias is supplied, and a radio apparatus using the negative resistance oscillator.

ＭＯＳトランジスタを用いたＭＯＳバラクタはバイアスに対して容量の変化が急峻なため、これを用いたＶＣＯ（電圧制御型発振器）では使用可能な制御電圧の範囲が狭いという問題があった。
この問題を解決するために、図８に可変バラクタ回路とこれを用いたＬＣ共振回路及び電圧制御型発振器（負性抵抗発振器）が特許文献１（特開２００２−４３８４２）に提案されている。まずＶＣＮＴ端子（電圧制御端子）とＭＯＳトランジスタ（ダイオード）４３Ａのゲートとドレインの共通接続点であるアノードが接続され、またこのＭＯＳトランジスタ４３Ａのソースがカソードとして構成され、いわゆるＭＯＳダイオードを構成している。ＭＯＳトランジスタ４３Ａのソース即ちカソードはＭＯＳトランジスタ４３Ｂのゲートとドレインの共通接続点のアノードに接続される。ソースすなわちカソードはＭＯＳトランジスタ４３Ｃのゲートとドレインの共通接続点のアノードに接続され、ソースすなわちカソードは抵抗４５の一方の端子に接続されている。抵抗４５の他方の端子はＧＮＤに接続されている。 A MOS varactor using a MOS transistor has a sharp change in capacitance with respect to a bias. Therefore, there is a problem that a usable control voltage range is narrow in a VCO (voltage controlled oscillator) using the MOS varactor.
In order to solve this problem, Japanese Patent Application Laid-Open No. 2002-43842 proposes a variable varactor circuit, an LC resonance circuit using the variable varactor circuit, and a voltage controlled oscillator (negative resistance oscillator). First, the VCNT terminal (voltage control terminal) and the anode, which is the common connection point of the gate and drain of the MOS transistor (diode) 43A, are connected, and the source of the MOS transistor 43A is configured as the cathode, forming a so-called MOS diode. Yes. The source or cathode of the MOS transistor 43A is connected to the anode at the common connection point of the gate and drain of the MOS transistor 43B. The source or cathode is connected to the anode of the common connection point between the gate and drain of the MOS transistor 43C, and the source or cathode is connected to one terminal of the resistor 45. The other terminal of the resistor 45 is connected to GND.

ＭＯＳダイオード４３ＡのカソードはＭＯＳバラクタを構成するＭＯＳトランジスタ４４Ａのゲートに接続され、ＭＯＳトランジスタ（バラクタ）４４Ａの共通接続されたドレインとソースは出力端子ＶＯＵＴ４２に接続される。このように、ＭＯＳトランジスタ４４Ａにおいて、ゲートを一方の電極とし、ソースとドレインを共通接続して他方の電極とすることにより、ＭＯＳバラクタ４４Ａを形成している。以下同様に、ＭＯＳトランジスタ４３ＢのソースすなわちカソードはＭＯＳバラクタ４４Ｂのゲートに接続され、このＭＯＳバラクタ４４Ｂの他方の端子は前述の出力端子ＶＯＵＴ４２に接続されている。さらにＭＯＳトランジスタ４３ＣのソースすなわちカソードはＭＯＳバラクタ４４Ｃのゲートに接続され、このＭＯＳバラクタ４４Ｃの他方の端子は前述の出力端子ＶＯＵＴ４２に接続されている。 The cathode of the MOS diode 43A is connected to the gate of the MOS transistor 44A constituting the MOS varactor, and the commonly connected drain and source of the MOS transistor (varactor) 44A are connected to the output terminal VOUT42. Thus, in the MOS transistor 44A, the MOS varactor 44A is formed by using the gate as one electrode and connecting the source and drain in common to the other electrode. Similarly, the source or cathode of the MOS transistor 43B is connected to the gate of the MOS varactor 44B, and the other terminal of the MOS varactor 44B is connected to the aforementioned output terminal VOUT42. Further, the source or cathode of the MOS transistor 43C is connected to the gate of the MOS varactor 44C, and the other terminal of the MOS varactor 44C is connected to the aforementioned output terminal VOUT42.

出力端子ＶＯＵＴ４２は、アクティブ素子などで構成される能動回路を有し、かつこの能動回路の出力端子からみた出力インピーダンスは負性抵抗の特性を示す負性抵抗発振器４６に接続されている。 The output terminal VOUT42 has an active circuit composed of an active element or the like, and the output impedance viewed from the output terminal of the active circuit is connected to a negative resistance oscillator 46 showing the characteristic of negative resistance.

電圧制御端子ＶＣＮＴ４１からＭＯＳバラクタ制御用の制御電圧が供給されると、ＭＯＳトランジスタで構成される各ＭＯＳダイオード４３Ａ，４３Ｂ，４３Ｃのカソードから制御電圧が分圧されて取り出され、この取り出された各制御電圧はＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃにそれぞれ印加される。その結果、負性抵抗発振器４６のＬＣ共振を構成し、共振周波数を決定する容量の値が決定される。また、上述した電圧制御端子ＶＣＮＴ４１の電圧値が変わると、ＭＯＳダイオードで分圧された制御電圧がそれぞれＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃに印加され各ＭＯＳダイオード間でしきい値Ｖｔｈだけ電圧ドロップした電圧が発生し、この発生した電圧が各ＭＯＳバラクタに供給される。この供給された電圧に従ってそれぞれのＭＯＳバラクタは容量値が設定される。この設定された容量値が変化するに伴い、発振周波数が変化する。 When the control voltage for controlling the MOS varactor is supplied from the voltage control terminal VCNT41, the control voltage is divided and extracted from the cathodes of the MOS diodes 43A, 43B, and 43C formed of MOS transistors. A control voltage is applied to each of the MOS varactors 44A, 44B, and 44C. As a result, the LC resonance of the negative resistance oscillator 46 is configured, and the capacitance value that determines the resonance frequency is determined. Further, when the voltage value of the voltage control terminal VCNT41 changes, the control voltage divided by the MOS diode is applied to the MOS varactors 44A, 44B, 44C, respectively, and the voltage dropped between the respective MOS diodes by the threshold value Vth. The generated voltage is supplied to each MOS varactor. The capacitance value of each MOS varactor is set according to the supplied voltage. As the set capacitance value changes, the oscillation frequency changes.

この特許文献１では、各ＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃのバイアス−容量特性はＶＣＮＴから電圧降下させたバイアスを発生させ、そのバイアスを各バラクタ４４Ａ，４４Ｂ，４４Ｃに印加している。
図８に示した可変バラクタを用いた負性抵抗発振器に関する電気的特性を図９（ａ）〜（ｅ）に示す。
図９（ｂ），（ｃ）に、電圧制御端子ＶＣＮＴに印加した制御電圧を増加したとき、しきい値に対するＭＯＳバラクタの容量値とそれに対応する発振周波数の変化を示した。
また９図（ｄ），（ｅ）には、ＭＯＳダイオード（トランジスタ）４３Ａ，４３Ｂ，４３Ｃのしきい値が変動した場合、各端子から分圧された（制御）電圧が供給された場合の容量値（Ａ，Ｂ，Ｃ）とそれらを合計したトータル容量値Ｄを示すとともに、発振周波数の変化も同時に示した。 In Patent Document 1, the bias-capacitance characteristics of the MOS varactors 44A, 44B, and 44C generate a bias that is a voltage drop from VCNT, and the bias is applied to the varactors 44A, 44B, and 44C.
The electrical characteristics of the negative resistance oscillator using the variable varactor shown in FIG. 8 are shown in FIGS.
FIGS. 9B and 9C show the change in the capacitance value of the MOS varactor and the corresponding oscillation frequency with respect to the threshold when the control voltage applied to the voltage control terminal VCNT is increased.
FIGS. 9 (d) and 9 (e) show the capacitance when the threshold voltage of the MOS diodes (transistors) 43A, 43B, and 43C fluctuates and the divided (control) voltage is supplied from each terminal. In addition to the values (A, B, C) and the total capacitance value D obtained by summing them, the change in the oscillation frequency was also shown.

このため、各ＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃのしきい値Ｖｔｈが変動すると、しきい値Ｖｔｈ付近で容量値が急激に変化する。また、ＭＯＳトランジスタのしきい値Ｖｔｈが変動すると、これに印加するバイアス−容量特性はバイアス軸方向にシフトする。その結果、ＶＣＯの制御電圧の使用可能な範囲が変ってしまう。
このように、ＭＯＳダイオードで構成するバイアス供給回路を用いた可変バラクタ回路において、各バイアスの電位差が変化すると、容量の変化に伴いＶＣＯの発振周波数特性の傾きも変化するため、ＰＬＬを構成した場合に特性を悪化させるという問題がある。さらに、電圧制御端子ＶＣＮＴには常に電流が流れるため、ＶＣＮＴ端子４１から印加する制御電圧の使用範囲が電源電圧もしくはＧＮＤ（グランド）付近になると、ＰＬＬのチャージポンプ回路のＵＰ電流とＤＯＷＮ電流のバランスが崩れやすくなり、ＰＬＬの性能であるリファレンスリークや位相誤差を悪化させる。さらに、低電圧で回路を動作させる場合、この影響は顕著となり、回路そのものが動作しないことがある。
特開２００２−４３８４２号公報 For this reason, when the threshold value Vth of each MOS varactor 44A, 44B, 44C varies, the capacitance value changes rapidly in the vicinity of the threshold value Vth. Further, when the threshold value Vth of the MOS transistor fluctuates, the bias-capacitance characteristic applied thereto shifts in the bias axis direction. As a result, the usable range of the control voltage of the VCO changes.
As described above, in the variable varactor circuit using the bias supply circuit composed of the MOS diode, when the potential difference of each bias changes, the slope of the oscillation frequency characteristic of the VCO also changes as the capacitance changes. There is a problem of deteriorating characteristics. Furthermore, since a current always flows through the voltage control terminal VCNT, if the use range of the control voltage applied from the VCNT terminal 41 is near the power supply voltage or GND (ground), the balance between the UP current and the DOWN current of the PLL charge pump circuit Tends to collapse and deteriorates the reference leak and phase error, which are the performances of the PLL. Further, when the circuit is operated at a low voltage, this influence becomes significant, and the circuit itself may not operate.
JP 2002-43842 A

本発明の目的は、ＭＯＳバラクタに供給するバイアス電位をしきい値補償して負性抵抗発振器を動作させ、またこれを用いてＰＬＬを構成した場合、リファレンスリークを無くして安定に動作させる負性抵抗発振器並びにこれを用いた無線通信装置を提供することである。 An object of the present invention is to operate a negative resistance oscillator by compensating a bias potential supplied to a MOS varactor with a threshold value, and in the case where a PLL is configured using the bias potential, the negative potential for stable operation without reference leak. A resistive oscillator and a wireless communication device using the same are provided.

上記目的を達成するために、本発明は電圧制御発信器は、制御電圧により周波数を可変する電圧制御発振器であって、キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタとを有する共振回路と、前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路とを有する。 In order to achieve the above object, the present invention provides a voltage-controlled oscillator, which is a voltage-controlled oscillator whose frequency is varied according to a control voltage, a capacitor circuit having a capacitor, a varactor having a threshold value, and a resonant circuit having an inductor. And a bias circuit for supplying the varactor with a threshold voltage compensated bias voltage.

また、本発明の電圧制御発振器は、制御電圧により周波数を可変する電圧制御発振器であって、キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタンスを有する共振器と、前記共振器が出力端子間に接続された能動回路と、前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路とを有する。 The voltage-controlled oscillator according to the present invention is a voltage-controlled oscillator whose frequency is varied by a control voltage, the capacitor having a capacitor and a varactor having a threshold value, a resonator having an inductance, and the resonator between the output terminals. And an active circuit connected to the varactor and a bias circuit for supplying a bias voltage compensated for a threshold voltage to the varactor.

さらに、本発明の無線通信装置は、共振器を構成する電圧制御発振器と、前記電圧制御発振器からの出力信号と基準信号を用いて位相同期検出し、該検出信号を用いて前記負性抵抗のＭＯＳバラクタの制御電圧を供給する位相同期検出部と、該電圧制御発振器からの発振信号の振幅をモニターし、前記電圧制御発振器出力信号の振幅を制御するモニター回路と、前記発振信号が供給され、該発振信号の周波数を所定倍した発振信号を出力する逓倍回路と、前記逓倍回路からの出力された発振信号を用いて変調および、または復調する変復調回路とを有する無線通信装置であって、前記電圧制御発振器の共振器は、インダクタンスとキャパシタとしきい値を有するバラクタとを有するキャパシタ部とを有する。 Furthermore, the wireless communication device of the present invention performs phase synchronization detection using a voltage-controlled oscillator constituting a resonator, an output signal from the voltage-controlled oscillator and a reference signal, and uses the detection signal to detect the negative resistance. A phase synchronization detector for supplying a control voltage of the MOS varactor, a monitor circuit for monitoring the amplitude of the oscillation signal from the voltage controlled oscillator, and controlling the amplitude of the voltage controlled oscillator output signal; and the oscillation signal, A radio communication apparatus comprising: a multiplication circuit that outputs an oscillation signal obtained by multiplying a frequency of the oscillation signal by a predetermined value; and a modulation / demodulation circuit that modulates and / or demodulates using the oscillation signal output from the multiplication circuit, The resonator of the voltage controlled oscillator includes a capacitor unit including an inductance, a capacitor, and a varactor having a threshold value.

ＭＯＳバラクタなどに供給するバイアスをＭＯＳトランジスタなどのしきい値に依存するようにすることにより、電圧制御発振器の発振周波数特性を安定にすることができ、また電圧制御発振器を制御する制御電圧に電流が流れないため、ＰＬＬを構成する場合、このレファレンスリークを悪化を防止することができる。 By making the bias supplied to the MOS varactor or the like depend on the threshold value of the MOS transistor or the like, it is possible to stabilize the oscillation frequency characteristic of the voltage controlled oscillator, and to control the voltage controlled oscillator with a current. Therefore, when the PLL is configured, the reference leak can be prevented from deteriorating.

図１に本発明の実施形態例を示す。この例において、発振器のＭＯＳバラクタに電圧を供給する回路構成について示している。以後ＭＯＳバラクタの例を示すが、ＭＩＳＦＥＴや他のしきい値を持つ一般的なバラクタ素子であってもよい。電圧制御端子ＶＣＮＴ１１がＭＯＳバラクタ１３を構成する一方の端子（ゲート）に接続され、ソースとドレインが共通接続された他方の端子はキャパシタ１４の一方の端子とバイアス回路１５に接続される。キャパシタ１４の他方の端子は出力端子ＶＯＵＴ１２と発振器を構成する負性抵抗発振器１６に接続される。また負性抵抗発振器について以後説明するが、それ以外の発振器たとえばＣＲ発振器、リング発振器などについても適用できる。 FIG. 1 shows an embodiment of the present invention. In this example, a circuit configuration for supplying a voltage to the MOS varactor of the oscillator is shown. Hereinafter, an example of a MOS varactor will be described, but a MISFET or another general varactor element having a threshold value may be used. The voltage control terminal VCNT11 is connected to one terminal (gate) constituting the MOS varactor 13, and the other terminal having the source and drain connected in common is connected to one terminal of the capacitor 14 and the bias circuit 15. The other terminal of the capacitor 14 is connected to the output terminal VOUT12 and a negative resistance oscillator 16 constituting an oscillator. Although the negative resistance oscillator will be described below, it can be applied to other oscillators such as a CR oscillator and a ring oscillator.

図１は、電圧制御（負性抵抗）発振器１６とその共振回路を構成するキャパシタについて示していて、発振周波数を可変するため、キャパシタの容量値を変化させている。
図１を用いて、容量値を可変する場合の動作について説明する。図１には、キャパシタ１４とＭＯＳバラクタ１３を直列に接続し、この両者の共通接続点にバイアス回路１５を用いてバイアス電圧ＶＢ−Ｖｔｈを印加し、さらに、周波数を可変するための制御電圧をＶＣＮＴ端子から制御電圧ＶＣＮＴを印加している。 FIG. 1 shows a voltage-controlled (negative resistance) oscillator 16 and a capacitor constituting its resonance circuit. In order to vary the oscillation frequency, the capacitance value of the capacitor is changed.
The operation when the capacitance value is varied will be described with reference to FIG. In FIG. 1, a capacitor 14 and a MOS varactor 13 are connected in series, a bias voltage VB-Vth is applied to a common connection point between the capacitor 14 and the MOS varactor 13 by using a bias circuit 15, and a control voltage for changing the frequency is shown. A control voltage VCNT is applied from the VCNT terminal.

ＭＯＳトランジスタの特性の変動がＭＯＳバラクタの電圧−容量値の特性に影響しないように、バイアス回路１５はＭＯＳトランジスタのＶｔｈの変化に伴ったバイアス電圧ＶＢ−Ｖｔｈを固定バイアスとして上述の共通接続点に供給している。この容量値を可変するため、ＶＣＮＴ１１から制御電圧を可変すると容量値は、
〔数１〕

１／Ｃｔ＝１／Ｃ１３＋１／Ｃ１４

Ｃｔ；キャパシタの合計値
Ｃ１３；ＭＯＳバラクタの容量値
〔数２〕

１／Ｃ１３＝１／Ｃｏ＋１／Ｃｇ

Ｃｏ；ゲート酸化膜容量
Ｃｇ；ゲート電圧依存の空乏層容量

と表される。
したがって、ＶＣＮＴ端子１１から印加される制御電圧ＶＣＮＴを可変すると、ＭＯＳバラクタ１３には、
〔数３〕
ＶＣＮＴ−（ＶＢ−Ｖｔｈ）

の電圧が印加されるから、この差電圧によりＣｇの値が決定され、Ｃ１３が求まる。その結果、Ｃｔすなわち、発振器を構成する（ＬＣ）共振器のキャパシタ合計の容量値が決まる（ただしここでは、能動回路の出力容量と入力容量は簡単化するため考慮しないことにする）。発振器の共振器を構成するコイルの値を一定とするとトータル容量値で共振周波数は求まり、これに対応する発振周波数が決定される。 The bias circuit 15 uses the bias voltage VB-Vth accompanying the change in Vth of the MOS transistor as a fixed bias so that the fluctuation of the characteristics of the MOS transistor does not affect the voltage-capacitance characteristics of the MOS varactor. Supply. In order to vary this capacitance value, if the control voltage is varied from VCNT11, the capacitance value is
[Equation 1]

1 / Ct = 1 / C13 + 1 / C14

Ct: Total value of capacitor
C13: Capacity value of MOS varactor [Equation 2]

1 / C13 = 1 / Co + 1 / Cg

Co: Gate oxide film capacitance
Cg: gate voltage dependent depletion layer capacitance

It is expressed.
Therefore, when the control voltage VCNT applied from the VCNT terminal 11 is varied, the MOS varactor 13 has
[Equation 3]
VCNT- (VB-Vth)

Thus, the value of Cg is determined by this differential voltage, and C13 is obtained. As a result, Ct, that is, the capacitance value of the total capacitor of the (LC) resonator constituting the oscillator is determined (however, here, the output capacitance and input capacitance of the active circuit are not considered for simplification). If the value of the coil constituting the resonator of the oscillator is constant, the resonance frequency is obtained from the total capacitance value, and the corresponding oscillation frequency is determined.

このように、ＭＯＳバラクタを用いて容量値を可変する場合、負性抵抗発振器と制御電圧との間にＭＯＳバラクタと固定容量値を有するキャパシタの直列接続回路を供え、この両者の共通接続点にＭＯＳバラクタ用制御電圧を供給する。さらに、このＭＯＳバラクタに与える固定バイアス電圧をＭＯＳトランジスタのしきい値Ｖｔｈに依存させることで、しきい値の変動に対する容量値の変化を実質上抑制することができる。 Thus, when the capacitance value is varied using the MOS varactor, a series connection circuit of the MOS varactor and the capacitor having a fixed capacitance value is provided between the negative resistance oscillator and the control voltage, and the common connection point between the two is provided. Supply control voltage for MOS varactor. Furthermore, by making the fixed bias voltage applied to the MOS varactor depend on the threshold value Vth of the MOS transistor, it is possible to substantially suppress the change in the capacitance value with respect to the fluctuation of the threshold value.

図２に図１で説明した、ＭＯＳバラクタと固定容量値を有するキャパシタを直列接続した構成を複数個並列接続した他の実施形態の構成例を示す。ここでは１例として、図１の例にさらに２個並列に追加接続した場合の回路構成を示す。ＭＯＳバラクタに供給する制御電圧は電圧値が違い、この電圧の違いによるＭＯＳバラクタの容量値が異なるのみで、基本的な考え方は図１と同様である。
図２には直列接続されたＭＯＳバラクタ１３Ａとキャパシタ１４Ａ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＡとする。同様に直列接続されたＭＯＳバラクタ１３Ｂとキャパシタ１４Ｂ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＢとする。さらに、直列接続されたＭＯＳバラクタ１３Ｃとキャパシタ１４Ｃ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＣとする。 FIG. 2 shows a configuration example of another embodiment in which a plurality of configurations in which a MOS varactor and a capacitor having a fixed capacitance value are connected in series as described in FIG. 1 are connected in parallel. Here, as an example, a circuit configuration in the case of additionally connecting two in parallel to the example of FIG. 1 is shown. The control voltage supplied to the MOS varactor has a different voltage value, and the basic concept is the same as in FIG. 1 except that the capacitance value of the MOS varactor is different depending on the voltage difference.
In FIG. 2, a bias voltage is applied from the bias circuit 15 to a common connection point between the MOS varactor 13A and the capacitor 14A connected in series, and the difference from the voltage applied from the control voltage VCNT is VA. Similarly, a bias voltage is applied from the bias circuit 15 to a common connection point between the MOS varactor 13B and the capacitor 14B connected in series, and the difference from the voltage applied from the control voltage VCNT is defined as VB. Further, a bias voltage is applied from the bias circuit 15 to a common connection point between the MOS varactor 13C and the capacitor 14C connected in series, and a difference from the voltage applied from the control voltage VCNT is defined as VC.

直列接続された各容量値は、

〔数４〕
１／ＣｔＡ＝１／ＣＶＡ＋１／Ｃ１４Ａ

〔数５〕
１／ＣｔＢ＝１／ＣＶＢ＋１／Ｃ１４Ｂ

〔数６〕
１／ＣｔＣ＝１／ＣＶＣ＋１／Ｃ１４Ｃ

となり、トータル容量値はこれらの合計で、
〔数７〕
ＣｔＤ＝ＣｔＡ＋ＣｔＢ＋ＣｔＣ

と表される。 Each capacitance value connected in series is

[Equation 4]
1 / CtA = 1 / CVA + 1 / C14A

[Equation 5]
1 / CtB = 1 / CVB + 1 / C14B

[Equation 6]
1 / CtC = 1 / CVC + 1 / C14C

The total capacity value is the sum of these,
[Equation 7]
CtD = CtA + CtB + CtC

It is expressed.

したがって、バイアス回路１５から各ＭＯＳバラクタ１３Ａ，１３Ｂ，１３Ｃへ印加する固定バイアスに電位差を与えると、その合計容量は〔数７〕で得られる容量値ＣｔＤであり、しかも電圧差分だけ容量値―電圧特性の電圧軸へシフトした３個の特性を合計した特性となる。これを発振周波数−制御電圧（ＶＣＮＴ）に対応付けた例のグラフを図４（ｄ），（ｅ）に示す。また、バイアス電圧をＭＯＳトランジスタのしきい値に依存しないように発生させているので図１に示した回路と同様、容量値−電圧特性はしきい値Ｖｔｈが変化しても変化は少い（図５（ｂ）に図示）。 Therefore, when a potential difference is applied to the fixed bias applied from the bias circuit 15 to each of the MOS varactors 13A, 13B, and 13C, the total capacity is the capacity value CtD obtained by [Equation 7], and the capacitance value-voltage is equal to the voltage difference. The total of the three characteristics shifted to the characteristic voltage axis is the characteristic. Graphs of examples in which this is associated with the oscillation frequency-control voltage (VCNT) are shown in FIGS. Further, since the bias voltage is generated so as not to depend on the threshold value of the MOS transistor, the capacitance value-voltage characteristic changes little even if the threshold value Vth changes as in the circuit shown in FIG. (Shown in FIG. 5B).

［第１実施形態］
図３に図１に示したＭＯＳバラクタとキャパシタで構成した回路を負性抵抗発振器１６（２０）に適用した第１実施形態を示す。
この例では、ｎ型ＭＯＳトランジスタを用いた負性抵抗発振器の例を示すが、ｐ型ＭＯＳトランジスタを用いた回路構成または、バイポーラ素子でｎｐｎバイポーラトランジスタあるいはｐｎｐバーポーラトランジスタを用いた回路構成にも適用できる。 [First Embodiment]
FIG. 3 shows a first embodiment in which the circuit composed of the MOS varactor and the capacitor shown in FIG. 1 is applied to the negative resistance oscillator 16 (20).
In this example, an example of a negative resistance oscillator using an n-type MOS transistor is shown, but a circuit configuration using a p-type MOS transistor or a circuit configuration using an npn bipolar transistor or a pnp bipolar transistor as a bipolar element is also shown. Applicable.

本発明の第１実施形態の負性抵抗発振器の回路構成とその動作について、図３を用いて説明する。
第１ｎＭＯＳトランジスタ２６と第２ｎＭＯＳトランジスタ２６Ｘのソースが共通接続され、この共通接続点とグランド（ＧＮＤ）間に第１定電流源が接続される。第１ｎＭＯＳトランジスタ２６のドレインは第１出力端子ＯＵＴと第２ｎＭＯＳトランジスタ２６Ｘのゲートに接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２出力端子ＸＯＵＴと第１ｎＭＯＳトランジスタ２６のゲートに接続される。 The circuit configuration and operation of the negative resistance oscillator according to the first embodiment of the present invention will be described with reference to FIG.
The sources of the first nMOS transistor 26 and the second nMOS transistor 26X are connected in common, and the first constant current source is connected between the common connection point and the ground (GND). The drain of the first nMOS transistor 26 is connected to the first output terminal OUT and the gate of the second nMOS transistor 26X. The drain of the second nMOS transistor 26X is connected to the second output terminal XOUT and the gate of the first nMOS transistor 26.

第１ｎＭＯＳトランジスタ２６のドレインは第１キャパシタ２３の一方の端子と第１コイル２５の一方の端子に接続され、第１キャパシタ２３の他方の端子は第１ＭＯＳバラクタ２４の一方の端子（ドレインとソース共通接続点）に接続されている。
第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２キャパシタ２３Ｘの一方の端子と第２コイル２５Ｘの一方の端子に接続され、第２キャパシタ２３Ｘの他方の端子は第２ＭＯＳバラクタ２４Ｘの一方の端子（ドレインとソース共通接続点）と上述した第１キャパシタ２３の他方の端子に接続されている。
ＭＯＳバラクタ２４，２４Ｘの他方の端子（ゲート）は共通接続され、この共通接続点は電圧制御端子（ＶＣＮＴ端子）に接続されている。
第１コイル２５と第２コイル２５Ｘの他方の端子は電源ＶＣＣに接続されている。 The drain of the first nMOS transistor 26 is connected to one terminal of the first capacitor 23 and one terminal of the first coil 25, and the other terminal of the first capacitor 23 is one terminal of the first MOS varactor 24 (the drain and the source are common). Connection point).
The drain of the second nMOS transistor 26X is connected to one terminal of the second capacitor 23X and one terminal of the second coil 25X, and the other terminal of the second capacitor 23X is one terminal of the second MOS varactor 24X (common to drain and source). Node) and the other terminal of the first capacitor 23 described above.
The other terminals (gates) of the MOS varactors 24 and 24X are commonly connected, and this common connection point is connected to a voltage control terminal (VCNT terminal).
The other terminals of the first coil 25 and the second coil 25X are connected to the power supply VCC.

定電圧源２１１の出力端子は第３ｎＭＯＳトランジスタ２９のゲートとドレインに接続され、ソースはキャパシタ２３，２３Ｘの他方の端子の共通接続点と接続されるとともに、第２定電流源２１０の一方の端子に接続される。この第２定電流源２１０の他方の端子はグランドに接続される。 The output terminal of the constant voltage source 211 is connected to the gate and drain of the third nMOS transistor 29, the source is connected to the common connection point of the other terminals of the capacitors 23 and 23X, and one terminal of the second constant current source 210. Connected to. The other terminal of the second constant current source 210 is connected to the ground.

次に、負性抵抗発振器２０の動作について図３を用いて説明する。
第１と第２ｎＭＯＳトランジスタのゲートとドレインをお互いクロスカップルして、正帰還して負性抵抗を示す差動型増幅器となっている。この第１と第２ｎＭＯＳトランジスタのドレイン側から見たときの出力インピーダンスは負性抵抗を示していて、この第１，第２出力端子ＯＵＴ，ＸＯＵＴにコイルとキャパシタからなるＬＣ共振回路が並列接続され、出力インピーダンスの虚数部がゼロになった値で発振周波数が決定される。 Next, the operation of the negative resistance oscillator 20 will be described with reference to FIG.
The first and second nMOS transistors have a differential amplifier in which the gates and drains of the first and second nMOS transistors are cross-coupled with each other and positively fed back to exhibit a negative resistance. The output impedance when viewed from the drain side of the first and second nMOS transistors indicates a negative resistance, and an LC resonance circuit composed of a coil and a capacitor is connected in parallel to the first and second output terminals OUT and XOUT. The oscillation frequency is determined by the value at which the imaginary part of the output impedance becomes zero.

ＬＣ共振器を構成するキャパシタは第１キャパシタ２３，ＭＯＳバラクタ２４とＭＯＳバラクタ２４Ｘ，第２キャパシタ２３Ｘが直列接続されて構成されている。このキャパシタのトータル容量値（Ｃｄ１）は、第１キャパシタ２３とＭＯＳバラクタ２４の直列接続された合計容量（Ｃｔ１）と、ＭＯＳバラクタ２４Ｘと第２キャパシタ２３Ｘとが直列接続された合計容量（Ｃｔ２）とで求められ以下のようになる。
〔数８〕
１／Ｃｄ１＝１／Ｃｔ１＋１／Ｃｔ２

このトータル容量Ｃｄ１は電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢ−Ｖｔｈ）との差に依存する。 The capacitor constituting the LC resonator is configured by connecting a first capacitor 23, a MOS varactor 24, a MOS varactor 24X, and a second capacitor 23X in series. The total capacitance value (Cd1) of this capacitor is the total capacitance (Ct1) in which the first capacitor 23 and the MOS varactor 24 are connected in series, and the total capacitance (Ct2) in which the MOS varactor 24X and the second capacitor 23X are connected in series. And is as follows.
[Equation 8]
1 / Cd1 = 1 / Ct1 + 1 / Ct2

This total capacitance Cd1 depends on the difference between the control voltage VCNT applied from the voltage control terminal (VCNT terminal) to the other terminal of the MOS varactor and the voltage (VB−Vth) supplied to one terminal of the MOS varactor.

上述した、ＭＯＳバラクタの一方の端子に供給される電圧（ＶＢ−Ｖｔｈ）は通常固定されている。定電圧源２１１から一定の電圧ＶＢが出力され、その出力された電圧ＶＢはＭＯＳダイオード（第３ｎＭＯＳトランジスタ２９のゲートとドレイン共通接続点）のアノードに供給される。ソースすなわちカソードからは、しきい値Ｖｔｈだけ電圧ドロップされた電圧が出力されて、ＭＯＳバラクタの一方の端子にそれぞれ供給される。
ＭＯＳバラクタ２４，２４Ｘの一方の端子に供給するバイアス（ＶＢ−Ｖｔｈ）はＭＯＳトランジスタのしきい値Ｖｔｈと連動して変動する。すなわち、定電圧源２１１の出力端子２８から出力される電圧はＶＢであるが、ＭＯＳトランジスタ（ＭＯＳダイオード）２９でしきい値Ｖｔｈだけ電圧ドロップしてＭＯＳバラクタ２４，２４Ｘの他方の端子に供給されている。よって、ＭＯＳ製造プロセスの条件が変わり、それに伴いしきい値Ｖｔｈが変動すると、ＭＯＳバラクタ２４，２４Ｘに供給される固定バイアスはしきい値Ｖｔｈ分の変動分だけ変化する。この結果、Ｖｔｈが変動しても容量―電圧特性に寄与する電圧は等価的に変動しないことになる。
しきい値Ｖｔｈが低い場合（ｌｏｗ）、標準の場合（ｔｙｐ）と高い場合（ｈｉｇｈ）のそれぞれについて、図５（ａ），（ｂ），（ｃ）に示す。この図から、しきい値Ｖｔｈの変動にもかかわらず、制御電圧ＶＣＮＴに対して容量値はほとんど変化していない。またこの容量可変したときの発振周波数の変動もしきい値Ｖｔｈが変動しても変化しない。 The voltage (VB−Vth) supplied to one terminal of the MOS varactor described above is normally fixed. A constant voltage VB is output from the constant voltage source 211, and the output voltage VB is supplied to the anode of a MOS diode (a common connection point between the gate and drain of the third nMOS transistor 29). A voltage dropped by the threshold value Vth is output from the source, that is, the cathode, and supplied to one terminal of the MOS varactor.
The bias (VB−Vth) supplied to one terminal of the MOS varactors 24 and 24X varies in conjunction with the threshold value Vth of the MOS transistor. In other words, the voltage output from the output terminal 28 of the constant voltage source 211 is VB, but is dropped by the threshold voltage Vth by the MOS transistor (MOS diode) 29 and supplied to the other terminals of the MOS varactors 24 and 24X. ing. Therefore, when the conditions of the MOS manufacturing process change and the threshold value Vth changes accordingly, the fixed bias supplied to the MOS varactors 24 and 24X changes by the change amount corresponding to the threshold value Vth. As a result, even if Vth fluctuates, the voltage contributing to the capacity-voltage characteristic does not fluctuate equivalently.
FIGS. 5A, 5B, and 5C show a case where the threshold value Vth is low (low), a standard case (typ), and a high case (high), respectively. From this figure, the capacitance value hardly changes with respect to the control voltage VCNT in spite of the fluctuation of the threshold value Vth. The fluctuation of the oscillation frequency when the capacitance is varied does not change even if the threshold value Vth changes.

固定バイアスはしきい値を補償するよう設定され、この状態でＭＯＳバラクタ２４，２４Ｘの他方の端子に電圧制御端子ＶＣＮＴから制御電圧が印加される。その結果、ＭＯＳバラクタに供給される制御電圧が上述の計算式に基づいて決定される。また、この制御電圧を可変することにより、それに伴いＭＯＳバラクタの容量値が変化する。
ＭＯＳトランジスタのしきい値Ｖｔｈが小さい場合と大きい場合の発振周波数に対する特性の変動を図５（ｄ），（ｅ）に示す。図５（ｄ），（ｅ）からしきい値Ｖｔｈが変動しても、発振周波数と制御電圧ＶＣＮＴとの関係が変動しないことがわかる。
したがって、本発明の負性抵抗発振器２０の回路構成によると、ＭＯＳトランジスタ製造プロセスに起因するしきい値の変動があっても、発振周波数は変動しない効果がある。 The fixed bias is set to compensate the threshold value, and in this state, the control voltage is applied from the voltage control terminal VCNT to the other terminals of the MOS varactors 24 and 24X. As a result, the control voltage supplied to the MOS varactor is determined based on the above calculation formula. Further, by varying this control voltage, the capacitance value of the MOS varactor changes accordingly.
Changes in characteristics with respect to the oscillation frequency when the threshold value Vth of the MOS transistor is small and large are shown in FIGS. 5D and 5E, it can be seen that the relationship between the oscillation frequency and the control voltage VCNT does not vary even if the threshold value Vth varies.
Therefore, according to the circuit configuration of the negative resistance oscillator 20 of the present invention, there is an effect that the oscillation frequency does not fluctuate even if the threshold value fluctuates due to the MOS transistor manufacturing process.

［第２実施形態］
次に、図４に示す本発明の第２実施形態である負性抵抗発振器２０Ａの構成と動作について説明する。
図４に図示した負性抵抗発振器２０Ａの回路構成において、図３に示した負性抵抗発振器２０回路構成の素子と同一素子については同じ番号を用いることにする。
第１ｎＭＯＳトランジスタ２６と第２ｎＭＯＳトランジスア２６Ｘのソースが共通接続され、この共通接続点とグランド（ＧＮＤ）間に第１定電流源３７が接続される。第１ｎＭＯＳトランジスタ２６のドレインは第１出力端子ＯＵＴと第２ｎＭＯＳトランジスタ２６Ｘのゲートに接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２出力端子ＸＯＵＴと第１ｎＭＯＳトランジスタ２６のゲートに接続される。 [Second Embodiment]
Next, the configuration and operation of the negative resistance oscillator 20A according to the second embodiment of the present invention shown in FIG. 4 will be described.
In the circuit configuration of the negative resistance oscillator 20A shown in FIG. 4, the same elements as those of the negative resistance oscillator 20 circuit configuration shown in FIG.
The sources of the first nMOS transistor 26 and the second nMOS transistor 26X are connected in common, and a first constant current source 37 is connected between the common connection point and the ground (GND). The drain of the first nMOS transistor 26 is connected to the first output terminal OUT and the gate of the second nMOS transistor 26X. The drain of the second nMOS transistor 26X is connected to the second output terminal XOUT and the gate of the first nMOS transistor 26.

第１ｎＭＯＳトランジスタ２６のドレインは第１コイル２５の一方の端子に接続され、このコイルの他方の端子は電源ＶＣＣに接続されている。
第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２コイル２５Ｘの一方の端子に接続され、このコイルの他方の端子は電源ＶＣＣに接続されている。 The drain of the first nMOS transistor 26 is connected to one terminal of the first coil 25, and the other terminal of this coil is connected to the power supply VCC.
The drain of the second nMOS transistor 26X is connected to one terminal of the second coil 25X, and the other terminal of this coil is connected to the power supply VCC.

上述した第１と第２ｎＭＯＳトランジスタ２６，２６Ｘのドレイン間に図２で用いたキャパシタ回路をミラー構造にして接続している。
すなわち、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ａの一端が接続され、この他端がＭＯＳバラクタ２４Ａの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＡＸの一端に接続され、この他端がＭＯＳバラクタ２４ＡＸの一端に接続される。ＭＯＳバラクタ２４Ａ，２４ＡＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。
以下同様に、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ｂの一端が接続され、この他端がＭＯＳバラクタ２４Ｂの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＢＸの一端に接続され、この他端がＭＯＳバラクタ２４ＢＸの一端に接続される。ＭＯＳバラクタ２４Ｂ，２４ＢＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。
さらに、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ｃの一端が接続され、この他端がＭＯＳバラクタ２４Ｃの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＣＸの一端に接続され、この他端がＭＯＳバラクタ２４ＣＸの一端に接続される。ＭＯＳバラクタ２４Ｃ，２４ＣＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。 The capacitor circuit used in FIG. 2 is connected in a mirror structure between the drains of the first and second nMOS transistors 26 and 26X.
That is, one end of the capacitor 23A is connected to the drain of the first nMOS transistor, and the other end is connected to one end of the MOS varactor 24A. The drain of the second nMOS transistor 26X is connected to one end of the capacitor 23AX, and the other end is connected to one end of the MOS varactor 24AX. The other ends of the MOS varactors 24A and 24AX are connected in common and connected to the voltage control terminal VCNT.
Similarly, one end of the capacitor 23B is connected to the drain of the first nMOS transistor, and the other end is connected to one end of the MOS varactor 24B. The drain of the second nMOS transistor 26X is connected to one end of the capacitor 23BX, and the other end is connected to one end of the MOS varactor 24BX. The other ends of the MOS varactors 24B and 24BX are connected in common and connected to the voltage control terminal VCNT.
Further, one end of the capacitor 23C is connected to the drain of the first nMOS transistor, and the other end is connected to one end of the MOS varactor 24C. The drain of the second nMOS transistor 26X is connected to one end of the capacitor 23CX, and the other end is connected to one end of the MOS varactor 24CX. The other ends of the MOS varactors 24C and 24CX are connected in common and connected to the voltage control terminal VCNT.

キャパシタ２３ＡとＭＯＳバラクタ２４Ａの共通接続点、キャパシタ２３ＡＸとＭＯＳバラクタ２４ＡＸの共通接続点にバイアス回路２５から固定バイアスが供給される。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＡとする。
キャパシタ２３ＢとＭＯＳバラクタ２４Ｂの共通接続点、キャパシタ２３ＢＸとＭＯＳバラクタ２４ＢＸの共通接続点にバイアス回路２５から固定バイアスが供給される。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＢとする。
キャパシタ２３ＣとＭＯＳバラクタ２４Ｃの共通接続点、キャパシタ２３ＣＸとＭＯＳバラクタ２４ＣＸの共通接続点にバイアス回路２５から固定バイアスが供給される。
固定バイアスは図３で説明したように、ＭＯＳトランジスタのしきい値Ｖｔｈを補正した電圧を出力するようにしている。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＣとする。
また、バイアス回路２５から、各ＭＯＳバラクタの一方の端子に供給する電圧に差ΔＶを設け、等価的に容量の可変範囲を広げるようにしている。 A fixed bias is supplied from the bias circuit 25 to a common connection point between the capacitor 23A and the MOS varactor 24A and a common connection point between the capacitor 23AX and the MOS varactor 24AX. The difference between the fixed bias voltage and the control voltage VCNT is VA.
A fixed bias is supplied from the bias circuit 25 to a common connection point between the capacitor 23B and the MOS varactor 24B and to a common connection point between the capacitor 23BX and the MOS varactor 24BX. The difference between the fixed bias voltage and the control voltage VCNT is VB.
A fixed bias is supplied from the bias circuit 25 to a common connection point between the capacitor 23C and the MOS varactor 24C and to a common connection point between the capacitor 23CX and the MOS varactor 24CX.
As described in FIG. 3, the fixed bias outputs a voltage obtained by correcting the threshold value Vth of the MOS transistor. The difference between the fixed bias voltage and the control voltage VCNT is VC.
Further, a difference ΔV is provided in the voltage supplied from the bias circuit 25 to one terminal of each MOS varactor so that the variable range of capacitance is equivalently expanded.

次に図４を用いて負性抵抗発振器２０Ａの動作について説明する。
第１と第２ｎＭＯＳトランジスタのゲートとドレインをお互いクロスカップルして、正帰還して負性抵抗を示す差動型増幅器となっている。この第１と第２ｎＭＯＳトランジスタのドレイン側から見たときの出力インピーダンスは負性抵抗を示していて、この第１，第２出力端子ＯＵＴ，ＸＯＵＴにコイルとキャパシタからなるＬＣ共振回路が並列接続され、出力インピーダンスの虚数部がゼロになった値で発振周波数が決定される。 Next, the operation of the negative resistance oscillator 20A will be described with reference to FIG.
The first and second nMOS transistors have a differential amplifier in which the gates and drains of the first and second nMOS transistors are cross-coupled with each other and positively fed back to exhibit a negative resistance. The output impedance when viewed from the drain side of the first and second nMOS transistors indicates a negative resistance, and an LC resonance circuit composed of a coil and a capacitor is connected in parallel to the first and second output terminals OUT and XOUT. The oscillation frequency is determined by the value at which the imaginary part of the output impedance becomes zero.

ＬＣ共振器を構成するキャパシタは図示するように、同一構成のキャパシタが３個並列に接続されている。しかしながら、この場合各キャパシタを構成するＭＯＳバラクタに供給する固定バイアスにΔＶだけ差を設けている。
第１のトータルキャパシタは、第１キャパシタ２３Ａ，ＭＯＳバラクタ２４ＡとＭＯＳバラクタ２４ＡＸ，第２キャパシタ２３ＡＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３ＡとＭＯＳバラクタ２４Ａの直列接続された合計容量（Ｃｔ１Ａ）と、ＭＯＳバラクタ２４ＡＸと第２キャパシタ２３ＡＸとが直列接続された合計容量（Ｃｔ２Ａ）とで求められ以下のようになる。
〔数９〕
１／Ｃｄ１Ａ＝１／Ｃｔ１Ａ＋１／Ｃｔ２Ａ

このトータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＡ−Ｖｔｈ）との差に依存する。
第２のトータルキャパシタは、第１キャパシタ２３Ｂ，ＭＯＳバラクタ２４ＢとＭＯＳバラクタ２４ＢＸ，第２キャパシタ２３ＢＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３ＢとＭＯＳバラクタ２４Ｂの直列接続された合計容量（Ｃｔ１Ｂ）と、ＭＯＳバラクタ２４ＢＸと第２キャパシタ２３ＢＸとが直列接続された合計容量（Ｃｔ２Ｂ）とで求められ以下のようになる。
〔数１０〕
１／Ｃｄ１Ｂ＝１／Ｃｔ１Ｂ＋１／Ｃｔ２Ｂ

このトータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＢ−Ｖｔｈ）との差に依存する。
第３のトータルキャパシタは、第１キャパシタ２３Ｃ，ＭＯＳバラクタ２４ＣとＭＯＳバラクタ２４ＣＸ，第２キャパシタ２３ＣＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３とＭＯＳバラクタ２４の直列接続された合計容量（Ｃｔ１Ｃ）と、ＭＯＳバラクタ２４ＣＸと第２キャパシタ２３ＣＸとが直列接続された合計容量（Ｃｔ２Ｃ）とで求められ以下のようになる。
〔数１１〕
１／Ｃｄ１Ｃ＝１／Ｃｔ１Ｃ＋１／Ｃｔ２Ｃ

トータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＣ−Ｖｔｈ）との差に依存する。
ここで、ＶＢＡ，ＶＢＢ，ＶＢＣは同じ電圧値でも良いし、あるいは容量の可変範囲を広げるため所定の電圧差を設けても良い。
以上述べた３個のトータルキャパシタＣｄ１Ａ，Ｃｄ１Ｂ，Ｃｄ１Ｃが加算された容量が、最終的な容量値（Ｃ_ｄＡＢＣ）となる。 As shown in the figure, the capacitors constituting the LC resonator are connected in parallel with three capacitors having the same configuration. However, in this case, a difference of ΔV is provided in the fixed bias supplied to the MOS varactor constituting each capacitor.
The first total capacitor includes a first capacitor 23A, a MOS varactor 24A, a MOS varactor 24AX, and a second capacitor 23AX connected in series. The total capacitance value of this capacitor is determined by the total capacitance (Ct1A) in which the first capacitor 23A and the MOS varactor 24A are connected in series, and the total capacitance (Ct2A) in which the MOS varactor 24AX and the second capacitor 23AX are connected in series. Is as follows.
[Equation 9]
1 / Cd1A = 1 / Ct1A + 1 / Ct2A

The total capacitance Cd1A depends on the difference between the control voltage VCNT applied from the voltage control terminal (VCNT terminal) to the other terminal of the MOS varactor and the voltage (VBA−Vth) supplied to one terminal of the MOS varactor.
The second total capacitor includes a first capacitor 23B, a MOS varactor 24B, a MOS varactor 24BX, and a second capacitor 23BX connected in series. The total capacitance value of this capacitor is determined by the total capacitance (Ct1B) in which the first capacitor 23B and the MOS varactor 24B are connected in series, and the total capacitance (Ct2B) in which the MOS varactor 24BX and the second capacitor 23BX are connected in series. Is as follows.
[Equation 10]
1 / Cd1B = 1 / Ct1B + 1 / Ct2B

The total capacitance Cd1A depends on the difference between the control voltage VCNT applied from the voltage control terminal (VCNT terminal) to the other terminal of the MOS varactor and the voltage (VBB−Vth) supplied to one terminal of the MOS varactor.
The third total capacitor includes a first capacitor 23C, a MOS varactor 24C, a MOS varactor 24CX, and a second capacitor 23CX connected in series. The total capacitance value of this capacitor is obtained by the total capacitance (Ct1C) in which the first capacitor 23 and the MOS varactor 24 are connected in series, and the total capacitance (Ct2C) in which the MOS varactor 24CX and the second capacitor 23CX are connected in series. Is as follows.
[Equation 11]
1 / Cd1C = 1 / Ct1C + 1 / Ct2C

The total capacitance Cd1A depends on the difference between the control voltage VCNT applied from the voltage control terminal (VCNT terminal) to the other terminal of the MOS varactor and the voltage (VBC−Vth) supplied to one terminal of the MOS varactor.
Here, VBA, VBB, and VBC may have the same voltage value, or a predetermined voltage difference may be provided in order to widen the variable range of the capacitance.
The capacitance obtained by adding the three total capacitors Cd1A, Cd1B, and Cd1C described above is the final capacitance value ( _CdABC ).

この容量値（Ｃ_ｄＡＢＣ）と第１、第２コイル２５，２５Ｘで発振周波数がきまり、制御電圧を可変して周波数を変化させる。
制御電圧ＶＣＮＴと発振周波数の関係を図５（ｄ），（ｅ）に示した。この場合、上述したように、バイアス回路２５からの出力電圧にΔＶだけ差を設けた例が示してある。図５（ｄ），（ｅ）でＡ，Ｂ，Ｃで示す曲線は、たとえばＣｄ１Ａ、Ｃｄ１Ｂ，Ｃｄ１Ｃに相当し、また曲線Ｄはこれらを合計した容量値Ｃ_ｄＡＢＣに相当する。
しきい値Ｖｔｈが小さい場合と大きい場合の発振周波数−（制御）電圧ＶＣＮＴの関係を示してあるが、いずれの場合もＶｔｈが変わっても発振周波数のズレは少ない。
したがって、本発明の負性抵抗発振器２０Ａの回路構成においても、ＭＯＳプロセスに起因するしきい値の変動があっても、発振周波数は変動しない効果がある。 The oscillation value is determined by the capacitance value (C _dABC ) and the first and second coils 25 and 25X, and the control voltage is varied to change the frequency.
The relationship between the control voltage VCNT and the oscillation frequency is shown in FIGS. 5 (d) and 5 (e). In this case, as described above, an example in which the output voltage from the bias circuit 25 is different by ΔV is shown. The curves indicated by A, B, and C in FIGS. 5D and 5E correspond to, for example, Cd1A, Cd1B, and Cd1C, and the curve D corresponds to the total capacitance value _CdABC .
Although the relationship between the oscillation frequency and the (control) voltage VCNT when the threshold value Vth is small and large is shown, the deviation of the oscillation frequency is small even if Vth changes.
Therefore, even in the circuit configuration of the negative resistance oscillator 20A of the present invention, there is an effect that the oscillation frequency does not fluctuate even if the threshold value fluctuates due to the MOS process.

［第３実施形態］
次に、本発明の負性抵抗発振器２０（２０Ａ）を用いた無線通信装置１００の例を図６に示す。
図６は本発明に係る無線通信装置のＲＦフロントエンド部（１００）の一実施形態を示構成図である。このＲＦフロントエンド部（１００）は、アンテナ１０１、フィルタを含む整合回路１０２、ＡＮＴＳＷ（アンテナスイッチ）１０３、ＬＮＡ（低雑音増幅器）１０４、局部発振器１０５、ミキサ１０６、ＳＡＷフィルタ１０７、ＲＳＳＩ回路１０８、ＡＳＫ変調回路１０９、およびパワーアンプ（ＰＡ）１１０を有する。 [Third Embodiment]
Next, an example of a wireless communication device 100 using the negative resistance oscillator 20 (20A) of the present invention is shown in FIG.
FIG. 6 is a block diagram showing an embodiment of the RF front end unit (100) of the wireless communication apparatus according to the present invention. This RF front end unit (100) includes an antenna 101, a matching circuit 102 including a filter, an ANT SW (antenna switch) 103, an LNA (low noise amplifier) 104, a local oscillator 105, a mixer 106, a SAW filter 107, and an RSSI circuit 108. , An ASK modulation circuit 109, and a power amplifier (PA) 110.

局部発振器１０５はＰＬＬ回路１０５１、ＶＣＯ１０５２、２逓倍回路１０５３、バンドパスフィルタ（ＢＰＦ）１０５４、およびドライバーアンプ（ＤＲＶＡｍｐ）１０５５を有する。このＶＣＯ１０５２にＭＯＳバラクタを用いた負性抵抗発振器を採用することができる。
ＰＬＬ１０５１にたとえば水晶発振器などが使用される基準発振器から基準信号が供給され、周波数と位相の制御が行われた後、ＶＣＯ１０５２の出力からたとえば略２．８ＧＨｚの発振信号が導出される。この発振信号の周波数を２逓倍回路１０５３で２倍にして、略５．８ＧＨｚの周波数の発振信号が得られた後、ＢＰＦ（バンドパス）１０５４で不要な高調波やその他の妨害波を除去する。その後、この発振信号はＤＲＶＡｍｐ１０５５で十分増幅されてミキサ１０６とＡＳＫＭｏｄ１０９に（局部）発振信号として供給される。 The local oscillator 105 includes a PLL circuit 1051, a VCO 1052, a double circuit 1053, a band pass filter (BPF) 1054, and a driver amplifier (DRV Amp) 1055. As this VCO 1052, a negative resistance oscillator using a MOS varactor can be adopted.
A reference signal is supplied to the PLL 1051 from a reference oscillator using, for example, a crystal oscillator and the frequency and phase are controlled, and then an oscillation signal of about 2.8 GHz, for example, is derived from the output of the VCO 1052. The frequency of the oscillation signal is doubled by the double circuit 1053, and an oscillation signal having a frequency of about 5.8 GHz is obtained. Then, unnecessary harmonics and other interference waves are removed by the BPF (band pass) 1054. . Thereafter, this oscillation signal is sufficiently amplified by the DRV Amp 1055 and supplied to the mixer 106 and the ASK Mod 109 as a (local) oscillation signal.

ＡＮＴ１０１からたとえば、５．９ＧＨｚの無線信号が入力された場合、整合回路１０２、ＡＮＴＳＷ１０３、ＬＮＡ１０４を介してＡＮＴから入力された信号はＬＮＡ１０４で増幅され、その後ミキサ１０６に入力される。またこれと同時に上述の、ＤＲＶＡｍｐ１０５５から出力された局部発振信号も印加される。ミキサ１０６で周波数変換され、たとえば４０ＭＨｚにダウンコンバートされた中間周波が取り出され、そしてＳＡＷフィルタ１０７で周波数選択され、ＲＳＳＩ回路１０８で信号処理されて、後段のベースバンド処理回路へ出力される。 For example, when a 5.9 GHz radio signal is input from the ANT 101, the signal input from the ANT via the matching circuit 102, the ANT SW 103 and the LNA 104 is amplified by the LNA 104 and then input to the mixer 106. At the same time, the local oscillation signal output from the DRV Amp 1055 is also applied. The intermediate frequency which has been frequency-converted by the mixer 106 and down-converted to 40 MHz, for example, is taken out, frequency-selected by the SAW filter 107, signal-processed by the RSSI circuit 108, and output to the subsequent baseband processing circuit.

つぎに、図６で説明した負性抵抗発振器を有するＶＣＯ回路１０５２とその周辺回路について、さらに詳細な回路構成とその動作について図７を用いて説明する。
ＶＣＯ１０５２に係る負性抵抗発振器について、図３と図４ではＭＯＳトランジスタを用いて構成したが、ここではその変形例としてバイポーラトランジスタとＭＯＳトランジスタを用いた例を示す。基本原理はＭＯＳトランジスタのみを用いた負性抵抗発振器の動作と同じである。 Next, a more detailed circuit configuration and operation of the VCO circuit 1052 having the negative resistance oscillator described in FIG. 6 and its peripheral circuit will be described with reference to FIG.
The negative resistance oscillator according to the VCO 1052 is configured using MOS transistors in FIGS. 3 and 4, but here, an example using bipolar transistors and MOS transistors is shown as a modification thereof. The basic principle is the same as the operation of a negative resistance oscillator using only MOS transistors.

負性抵抗発振器からなるＶＣＯ１０５２は、共振器を構成するコイル（インダクタ）Ｌ１１，Ｌ１２、キャパシタＣ１３，Ｃ１３ＸとＭＯＳバラクタＶＣ１１，ＶＣ１３、ｎｐｎトランジスタＱ１１，Ｑ１２、定電流源として用いられるＭＯＳトランジスタＱ１３、抵抗素子Ｒ１１〜Ｒ１４、さらにＭＯＳバラクタＶＣ１１，ＶＣ１２に制御電圧を印加する電圧制御端子ＶＣ，固定バイアス（ＶＢ）を印加するバイアス回路ＶＢを有している。
インダクタＬ１１，Ｌ１２の一端が電源ＶＣＣに接続され、Ｌ１１の他端がｎｐｎトランジスタＱ１１のコレクタ、ｎｐｎトランジスタＱ１２のベース、並びにキャパシタＣ１３の一端に接続されている。Ｌ１２の他端がｎｐｎトランジスタＱ１２のコレクタ、ｎｐｎトランジスタＱ１１のベース、並びにキャパシタＣ１３Ｘの一端に接続されている。 A VCO 1052 composed of a negative resistance oscillator includes coils (inductors) L11 and L12 constituting capacitors, capacitors C13 and C13X and MOS varactors VC11 and VC13, npn transistors Q11 and Q12, a MOS transistor Q13 used as a constant current source, a resistor Elements R11 to R14, a voltage control terminal VC for applying a control voltage to the MOS varactors VC11 and VC12, and a bias circuit VB for applying a fixed bias (VB) are provided.
One ends of the inductors L11 and L12 are connected to the power supply VCC, and the other end of L11 is connected to the collector of the npn transistor Q11, the base of the npn transistor Q12, and one end of the capacitor C13. The other end of L12 is connected to the collector of npn transistor Q12, the base of npn transistor Q11, and one end of capacitor C13X.

キャパシタＣ１３の他端がＭＯＳバラクタＶＣ１１の一方の端子（ソース，ドレイン）とバイアス回路ＶＢに接続され、他端子（ゲート）が電圧制御端子ＶＣに接続されている。またキャパシタＣ１３Ｘの他端子はＭＯＳバラクタＶＣ１２の一方の端子（ソース，ドレイン）とバイアス回路ＶＢに接続され、他端子（ゲート）は上述の電圧制御端子に接続されている。ｎｐｎトランジスタＱ１１，Ｑ１２のエミッタ同士が共通接続され、その共通接続点は定電流源を構成するＭＯＳトランジスタＱ１３のドレインに接続される。ゲートにはモニタ回路１２３からの出力電圧がバイアスとして供給され、ソースはグランド（ＧＮＤ）に接続されている。 The other end of the capacitor C13 is connected to one terminal (source, drain) of the MOS varactor VC11 and the bias circuit VB, and the other terminal (gate) is connected to the voltage control terminal VC. The other terminal of the capacitor C13X is connected to one terminal (source, drain) of the MOS varactor VC12 and the bias circuit VB, and the other terminal (gate) is connected to the voltage control terminal described above. The emitters of npn transistors Q11 and Q12 are connected in common, and the common connection point is connected to the drain of MOS transistor Q13 constituting a constant current source. The gate is supplied with the output voltage from the monitor circuit 123 as a bias, and the source is connected to the ground (GND).

負性抵抗発振器を構成するｎｐｎトランジスタＱ１１，Ｑ１２のコレクタからの差動の（出力）発振信号はキャパシタＣ１１，Ｃ１２を介して次段のコア回路１２１とモニタ回路１２２へ供給される。コア回路で発振信号が２逓倍されて、インダクタＬ１３とキャパシタＣ１３でインピーダンス調整して略２倍の発振周波数を有する（局部）発振信号が取り出される。
一方ｎｐｎトランジスタＱ１１，Ｑ１２のコレクタからの差動の（出力）発振信号はモニタ回路１２２へ印加され、発振信号のレベルを検出、比較してモニターし、このモニターした信号をカレントミラーＱ６１，Ｑ６２で取り出し、Ｑ６２のドレインからの制御電圧を負性抵抗発振器を構成する定電流源ＭＯＳトランジスタＱ１３のゲートに印加する。
上述したように、ＭＯＳバラクタとこれに印加するバイアスを補償するバイアス回路を設けたことにより、無線通信装置に用いられる本発明の負性抵抗発振器はＭＯＳトランジスタの製造条件でしきい値Ｖｔｈが変動した場合、バイアス回路ＶＢからの出力電圧は、上述したようにしきい値Ｖｔｈに関連して変動するようにし、ＭＯＳバラクタＶＣ１１，ＶＣ１２の一方の端子に供給する電圧は等価的に変動しないことになる。したがって、制御電圧ＶＣを可変しても、ＭＯＳバラクタの電圧−容量特性は電圧軸方向にシフトしないことになる。
すなわちＭＯＳトランジスタまたはＭＯＳバラクタの製造条件とくにしきい値Ｖｔｈの変動に影響しない発振周波数が得られ、制御電圧の使用範囲が変動することが無くなる。また、制御電圧の制御範囲は電源電圧やグランドに近くなることを避けることができ、それに伴うＰＬＬの性能（リファレンスリークや位相誤差）の悪化を防止できる。このことは、特に負性抵抗発振器を低電圧で動作させるときに顕著であり、ＰＬＬなどの性能を向上することができる。
さらに、低電圧電圧駆動する発振器や無線通信装置において、安定した発振動作をさせることができる。 A differential (output) oscillation signal from the collectors of the npn transistors Q11 and Q12 constituting the negative resistance oscillator is supplied to the core circuit 121 and the monitor circuit 122 in the next stage via the capacitors C11 and C12. The oscillation signal is multiplied by 2 in the core circuit, and the impedance is adjusted by the inductor L13 and the capacitor C13, and the oscillation signal having the oscillation frequency of about twice (local) is taken out.
On the other hand, the differential (output) oscillation signal from the collectors of the npn transistors Q11 and Q12 is applied to the monitor circuit 122, and the level of the oscillation signal is detected, compared and monitored, and the monitored signal is detected by the current mirrors Q61 and Q62. The control voltage from the drain of Q62 is taken out and applied to the gate of the constant current source MOS transistor Q13 constituting the negative resistance oscillator.
As described above, by providing the MOS varactor and the bias circuit that compensates the bias applied to the MOS varactor, the negative resistance oscillator of the present invention used in the wireless communication device has a threshold Vth that varies depending on the manufacturing conditions of the MOS transistor. In this case, as described above, the output voltage from the bias circuit VB varies in relation to the threshold value Vth, and the voltage supplied to one terminal of the MOS varactors VC11 and VC12 does not vary equivalently. . Therefore, even if the control voltage VC is varied, the voltage-capacitance characteristics of the MOS varactor do not shift in the voltage axis direction.
That is, an oscillation frequency that does not affect the manufacturing conditions of the MOS transistor or MOS varactor, particularly the threshold value Vth, is obtained, and the use range of the control voltage is not changed. Further, the control range of the control voltage can be prevented from becoming close to the power supply voltage or the ground, and the accompanying deterioration of the PLL performance (reference leak or phase error) can be prevented. This is particularly noticeable when the negative resistance oscillator is operated at a low voltage, and the performance of a PLL or the like can be improved.
Furthermore, a stable oscillation operation can be performed in an oscillator or a wireless communication device driven with a low voltage.

本発明に係る一実施形態を示す基本構成図である。It is a basic lineblock diagram showing one embodiment concerning the present invention. 本発明に係る他の実施形態を示す構成図である。It is a block diagram which shows other embodiment which concerns on this invention. 本実施形態に係る負性抵抗発振器の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the negative resistance oscillator which concerns on this embodiment. 本実施形態に係る他の負性抵抗発振器の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the other negative resistance oscillator which concerns on this embodiment. 本発明の負性抵抗発振器の動作を説明するためのグラフである。It is a graph for demonstrating operation | movement of the negative resistance oscillator of this invention. 本発明の負性抵抗発振器を用いた無線通信装置の構成図である。It is a block diagram of the radio | wireless communication apparatus using the negative resistance oscillator of this invention. 図６に示した無線通信装置に用いられる負性抵抗発振器の他の具体回路例の回路図である。FIG. 7 is a circuit diagram of another specific circuit example of the negative resistance oscillator used in the wireless communication apparatus shown in FIG. 6. 特許文献１に記載された従来例の可変バラクタ回路とこれを用いた負性抵抗発振器の具体回路例である。It is the example of a specific circuit of the variable varactor circuit of the prior art example described in patent document 1, and a negative resistance oscillator using the same. 従来例の負性抵抗発振器の動作を説明するためのグラフである。It is a graph for demonstrating operation | movement of the negative resistance oscillator of a prior art example.

符号の説明Explanation of symbols

１３，１３Ａ，１３Ｂ，１３Ｃ，２４Ａ，２４ＡＸ…ＭＯＳバラクタ、１４，１４Ａ，１４Ｂ，１４Ｃ，２３，２３Ｘ，２３Ａ，２３ＡＸ・・・（固定容量）キャパシタ、１５，２５…バイアス回路、１６，２０，２０Ａ…負性抵抗発振器、２５，２５Ｘ…第１，第２コイル（インダクタ），２６…第１ＭＯＳトランジスタ、２６Ｘ…第２ＭＯＳトランジスタ、３７…第１定電流源、１００…無線通信装置、１０４…ＬＮＡ（低雑音増幅器）、１０５…局部発振器、１０６…周波数変換器、１０５２…ＶＣＯ（電圧制御型発振器）
13, 13A, 13B, 13C, 24A, 24AX ... MOS varactors, 14, 14A, 14B, 14C, 23, 23X, 23A, 23AX ... (fixed capacitance) capacitors, 15, 25 ... bias circuits, 16, 20, 20A ... Negative resistance oscillator, 25, 25X ... First and second coils (inductors), 26 ... First MOS transistor, 26X ... Second MOS transistor, 37 ... First constant current source, 100 ... Wireless communication device, 104 ... LNA (Low noise amplifier), 105 ... local oscillator, 106 ... frequency converter, 1052 ... VCO (voltage controlled oscillator)

Claims

制御電圧により周波数を可変する電圧制御発振器であって、前記電圧制御発振器は、
キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタとを有する共振回路と、
前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する電圧制御発振器。 A voltage controlled oscillator that varies a frequency according to a control voltage, wherein the voltage controlled oscillator is:
A resonant circuit having a capacitor, a capacitor section having a varactor having a threshold, and an inductor;
A voltage controlled oscillator comprising: a bias circuit that supplies a bias voltage with threshold voltage compensation to the varactor.

前記キャパシタ部はキャパシタとバラクタが直列接続された
請求項１記載の電圧制御発振器。 The voltage controlled oscillator according to claim 1, wherein the capacitor unit includes a capacitor and a varactor connected in series.

前記キャパシタ部の直列接続されたキャパシタとバラクタの共通接続端子にしきい値電圧が補償されたバイアス電圧を印加する
請求項２記載の電圧制御発振器。 The voltage controlled oscillator according to claim 2, wherein a bias voltage whose threshold voltage is compensated is applied to a common connection terminal of a capacitor and a varactor connected in series in the capacitor unit.

前電圧制御発振器は能動回路を有し、該能動回路がトンジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項１記載の電圧制御発振器。 The voltage controlled oscillator according to claim 1, wherein the pre-voltage controlled oscillator has an active circuit, the active circuit is configured by a differential amplifier of a transistor, and each output is fed back to each other's input.

前記差動型増幅器の差動出力間に前記キャパシタ部が構成された
請求項４記載の電圧制御発振器。 The voltage controlled oscillator according to claim 4, wherein the capacitor unit is configured between differential outputs of the differential amplifier.

前記キャパシタ部の直列接続されたキャパシタとバラクタが、前記差動型増幅器の出力に複数個接続された
請求項４記載の電圧制御発振器。 The voltage controlled oscillator according to claim 4, wherein a plurality of capacitors and varactors connected in series in the capacitor unit are connected to an output of the differential amplifier.

前記キャパシタ部の前記複数のバラクタに互いに異なる制御電圧を供給する
請求項６記載の電圧制御発振器。 The voltage controlled oscillator according to claim 6, wherein different control voltages are supplied to the plurality of varactors of the capacitor unit.

前記キャパシタ部の複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項７記載の電圧制御発振器。 The voltage controlled oscillator according to claim 7, wherein different control voltages supplied to the plurality of varactors of the capacitor section are provided with equal potential differences at equal intervals to expand the variable range of the varactor equivalently.

前記バイアス回路は該バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１記載の電圧制御発振器。 The voltage controlled oscillator according to claim 1, wherein the bias circuit has a FET diode at an output of the bias circuit, and applies an output voltage of the FET diode as a bias to the varactor.

制御電圧により周波数を可変する電圧制御発振器であって、前記電圧発振器は、
キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタンスを有する共振器と、
前記共振器が出力端子間に接続された能動回路と、
前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する電圧制御発振器。 A voltage controlled oscillator that varies a frequency according to a control voltage, wherein the voltage oscillator is
A capacitor portion having a capacitor and a varactor having a threshold value, and a resonator having an inductance;
An active circuit in which the resonator is connected between output terminals;
A voltage controlled oscillator comprising: a bias circuit that supplies a bias voltage with threshold voltage compensation to the varactor.

前記共振器のキャパシタ部は直列接続されたキャパシタとバラクタとを有する
請求項１０記載の電圧制御発振器。 The voltage controlled oscillator according to claim 10, wherein the capacitor section of the resonator includes a capacitor and a varactor connected in series.

前記直列接続されたキャパシタとバラクタの共通接続点にしきい値電圧の補償されたバイアス電圧が印加される
請求項１０記載の電圧制御発振器。 The voltage controlled oscillator according to claim 10, wherein a bias voltage compensated for a threshold voltage is applied to a common connection point of the capacitor and varactor connected in series.

前記能動回路がトランジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項１０記載の電圧制御発振器。 The voltage controlled oscillator according to claim 10, wherein the active circuit is constituted by a differential amplifier of a transistor, and each output is fed back to each other's input.

前記差動型増幅器の差動出力間に前記キャパシタ部が接続された
請求項１３記載の電圧制御発振器。 The voltage controlled oscillator according to claim 13, wherein the capacitor unit is connected between differential outputs of the differential amplifier.

直列接続されたキャパシタとバラクタの前記キャパシタ部が、前記差動型増幅器の出力に複数個接続された
請求項１４記載の電圧制御発振器。 The voltage controlled oscillator according to claim 14, wherein a plurality of capacitors connected in series and a plurality of the capacitor portions of the varactor are connected to the output of the differential amplifier.

前記複数のバラクタに互いに異なる制御電圧を供給する
請求項１５記載の電圧制御発振器。 The voltage controlled oscillator according to claim 15, wherein different control voltages are supplied to the plurality of varactors.

前記複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項１６記載の電圧制御発振器。 The voltage controlled oscillator according to claim 16, wherein different control voltages supplied to the plurality of varactors are equidistantly provided with a potential difference at an equal interval to expand the variable range of the varactors.

前記バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１０記載の電圧制御発振器。 The voltage controlled oscillator according to claim 10, further comprising an FET diode at an output of the bias circuit, and applying an output voltage of the FET diode as a bias to the varactor.

共振器を構成する電圧制御発振器と、
前記電圧制御発振器からの出力信号と基準信号を用いて位相同期検出し、該検出信号を用いて前記負性抵抗のＭＯＳバラクタの制御電圧を供給する位相同期検出部と、
該電圧制御発振器からの発振信号の振幅をモニターし、前記電圧制御発振器出力信号の振幅を制御するモニター回路と、
前記発振信号が供給され、該発振信号の周波数を所定倍した発振信号を出力する逓倍回路と、
前記逓倍回路からの出力された発振信号を用いて変調および、または復調する変復調回路とを有する無線通信装置であって、
前記電圧制御発振器の共振器は、
インダクタンスとキャパシタとしきい値を有するバラクタとを有するキャパシタ部と
を有する
無線通信装置。 A voltage controlled oscillator constituting a resonator;
A phase synchronization detection unit that detects a phase synchronization using an output signal from the voltage controlled oscillator and a reference signal, and supplies a control voltage of the MOS varactor of the negative resistance using the detection signal;
A monitor circuit for monitoring the amplitude of the oscillation signal from the voltage controlled oscillator and controlling the amplitude of the voltage controlled oscillator output signal;
A multiplication circuit that is supplied with the oscillation signal and outputs an oscillation signal obtained by multiplying the frequency of the oscillation signal by a predetermined value;
A wireless communication device having a modulation / demodulation circuit that modulates and / or demodulates using the oscillation signal output from the multiplication circuit,
The resonator of the voltage controlled oscillator is:
A wireless communication apparatus comprising: a capacitor unit having an inductance, a capacitor, and a varactor having a threshold value.

前記電圧制御発振器は制御電圧により周波数を可変する電圧制御発振器であって、
該電圧制御発振器は、
能動回路と、
該能動回路の出力に接続され共振器を構成するインダクタと、
該共振器のキャパシタ部を構成する第１と第２キャパシタ間に直列接続された第１と第２バラクタと、
前記第１と第２バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する
請求項１９記載の無線通信装置。 The voltage controlled oscillator is a voltage controlled oscillator that varies the frequency by a control voltage,
The voltage controlled oscillator is:
An active circuit;
An inductor connected to the output of the active circuit to form a resonator;
First and second varactors connected in series between first and second capacitors constituting a capacitor portion of the resonator;
The wireless communication apparatus according to claim 19, further comprising: a bias circuit that supplies a bias voltage with threshold voltage compensation to the first and second varactors.

前記キャパシタ部は前記直列接続された前記第１と第２のキャパシタと第１または第２バラクタの共通接続端子にしきい値電圧が補償されたバイアス電圧を印加する
請求項１９記載の無線通信装置。 The radio communication apparatus according to claim 19, wherein the capacitor unit applies a bias voltage with a compensated threshold voltage to a common connection terminal of the first and second capacitors and the first or second varactor connected in series.

前記能動回路がトランジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項２０記載の無線通信装置。 The radio communication apparatus according to claim 20, wherein the active circuit is configured by a differential amplifier of a transistor, and each output is fed back to each other's input.

前記差動型増幅器の差動出力間に前記キャパシタ部が構成されるとともに、前記直列接続された第１と第２のキャパシタと第１と第２バラクタが、前記差動型増幅器の出力に複数個接続された
請求項２２記載の無線通信装置。 The capacitor unit is configured between the differential outputs of the differential amplifier, and a plurality of the first and second capacitors and the first and second varactors connected in series are included in the output of the differential amplifier. The wireless communication device according to claim 22, wherein the wireless communication devices are connected individually.

前記複数の第１と第バラクタに互いに異なる制御電圧を供給する
請求項２３記載の無線通信装置。 The wireless communication apparatus according to claim 23, wherein different control voltages are supplied to the plurality of first and first varactors.

前記複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項２４記載の無線通信装置。 25. The wireless communication apparatus according to claim 24, wherein different control voltages supplied to the plurality of varactors are provided with equally-spaced potential differences to equivalently expand the variable range of the varactors.

前記バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１９記載の無線通信装置。
The radio communication apparatus according to claim 19, wherein the bias circuit has an FET diode at an output thereof, and an output voltage of the FET diode is applied to the varactor as a bias.