JP2005331559A - Image signal processing apparatus - Google Patents

Image signal processing apparatus Download PDF

Info

Publication number
JP2005331559A
JP2005331559A JP2004147466A JP2004147466A JP2005331559A JP 2005331559 A JP2005331559 A JP 2005331559A JP 2004147466 A JP2004147466 A JP 2004147466A JP 2004147466 A JP2004147466 A JP 2004147466A JP 2005331559 A JP2005331559 A JP 2005331559A
Authority
JP
Japan
Prior art keywords
data
rom
lsi
signal processing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004147466A
Other languages
Japanese (ja)
Inventor
Tomohiro Uryu
朋浩 瓜生
Akio Niwa
彰夫 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004147466A priority Critical patent/JP2005331559A/en
Publication of JP2005331559A publication Critical patent/JP2005331559A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To facilitate rewriting of data to a flash memory, in an image signal processing apparatus. <P>SOLUTION: The apparatus is equipped with an LSI 21 having a video signal processing part which outputs video output data to a display device and having a ROM access controlling circuit 22, which holds the data to control the operation of the video signal processing part; and a flash ROM 23 which is provided outside the LSI 21, holds the control data to be sent to the ROM access control circuit 22, and can control reading and writing of data by the ROM access control circuit 22. Buffers 28, 29 the operation of which is controlled by an external signal are provided in the LSI 21, so that the ROM access control circuit 22 of the LSI 21 and the flash ROM 23 are connected via the buffers 28, 29. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はプラズマディスプレイなどの画像信号処理装置に関する。   The present invention relates to an image signal processing apparatus such as a plasma display.

プラズマディスプレイパネル（以下、パネルと略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells between a front plate and a back plate arranged to face each other. In the front plate, a plurality of pairs of display electrodes made up of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space. Here, a discharge cell is formed in a portion where the display electrode and the data electrode face each other. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by this ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。また、サブフィールド法の中でも、階調表現に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特許文献１に開示されている。
特開２０００−２４２２２４号公報 As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. In addition, among the subfield methods, Patent Document 1 discloses a novel driving method in which light emission not related to gradation expression is reduced as much as possible to suppress an increase in black luminance and an contrast ratio is improved.
JP 2000-242224 A

一般に、この種のプラズマディスプレイの駆動制御に用いる画像信号処理装置には、映像信号処理用の半導体集積回路装置（ＬＳＩ）と、このＬＳＩの外部に設けられ、ＬＳＩの動作を制御するデータを保持するフラッシュメモリとしてのフラッシュＲＯＭとが使用され、ＬＳＩ内部のＲＯＭアクセス制御回路とフラッシュＲＯＭとの間でデータ通信を行っている。すなわち、ＬＳＩ内部のＲＯＭアクセス制御回路で、ＲＯＭアドレス、ＲＯＭイネーブル信号を作成し、フラッシュＲＯＭに対してそれらの信号を転送し、その信号を受けてフラッシュＲＯＭは、ＲＯＭアクセス制御回路に対して、あらかじめ保持している動作制御用のデータであるＲＯＭデータの転送を行っている。   In general, an image signal processing device used for driving control of this type of plasma display has a semiconductor integrated circuit device (LSI) for processing video signals and data that is provided outside the LSI and controls the operation of the LSI. A flash ROM is used as the flash memory to perform data communication between the ROM access control circuit in the LSI and the flash ROM. That is, the ROM access control circuit in the LSI creates a ROM address and a ROM enable signal, transfers those signals to the flash ROM, and the flash ROM receives the signal to the ROM access control circuit. ROM data, which is operation control data held in advance, is transferred.

本発明はこのような画像信号処理装置において、フラッシュメモリへのデータの書き換えを容易に行えるようにすることを目的とするものである。   An object of the present invention is to make it easy to rewrite data in a flash memory in such an image signal processing apparatus.

本発明は、表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御データを保持するとともに前記制御部によりデータの書き込みと読み出しが制御可能なフラッシュメモリとを有し、前記半導体集積回路装置内に外部からの信号により動作が制御されるバッファを設け、そのバッファを介して前記半導体集積回路装置の制御部とフラッシュメモリとを接続するように構成したものである。   The present invention relates to a semiconductor integrated circuit device including a video signal processing unit that outputs video output data to a display device, and a control unit that holds data for controlling the operation of the video signal processing unit, and to the semiconductor integrated circuit device A flash memory provided outside and holding control data to be sent to the control unit and capable of controlling writing and reading of data by the control unit, and in the semiconductor integrated circuit device by a signal from the outside A buffer for controlling the operation is provided, and the control unit of the semiconductor integrated circuit device and the flash memory are connected via the buffer.

本発明によれば、フラッシュメモリのデータを変更する場合に、容易にデータの書き換えが行えるという効果が得られる。   According to the present invention, it is possible to easily rewrite data when changing data in the flash memory.

以下、本発明の一実施の形態における画像信号処理装置について、プラズマディスプレイを例にして、図面を用いて説明する。   Hereinafter, an image signal processing apparatus according to an embodiment of the present invention will be described using a plasma display as an example with reference to the drawings.

図１は本発明の一実施の形態によるプラズマディスプレイに用いるパネルの要部を示す斜視図である。パネル１は、ガラス製の前面基板２と背面基板３とを対向配置して、その間に放電空間を形成するように構成されている。前面基板２上には表示電極を構成する走査電極４と維持電極５とが互いに平行に対をなして複数形成されている。そして、走査電極４および維持電極５を覆うように誘電体層６が形成され、誘電体層６上には保護層７が形成されている。また、背面基板３上には絶縁体層８で覆われた複数のデータ電極９が付設され、データ電極９の間の絶縁体層８上にデータ電極９と平行して隔壁１０が設けられている。また、絶縁体層８の表面および隔壁１０の側面に蛍光体層１１が設けられている。そして、走査電極４および維持電極５とデータ電極９とが交差する方向に前面基板２と背面基板３とを対向配置しており、その間に形成される放電空間には、放電ガスとして、たとえばネオンとキセノンの混合ガスが封入されている。   FIG. 1 is a perspective view showing a main part of a panel used in a plasma display according to an embodiment of the present invention. The panel 1 is configured such that a glass front substrate 2 and a back substrate 3 are disposed to face each other and a discharge space is formed therebetween. On the front substrate 2, a plurality of scanning electrodes 4 and sustaining electrodes 5 constituting display electrodes are formed in parallel with each other. A dielectric layer 6 is formed so as to cover the scan electrode 4 and the sustain electrode 5, and a protective layer 7 is formed on the dielectric layer 6. A plurality of data electrodes 9 covered with an insulator layer 8 are provided on the back substrate 3, and a partition wall 10 is provided in parallel with the data electrodes 9 on the insulator layer 8 between the data electrodes 9. Yes. A phosphor layer 11 is provided on the surface of the insulator layer 8 and the side surfaces of the partition walls 10. The front substrate 2 and the rear substrate 3 are arranged to face each other in the direction in which the scan electrode 4 and the sustain electrode 5 intersect with the data electrode 9, and in the discharge space formed between them, for example, neon And a mixed gas of xenon.

図２はパネルの電極配列図である。行方向にｎ本の走査電極ＳＣＮ１〜ＳＣＮｎ（図１の走査電極４）およびｎ本の維持電極ＳＵＳ１〜ＳＵＳｎ（図１の維持電極５）が交互に配列され、列方向にｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。そして、１対の走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。   FIG. 2 is an electrode array diagram of the panel. N scan electrodes SCN1 to SCNn (scan electrode 4 in FIG. 1) and n sustain electrodes SUS1 to SUSn (sustain electrode 5 in FIG. 1) are alternately arranged in the row direction, and m data electrodes in the column direction. D1 to Dm (data electrodes 9 in FIG. 1) are arranged. A discharge cell is formed at a portion where a pair of scan electrode SCNi and sustain electrode SUSi (i = 1 to n) and one data electrode Dj (j = 1 to m) intersect, and the discharge cell is in the discharge space. M × n are formed.

図３はプラズマディスプレイの全体構成図である。このプラズマディスプレイは、パネル１、データ電極駆動回路１２、走査電極駆動回路１３、維持電極駆動回路１４、タイミング発生回路１５、ＡＤ（アナログ・デジタル）変換器１８、フォーマット変換部１９、サブフィールド変換部２０および電源回路（図示せず）を備えている。   FIG. 3 is an overall configuration diagram of the plasma display. This plasma display includes a panel 1, a data electrode drive circuit 12, a scan electrode drive circuit 13, a sustain electrode drive circuit 14, a timing generation circuit 15, an AD (analog / digital) converter 18, a format conversion unit 19, and a subfield conversion unit. 20 and a power supply circuit (not shown).

図３において、画像信号ｓｉｇはＡＤ変換器１８に入力される。また、水平同期信号Ｈおよび垂直同期信号Ｖはタイミング発生回路１５、ＡＤ変換器１８、フォーマット変換部１９、サブフィールド変換部２０に与えられる。ＡＤ変換器１８は、画像信号ｓｉｇをデジタル信号の画像データに変換し、その画像データをフォーマット変換部１９に与える。フォーマット変換部１９は、画像データをパネル１の画素数に応じた画像データに変換し、サブフィールド変換部２０に与える。サブフィールド変換部２０は、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データをデータ電極駆動回路１２に出力する。データ電極駆動回路１２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極を駆動する。   In FIG. 3, the image signal sig is input to the AD converter 18. Further, the horizontal synchronization signal H and the vertical synchronization signal V are given to the timing generation circuit 15, the AD converter 18, the format conversion unit 19, and the subfield conversion unit 20. The AD converter 18 converts the image signal sig into digital signal image data, and supplies the image data to the format converter 19. The format conversion unit 19 converts the image data into image data corresponding to the number of pixels of the panel 1 and supplies the image data to the subfield conversion unit 20. The subfield conversion unit 20 divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and outputs the image data for each subfield to the data electrode driving circuit 12. The data electrode drive circuit 12 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes.

タイミング発生回路１５は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにしてタイミング信号を発生し、各々走査電極駆動回路１３および維持電極駆動回路１４に与える。走査電極駆動回路１３は、タイミング信号に基づいて走査電極ＳＣＮ１〜ＳＣＮｎに駆動波形を供給し、維持電極駆動回路１４は、タイミング信号に基づいて維持電極ＳＵＳ１〜ＳＵＳｎに駆動波形を供給する。   Timing generating circuit 15 generates a timing signal based on horizontal synchronizing signal H and vertical synchronizing signal V, and supplies the timing signal to scan electrode driving circuit 13 and sustain electrode driving circuit 14, respectively. Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SCN1 to SCNn based on the timing signal, and sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SUS1 to SUSn based on the timing signal.

図４は本発明の一実施の形態におけるプラズマディスプレイの駆動回路部分の詳細を示すブロック図である。図４に示すように、表示装置であるパネルのデータ電極駆動回路１２に映像出力データを出力する半導体集積回路装置である映像信号処理用のＬＳＩ２１と、このＬＳＩ２１に接続されこのＬＳＩ２１内部の制御部としてのＲＯＭアクセス制御回路２２と制御データをやり取りするためのフラッシュメモリであるフラッシュＲＯＭ２３とから構成されている。前記ＬＳＩ２１内部には、前記フォーマット変換部１９から送られてくる映像入力データを受けて画質補正の信号処理を行う画質補正回路２４と、この画質補正回路２４の出力データに基づきサブフィールド毎の信号を生成するサブフィールド変換回路２５と、このサブフィールド変換回路２５から送られてくる信号に基づき映像出力データを生成する映像信号出力回路２６とからなる映像信号処理部が設けられている。   FIG. 4 is a block diagram showing details of the driving circuit portion of the plasma display in one embodiment of the present invention. As shown in FIG. 4, an LSI 21 for video signal processing, which is a semiconductor integrated circuit device that outputs video output data to the data electrode drive circuit 12 of the panel, which is a display device, and a control unit connected to the LSI 21 and inside the LSI 21 The ROM access control circuit 22 and a flash ROM 23 which is a flash memory for exchanging control data. In the LSI 21, an image quality correction circuit 24 that receives video input data sent from the format converter 19 and performs image quality correction signal processing, and a signal for each subfield based on the output data of the image quality correction circuit 24. Is provided with a video signal processing unit including a subfield conversion circuit 25 for generating video and a video signal output circuit 26 for generating video output data based on a signal transmitted from the subfield conversion circuit 25.

また、この映像信号処理部の画質補正回路２４およびサブフィールド変換回路２５は、ＲＯＭアクセス制御回路２２により読み出されたフラッシュＲＯＭ内に保持されているＲＯＭデータに基づいて動作が制御されるように構成されている。すなわち、ＬＳＩ２１外部のフラッシュＲＯＭ２３には、画質補正回路２４、サブフィールド変換回路２５で必要となるデータが格納されており、垂直ブランキング期間中にＬＳＩ２１内部にフィールド毎に取り込まれる。ＲＯＭアクセス制御回路２２では、ＲＯＭアドレス、ＲＯＭイネーブルの信号を作成し、フラッシュＲＯＭ２３に対してそれらの信号を転送し、その信号を受けてフラッシュＲＯＭ２３は、ＲＯＭアクセス制御回路２２に対してＲＯＭデータの信号を転送する。   The image quality correction circuit 24 and the subfield conversion circuit 25 of the video signal processing unit are controlled so as to operate based on ROM data held in the flash ROM read by the ROM access control circuit 22. It is configured. In other words, the flash ROM 23 outside the LSI 21 stores data necessary for the image quality correction circuit 24 and the subfield conversion circuit 25, and is taken into the LSI 21 for each field during the vertical blanking period. In the ROM access control circuit 22, a ROM address and ROM enable signal are generated, and these signals are transferred to the flash ROM 23. Upon receipt of the signals, the flash ROM 23 sends the ROM data to the ROM access control circuit 22. Transfer the signal.

また、前記ＬＳＩ２１は、ＬＳＩ２１へのデータの入力用の入力端子２７ａ、データの出力用の出力端子２７ｂ、データの入出力用の入出力端子２７ｃを備えており、映像信号出力回路２６から出力される映像出力データは、出力端子２７ｂおよび入出力端子２７ｃを通して表示装置のデータ電極駆動回路１２に送られる。また、ＲＯＭアクセス制御回路２２とＬＳＩ２１外部のフラッシュＲＯＭ２３とは、入出力端子２７ｃを通して接続されており、一部の入出力端子２７ｃは、前記表示装置のデータ電極駆動回路１２およびフラッシュＲＯＭ２３に共通に接続されている。   The LSI 21 includes an input terminal 27 a for inputting data to the LSI 21, an output terminal 27 b for outputting data, and an input / output terminal 27 c for inputting and outputting data, and is output from the video signal output circuit 26. The video output data is sent to the data electrode drive circuit 12 of the display device through the output terminal 27b and the input / output terminal 27c. The ROM access control circuit 22 and the flash ROM 23 outside the LSI 21 are connected through an input / output terminal 27c, and some of the input / output terminals 27c are common to the data electrode drive circuit 12 and the flash ROM 23 of the display device. It is connected.

そして、ＬＳＩ２１内部において、ＬＳＩ２１のＲＯＭアクセス制御回路２２からフラッシュＲＯＭ２３にＲＯＭアドレス、ＲＯＭイネーブルの信号を転送するライン上には、ＬＳＩ２１の入力端子２７ａから送られる非同期リセット信号により制御されるバッファ２８、２９が挿入配置されている。このバッファ２８、２９は、非同期リセット信号がイネーブルになっている期間中、ＲＯＭアドレス、ＲＯＭイネーブルの信号を開放するように構成されており、このため非同期リセット信号をイネーブル状態にすることにより、その期間中、他のＲＯＭデータ書き込み装置３０により、フラッシュＲＯＭ２３のデータ内容を更新することが可能である。   Inside the LSI 21, on the line for transferring the ROM address and ROM enable signal from the ROM access control circuit 22 of the LSI 21 to the flash ROM 23, a buffer 28 controlled by an asynchronous reset signal sent from the input terminal 27a of the LSI 21, 29 is inserted and arranged. The buffers 28 and 29 are configured to release the ROM address and the ROM enable signal during the period in which the asynchronous reset signal is enabled. Therefore, by enabling the asynchronous reset signal, During the period, the data content of the flash ROM 23 can be updated by another ROM data writing device 30.

また、ＬＳＩ２１において、映像信号出力回路２６から出力される映像出力データは、出力端子２７ｂから表示装置のデータ電極駆動回路１２に転送するラインと、ＲＯＭアクセス制御回路２２からのＲＯＭアドレスの信号と共通のラインで、セレクタ３１、バッファ２８を通して入出力端子２７ｃから表示装置のデータ電極駆動回路１２に転送するラインと、フラッシュＲＯＭ２３からＲＯＭアクセス制御回路２２に転送されるＲＯＭデータの信号と共通のラインで、入出力制御手段であるＩ／Ｏ制御部３２を通して入出力端子２７ｃから表示装置のデータ電極駆動回路１２に転送するラインを通して、表示装置のデータ電極駆動回路１２に送られる。すなわち、ＬＳＩ２１の入出力端子２７ｃは、映像信号出力回路２６からの映像出力データを出力するための端子として使用するとともに、ＲＯＭアクセス制御回路２２とフラッシュＲＯＭ２３との間でＲＯＭアドレス、ＲＯＭデータを転送するための端子として使用するように構成しており、前記各データは時間軸上で多重化して送られるように構成されている。   In the LSI 21, the video output data output from the video signal output circuit 26 is the same as the line for transferring from the output terminal 27 b to the data electrode drive circuit 12 of the display device and the ROM address signal from the ROM access control circuit 22. And a line that is transferred from the input / output terminal 27c to the data electrode drive circuit 12 of the display device through the selector 31 and the buffer 28, and a line that is common to the ROM data signal transferred from the flash ROM 23 to the ROM access control circuit 22. Then, the data is sent to the data electrode drive circuit 12 of the display device through a line that is transferred from the input / output terminal 27c to the data electrode drive circuit 12 of the display device through the I / O control unit 32 that is an input / output control means. That is, the input / output terminal 27c of the LSI 21 is used as a terminal for outputting video output data from the video signal output circuit 26, and transfers ROM addresses and ROM data between the ROM access control circuit 22 and the flash ROM 23. It is configured to be used as a terminal for transmitting data, and each of the data is configured to be multiplexed and transmitted on the time axis.

ここで、ＬＳＩ２１のＲＯＭアドレス端子、ＲＯＭデータ端子をそれぞれＬＳＩ２１の映像出力データの出力端子と共用し、各データを時間軸上で多重化して送信する場合の例を図５を用いて説明する。なお、図５（ａ）は垂直同期信号、図５（ｂ）はＬＳＩ２１と表示装置およびフラッシュＲＯＭ２３との間の転送データ、図５（ｃ）は転送データにおけるＲＯＭデータの一例によるデータパターン、図５（ｄ）はＲＯＭデータの他の例によるデータパターンを示している。   Here, an example in which the ROM address terminal and the ROM data terminal of the LSI 21 are shared with the video output data output terminal of the LSI 21 and each data is multiplexed and transmitted on the time axis will be described with reference to FIG. 5A is a vertical synchronizing signal, FIG. 5B is transfer data between the LSI 21 and the display device and the flash ROM 23, FIG. 5C is a data pattern according to an example of ROM data in the transfer data, and FIG. 5 (d) shows a data pattern according to another example of ROM data.

図５において、有効映像期間Ａ中は、ＬＳＩ２１内部の映像信号出力回路２６から出力される映像出力データがＬＳＩ２１外部のデータ電極駆動回路１２に対して転送される。一方、垂直ブランキング期間Ｂ中は、ＬＳＩ２１内部のＲＯＭアクセス制御回路２２からＲＯＭアドレス、ＲＯＭイネーブルの信号がＬＳＩ２１外部のフラッシュＲＯＭ２３に対して転送される。そして、このＲＯＭアドレス、ＲＯＭイネーブルの信号を受けて、フラッシュＲＯＭ２３からＬＳＩ２１に対して、図５（ｃ）に示すように、フィールド毎に可変のデータｄ１−Ａ、ｄ１−Ｂ・・と毎フィールド同一のデータｄ２、ｄ３からなるＲＯＭデータが転送される。   In FIG. 5, during the effective video period A, video output data output from the video signal output circuit 26 inside the LSI 21 is transferred to the data electrode driving circuit 12 outside the LSI 21. On the other hand, during the vertical blanking period B, a ROM address and ROM enable signal are transferred from the ROM access control circuit 22 inside the LSI 21 to the flash ROM 23 outside the LSI 21. Then, in response to the ROM address and ROM enable signal, the flash ROM 23 sends the LSI 21 with the variable data d1-A, d1-B,... For each field as shown in FIG. ROM data composed of the same data d2 and d3 is transferred.

ここで、垂直ブランキング期間Ｂ内にすべてのＲＯＭデータをＬＳＩ２１に転送する必要がある。そこで、図５（ｄ）に示すように、毎フィールド同一のデータｄ２、ｄ３については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でもＲＯＭデータをＬＳＩ２１に転送することができる。   Here, it is necessary to transfer all ROM data to the LSI 21 within the vertical blanking period B. Therefore, as shown in FIG. 5D, if the same data d2 and d3 in each field are transferred in a plurality of fields, ROM data is transferred to the LSI 21 even in a shorter vertical blanking period. be able to.

以上のように本発明によれば、プラズマディスプレイなどのデジタル表示装置の高精細化に適する画像信号処理装置を提供することができる。   As described above, according to the present invention, it is possible to provide an image signal processing device suitable for high definition of a digital display device such as a plasma display.

プラズマディスプレイのパネルの要部を示す斜視図The perspective view which shows the principal part of the panel of a plasma display 同プラズマディスプレイパネルの電極配列図Electrode arrangement of the plasma display panel プラズマディスプレイの全体構成図Overall configuration of plasma display 本発明の一実施の形態における画像信号処理装置を示すブロック図1 is a block diagram showing an image signal processing apparatus according to an embodiment of the present invention. 同装置において、データ転送の一例を説明するための説明図Explanatory diagram for explaining an example of data transfer in the same device

符号の説明Explanation of symbols

２１ ＬＳＩ
２２ ＲＯＭアクセス制御回路
２３ フラッシュＲＯＭ
２６ 映像信号出力回路
２７ｃ 入出力端子
２８、２９ バッファ
３１ セレクタ
３２ Ｉ／Ｏ制御部 21 LSI
22 ROM access control circuit 23 Flash ROM
26 Video signal output circuit 27c Input / output terminal 28, 29 Buffer 31 Selector 32 I / O control unit

Claims (1)

表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御データを保持するとともに前記制御部によりデータの書き込みと読み出しが制御可能なフラッシュメモリとを有し、前記半導体集積回路装置内に外部からの信号により動作が制御されるバッファを設け、そのバッファを介して前記半導体集積回路装置の制御部とフラッシュメモリとを接続するように構成した画像信号処理装置。 A semiconductor integrated circuit device comprising a video signal processing unit for outputting video output data to a display device and a control unit for holding data for controlling the operation of the video signal processing unit, and provided outside the semiconductor integrated circuit device And a flash memory that holds control data to be sent to the control unit and can control writing and reading of data by the control unit, and the operation is controlled by an external signal in the semiconductor integrated circuit device. An image signal processing apparatus configured to connect the control unit of the semiconductor integrated circuit device and the flash memory via the buffer.
JP2004147466A 2004-05-18 2004-05-18 Image signal processing apparatus Pending JP2005331559A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004147466A JP2005331559A (en) 2004-05-18 2004-05-18 Image signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004147466A JP2005331559A (en) 2004-05-18 2004-05-18 Image signal processing apparatus

Publications (1)

Publication Number Publication Date
JP2005331559A true JP2005331559A (en) 2005-12-02

Family

ID=35486286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004147466A Pending JP2005331559A (en) 2004-05-18 2004-05-18 Image signal processing apparatus

Country Status (1)

Country Link
JP (1) JP2005331559A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331560A (en) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd Image signal processing apparatus
CN100371971C (en) * 2006-01-13 2008-02-27 四川世纪双虹显示器件有限公司 Storage method for video frequency data of AC plasma display panel

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172190A (en) * 1987-01-10 1988-07-15 富士通株式会社 Image display controller
JPH01275045A (en) * 1988-04-27 1989-11-02 Kyocera Corp Image data transfer control and its device
JPH06139131A (en) * 1992-10-30 1994-05-20 Toshiba Corp Memory card device
JPH0863147A (en) * 1994-08-24 1996-03-08 Nec Corp Character font processing device
JPH08305339A (en) * 1995-05-10 1996-11-22 Casio Comput Co Ltd Character input device
JP2000015877A (en) * 1998-07-06 2000-01-18 Toshiba Tec Corp Character data read circuit
JP2000081469A (en) * 1998-06-22 2000-03-21 Asahi Optical Co Ltd Checking device for residual capacity of battery
JP2000242224A (en) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Method for driving ac type plasma display panel
JP2001092436A (en) * 1999-09-24 2001-04-06 Olympus Optical Co Ltd Picture processor
JP2002132574A (en) * 2000-10-26 2002-05-10 Mitsubishi Electric Corp Portable telephone
JP2002216570A (en) * 2000-09-11 2002-08-02 Semiconductor Energy Lab Co Ltd Electronic device
JP2003076615A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Non-volatile semiconductor storage device
JP2003084993A (en) * 2001-09-10 2003-03-20 Seiko Epson Corp Processor with flash memory and debug device
JP2003216131A (en) * 2001-11-19 2003-07-30 Matsushita Electric Ind Co Ltd Display controller, image display and method for transferring control data
JP2005331560A (en) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd Image signal processing apparatus
JP2005338123A (en) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd Image signal processing apparatus

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63172190A (en) * 1987-01-10 1988-07-15 富士通株式会社 Image display controller
JPH01275045A (en) * 1988-04-27 1989-11-02 Kyocera Corp Image data transfer control and its device
JPH06139131A (en) * 1992-10-30 1994-05-20 Toshiba Corp Memory card device
JPH0863147A (en) * 1994-08-24 1996-03-08 Nec Corp Character font processing device
JPH08305339A (en) * 1995-05-10 1996-11-22 Casio Comput Co Ltd Character input device
JP2000081469A (en) * 1998-06-22 2000-03-21 Asahi Optical Co Ltd Checking device for residual capacity of battery
JP2000015877A (en) * 1998-07-06 2000-01-18 Toshiba Tec Corp Character data read circuit
JP2000242224A (en) * 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Method for driving ac type plasma display panel
JP2001092436A (en) * 1999-09-24 2001-04-06 Olympus Optical Co Ltd Picture processor
JP2002216570A (en) * 2000-09-11 2002-08-02 Semiconductor Energy Lab Co Ltd Electronic device
JP2002132574A (en) * 2000-10-26 2002-05-10 Mitsubishi Electric Corp Portable telephone
JP2003076615A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Non-volatile semiconductor storage device
JP2003084993A (en) * 2001-09-10 2003-03-20 Seiko Epson Corp Processor with flash memory and debug device
JP2003216131A (en) * 2001-11-19 2003-07-30 Matsushita Electric Ind Co Ltd Display controller, image display and method for transferring control data
JP2005331560A (en) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd Image signal processing apparatus
JP2005338123A (en) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd Image signal processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005331560A (en) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd Image signal processing apparatus
CN100371971C (en) * 2006-01-13 2008-02-27 四川世纪双虹显示器件有限公司 Storage method for video frequency data of AC plasma display panel

Similar Documents

Publication Publication Date Title
JP2001242826A (en) Plasma display device and its driving method
JP4349852B2 (en) Display device and image signal processing method for display device
KR100868128B1 (en) Image signal processing device
JP2005165327A (en) Apparatus and method for driving plasma display panel
JP2008070488A (en) Gas discharge display device
JP4754192B2 (en) Display panel driving method and driving apparatus
JP2005331559A (en) Image signal processing apparatus
JP2005331560A (en) Image signal processing apparatus
WO2006106720A1 (en) Ac plasma display panel driving method
JPWO2008087805A1 (en) Plasma display panel driving method and plasma display device
JP2005301282A (en) Drive device for plasma display panel and its driving method
JP2009192652A (en) Plasma display device
JP2005157364A (en) Method and device for driving plasma display panel
JP2005516243A (en) Display panel cell address
JP2006243738A (en) Plasma display apparatus
JP2008076515A (en) Plasma display panel and color display device
JP2002202753A (en) Method and device for driving plasma display panel
KR100492950B1 (en) Driving system for ac plasma display panel
JP2005300956A (en) Driving method of plasma display panel
JP2010134305A (en) Driving method of plasma display
JP2003058102A (en) Matrix display device and driving method therefor
US20050093778A1 (en) Panel driving method and apparatus
JP2004126454A (en) Display device
JP2005084364A (en) Plasma display device
KR100462786B1 (en) Scan driver integrated circuit for reducing noise and driving method thereof and driving apparatus of plasma display panel therewith

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329