JP2005323124A

JP2005323124A - Solid-state imaging device

Info

Publication number: JP2005323124A
Application number: JP2004139292A
Authority: JP
Inventors: Kenichi Kakumoto; 兼一角本
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2004-05-10
Filing date: 2004-05-10
Publication date: 2005-11-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging device which is equipped with a sample holding circuit and can lower an offset voltage of a video signal having a noise signal removed. <P>SOLUTION: After a MOS transistor T5 is turned on to sample and hold the video signal in a capacitor C2, the voltage value of a signal ϕVD is varied from Vh to Vm (Vm<Vh) and a pulse signal ϕV is supplied to output the video signal. Further, after the MOS transistor T5 is turned on to sample and hold a noise signal in the capacitor C2, the signal ϕVD is varied to VI (VI<Vm) and the pulse signal ϕV is supplied to output the noise signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各画素の感度のバラツキ補正を行う固体撮像装置に関する。 The present invention relates to a solid-state imaging device that corrects variation in sensitivity of each pixel.

近年、フォトダイオードなどの光電変換素子を有した固体撮像装置において、そのダイナミックレンジを大きくするために、入射光量に対して自然対数的に変換された電気信号を出力する固体撮像装置が提案されている。本出願人も、このような対数変換動作を行う固体撮像装置を提案している（特許文献１参照）。しかしながら、このような固体撮像装置において、光電変換動作を行うＭＯＳトランジスタの閾値電圧の違いより、各画素間で感度のバラツキが生じる。 In recent years, in order to increase the dynamic range of a solid-state imaging device having a photoelectric conversion element such as a photodiode, a solid-state imaging device that outputs an electric signal that is naturally logarithmically converted with respect to the amount of incident light has been proposed. Yes. The present applicant has also proposed a solid-state imaging device that performs such a logarithmic conversion operation (see Patent Document 1). However, in such a solid-state imaging device, variations in sensitivity occur between pixels due to differences in threshold voltages of MOS transistors that perform photoelectric conversion operations.

そこで、差動増幅器などを備えることによって、撮像動作を行った際の映像信号と、各画素の感度のバラツキを表すノイズ信号とを、それぞれ各画素毎に出力するとともに、映像信号からノイズ信号を差動増幅器で差し引くことで、各画素の感度のバラツキ補正を行うことが考えられる。しかしながら、特許文献１における構成において、このような感度のバラツキ補正を行った場合、光電変換されて得た電気信号を積分するキャパシタに対して与えられる電圧が一定であるが、映像信号及びノイズ信号それぞれを出力する際の積分時間が異なる。そのため、得られる映像信号に対してノイズ信号を減算することで感度のバラツキ補正が成されたとき、バラツキ補正後の映像信号にはオフセット電圧が発生する。 Therefore, by providing a differential amplifier or the like, a video signal when the imaging operation is performed and a noise signal indicating variation in sensitivity of each pixel are output for each pixel, and the noise signal is output from the video signal. It is conceivable to correct variation in sensitivity of each pixel by subtracting with a differential amplifier. However, in the configuration in Patent Document 1, when such sensitivity variation correction is performed, the voltage applied to the capacitor that integrates the electrical signal obtained by photoelectric conversion is constant, but the video signal and the noise signal The integration time for each output is different. Therefore, when sensitivity variation correction is performed by subtracting a noise signal from the obtained video signal, an offset voltage is generated in the video signal after variation correction.

又、近年、半導体チップの微細化に伴い、固体撮像装置に与える電源電圧が低下し、固体撮像装置内の出力バッファやＡＤ変換器における有効動作範囲となる電圧が狭くなってきている。よって、上述のようなオフセット電圧が発生する場合、狭い有効動作範囲の電圧において、オフセット電圧の占める割合が大きくなるため、信号に利用する電圧値の割合が小さくなるとともに、その階調性が悪くなる恐れがある。それに対して、本出願人は、このオフセット電圧を低減させるために、キャパシタなどによって構成される積分回路に与える参照電圧をノイズ信号出力時に変化させる固体撮像装置を提案した（特許文献２参照）。 In recent years, with the miniaturization of semiconductor chips, the power supply voltage applied to the solid-state imaging device has decreased, and the voltage that is the effective operating range of the output buffer and AD converter in the solid-state imaging device has become narrower. Therefore, when the offset voltage as described above is generated, the ratio of the offset voltage is increased in the voltage in the narrow effective operation range, so that the ratio of the voltage value used for the signal is decreased and the gradation is poor. There is a fear. On the other hand, in order to reduce the offset voltage, the present applicant has proposed a solid-state imaging device that changes a reference voltage applied to an integration circuit constituted by a capacitor or the like when a noise signal is output (see Patent Document 2).

又、従来の固体撮像装置において、垂直走査及び水平走査を行うことによって、各画素毎に撮像動作を行った後、各画素より出力される映像信号がシリアルに固体撮像装置より出力される。よって、各画素毎に撮像動作を行うタイミングが異なるため、刻一刻と変化する被写体を撮像する場合、各画素において同一条件で撮像することが不可能となり、結果的に、画像歪みが発生することがある。それに対して、本出願人は、積分回路の後段に積分回路からの出力値をサンプルホールドするサンプルホールド回路を設けることで全画素が同一タイミングで撮像動作を行うものを提案した（特許文献３参照）。
特開平１１−３１３２５７号公報特開２００４−４８４３８号公報特許第３４９３４０５号 Further, in the conventional solid-state imaging device, by performing vertical scanning and horizontal scanning, an imaging operation is performed for each pixel, and then a video signal output from each pixel is serially output from the solid-state imaging device. Therefore, since the timing for performing the imaging operation is different for each pixel, when imaging a subject that changes every moment, it is impossible to capture the image under the same conditions in each pixel, resulting in image distortion. There is. On the other hand, the present applicant has proposed that all pixels perform an imaging operation at the same timing by providing a sample hold circuit that samples and holds an output value from the integration circuit at the subsequent stage of the integration circuit (see Patent Document 3). ).
JP-A-11-313257 JP 2004-48438 A Japanese Patent No. 3493405

しかしながら、特許文献３で示すようにサンプルホールド回路を設けた構成としたとき、特許文献２で示すように、積分回路を構成するキャパシタに与える電圧を変化させたとしても、サンプルホールド回路を構成するキャパシタに与える電圧が一定とされている。そして、このサンプルホールド回路は、積分回路から出力されるノイズ信号及び映像信号それぞれをサンプルホールドした後に外部に出力する。そのため、サンプルホールド回路でサンプルホールドされる際、ノイズ信号及び映像信号それぞれのサンプルホールドされた値が、サンプルホールド回路及び積分回路それぞれにおけるキャパシタにより容量分割される。よって、サンプルホールドされるノイズ信号及び映像信号それぞれが、サンプルホールド回路のキャパシタに与えられた電圧による影響を受けるため、結果的に、ノイズ信号が除去された映像信号にはオフセット電圧が現れることとなる。 However, when the sample hold circuit is provided as shown in Patent Document 3, the sample hold circuit is configured even if the voltage applied to the capacitor constituting the integration circuit is changed as shown in Patent Document 2. The voltage applied to the capacitor is constant. The sample and hold circuit samples and holds each of the noise signal and the video signal output from the integration circuit and outputs the sampled signal to the outside. Therefore, when sample and hold is performed by the sample and hold circuit, the sampled and held values of the noise signal and the video signal are capacitively divided by the capacitors in the sample and hold circuit and the integration circuit, respectively. Therefore, each of the noise signal and video signal to be sampled and held is affected by the voltage applied to the capacitor of the sample and hold circuit, and as a result, an offset voltage appears in the video signal from which the noise signal has been removed. Become.

このような問題を鑑みて、本発明は、サンプルホールド回路を備えるとともにノイズ信号が除去された映像信号におけるオフセット電圧を低くすることができる固体撮像装置を提供することを目的とする。 In view of such a problem, an object of the present invention is to provide a solid-state imaging device that includes a sample-and-hold circuit and can reduce an offset voltage in a video signal from which a noise signal has been removed.

上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を出力する光電変換部と該光電変換部からの該電気信号をサンプルホールドするとともにサンプルホールドした該電気信号を出力するサンプルホールド部とを備えた１つ又は複数の画素を備えた固体撮像装置において、前記サンプルホールド回路に与えられる参照電圧の電位が可変であることを特徴とする。 In order to achieve the above object, the solid-state imaging device of the present invention includes a photoelectric conversion unit that outputs an electrical signal corresponding to the amount of incident light, the electrical signal from the photoelectric conversion unit, and the sampled and held electrical signal. In a solid-state imaging device including one or a plurality of pixels including a sample hold unit that outputs the reference hold voltage, the potential of the reference voltage applied to the sample hold circuit is variable.

このような固体撮像装置において、前記サンプルホールド部から前記電気信号を出力する際に、前記参照電圧の電位を一時的に変化させる。このとき、撮像動作時に前記光電変換部より出力されて前記サンプルホールド部でサンプルホールドされた前記電気信号に基づいて映像信号が出力され、前記光電変換部の光電変換特性により発生するノイズを検出するときに前記光電変換部より出力されて前記サンプルホールド部でサンプルホールドされた前記電気信号に基づいてノイズ信号が出力され、前記映像信号及び前記ノイズ信号それぞれを前記サンプルホールド部から出力するときの前記参照電圧を異なる電圧値とする。又、前記サンプルホールド部で前記電気信号を保持する期間における前記参照電圧の電圧値と、前記電気信号を出力する期間における前記参照電圧の電圧値とを、異なる電圧値とする。 In such a solid-state imaging device, the potential of the reference voltage is temporarily changed when the electric signal is output from the sample hold unit. At this time, a video signal is output based on the electrical signal output from the photoelectric conversion unit and sampled and held by the sample hold unit during an imaging operation, and noise generated by the photoelectric conversion characteristics of the photoelectric conversion unit is detected. The noise signal is output based on the electrical signal output from the photoelectric conversion unit and sampled and held by the sample hold unit, and the video signal and the noise signal are output from the sample hold unit, respectively. The reference voltage is set to a different voltage value. In addition, the voltage value of the reference voltage during a period in which the electric signal is held in the sample hold unit and the voltage value of the reference voltage in a period during which the electric signal is output are different voltage values.

前記画素が、前記光電変換部と前記サンプルホールド部とを電気的に接離するスイッチを備えるものとし、前記スイッチをＯＮとしたとき、前記サンプルホールド部に前記光電変換部からの前記電気信号をサンプルホールドする。 The pixel includes a switch that electrically contacts and separates the photoelectric conversion unit and the sample hold unit. When the switch is turned on, the electric signal from the photoelectric conversion unit is supplied to the sample hold unit. Sample hold.

前記光電変換部が、入射光量に応じた量の電荷を発生する光電変換回路と、前記光電変換回路からの電荷を蓄積して得られた電圧値を前記電気信号として出力する積分回路と、を備えるものとする。このとき、前記光電変換部において、入射光量に対して線形的に変化する前記電気信号を出力するものとしても構わないし、入射光量に対して自然対数的に変化する前記電気信号を出力するものとしても構わない。 A photoelectric conversion circuit in which the photoelectric conversion unit generates an amount of charge corresponding to an incident light amount; and an integration circuit that outputs a voltage value obtained by accumulating the charge from the photoelectric conversion circuit as the electrical signal. Shall be provided. At this time, the photoelectric conversion unit may output the electric signal linearly changing with respect to the incident light amount, or may output the electric signal changing logarithmically with respect to the incident light amount. It doesn't matter.

このとき、前記光電変換回路が、一端に第１電圧が印加される感光素子と、当該感光素子の他端に第１電極及び制御電極が接続される第１トランジスタと、を備えるとともに、前記積分回路が、該第１トランジスタの制御電極に制御電極が接続されるとともに第１電極に前記第１電圧が印加された第２トランジスタと、該第２トランジスタの第２電極に一端が接続されるとともに他端に第２電圧が印加されたキャパシタと、を備えるものとしても構わない。 At this time, the photoelectric conversion circuit includes a photosensitive element to which a first voltage is applied to one end, and a first transistor to which a first electrode and a control electrode are connected to the other end of the photosensitive element, and the integration A circuit having a control electrode connected to the control electrode of the first transistor, a second transistor having the first voltage applied to the first electrode, and one end connected to the second electrode of the second transistor; And a capacitor to which the second voltage is applied to the other end.

前記光電変換部が、一端に第１電圧が印加された感光素子と、前記感光素子の他端に一端が接続されるとともに他端に第２電圧が印加されたリセット用スイッチとを備えるものとしても構わない。 The photoelectric conversion unit includes a photosensitive element having a first voltage applied to one end, and a reset switch having one end connected to the other end of the photosensitive element and a second voltage applied to the other end. It doesn't matter.

このような固体撮像装置において、前記映像信号と前記ノイズ信号の差によるオフセット電圧が減少するように、前記参照電圧を設定するものとする。又、前記映像信号と前記ノイズ信号とから前記映像信号の補正を行う補正回路を備え、当該補正回路での直線性を備える入出力特性が使用されるように、前記参照電圧が設定されるものとする。 In such a solid-state imaging device, the reference voltage is set so that an offset voltage due to a difference between the video signal and the noise signal is reduced. In addition, a correction circuit that corrects the video signal from the video signal and the noise signal is provided, and the reference voltage is set so that an input / output characteristic having linearity in the correction circuit is used. And

前記サンプルホールド部が、前記光電変換部からの電気信号による電圧値が一端に与えられるとともに他端に前記参照電圧が与えられるキャパシタを備え、当該キャパシタに前記光電変換部からの電気信号による電圧値がサンプルホールドされるものとしても構わない。又、前記サンプルホールド部が、第１電極に直流電圧が印加されるとともに前記キャパシタの一端に制御電極が接続された増幅用トランジスタを備えるとともに、該増幅用トランジスタの第２電極より前記キャパシタでサンプルホールドされた前記電気信号に応じた電気信号を出力するものとしても構わない。 The sample hold unit includes a capacitor to which a voltage value based on an electrical signal from the photoelectric conversion unit is applied to one end and the reference voltage is applied to the other end, and the voltage value based on the electrical signal from the photoelectric conversion unit is included in the capacitor. May be sampled and held. The sample hold unit includes an amplifying transistor in which a DC voltage is applied to the first electrode and a control electrode is connected to one end of the capacitor, and the sample is sampled by the capacitor from the second electrode of the amplifying transistor. An electric signal corresponding to the held electric signal may be output.

本発明によると、サンプルホールド部に与える参照電圧の電位を可変とすることによって、信号保持期間及び信号読み出し期間それぞれにおいて与える参照電圧の電位を変化させることができる。このように、信号保持期間と信号読み出し期間それぞれにおいて与える参照電圧の電位を異なるようにすることで、出力される電気信号のオフセットを調節することができる。又、映像信号及びノイズ信号のオフセットを調節することで、ノイズ信号と映像信号の差分をとることによってノイズ除去された映像信号のオフセットを低減させることができる。よって、後段に接続される出力バッファやＡＤ変換器の動作範囲に応じて映像信号のオフセットを調節できるため、その動作範囲を有効に利用することができる。 According to the present invention, by making the potential of the reference voltage applied to the sample hold unit variable, the potential of the reference voltage applied in each of the signal holding period and the signal reading period can be changed. In this manner, the offset of the output electrical signal can be adjusted by making the potential of the reference voltage applied in the signal holding period and the signal reading period different. Further, by adjusting the offset of the video signal and the noise signal, the offset of the video signal from which noise has been removed can be reduced by taking the difference between the noise signal and the video signal. Therefore, since the offset of the video signal can be adjusted according to the operation range of the output buffer and AD converter connected in the subsequent stage, the operation range can be used effectively.

本発明の実施形態について、以下に、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

＜固体撮像装置の構成の概略＞
まず、本実施形態の固体撮像装置について、図１を参照して説明する。図１は、本実施形態の固体撮像装置の構成を示すブロック図である。 <Outline of configuration of solid-state imaging device>
First, the solid-state imaging device of this embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of the solid-state imaging device according to the present embodiment.

図１において、Ｇ11〜Ｇmnは行列配置（マトリクス配置）された画素を示している。１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）３−１、３−２、・・・、３−ｎを順次走査していくとともに、ライン４−１、４−２を介して各画素に信号φＶＤを与える、・・・、４−ｎ。２は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン３−１〜３−ｎ，４−１〜４−ｎや出力信号線６−１〜６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略する。 In FIG. 1, G11 to Gmn denote pixels arranged in a matrix (matrix arrangement). Reference numeral 1 denotes a vertical scanning circuit, which sequentially scans rows (lines) 3-1, 3-2,..., 3-n that apply a signal φV to each pixel, and lines 4-1, 4-2. Gives a signal φVD to each pixel via..., 4-n. A horizontal scanning circuit 2 sequentially reads out photoelectric conversion signals derived from the pixels to the output signal lines 6-1, 6-2, ..., 6-m in the horizontal direction for each pixel. Reference numeral 5 denotes a power supply line. For each pixel, not only the lines 3-1 to 3-n, 4-1 to 4-n, the output signal lines 6-1 to 6-m, and the power supply line 5, but also other lines (for example, clock lines and A bias supply line and the like are also connected, but these are omitted in FIG.

又、出力信号線６−１〜６−ｍのそれぞれには、定電流源７−１〜７−ｍが接続されるとともに、信号線６−１〜６−ｍのそれぞれを介して与えられる画素Ｇ11〜Ｇmnから与えられる映像信号とノイズ信号をサンプルホールドする選択回路８−１〜８−ｍが設けられる。そして、補正回路９に選択回路８−１〜８−ｍから映像信号及びノイズ信号が順に送出されると、この補正回路９で補正処理が行われて、ノイズ除去された映像信号が外部に出力される。尚、定電流源７−１〜７−ｍの一端に直流電圧ＶPSが印加される。 Also, constant current sources 7-1 to 7-m are connected to the output signal lines 6-1 to 6-m, and pixels are provided via the signal lines 6-1 to 6-m, respectively. Selection circuits 8-1 to 8-m are provided for sample-holding video signals and noise signals supplied from G11 to Gmn. Then, when the video signal and the noise signal are sequentially transmitted from the selection circuits 8-1 to 8-m to the correction circuit 9, the correction circuit 9 performs correction processing and outputs the video signal from which noise is removed to the outside. Is done. The DC voltage VPS is applied to one end of the constant current sources 7-1 to 7-m.

このような固体撮像装置において、画素Ｇab（ａ：１≦ａ≦ｍの自然数、ｂ：１≦ｂ≦ｎの自然数）からの出力となる映像信号及びノイズ信号が、それぞれ、出力信号線６−ａを介して出力されるとともに、この出力信号線６−ａに接続された定電流源７−ａによって増幅される。そして、画素Ｇabから出力された映像信号及びノイズ信号が順番に選択回路８−ａに送出されるとともに、この選択回路８−ａにおいて、送出された映像信号及びノイズ信号がサンプルホールドされる。 In such a solid-state imaging device, the video signal and the noise signal output from the pixel Gab (a: 1 ≦ a ≦ m natural number, b: 1 ≦ b ≦ n natural number) are respectively output signal lines 6- The signal is output via a and amplified by a constant current source 7-a connected to the output signal line 6-a. The video signal and noise signal output from the pixel Gab are sequentially sent to the selection circuit 8-a, and the sent video signal and noise signal are sampled and held in the selection circuit 8-a.

その後、選択回路８−ａより、サンプルホールドされた映像信号が補正回路９に送出された後、同じくサンプルホールドされたノイズ信号が補正回路９に送出される。補正回路９では、選択回路８−ａより与えられた映像信号を、同じく選択回路８−ａより与えられたノイズ信号に基づいて補正処理して、ノイズ除去した映像信号を外部に出力する。尚、選択回路８−１〜８−ｍの構成位置に、補正回路を設けるようにしても構わない。 Thereafter, after the sampled and held video signal is sent to the correction circuit 9 from the selection circuit 8-a, the same sampled and held noise signal is sent to the correction circuit 9. In the correction circuit 9, the video signal given from the selection circuit 8-a is corrected based on the noise signal also given from the selection circuit 8-a, and the noise-removed video signal is output to the outside. In addition, you may make it provide a correction circuit in the structure position of the selection circuits 8-1 to 8-m.

又、図１において不図示であるが、特許文献３と同様、垂直走査回路１及び水平走査回路２はそれぞれ、タイミングジェネレータ及び電圧レギュレータと接続されており、垂直及び水平走査が実現される。又、後述する各実施形態の固体撮像装置は、電子シャッタ機能を備えているため、垂直ブランク期間中に全画素を同時に制御することができる。この同時制御を行うために、特許文献３と同様、垂直走査回路１及び水平走査回路２とは別にドライバが設けられるものとしても構わない。 Although not shown in FIG. 1, as in Patent Document 3, the vertical scanning circuit 1 and the horizontal scanning circuit 2 are connected to a timing generator and a voltage regulator, respectively, thereby realizing vertical and horizontal scanning. Moreover, since the solid-state imaging device of each embodiment described later has an electronic shutter function, all pixels can be controlled simultaneously during the vertical blank period. In order to perform this simultaneous control, a driver may be provided separately from the vertical scanning circuit 1 and the horizontal scanning circuit 2 as in Patent Document 3.

＜第１の実施形態＞
図１に示した画素構成の各画素に適用される第１の実施形態について、図面を参照して説明する。図２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。 <First Embodiment>
A first embodiment applied to each pixel having the pixel configuration shown in FIG. 1 will be described with reference to the drawings. FIG. 2 is a circuit diagram showing a configuration of a pixel provided in the solid-state imaging device used in the present embodiment.

図２において、ｐｎフォトダイオードＰＤが感光素子として働く。そのフォトダイオードＰＤのアノードが、ＭＯＳトランジスタＴ７のドレインと接続され、ＭＯＳトランジスタＴ７のソースが、ＭＯＳトランジスタＴ１のゲート及びドレイン、ＭＯＳトランジスタＴ２のゲートに接続されている。ＭＯＳトランジスタＴ２のソースに、一端に直流電圧ＶPSが印加されたキャパシタＣ１の他端が接続される。キャパシタＣ１とＭＯＳトランジスタＴ２のソースとの接続ノードに、ＭＯＳトランジスタＴ５のドレイン及びＭＯＳトランジスタＴ８のドレインが接続される。 In FIG. 2, a pn photodiode PD functions as a photosensitive element. The anode of the photodiode PD is connected to the drain of the MOS transistor T7, and the source of the MOS transistor T7 is connected to the gate and drain of the MOS transistor T1 and the gate of the MOS transistor T2. The other end of the capacitor C1 to which the DC voltage VPS is applied at one end is connected to the source of the MOS transistor T2. The drain of the MOS transistor T5 and the drain of the MOS transistor T8 are connected to a connection node between the capacitor C1 and the source of the MOS transistor T2.

又、ＭＯＳトランジスタＴ５のソースは、一端に信号φＶＤが与えられたキャパシタＣ２の他端と、ＭＯＳトランジスタＴ４のゲート及びＭＯＳトランジスタＴ６のドレインとが接続される。このＭＯＳトランジスタＴ４のソースにＭＯＳトランジスタＴ３のドレインが接続され、ＭＯＳトランジスタＴ３のソースは出力信号線６（この出力信号線６は図１の６−１，６−２，・・・，６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ８は、それぞれ、ＰチャネルのＭＯＳトランジスタである。 The source of the MOS transistor T5 is connected to the other end of the capacitor C2 to which the signal φVD is applied at one end, the gate of the MOS transistor T4, and the drain of the MOS transistor T6. The drain of the MOS transistor T3 is connected to the source of the MOS transistor T4, and the source of the MOS transistor T3 is the output signal line 6 (the output signal line 6 is 6-1, 6-2,. corresponding to m). The MOS transistors T1 to T8 are P-channel MOS transistors, respectively.

又、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ２，Ｔ４のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ６，Ｔ８のソースには直流電圧ＶPSに近い値となる直流電圧ＶRSが印加される。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが入力される。又、ＭＯＳトランジスタＴ３，Ｔ５，Ｔ７，Ｔ８，Ｔ６のゲートに、信号φＶ，φＳＷ，φＳ，φＲＳａ，φＲＳｂがそれぞれ入力される。このとき、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ７，Ｔ８、キャパシタＣ１、及びフォトダイオードＰＤによって光電変換回路１００が構成される。又、ＭＯＳトランジスタＴ３，Ｔ４，Ｔ６及びキャパシタＣ２によってサンプルホールド回路１０１が構成される。 A DC voltage VPD is applied to the cathode of the photodiode PD and the drains of the MOS transistors T2 and T4, and a DC voltage VRS having a value close to the DC voltage VPS is applied to the sources of the MOS transistors T6 and T8. On the other hand, the signal φVPS is input to the source of the MOS transistor T1. Further, signals φV, φSW, φS, φRSa, and φRSb are input to the gates of the MOS transistors T3, T5, T7, T8, and T6, respectively. At this time, the photoelectric conversion circuit 100 is configured by the MOS transistors T1, T2, T7, T8, the capacitor C1, and the photodiode PD. The sample hold circuit 101 is constituted by the MOS transistors T3, T4, T6 and the capacitor C2.

このように構成された画素において、ＭＯＳトランジスタＴ３及び出力信号線６を介して、一端に直流電圧ＶPSが印加された定電流源７（図１の定電流源７−１〜７−ｍに相当する）が、ＭＯＳトランジスタＴ４のソースに接続される。よって、ＭＯＳトランジスタＴ３がＯＮのとき、ＭＯＳトランジスタＴ４はソースフォロワのＭＯＳトランジスタとして動作し、定電流源７によって増幅された電圧信号を出力信号線６に出力する。 In the pixel thus configured, the constant current source 7 (corresponding to the constant current sources 7-1 to 7-m in FIG. 1) having the DC voltage VPS applied to one end via the MOS transistor T3 and the output signal line 6 is used. Is connected to the source of the MOS transistor T4. Therefore, when the MOS transistor T3 is ON, the MOS transistor T4 operates as a source follower MOS transistor, and outputs the voltage signal amplified by the constant current source 7 to the output signal line 6.

このようにソースフォロワ回路を構成することにより、信号を増幅して出力する増幅回路が構成される。従って、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。又、増幅回路の負荷抵抗部分を構成する定電流源７−１〜７−ｍを画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１〜６−ｍ毎に設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。 By configuring the source follower circuit in this way, an amplifier circuit that amplifies and outputs a signal is configured. Therefore, since this amplifier circuit amplifies the signal to a sufficiently large signal, the subsequent signal processing circuit (not shown) can be easily processed. In addition, the constant current sources 7-1 to 7-m constituting the load resistance portion of the amplifier circuit are not provided in the pixels, but the output signal lines 6-1 to 6 to which a plurality of pixels arranged in the column direction are connected. By providing each −m, the number of load resistors or constant current sources can be reduced, and the area occupied by the amplifier circuit on the semiconductor chip can be reduced.

尚、信号φＶPSは２値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をローとし、この電圧よりも高くＭＯＳトランジスタＴ２にローの信号φＶPSを与えた時よりも大きい電流が流れうるようにする電圧をハイとする。又、信号φＶＤは、３値の電圧信号であり、キャパシタＣ２をサンプルホールドさせる際の電圧値を最も高いＶｈとし、映像信号読み出し時の電圧値をＶｈよりも低いＶｍとし、ノイズ信号読み出し時の電圧値をＶｍよりも低いＶｌとする。 The signal φVPS is a binary voltage signal. When the amount of incident light exceeds a predetermined value, the voltage for operating the MOS transistor T1 in the subthreshold region is set to low, and a voltage higher than this voltage is applied to the MOS transistor T2. A voltage that allows a larger current to flow than when the signal φVPS is applied is set to high. Further, the signal φVD is a ternary voltage signal, the voltage value when the capacitor C2 is sampled and held is set to the highest Vh, the voltage value at the time of reading the video signal is set to Vm lower than Vh, and the noise signal is read out. The voltage value is set to Vl lower than Vm.

このような構成の画素による撮像動作及び感度バラツキ検出動作について、図面を参照して以下に説明する。尚、図３は、図２の画素に与えられる各信号の変遷を示すタイミングチャートである。 The imaging operation and sensitivity variation detection operation by the pixel having such a configuration will be described below with reference to the drawings. FIG. 3 is a timing chart showing the transition of each signal given to the pixel of FIG.

図２の画素において撮像動作が行われるとき、信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶPSをローとすることによって、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込む。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に応じた電圧が現れ、ＭＯＳトランジスタＴ２を入射光量に応じた電流が流れる。このとき、信号φＲＳａ，φＳＷそれぞれをハイとして、ＭＯＳトランジスタＴ５，Ｔ８がＯＦＦされるため、キャパシタＣ１にＭＯＳトランジスタＴ２を通じて負の電荷が流れ込み、積分動作が行われる。 When the imaging operation is performed in the pixel of FIG. 2, the signal φS is set low, the MOS transistor T7 is turned on, and the signal φVPS is set low, so that the photocharge corresponding to the amount of incident light is applied to the MOS transistor T1 from the photodiode PD. Flows in. Therefore, a voltage corresponding to the amount of incident light appears at the gates of the MOS transistors T1 and T2, and a current corresponding to the amount of incident light flows through the MOS transistor T2. At this time, since the signals φRSa and φSW are set to high and the MOS transistors T5 and T8 are turned off, negative charge flows into the capacitor C1 through the MOS transistor T2, and an integration operation is performed.

このとき、被写体の輝度が低いと、ＭＯＳトランジスタＴ１がカットオフ状態であるために、ＭＯＳトランジスタＴ１のゲートに光電荷が蓄積され、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に対して線形的に比例した電圧が現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に線形的に比例した値となる。又、被写体の輝度が高く、ＭＯＳトランジスタＴ１のゲートに蓄積された光電荷量に応じた電圧が低くなると、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作を行うため、入射光量に対して自然対数的に比例した電圧がＭＯＳトランジスタＴ１のゲートに現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に自然対数的に比例した値となる。 At this time, if the luminance of the subject is low, the MOS transistor T1 is in a cut-off state, so that photocharge is accumulated at the gate of the MOS transistor T1, and linearly with respect to the incident light quantity at the gates of the MOS transistors T1 and T2. A proportional voltage appears. The voltage appearing at the connection node between the capacitor C1 and the MOS transistor T2 becomes a value linearly proportional to the integral value of the incident light quantity. When the luminance of the subject is high and the voltage corresponding to the amount of photocharge accumulated at the gate of the MOS transistor T1 is low, the MOS transistor T1 operates in the subthreshold region, so that the logarithm of the incident light amount is natural logarithmically. A proportional voltage appears at the gate of the MOS transistor T1. The voltage appearing at the connection node between the capacitor C1 and the MOS transistor T2 is a value that is naturally logarithmically proportional to the integrated value of the incident light quantity.

そして、信号φＲＳｂをローとしてＭＯＳトランジスタＴ６をＯＮとすることで、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットした後、ローのパルス信号φＳＷを与えて、ＭＯＳトランジスタＴ５をＯＮとする。又、信号φＶＤの電圧値がＶｈとされる。このようにして、ＭＯＳトランジスタＴ５がＯＮとなることで、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。 Then, by setting the signal φRSb to low and turning on the MOS transistor T6, the voltage at the connection node between the gate of the MOS transistor T4 and the capacitor C2 is reset, and then a low pulse signal φSW is applied to turn on the MOS transistor T5. And The voltage value of the signal φVD is set to Vh. Thus, when the MOS transistor T5 is turned on, the voltage appearing at the connection node between the source of the MOS transistor T2 and the capacitor C1 is sampled and held in the capacitor C2.

このようにして、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧をキャパシタＣ２にサンプルホールドすると、信号φＳＷをハイとする。その後、ローレベルのパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶｍとする。このとき、ＭＯＳトランジスタＴ４において、キャパシタＣ２でサンプルホールドされた入射光量の積分値に応じた電圧に対する電流が流れて、信号線６に、入射光量の積分値に線形的に又は自然対数的に比例した電圧値となる映像信号が現れる。 In this way, when the voltage appearing at the connection node between the source of the MOS transistor T2 and the capacitor C1 is sampled and held in the capacitor C2, the signal φSW becomes high. Thereafter, a low level pulse signal φV is applied to turn on the MOS transistor T3, and the voltage value of the signal φVD is set to Vm. At this time, in the MOS transistor T4, a current with respect to a voltage corresponding to the integrated value of the incident light quantity sampled and held by the capacitor C2 flows, and the signal line 6 is proportional to the integrated value of the incident light quantity linearly or in a natural logarithm. A video signal with the selected voltage value appears.

その後、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＦＦとするとともに信号φＶＤの電圧値をＶｈとした後、信号φＳをハイとしてＭＯＳトランジスタＴ７をＯＦＦとすることで、フォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２との間を電気的に切断する。このとき、ＭＯＳトランジスタＴ１のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が再結合され、ある程度まで、ＭＯＳトランジスタＴ１のゲート及びドレインのポテンシャルが上がる。 Thereafter, the signal φV is set high to turn off the MOS transistor T3 and the voltage value of the signal φVD is set to Vh. Then, the signal φS is set high and the MOS transistor T7 is turned off, so that the photodiode PD and the MOS transistors T1, T2 are turned off. Electrically cut between the two. At this time, positive charges flow from the source side of the MOS transistor T1, and the negative charges accumulated in the gate and drain of the MOS transistor T1 and the gate of the MOS transistor T2 are recombined, and to some extent, the gate of the MOS transistor T1. And the potential of the drain increases.

そして、次に、信号φＶPSをハイにし、ＭＯＳトランジスタＴ１のソース電圧を高くすることで、ＭＯＳトランジスタＴ１のソース側から流入する正の電荷の量が増加し、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が速やかに再結合される。このとき、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。 Then, by raising the signal φVPS and increasing the source voltage of the MOS transistor T1, the amount of positive charges flowing from the source side of the MOS transistor T1 increases, and the gate and drain of the MOS transistor T1 and The negative charges accumulated at the gate of the MOS transistor T2 are quickly recombined. At this time, the signal φRSa is set to low, the MOS transistor T8 is turned on, and the voltage at the connection node between the capacitor C1 and the gate of the MOS transistor T2 is initialized.

その後、信号φＲＳａをハイとしてＭＯＳトランジスタＴ８をＯＦＦにすると、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、ＭＯＳトランジスタＴ１，Ｔ２のリセット後の電圧に応じた値、即ち、各画素の感度バランスを表す値となる。そして、ローレベルのパルス信号φＲＳｂを与えて、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットした後、ローのパルス信号φＳＷを与えて、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧をキャパシタＣ２にサンプルホールドする。 Thereafter, when the signal φRSa is set high and the MOS transistor T8 is turned off, the voltage appearing at the connection node between the capacitor C1 and the MOS transistor T2 is a value corresponding to the voltage after the reset of the MOS transistors T1 and T2, that is, each pixel. This value represents the sensitivity balance. Then, a low level pulse signal φRSb is applied to reset the voltage at the connection node between the gate of the MOS transistor T4 and the capacitor C2, and then a low pulse signal φSW is applied to connect the source of the MOS transistor T2 and the capacitor C1. The voltage appearing at the connection node is sampled and held in the capacitor C2.

このとき、キャパシタＣ２におけるサンプルホールドが行われた後、信号φＳＷをハイとするとともに信号φＶPSをローとする。その後、信号φＳをローとしてＭＯＳトランジスタＴ７をＯＮとし、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。そして、再び、信号φＶPSをハイとすることで、フォトダイオードＰＤに残留している負の電荷を再結合して、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶPSをローとする。このとき、同時に、ローのパルス信号φＲＳａをＭＯＳトランジスタＴ８のゲートに与えてキャパシタＣ１を初期化する。 At this time, after sample hold in the capacitor C2, the signal φSW is set high and the signal φVPS is set low. Thereafter, the signal φS is set to low to turn on the MOS transistor T7, and the MOS transistors T1 and T2 and the photodiode PD are electrically connected. Then, the signal φVPS is set to high again to recombine the negative charges remaining in the photodiode PD, the potential of the photodiode PD and the MOS transistors T1 and T2 is initialized, and then the signal φVPS is changed. Let it be low. At the same time, a low pulse signal φRSa is applied to the gate of the MOS transistor T8 to initialize the capacitor C1.

又、信号φＳＷをローとして、リセット後にＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧をキャパシタＣ２にサンプルホールドすると、信号φＳＷをハイとした後、ローとなるパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶｌとする。このとき、ＭＯＳトランジスタＴ４において、キャパシタＣ２でサンプルホールドされた各画素の感度バラツキに応じたリセット後の電圧に対する電流が流れて、信号線６に、各画素の感度バラツキを表すノイズ信号が現れる。このようにノイズ信号を出力すると、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＦＦとするとともに、信号φＶＤの電圧値をＶｈとする。 Further, when the signal φSW is set to low and the voltage appearing at the connection node between the source of the MOS transistor T2 and the capacitor C1 after reset is sampled and held in the capacitor C2, the signal φSW is set to high, and then the pulse signal φV that is low is applied. The MOS transistor T3 is turned on, and the voltage value of the signal φVD is set to Vl. At this time, in the MOS transistor T4, a current with respect to the reset voltage corresponding to the sensitivity variation of each pixel sampled and held by the capacitor C2 flows, and a noise signal representing the sensitivity variation of each pixel appears on the signal line 6. When the noise signal is output in this way, the signal φV is set high, the MOS transistor T3 is turned off, and the voltage value of the signal φVD is set to Vh.

上述のように撮像動作及び感動バラツキ検出動作を行う際のキャパシタＣ２の状態遷移について、図４を参照して説明する。尚、図４は、キャパシタＣ２の電圧値の変化を表すタイミングチャートである。 The state transition of the capacitor C2 when performing the imaging operation and the moving variation detection operation as described above will be described with reference to FIG. FIG. 4 is a timing chart showing changes in the voltage value of the capacitor C2.

上述のように動作するとき、ローのパルス信号φＲＳｂが与えられてＭＯＳトランジスタＴ６がＯＮとされて、感度バラツキに応じた電圧値をサンプルホールドしたキャパシタＣ２がリセットされると、キャパシタＣ２の電圧値はＶRSとなる。その後、ローのパルス信号φＳＷが与えられてＭＯＳトランジスタＴ５がＯＮとされると、キャパシタＣ２において、キャパシタＣ１における撮像時の入射光量に応じた電圧値Ｖｘがサンプルホールドされる。このように電圧値Ｖｘがサンプルホールドされると、ローのパルス信号φＶが与えられるとき、信号φＶＤの電圧値がＶｍとされるため、キャパシタＣ２に現れる電圧がＶｘ−（Ｖｈ−Ｖｍ）となり、結果的に、その値がａ×（Ｖｘ＋Ｖｍ−Ｖｈ）となる映像信号が出力される。尚、ａは、ＭＳＯトランジスタＴ４によって増幅される定数である。 When operating as described above, when the low pulse signal φRSb is applied to turn on the MOS transistor T6 and the capacitor C2 sampled and held in accordance with the sensitivity variation is reset, the voltage value of the capacitor C2 is reset. Becomes VRS. Thereafter, when the low pulse signal φSW is applied to turn on the MOS transistor T5, the capacitor C2 samples and holds the voltage value Vx corresponding to the amount of incident light at the time of imaging in the capacitor C1. When the voltage value Vx is sampled and held in this way, when the low pulse signal φV is given, the voltage value of the signal φVD is set to Vm, so that the voltage appearing at the capacitor C2 becomes Vx− (Vh−Vm), As a result, a video signal whose value is a × (Vx + Vm−Vh) is output. Note that a is a constant amplified by the MSO transistor T4.

そして、信号φＶをハイとするとともに信号φＶＤの電圧値をＶｈとすると、キャパシタＣ２に現れる電圧値がサンプルホールドされたときの値Ｖｘとなる。その後、ローのパルス信号φＲＳｂが与えられてＭＯＳトランジスタＴ６がＯＮとされると、この撮像時の電圧値ＶｘをサンプルホールドしたキャパシタＣ２がリセットされ、キャパシタＣ２の電圧値がＶRSとなる。そして、再度、ローのパルス信号φＳＷが与えられてＭＯＳトランジスタＴ５がＯＮとされると、キャパシタＣ２において、キャパシタＣ１における感度バラツキに応じた電圧値Ｖｙがサンプルホールドされる。このように電圧値Ｖｙがサンプルホールドされると、ローのパルス信号φＶが与えられるとき、信号φＶＤの電圧値がＶｌとされるため、キャパシタＣ２に現れる電圧がＶｙ−（Ｖｈ−Ｖｌ）となり、結果的に、その値がａ×（Ｖｙ＋Ｖｌ−Ｖｈ）となるノイズ信号が出力される。 When the signal φV is set to high and the voltage value of the signal φVD is set to Vh, the voltage value appearing at the capacitor C2 becomes the value Vx when sampled and held. After that, when the low pulse signal φRSb is applied to turn on the MOS transistor T6, the capacitor C2 that samples and holds the voltage value Vx at the time of imaging is reset, and the voltage value of the capacitor C2 becomes VRS. When the low pulse signal φSW is applied again to turn on the MOS transistor T5, the voltage value Vy corresponding to the sensitivity variation in the capacitor C1 is sampled and held in the capacitor C2. When the voltage value Vy is sampled and held in this way, when the low pulse signal φV is applied, the voltage value of the signal φVD is set to Vl, so that the voltage appearing at the capacitor C2 becomes Vy− (Vh−Vl), As a result, a noise signal whose value is a × (Vy + Vl−Vh) is output.

このようにして映像信号及びノイズ信号が得られると、映像信号からノイズ信号が差し引くことによって、映像信号のノイズが除去される。よって、このノイズ除去された映像信号の値は、
ａ×（（Ｖｘ＋Ｖｍ−Ｖｈ）−（Ｖｙ＋Ｖｌ−Ｖｈ））
＝ａ×（（Ｖｘ−Ｖｙ）−（Ｖｌ−Ｖｍ）） When the video signal and the noise signal are obtained in this way, the noise of the video signal is removed by subtracting the noise signal from the video signal. Therefore, the value of the video signal from which noise has been removed is
a × ((Vx + Vm−Vh) − (Vy + Vl−Vh))
= A × ((Vx−Vy) − (Vl−Vm))

又、ａ×Ｖｘ＝Ｖｓ、ａ×Ｖｙ＝Ｖｎとなるので、ノイズ除去された映像信号の値は、（Ｖｓ−Ｖｎ）−ａ×（Ｖｌ−Ｖｍ）と表すことができる。Ｖｓ−Ｖｎについては、上述したように、従来では、オフセット電圧Ｖｋを含むため、従来において映像信号として利用される部分は、Ｖｏ＝Ｖｓ−Ｖｎ−Ｖｋである。よって、本実施形態でのノイズ除去された映像信号の値が、Ｖｏ＋Ｖｋ−ａ×（Ｖｌ−Ｖｍ）となるため、オフセット値がＶｋ−ａ×（Ｖｌ−Ｖｍ）となり、従来に比べて占める割合を低くすることができる。 Since a × Vx = Vs and a × Vy = Vn, the value of the video signal from which noise has been removed can be expressed as (Vs−Vn) −a × (Vl−Vm). As described above, Vs−Vn includes the offset voltage Vk as described above. Therefore, the portion conventionally used as the video signal is Vo = Vs−Vn−Vk. Therefore, since the value of the video signal from which noise is removed in the present embodiment is Vo + Vk−a × (V1−Vm), the offset value is Vk−a × (V1−Vm), which is a ratio that occupies compared to the conventional case. Can be lowered.

尚、本実施形態において、キャパシタＣ２に与える信号φＶＤの電圧値を、映像信号出力時に低くするとともに、ノイズ信号出力時に更に低くなるようにしたが、映像信号出力時に与える信号φＶＤの電圧値を、映像信号及びノイズ信号出力時以外のときの電圧値より高くするようにしても構わない。即ち、映像信号出力時にキャパシタＣ２に与えられる電圧値を、ノイズ信号出力時にキャパシタＣ２に与えられる電圧値より高くすることによって、ノイズ除去後の映像信号におけるオフセット電圧を抑えることができる。 In the present embodiment, the voltage value of the signal φVD applied to the capacitor C2 is lowered when the video signal is output and is further decreased when the noise signal is output. However, the voltage value of the signal φVD applied when the video signal is output is You may make it make it higher than the voltage value at the time other than the time of an image signal and a noise signal output. That is, by making the voltage value applied to the capacitor C2 when the video signal is output higher than the voltage value applied to the capacitor C2 when the noise signal is output, the offset voltage in the video signal after noise removal can be suppressed.

このようにしてオフセット電圧を抑えることによって、図５のような入出力特性となる補正回路９において、補正回路９への入力を、補正回路９の入出力特性において直線性を備えた範囲Ｗｌ内とすることができる。尚、図５における入力は、補正回路９に入力される映像信号及びノイズ信号それぞれの信号レベルの差によって表されるものとする。よって、従来において、その範囲がＷｂとなる補正回路９への入力値を、オフセット電圧を低減することで全体の電圧値を低くすることができ、補正回路９への入力値の範囲をＷａにシフトさせて、入出力特性において直線性を備えた範囲Ｗｌ内とすることができる。 By suppressing the offset voltage in this way, in the correction circuit 9 having the input / output characteristics as shown in FIG. 5, the input to the correction circuit 9 is within the range Wl having linearity in the input / output characteristics of the correction circuit 9. It can be. The input in FIG. 5 is represented by the difference in signal level between the video signal and the noise signal input to the correction circuit 9. Therefore, in the prior art, the input value to the correction circuit 9 whose range is Wb can be reduced by reducing the offset voltage, and the range of the input value to the correction circuit 9 can be set to Wa. By shifting, the input / output characteristics can be set within the range W1 having linearity.

＜第２の実施形態＞
図１に示した画素構成の各画素に適用される第２の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。図６の画素において、図２の画素と同一の目的で使用する素子については、同一の符号を付してその詳細な説明は省略する。 <Second Embodiment>
A second embodiment applied to each pixel having the pixel configuration shown in FIG. 1 will be described with reference to the drawings. FIG. 6 is a circuit diagram showing a configuration of a pixel provided in the solid-state imaging device used in the present embodiment. In the pixel of FIG. 6, elements used for the same purpose as the pixel of FIG. 2 are denoted by the same reference numerals and detailed description thereof is omitted.

図６の画素は、ＭＯＳトランジスタＴ１０とフォトダイオードＰＤとで構成される光電変換回路１００ａと、キャパシタＣ２とＭＯＳトランジスタＴ３，Ｔ４とで構成されるサンプルホールド回路１０１ａと、光電変換回路１００ａとサンプルホールド回路１０１ａとの電気的な接離を行うスイッチとして働くＭＯＳトランジスタＴ５とを備える。このとき、ＭＯＳトランジスタＴ１０は、そのドレインにフォトダイオードＰＤのアノードが接続され、そのソースに直流電圧ＶPSが印加され、そのゲートに信号φＲＳが入力される。その他の素子の接続関係については、第１の実施形態の図２の画素と同様になる。 6 includes a photoelectric conversion circuit 100a including a MOS transistor T10 and a photodiode PD, a sample hold circuit 101a including a capacitor C2 and MOS transistors T3 and T4, and a photoelectric conversion circuit 100a and a sample hold. A MOS transistor T5 serving as a switch for making electrical contact with and separating from the circuit 101a is provided. At this time, in the MOS transistor T10, the anode of the photodiode PD is connected to the drain, the DC voltage VPS is applied to the source, and the signal φRS is input to the gate. The connection relationship of other elements is the same as that of the pixel in FIG. 2 of the first embodiment.

このような構成の画素による撮像動作及び感度バラツキ検出動作について、図面を参照して以下に説明する。尚、図７は、図６の画素に与えられる各信号の変遷を示すタイミングチャートである。 The imaging operation and sensitivity variation detection operation by the pixel having such a configuration will be described below with reference to the drawings. FIG. 7 is a timing chart showing the transition of each signal given to the pixel of FIG.

図６の画素において撮像動作が行われるとき、信号φＲＳ，φＳＷをハイとしてＭＯＳトランジスタＴ１０，Ｔ５をＯＦＦとする。このとき、フォトダイオードＰＤより入射光量に応じた光電荷が流れ込み、ＭＯＳトランジスタＴ１０のドレインとフォトダイオードＰＤのアノードとの接続ノードに入射光量に応じた電圧が現れる。即ち、ＭＯＳトランジスタＴ１０のドレインとフォトダイオードＰＤのアノードとの接続ノードの電圧が、入射光量の積分値に線形的に比例した値となる。このとき、信号φＶＤの電圧値がＶｈとされる。 When the imaging operation is performed in the pixel of FIG. 6, the signals φRS and φSW are set high and the MOS transistors T10 and T5 are turned off. At this time, a photocharge corresponding to the amount of incident light flows from the photodiode PD, and a voltage corresponding to the amount of incident light appears at a connection node between the drain of the MOS transistor T10 and the anode of the photodiode PD. That is, the voltage at the connection node between the drain of the MOS transistor T10 and the anode of the photodiode PD becomes a value linearly proportional to the integral value of the incident light quantity. At this time, the voltage value of the signal φVD is set to Vh.

そして、ローのパルス信号φＳＷを与えて、ＭＯＳトランジスタＴ５をＯＮとすることで、ＭＯＳトランジスタＴ１０のドレインとフォトダイオードＰＤのアノードとの接続ノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。このようにして、ＭＯＳトランジスタＴ１０のドレインとフォトダイオードＰＤのアノードとの接続ノードに現れる電圧をキャパシタＣ２にサンプルホールドすると、信号φＳＷをハイとする。その後、ローレベルのパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶｍとして、信号線６を通じて、入射光量の積分値に応じた電圧値となる映像信号を出力する。 Then, by applying a low pulse signal φSW and turning on the MOS transistor T5, the voltage appearing at the connection node between the drain of the MOS transistor T10 and the anode of the photodiode PD is sampled and held in the capacitor C2. In this way, when the voltage appearing at the connection node between the drain of the MOS transistor T10 and the anode of the photodiode PD is sampled and held in the capacitor C2, the signal φSW becomes high. Thereafter, the low level pulse signal φV is applied to turn on the MOS transistor T3, and the voltage value of the signal φVD is set to Vm, and a video signal having a voltage value corresponding to the integrated value of the incident light quantity is output through the signal line 6. To do.

その後、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＦＦとするとともに信号φＶＤの電圧値をＶｈとした後、信号φＲＳをローとしてＭＯＳトランジスタＴ１０をＯＮとすることで、ＭＯＳトランジスタＴ１０のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ１０ドレイン及びフォトダイオードＰＤのアノードに蓄積された負の電荷が再結合される。このようにすることで、ＭＯＳトランジスタＴ１０のドレインとフォトダイオードＰＤのアノードとの接続ノードの電圧の初期化を開始する。そして、更に、信号φＳＷをローとしてＭＯＳトランジスタＴ５をＯＮとすることで、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧のリセットも行う。 Thereafter, the signal φV is set high, the MOS transistor T3 is turned off, and the voltage value of the signal φVD is set to Vh. Then, the signal φRS is set low and the MOS transistor T10 is turned on. Charge flows in and the negative charge stored in the drain of the MOS transistor T10 and the anode of the photodiode PD is recombined. In this way, initialization of the voltage at the connection node between the drain of the MOS transistor T10 and the anode of the photodiode PD is started. Further, the voltage at the connection node between the gate of the MOS transistor T4 and the capacitor C2 is also reset by setting the signal φSW to low and turning on the MOS transistor T5.

このようなリセット動作を行うと、信号φＳＷをハイとしてＭＯＳトランジスタＴ５をＯＦＦとするとともに、信号φＲＳをハイとしてＭＯＳトランジスタＴ１０をＯＦＦとする。このＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧のリセットが行われた後、ローとなるパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶｌとする。このとき、ＭＯＳトランジスタＴ４において、キャパシタＣ２でサンプルホールドされた各画素の感度バラツキに応じたリセット後の電圧に対する電流が流れて、信号線６に、各画素の感度バラツキを表すノイズ信号が現れる。このようにノイズ信号を出力すると、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＦＦとするとともに、信号φＶＤの電圧値をＶｈとする。 When such a reset operation is performed, the signal φSW is set high to turn off the MOS transistor T5, and the signal φRS is set high to turn off the MOS transistor T10. After the voltage at the connection node between the gate of the MOS transistor T4 and the capacitor C2 is reset, a pulse signal φV that is low is applied to turn on the MOS transistor T3, and the voltage value of the signal φVD is set to Vl. . At this time, in the MOS transistor T4, a current with respect to the reset voltage corresponding to the sensitivity variation of each pixel sampled and held by the capacitor C2 flows, and a noise signal representing the sensitivity variation of each pixel appears on the signal line 6. When the noise signal is output in this way, the signal φV is set high, the MOS transistor T3 is turned off, and the voltage value of the signal φVD is set to Vh.

このように線形変換動作を行う画素においても、第１の実施形態と同様、ノイズ信号及び映像信号を出力する際に、キャパシタＣ２に与える信号φＶＤの電圧値を変化させる。よって、第１の実施形態と同様、出力された映像信号をノイズ信号で減算することによって画素の感度バラツキを除去する際に生じるオフセット電圧の割合を低くすることができる。 In the pixel performing the linear conversion operation in this way, as in the first embodiment, the voltage value of the signal φVD applied to the capacitor C2 is changed when outputting the noise signal and the video signal. Therefore, as in the first embodiment, the ratio of the offset voltage generated when removing the sensitivity variation of the pixels can be reduced by subtracting the output video signal with the noise signal.

尚、第１及び第２の実施形態において、ＰチャネルのＭＯＳトランジスタで構成されるようにしたが、ＮチャネルのＭＯＳトランジスタで構成されるようにしても構わない。このとき、第１及び第２の実施形態における画素構成はそれぞれ、図８、図９のように、各素子の極性が逆になるのみで、その接続関係は同様である。又、図８及び図９のようにＮチャネルのＭＯＳトランジスタで構成したとき、信号φＶＤの電圧値を、映像信号及びノイズ信号のサンプルホールド時において最も低いＶａとし、映像信号読み出し時において中間値となるＶｂとし、ノイズ信号読み出し時において最も高いＶｃとする。この信号φＶＤの電圧値Ｖａ，Ｖｂ，Ｖｃそれぞれ与えるタイミングを、図３又は図７における信号φＶＤの電圧値Ｖｈ，Ｖｍ，Ｖｌそれぞれを与えるタイミングと同一ととすることによって、キャパシタＣ２の動作状態を、上述の第１及び第２の実施形態の場合と同様の状態にすることができる。 In the first and second embodiments, a P-channel MOS transistor is used. However, an N-channel MOS transistor may be used. At this time, the pixel configurations in the first and second embodiments are the same as in FIGS. 8 and 9, except that the polarities of the respective elements are reversed. 8 and 9, the voltage value of the signal φVD is set to the lowest Va at the time of sample and hold of the video signal and the noise signal, and an intermediate value at the time of reading the video signal. Vb, which is the highest Vc at the time of reading the noise signal. The timing at which the voltage values Va, Vb, Vc of the signal φVD are applied is the same as the timing at which the voltage values Vh, Vm, Vl of the signal φVD in FIG. 3 or FIG. The same state as in the first and second embodiments described above can be obtained.

更に、画素の構成について、上述の第１及び第２の実施形態と異なる画素の構成としても構わない。即ち、第１の実施形態において、光電変換回路１００よりＭＯＳトランジスタＴ８を省いた構成としても構わないし、サンプルホールド回路１０１よりＭＯＳトランジスタＴ６を省いた構成としても構わない。又、第２の実施形態において、サンプルホールド回路１０１ａにＭＯＳトランジスタＴ６を追加した構成としても構わない。 Furthermore, the pixel configuration may be different from that of the first and second embodiments described above. In other words, in the first embodiment, the MOS transistor T8 may be omitted from the photoelectric conversion circuit 100, or the MOS transistor T6 may be omitted from the sample hold circuit 101. In the second embodiment, a MOS transistor T6 may be added to the sample and hold circuit 101a.

は、固体撮像装置の構成を示すブロック図である。These are block diagrams which show the structure of a solid-state imaging device. は、第１の実施形態の固体撮像装置内の画素の構成を示す回路図である。These are circuit diagrams which show the structure of the pixel in the solid-state imaging device of 1st Embodiment. は、図２の画素の動作を示すタイミングチャートである。These are timing charts showing the operation of the pixel of FIG. は、図２の画素におけるサンプルホールド回路内のキャパシタの電圧値の変化を示すタイミングチャートである。FIG. 3 is a timing chart showing a change in voltage value of a capacitor in a sample and hold circuit in the pixel of FIG. 2. は、補正回路の入出力特性を示すグラフである。These are graphs showing the input / output characteristics of the correction circuit. は、第２の実施形態の固体撮像装置内の画素の構成を示す回路図である。These are circuit diagrams which show the structure of the pixel in the solid-state imaging device of 2nd Embodiment. は、図６の画素の動作を示すタイミングチャートである。These are timing charts showing the operation of the pixel of FIG. は、第１の実施形態の固体撮像装置内の画素をＮチャネルのＭＯＳトランジスタで構成したときの構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration when a pixel in the solid-state imaging device according to the first embodiment is configured by an N-channel MOS transistor. は、第２の実施形態の固体撮像装置内の画素をＮチャネルのＭＯＳトランジスタで構成したときの構成を示す回路図である。These are the circuit diagrams which show a structure when the pixel in the solid-state imaging device of 2nd Embodiment is comprised by the N channel MOS transistor.

符号の説明Explanation of symbols

１垂直走査回路
２水平走査回路
３−１〜３−ｎ，４−１〜４−ｎライン
５電源ライン
６−１〜６−ｍ出力信号線
７−１〜７−ｍ定電流源
８−１〜８−ｍ選択回路
９補正回路
Ｇ11〜Ｇmn 画素
ＰＤフォトダイオード
Ｔ１〜Ｔ８，Ｔ１０ＭＯＳトランジスタ
Ｃ１，Ｃ２キャパシタ DESCRIPTION OF SYMBOLS 1 Vertical scanning circuit 2 Horizontal scanning circuit 3-1 to 3-n, 4-1 to 4-n line 5 Power supply line 6-1 to 6-m Output signal line 7-1 to 7-m Constant current source 8-1 8 to m selection circuit 9 correction circuit G11 to Gmn pixel PD photodiode T1 to T8, T10 MOS transistor C1, C2 capacitor

Claims

入射光量に応じた電気信号を出力する光電変換部と該光電変換部からの該電気信号をサンプルホールドするとともにサンプルホールドした該電気信号を出力するサンプルホールド部とを備えた１つ又は複数の画素を備えた固体撮像装置において、
前記サンプルホールド回路に与えられる参照電圧の電位が可変であることを特徴とする固体撮像装置。 One or a plurality of pixels each including a photoelectric conversion unit that outputs an electric signal corresponding to the amount of incident light, and a sample hold unit that samples and holds the electric signal from the photoelectric conversion unit and outputs the sampled and held electric signal In a solid-state imaging device comprising:
A solid-state imaging device, wherein a potential of a reference voltage applied to the sample and hold circuit is variable.

前記サンプルホールド部から前記電気信号を出力する際に、前記参照電圧の電位を一時的に変化させることを特徴とする請求項１に記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein when the electric signal is output from the sample and hold unit, the potential of the reference voltage is temporarily changed.

撮像動作時に前記光電変換部より出力されて前記サンプルホールド部でサンプルホールドされた前記電気信号に基づいて映像信号が出力され、
前記光電変換部の光電変換特性により発生するノイズを検出するときに前記光電変換部より出力されて前記サンプルホールド部でサンプルホールドされた前記電気信号に基づいてノイズ信号が出力され、
前記映像信号及び前記ノイズ信号それぞれを前記サンプルホールド部から出力するときの前記参照電圧を異なる電圧値とすることを特徴とする請求項１又は請求項２に記載の固体撮像装置。 A video signal is output based on the electrical signal output from the photoelectric conversion unit and sampled and held by the sample hold unit during an imaging operation,
When detecting noise generated by the photoelectric conversion characteristics of the photoelectric conversion unit, a noise signal is output based on the electrical signal output from the photoelectric conversion unit and sampled and held by the sample hold unit,
3. The solid-state imaging device according to claim 1, wherein the reference voltage when the video signal and the noise signal are output from the sample hold unit is set to a different voltage value. 4.

前記画素が、前記光電変換部と前記サンプルホールド部とを電気的に接離するスイッチを備えることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 3, wherein the pixel includes a switch that electrically connects and separates the photoelectric conversion unit and the sample hold unit.

前記光電変換部が、
入射光量に応じた量の電荷を発生する光電変換回路と、
前記光電変換回路からの電荷を蓄積して得られた電圧値を前記電気信号として出力する積分回路と、
を備えることを特徴とする請求項１〜請求項４のいずれかに記載の固体撮像装置。 The photoelectric conversion unit is
A photoelectric conversion circuit that generates an amount of charge according to the amount of incident light;
An integration circuit that outputs a voltage value obtained by accumulating charges from the photoelectric conversion circuit as the electrical signal;
The solid-state imaging device according to claim 1, comprising:

前記光電変換部において、入射光量に対して線形的に変化する前記電気信号を出力することを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the photoelectric conversion unit outputs the electric signal that linearly changes with respect to an incident light amount.

前記光電変換部において、入射光量に対して自然対数的に変化する前記電気信号を出力することを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。 6. The solid-state imaging device according to claim 1, wherein the photoelectric conversion unit outputs the electrical signal that changes logarithmically with respect to an incident light amount.