JP2005311061A - Insulating layer and its manufacturing method - Google Patents
Insulating layer and its manufacturing method Download PDFInfo
- Publication number
- JP2005311061A JP2005311061A JP2004125720A JP2004125720A JP2005311061A JP 2005311061 A JP2005311061 A JP 2005311061A JP 2004125720 A JP2004125720 A JP 2004125720A JP 2004125720 A JP2004125720 A JP 2004125720A JP 2005311061 A JP2005311061 A JP 2005311061A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- target
- insulating layer
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置を構成するトランジスタのゲート絶縁層や記憶装置を構成する容量絶縁層などに使われる絶縁層及びその製造方法に関する。 The present invention relates to an insulating layer used for a gate insulating layer of a transistor constituting a semiconductor device, a capacitor insulating layer constituting a memory device, and the like, and a manufacturing method thereof.
従来より、シリコン（Ｓｉ）基板上に作られる大規模集積回路（ＬＳＩ）は、素子を微細化することで素子の集積度を上げることが行われてきた。ゲート電極／ゲート絶縁膜／半導体の構造からなるＭＯＳトランジスタは、ゲート長を短縮することで動作速度が向上する。このため、微細化により、集積度が向上するだけではなく、動作速度の向上も見込め、微細化による集積度と動作速度の向上は、ＬＳＩ技術開発の原動力であり、様々な限界を打破すべく研究や開発が行われている。 Conventionally, in a large scale integrated circuit (LSI) fabricated on a silicon (Si) substrate, the integration degree of elements has been increased by miniaturizing the elements. A MOS transistor having a gate electrode / gate insulating film / semiconductor structure is improved in operating speed by shortening the gate length. Therefore, miniaturization not only improves the degree of integration, but also increases the operating speed. Improvement of the degree of integration and operating speed due to miniaturization is the driving force for LSI technology development, and it is necessary to overcome various limitations. Research and development are underway.
ゲート電圧を低く抑えてＭＯＳトランジスタを動作させるには、半導体に反転層を生じさせるだけのＭＯＳ容量を与える必要があるため、ゲート絶縁膜を薄くして容量を確保することが行われてきた。最近では、ＭＯＳトランジスタのゲート酸化膜が、３ｎｍ以下と直接トンネル電流が流れる程度に薄くなってきた。しかしながら、トンネル電流が流れるようになると、電力消費量が増加してしまう。携帯電話やＰＤＡを含む携帯端末などに用いられる半導体装置には、低消費電力が要求されるため、トンネル電流を抑えて電力消費を抑えることが重要である。 In order to operate the MOS transistor while keeping the gate voltage low, it is necessary to provide a MOS capacitor sufficient to generate an inversion layer in the semiconductor. Therefore, the gate insulating film has been thinned to ensure the capacitance. Recently, the gate oxide film of a MOS transistor has become thinner to 3 nm or less so that a direct tunnel current flows. However, when a tunnel current starts to flow, power consumption increases. Low power consumption is required for semiconductor devices used for mobile terminals including mobile phones and PDAs, so it is important to suppress tunnel current and power consumption.
上述したゲート電圧の低下と消費電力の抑制との両方を得るために、最近では、二酸化シリコン（ＳｉＯ2）膜よりも比誘電率の大きい絶縁膜をゲート絶縁膜に用い、容量を確保しつつ膜厚を厚くすることにより、トンネル電流を抑える方法が盛んに研究されている。
二酸化シリコンに代わる高誘電率材料としては、シリコン酸窒化物（ＳｉＯxＮy）、アルミナ（Ａｌ2Ｏ3）、二酸化チタン（ＴｉＯ2）、二酸化ジルコニウム（ＺｒＯ2）、二酸化ハフニウム（ＨｆＯ2）、二酸化ランタン（ＬａＯ2）、五酸化タンタル（Ｔａ2Ｏ5）、あるいは、二元合金の酸化物、シリコン窒化物（Ｓｉ3Ｎ4）、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、窒化ハフニウム（ＨｆＮ）、窒化ランタン（ＬａＮ）、あるいは、二元合金の窒化物などが有力な候補としてあげられている。
In order to obtain both the above-described reduction in gate voltage and reduction in power consumption, recently, an insulating film having a relative dielectric constant larger than that of a silicon dioxide (SiO 2 ) film is used for the gate insulating film, while ensuring the capacitance. A method for suppressing the tunnel current by increasing the film thickness has been actively studied.
Examples of high dielectric constant materials that can replace silicon dioxide include silicon oxynitride (SiO x N y ), alumina (Al 2 O 3 ), titanium dioxide (TiO 2 ), zirconium dioxide (ZrO 2 ), and hafnium dioxide (HfO 2 ). Lanthanum dioxide (LaO 2 ), tantalum pentoxide (Ta 2 O 5 ), or binary alloy oxide, silicon nitride (Si 3 N 4 ), aluminum nitride (AlN), titanium nitride (TiN), nitride Zirconium (ZrN), hafnium nitride (HfN), lanthanum nitride (LaN), nitrides of binary alloys, and the like are listed as promising candidates.
上述した各材料をゲート絶縁膜として用いるために、様々な形成装置及び種々の薄膜形成方法が試みられている。中でもスパッタ法（スパッタリング法）は、使用するガスの取り扱いが容易であり、堆積する膜の表面凹凸（表面モフォロジと言う）が比較的良いなどの理由により、有望な成膜装置・方法の一つになっている。化学量論的組成の膜を得るための優れた装置・方法としては、酸素ガスや窒素ガスを供給し、膜中の酸素や窒素が欠落するのを防止する反応性スパッタ装置・方法が有望である。 In order to use the above-described materials as the gate insulating film, various forming apparatuses and various thin film forming methods have been tried. Among them, the sputtering method (sputtering method) is one of the promising film forming apparatuses / methods because it is easy to handle the gas to be used and the surface unevenness (referred to as surface morphology) of the deposited film is relatively good. It has become. As an excellent apparatus and method for obtaining a film having a stoichiometric composition, a reactive sputtering apparatus and method that supplies oxygen gas and nitrogen gas and prevents the loss of oxygen and nitrogen in the film is promising. is there.
スパッタ法では、高誘電率膜を堆積するときに使用するターゲットとして、金属を用いる場合と対象となる化合物を用いる場合との２つがあるが、一般的には、金属の方がターゲットとして製造しやすい。化合物ターゲットは、焼結などの工程を必要とし、整形や組成の調整に難しさがある。しかしながら、ターゲットとして金属を用いる従来のスパッタ法では、例えば、不活性ガスとしてアルゴン、反応性ガスとして酸素を用いて酸化物を形成するため、形成する膜中に酸素が十分に取り込まれずに、良好な膜質の絶縁物が得られない場合があった。 In the sputtering method, there are two types of targets to be used when depositing a high dielectric constant film: a case where a metal is used and a case where a target compound is used. In general, a metal is manufactured as a target. Cheap. The compound target requires a process such as sintering, and has difficulty in shaping and adjusting the composition. However, in the conventional sputtering method using a metal as a target, for example, since an oxide is formed using argon as an inert gas and oxygen as a reactive gas, oxygen is not sufficiently taken into the film to be formed. In some cases, it was not possible to obtain an insulator with a good film quality.
このため、従来では、酸化物を堆積して酸化膜を形成した後に、加熱炉などを用いた酸素中でのアニーリング（加熱処理）により、膜質の改善を行うようにしていた。従って、上記反応性スパッタ法では、アニーリングという工程が追加され、製造プロセスに煩雑性が増すという問題があった。また、アニーリング工程では、一定の膜質を得るように制御するため、温度などの条件を厳密に管理する必要があった。加えて、形成する膜の材質によっては、アニーリング処理を行うことができない場合もあった。 For this reason, conventionally, after depositing an oxide to form an oxide film, the film quality is improved by annealing (heat treatment) in oxygen using a heating furnace or the like. Therefore, in the reactive sputtering method, there is a problem that an additional step called annealing is added and the manufacturing process becomes complicated. Further, in the annealing process, it is necessary to strictly manage conditions such as temperature in order to control so as to obtain a certain film quality. In addition, depending on the material of the film to be formed, the annealing process may not be performed.
また、スパッタ膜の膜品質を改善する他の方法として、電子サイクロトロン共鳴（ＥＣＲ）と発散磁界を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地（アース）との間に高周波、もしくは直流電圧を印加し、ＥＣＲで発生させたプラズマ流中のイオンをターゲットに引き込み衝突させてスパッタリングし、膜を基板に堆積させる方法（以下、これをＥＣＲスパッタ法という）がある（特許文献１，２、非特許文献１参照）。
Another method for improving the quality of the sputtered film is to irradiate the substrate with a plasma flow created using electron cyclotron resonance (ECR) and a divergent magnetic field, and at the same time, between the target and ground (earth). There is a method of depositing a film on a substrate (hereinafter referred to as an ECR sputtering method) by applying a high frequency or direct current voltage to the target, causing ions in the plasma flow generated by ECR to be attracted and collided with the target, and sputtering. (See
従来型のマグネトロンスパッタ法では、０．１Ｐａ程度以上のガス圧力でないと安定なプラズマは得られないが、ＥＣＲスパッタ法では、安定なＥＣＲプラズマが０．０１Ｐａ台の圧力で得られる。また、ＥＣＲスパッタ法は、高周波又は直流高電圧により、ＥＣＲにより生成した粒子（イオン）をターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。 In the conventional magnetron sputtering method, a stable plasma cannot be obtained unless the gas pressure is about 0.1 Pa or higher, but in the ECR sputtering method, a stable ECR plasma can be obtained at a pressure on the order of 0.01 Pa. In addition, since the ECR sputtering method performs sputtering by applying particles (ions) generated by ECR to a target at a high frequency or a direct current high voltage, sputtering can be performed at a low pressure.
ＥＣＲスパッタ法では、膜の形成対象の基板に、ＥＣＲプラズマ流とスパッタされた粒子が照射される。ＥＣＲプラズマ流中のイオンは、発散磁界により１０ｅＶから数１０ｅＶのエネルギーを持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送しているため、基板に到達するイオンのイオン電流密度も大きく取れる。従って、ＥＣＲプラズマ流中のイオンは、スパッタされて基板の上に飛来した原料粒子にエネルギーを与えるとともに、原料粒子と酸素（反応ガス）との結合反応を促進することとなり、堆積した膜の膜質が改善される。 In the ECR sputtering method, a substrate on which a film is to be formed is irradiated with an ECR plasma flow and sputtered particles. The ions in the ECR plasma flow have an energy of 10 eV to several tens eV due to the divergent magnetic field. In addition, since the plasma is generated and transported at such a low pressure that the gas behaves as a molecular flow, the ion current density of ions reaching the substrate can be increased. Therefore, the ions in the ECR plasma flow give energy to the raw material particles sputtered and flying on the substrate, and promote the binding reaction between the raw material particles and oxygen (reactive gas). Is improved.
ＥＣＲスパッタ法では、特に、低い基板温度で高品質の膜が形成できることが特徴となっている。
ＥＣＲスパッタ法は、膜の堆積速度が比較的安定しているため、ゲート絶縁膜などの極めて薄い膜を、膜厚の制御よく形成するのに適している。また、ＥＣＲスパッタ法で堆積した膜の表面モフォロジは、原子スケールのオーダーで平坦である。従って、ＥＣＲスパッタ法は、高誘電率ゲート絶縁膜の形成するだけの有望な方法であると言える。
The ECR sputtering method is particularly characterized in that a high-quality film can be formed at a low substrate temperature.
Since the ECR sputtering method has a relatively stable film deposition rate, it is suitable for forming an extremely thin film such as a gate insulating film with good film thickness control. Further, the surface morphology of the film deposited by the ECR sputtering method is flat on the atomic scale order. Therefore, it can be said that the ECR sputtering method is a promising method only for forming a high dielectric constant gate insulating film.
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
しかしながら、ＥＣＲスパッタ法においても、酸素流量が多い場合には、バルクに近い膜質が得られるが、酸素流量が小さい場合に形成された膜はヒステリシリスが大きくなるなど、高誘電率ゲート絶縁膜として要求される膜質として不十分である場合があった（非特許文献２：神他、ジャーナルオフバキュームサイエンスアンドテクノロジー、第Ｂ２１巻、第３号、９４２頁、２００３年（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ２ｉ，ｎｏ．３，９４２（２００３）．）。 However, even in the ECR sputtering method, when the oxygen flow rate is high, a film quality close to the bulk can be obtained. However, when the oxygen flow rate is low, the film formed as the high dielectric constant gate insulating film has an increased hysteresis. In some cases, the required film quality is insufficient (Non-patent Document 2: Jin et al., Journal of Vacuum Science and Technology, Vol. B21, No. 3, p. 942, 2003 (J. Vac. Sci. Technol. .B2i, no. 3, 942 (2003).).
上述した問題は、次に示すことが原因と考えられる。例えば、シリコン基板の上に高誘電率ゲート酸化膜をＥＣＲスパッタ法で形成する場合、基板のシリコン表面が酸化又は窒化される現象が判明している。この場合、堆積した高誘電率ゲート絶縁膜とシリコン基板との間に、シリコンの酸化物層又は窒化物層が形成されていることになる。 The problem described above is considered to be caused by the following. For example, when a high dielectric constant gate oxide film is formed on a silicon substrate by ECR sputtering, it has been found that the silicon surface of the substrate is oxidized or nitrided. In this case, a silicon oxide layer or nitride layer is formed between the deposited high dielectric constant gate insulating film and the silicon substrate.
高誘電率ゲート絶縁膜とシリコン基板との間にシリコンの酸化膜層又は窒化物層が形成されると、ゲート電極とシリコン基板間の容量が、高誘電率ゲート絶縁膜のみの場合に比べて小さくなる。この状態では、ゲート絶縁膜の誘電率が実質的に小さくなった状態と同様に振る舞う。また、高誘電率ゲート絶縁膜の下に形成されたシリコンの酸化物層又は窒化物層が厚くなると、高誘電率ゲート絶縁膜を形成する意義が低下する。 When a silicon oxide film or nitride layer is formed between the high dielectric constant gate insulating film and the silicon substrate, the capacitance between the gate electrode and the silicon substrate is larger than that of the high dielectric constant gate insulating film alone. Get smaller. In this state, it behaves in the same manner as when the dielectric constant of the gate insulating film is substantially reduced. Further, when the silicon oxide layer or nitride layer formed under the high dielectric constant gate insulating film is thickened, the significance of forming the high dielectric constant gate insulating film is lowered.
一方、絶縁膜を形成する際に、例えばアルミニウム（Ａｌ）をマグネトロンスパッタ法により堆積してからプラズマ酸化することで、極めて薄いアルミナ膜を得られるとの報告がある（非特許文献３：久保田均、宮崎照宣著、「ＥＣＲプラズマ酸化により作製したＮｉ８０Ｆｅ２０／Ｃｏ／Ａ１−０／Ｃｏ接合のＴＭＲ」、日本応用磁気学会誌、第２３巻、第４−２号、１９９９年、１２７７−１２８０頁）。 On the other hand, when forming an insulating film, for example, there is a report that an extremely thin alumina film can be obtained by depositing aluminum (Al) by a magnetron sputtering method and then performing plasma oxidation (Non-Patent Document 3: Hitoshi Kubota). , Terunobu Miyazaki, “TMR of Ni80Fe20 / Co / A1-0 / Co junction fabricated by ECR plasma oxidation”, Journal of Japan Society of Applied Magnetics, Vol.23, No.4-2, 1999, pp. 1277-1280 ).
しかし、金属のアルミニウムは、物体の表面で比較的凝集しやすい性質（濡れ性による）が一般的に知られており、上述した技術による、酸化前のアルミニウム層は、極薄膜にはなっておらず、島状に分離した状態の可能性もある。
従って、このようなアルミニウム層を酸化して形成したアルミナ層の膜厚は、場所によりばらつきが大きいものと想像される。
However, metal aluminum is generally known to be relatively easy to agglomerate on the surface of the object (due to wettability), and the aluminum layer before oxidation by the above-described technique is not an extremely thin film. There is also a possibility that the islands are separated.
Therefore, it is assumed that the thickness of the alumina layer formed by oxidizing such an aluminum layer varies greatly depending on the location.
さらに、ＥＣＲスパッタ法においても、酸素流量が少ない場合には、形成された膜はヒステリシリスが大きくなり、高誘電率ゲート絶縁膜として要求される膜質として不十分である場合があったが、例えば、絶縁膜をシリコン基板に形成した後、ＥＣＲプラズマを照射ずることにより特性を大きく改善できる報告もある（特許文献２参照）。
また、絶縁膜をシリコン基板に形成した後、水素雰囲気中などの適当なガス雰囲気中でアニールすることにより特性を大きく改善できる報告もある。
Further, even in the ECR sputtering method, when the oxygen flow rate is low, the formed film has a large hysteresis, and the film quality required as a high dielectric constant gate insulating film may be insufficient. There is also a report that the characteristics can be greatly improved by irradiating ECR plasma after forming an insulating film on a silicon substrate (see Patent Document 2).
There is also a report that the characteristics can be greatly improved by forming an insulating film on a silicon substrate and then annealing in an appropriate gas atmosphere such as a hydrogen atmosphere.
しかしながら、絶縁膜に対する高度化の要求は高まるばかりで、さらなる膜特性の向上が求められている。
例えば、ＭＦＩＳ（金属−強誘電体−絶縁体−シリコン）型と呼ばれる強誘電体キャパシタを用いた強誘電体メモリ装置では、強誘電体の誘電率よりも絶縁膜の誘電率が大幅に小さい場合、素子に印加するほとんどの電圧が誘電率の小さい絶縁体にかかり、素子機能を補償する電圧が上がってしまう（非特許文献４：猪俣浩一郎、田原修一、有本由弘編、「ＭＲＡＭ技術−基礎からＬＳＩ応用まで−」、サイペック、１８８−２０１頁）。
However, there is an increasing demand for sophistication of insulating films, and further improvements in film properties are required.
For example, in a ferroelectric memory device using a ferroelectric capacitor called MFIS (metal-ferroelectric-insulator-silicon) type, the dielectric constant of the insulating film is much smaller than the dielectric constant of the ferroelectric. Most of the voltage applied to the element is applied to the insulator having a small dielectric constant, and the voltage for compensating the element function is increased (Non-patent Document 4: Koichiro Tsuji, Shuichi Tahara, Yuhiro Arimoto, “MRAM Technology—Basics” To LSI application ", Sipec, pp. 188-201).
また、このメモリ装置では、絶縁体の電気耐圧が小さい場合、電圧をかけたときにリーク電流が大きく流れてしまい、素子そのものが破壊されて機能しなくなる可能性がある。従って、強誘電体メモリ装置に用いられる絶縁膜には、高い誘電率を備えてリーク電流が少ないという特性が要求される。 Further, in this memory device, when the electrical withstand voltage of the insulator is small, a large leak current flows when a voltage is applied, and there is a possibility that the element itself is destroyed and does not function. Therefore, the insulating film used in the ferroelectric memory device is required to have a characteristic of having a high dielectric constant and a small leakage current.
本発明は、以上のような問題点を解消するためになされたものであり、シリコンの化合物では得られない高い誘電率を備えて所望の容量が確保されかつリーク電流が抑制された絶縁層を提供することを目的とする。 The present invention has been made to solve the above-described problems. An insulating layer having a high dielectric constant that cannot be obtained by a silicon compound, ensuring a desired capacitance, and suppressing leakage current is provided. The purpose is to provide.
本発明に係る絶縁層は、基体に接して形成された第１絶縁膜と、第１絶縁膜の上に接して形成された第２絶縁膜とから構成され、第１絶縁膜は第２絶縁膜より高い絶縁性を備え、第２絶縁膜は第１絶縁膜より高い誘電率を備えるようにしたものでである。基体に接する第１絶縁膜により、リーク電流が抑制され、第２絶縁膜により大きな容量を与える。なお、当然ではあるが、第１絶縁膜は、基体の上面、側面，下面のいずれに形成されていてもよく、例えば、第１絶縁膜が基体の下面に接して形成されている場合、第２絶縁膜も基体の下側に配置されることになる。 The insulating layer according to the present invention includes a first insulating film formed in contact with the substrate and a second insulating film formed in contact with the first insulating film. The first insulating film is a second insulating film. The second insulating film has a higher dielectric constant than the film, and the second insulating film has a higher dielectric constant than the first insulating film. Leakage current is suppressed by the first insulating film in contact with the substrate, and a larger capacity is given to the second insulating film. Of course, the first insulating film may be formed on any of the upper surface, the side surface, and the lower surface of the base. For example, when the first insulating film is formed in contact with the lower surface of the base, The two insulating films are also disposed below the substrate.
上記絶縁層において、第２絶縁膜の上に接して形成された第３絶縁膜を備え、第３絶縁膜は第２絶縁膜より高い絶縁性を備えるようにすることで、第３絶縁膜の上に電極などが形成されても、リーク電流が抑制できる。なお、第１絶縁膜及び第２絶縁膜の各々は、酸化物，窒化物，酸化窒化物，及びフッ化物の少なくとも１つから構成されたものであればよい。また、基体は、半導体及び金属の少なくとも１つから構成されたものであり、基体は、電圧源及び電流源の少なくとも１つに電気的に接続されている。 The insulating layer includes a third insulating film formed on and in contact with the second insulating film, and the third insulating film has a higher insulating property than the second insulating film. Even if an electrode or the like is formed thereon, leakage current can be suppressed. Note that each of the first insulating film and the second insulating film may be formed of at least one of oxide, nitride, oxynitride, and fluoride. The base is made of at least one of a semiconductor and a metal, and the base is electrically connected to at least one of a voltage source and a current source.
本発明に係る絶縁層の製造方法は、内部に第１のターゲット組成からなる第１ターゲットが固定された密閉可能な第１容器の内部に膜形成対象の基体を載置する第１工程と、第１容器の内部を真空排気する第２工程と、第１容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して不活性ガスと反応性ガスとからなる第１プラズマを生成し、第１ターゲットに負のバイアスを印加して第１プラズマにより発生した粒子を第１ターゲットに衝突させてスパッタ現象を起こし、第１ターゲットを構成する第１原子と反応性ガスを構成する第２原子とからなる第１絶縁膜を基体の表面に形成する第３工程と、内部に第２のターゲット組成からなる第２ターゲットが固定された密閉可能な第２容器の内部に基体を載置する第４工程と、第２容器の内部を真空排気する第５工程と、第２容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して不活性ガスと反応性ガスとからなる第２プラズマを生成し、第２ターゲットに負のバイアスを印加して第２プラズマにより発生した粒子を第２ターゲットに衝突させてスパッタ現象を起こし、第２ターゲットを構成する第３原子と反応性ガスを構成する第４原子とからなる第２絶縁膜を第１絶縁膜の表面に形成する第６工程とを備え、第２絶縁膜より高い絶縁性を備えた第１絶縁膜と、第１絶縁膜より高い誘電率を備えた第２絶縁膜とから構成された絶縁層を形成するようにしたものである。 The method for manufacturing an insulating layer according to the present invention includes a first step of placing a substrate on which a film is to be formed in a sealable first container in which a first target made of a first target composition is fixed; A second step of evacuating the interior of the first container; and a first plasma comprising an inert gas and a reactive gas by introducing an inert gas and a reactive gas into the first container at a predetermined composition ratio. A negative bias is applied to the first target to cause particles generated by the first plasma to collide with the first target to cause a sputtering phenomenon, thereby forming a reactive gas with the first atoms constituting the first target. A third step of forming a first insulating film composed of second atoms on the surface of the substrate, and a substrate in a sealable second container in which a second target composed of the second target composition is fixed. 4th process to mount and 2nd volume A second step of evacuating the interior of the chamber, and introducing a inert gas and a reactive gas into the second container at a predetermined composition ratio to generate a second plasma composed of the inert gas and the reactive gas. A negative bias is applied to the second target to cause the particles generated by the second plasma to collide with the second target to cause a sputtering phenomenon, and a fourth atom that constitutes a reactive gas with the third atom constituting the second target. A sixth step of forming a second insulating film made of atoms on the surface of the first insulating film, a first insulating film having a higher insulating property than the second insulating film, and a higher dielectric constant than the first insulating film An insulating layer composed of a second insulating film provided with is formed.
また、本発明に係る絶縁層の製造方法は、内部に第１のターゲット組成からなる第１ターゲットが固定された密閉可能な第１容器の内部に膜形成対象の基板を載置する第１工程と、第１容器の内部を真空排気する第２工程と、第１容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して不活性ガスと反応性ガスとからなる第１プラズマを生成し、第１ターゲットに負のバイアスを印加して第１プラズマにより発生した粒子を第１ターゲットに衝突させてスパッタ現象を起こし、第１ターゲットを構成する第１原子と反応性ガスを構成する第２原子とからなる第１絶縁膜を基体の表面に形成する第３工程と、第１容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して不活性ガスと反応性ガスとからなる第２プラズマを生成し、第２プラズマから発生した粒子が第１ターゲットに衝突することない状態で、第２プラズマを第１絶縁膜に照射する第４工程と、内部に第２のターゲット組成からなる第２ターゲットが固定された密閉可能な第２容器の内部に基体を載置する第５工程と、第２容器の内部を真空排気する第６工程と、第２容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して不活性ガスと反応性ガスとからなる第２プラズマを生成し、第２ターゲットに負のバイアスを印加して第２プラズマにより発生した粒子を第２ターゲットに衝突させてスパッタ現象を起こし、第２ターゲットを構成する第３原子と反応性ガスを構成する第４原子とからなる第２絶縁膜を第１絶縁膜の表面に形成する第７工程とを備え、第２絶縁膜より高い絶縁性を備えた第１絶縁膜と、第１絶縁膜より高い誘電率を備えた第２絶縁膜とから構成された絶縁層を形成するようにしたものである。 Moreover, the manufacturing method of the insulating layer which concerns on this invention is the 1st process of mounting the board | substrate of film formation object in the inside of the sealable 1st container by which the 1st target which consists of a 1st target composition was fixed inside. And a second step of evacuating the inside of the first container, and a first step comprising introducing an inert gas and a reactive gas into the first container at a predetermined composition ratio and comprising an inert gas and a reactive gas. 1 plasma is generated, a negative bias is applied to the first target and particles generated by the first plasma collide with the first target to cause a sputtering phenomenon, and the first atom and the reactive gas constituting the first target A third step of forming on the surface of the substrate a first insulating film comprising the second atoms constituting the substrate, and an inert gas and a reactive gas are introduced into the first container at a predetermined composition ratio to be inert. A second plasma consisting of a gas and a reactive gas is produced. Then, in a state where particles generated from the second plasma do not collide with the first target, a fourth step of irradiating the first plasma to the first insulating film, and a second target made of the second target composition inside A fifth step of placing the substrate in a fixed hermetically sealable second container; a sixth step of evacuating the interior of the second container; and an inert gas and a reactive gas in the second container. Is introduced at a predetermined composition ratio to generate a second plasma composed of an inert gas and a reactive gas, and a negative bias is applied to the second target so that particles generated by the second plasma collide with the second target. And a seventh step of forming a second insulating film comprising a third atom constituting the second target and a fourth atom constituting the reactive gas on the surface of the first insulating film. Higher insulation than the second insulation film And a first insulating film, in which so as to form a structured insulating layer and a second insulating film having a higher dielectric constant than the first insulating film.
上述した絶縁層の製造方法において、反応性ガスは、酸素ガス，窒素ガス，及びフッ素ガスの少なくとも１つであり、ターゲットは、半導体及び金属の少なくとも１つであればよい。例えば、ターゲットは、アルミニウム，シリコン，リチウム，タンタル，ベリリウム，マグネシウム，カルシウム，スカンジウム，チタン，ストロンチウム，イットリウム，ハフニウム，ジルコニウム，及びランタン系列の元素の少なくとも１つから構成されたものを用いることができる。 In the insulating layer manufacturing method described above, the reactive gas may be at least one of oxygen gas, nitrogen gas, and fluorine gas, and the target may be at least one of a semiconductor and a metal. For example, a target composed of at least one of aluminum, silicon, lithium, tantalum, beryllium, magnesium, calcium, scandium, titanium, strontium, yttrium, hafnium, zirconium, and a lanthanum series element can be used. .
また、上述した絶縁層の製造方法において、プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであればよく、反応性ガスの供給流量は、反応性ガスの供給流量の増加に対して、不活性ガスのプラズマによるターゲットの表面におけるスパッタ率がターゲットの表面に生成した化合物によって低下する量以下とする。また、絶縁膜の形成では、基体に、プラズマ中のイオンエネルギーを制御するためのバイアスを印加するようにしてもよい。 In the above-described method for manufacturing an insulating layer, the plasma may be electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a divergent magnetic field. With respect to the increase in the supply flow rate, the sputtering rate on the surface of the target due to the plasma of the inert gas is less than the amount that is reduced by the compound generated on the surface of the target. In forming the insulating film, a bias for controlling ion energy in plasma may be applied to the substrate.
以上説明したように、本発明によれば、基体に接する第１絶縁膜により、リーク電流が抑制され、第２絶縁膜により大きな容量を与えるようにしたので、シリコンの化合物では得られない高い誘電率を備えて所望の容量が確保されかつリーク電流が抑制された絶縁層が提供できるという優れた効果が得られる。 As described above, according to the present invention, the leakage current is suppressed by the first insulating film in contact with the base and the second insulating film is given a large capacity. Therefore, it is possible to provide an excellent effect that an insulating layer having a desired capacity can be ensured and leakage current can be suppressed.
以下、本発明の実施の形態について図を参照して説明する。
図１は、本発明の形態における絶縁層の製造方法を説明するための概略的な工程図であり、断面を模式的に示したものである。
まず、図１（ａ）に示すように、主表面が面方位（１００）で抵抗率が３〜５Ω・ｃｍのｐ形のシリコン基板１０１を用意し、シリコン基板１０１を硫酸と過酸化水素水の混合液、さらに純水と希フッ化水素水とにより洗浄して乾燥させる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic process diagram for explaining a method of manufacturing an insulating layer according to an embodiment of the present invention, and schematically shows a cross section.
First, as shown in FIG. 1A, a p-
ついで、洗浄・乾燥したシリコン基板１０１を、例えば図２に示すようなＥＣＲスパッタ装置の、処理室２０１内の基板ホルダ２０２に固定し、ターゲット２０３として純アルミニウム（Ａｌ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたメタルモードの成膜条件としたＥＣＲスパッタ法により、図１（ａ）に示すように、シリコン基板１０１の上に、この表面を覆う程度にＡｌ−Ｏ分子によるメタルモード膜１０２が形成された状態とする。なお、メタルモードについては、以降に説明する。
Next, the cleaned and dried
図２に示すＥＣＲスパッタ法において、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管２０４、石英窓２０５、真空導波管２０６を介してプラズマ生成室２０７内に導入する。また、プラズマ生成室２０７内に、不活性ガス挿入部２０８より、例えば流量２０ｓｃｃｍで希ガスであるＡｒガスを導入し、例えば１０-3Ｐａ台の圧力に設定する。
In the ECR sputtering method shown in FIG. 2, for example, a 2.45 GHz microwave (for example, 500 W) is supplied from a microwave generation unit (not shown), and this is supplied to the
加えて、磁気コイル２０９にコイル電流を例えば２８Ａを供給することで、プラズマ生成室２０７に電子サイクロトロン共鳴条件の磁場を与えれば、上記マイクロ波の導入により、プラズマ生成室２０７にＡｒのプラズマが生成する。なお、「ｓｃｃｍ」は流量の単位あり、１sccmは、０℃・１気圧の流体が１分間に１ｃｍ3流れることを示す。
In addition, by supplying a coil current of, for example, 28 A to the
生成されたプラズマは、磁気コイル２０９の発散磁場によりプラズマ生成室２０７より処理室２０１側に放出される。また、プラズマ生成室２０７の出口に配置されたターゲット２０３に、高周波電極供給部２１０より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット２０３にＡｒ粒子が衝突してスパッタリング現象が起こり、Ａｌ粒子がターゲット２０３より飛び出す。なお、ターゲット２０３の周囲は、絶縁膜２０３ａにより覆われている。
The generated plasma is emitted from the
ターゲット２０３より飛び出したＡｌ粒子は、プラズマ生成室２０７より放出されたプラズマ及び反応性ガス導入口２１１より導入されてプラズマにより活性化された酸素ガスとともにシリコン基板１０１の表面に到達し、活性化された酸素により酸化される。
以上のことにより、シリコン基板１０１の上にＡｌ−Ｏ分子によるメタルモード膜が、例えば１．５ｎｍ程度の膜厚に形成できる（図１（ａ））。なお、シリコン基板１０１に対して、加熱はしない。
The Al particles that have jumped out of the
As described above, a metal mode film made of Al—O molecules can be formed on the
この後、ターゲット２０３に対する高周波電力の供給を停止するなどにより、ターゲット２０３におけるスパッタ状態を停止し、図１（ｂ）に示すように、シリコン基板１０１のメタルモード膜１０２の表面に、Ａｒと酸素のプラズマ１１０が照射される状態とする。このとき、Ａｒガスの流量は２０sccm、酸素ガスの流量は８sccm、マイクロ波電力は５００Ｗ、磁気コイル２０９に対するコイル電流は２８Ａとし、シリコン基板１０１の加熱は行わないものとする。
Thereafter, the sputtering state in the
上述したプラズマ照射を５秒〜６０秒間行うことにより、メタルモード膜は改善され、図１（ｃ）に示すように、シリコン基板１０１の上にアルミナからなる絶縁膜１０２ａが形成された状態となる。形成された絶縁膜１０２ａは、メタルモード膜１０２の膜厚が継承され、１．５ｎｍ程度となる。
By performing the above-described plasma irradiation for 5 to 60 seconds, the metal mode film is improved, and an insulating
この後、マイクロ波電力の供給を停止するなどにより、プラズマ照射を停止し、図１（ｃ）に示すようなシリコン基板１０１を、搬送機構を用いて、別に用意された例えば図２と同様のＥＣＲスパッタ装置の、処理室内の基板ホルダに搬送し、ターゲットとして純ハフニウム（Ｈｆ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたメタルモードの成膜条件としたＥＣＲスパッタ法により、絶縁膜１０２ａ表面を覆う程度にＨｆ−Ｏ分子によるメタルモード膜を、膜厚１．５ｎｍ程度に形成する。このことにより、図１（ｄ）に示すように、絶縁膜１０２ａの表面に、膜厚１．５ｎｍの二酸化ハフニウム膜１０３が形成された状態となる。
Thereafter, the plasma irradiation is stopped by stopping the supply of the microwave power, etc., and the
所定の膜厚に二酸化ハフニウム膜１０３を形成した後、純ハフニウムからなるターゲットに対する高周波電力の供給を停止し、マイクロ波電力の供給を停止するなどにより、プラズマ照射を停止し、シリコン基板１０１をスパッタ装置より搬出し、搬出したシリコン基板１０１を適当な容器内にシリコン基板１０１を入れる。続いて、ガスを供給せずに容器内を例えば１０-3Ｐａ台以下の圧力とする。このことにより、シリコン基板１０１上に付着した酸素や水分などを取り除くことができる。
After the
ついで、上記容器内に窒素ガスを導入し、容器の内圧が０．１Ｐａから大気圧程度の適当なガス圧にすることで、窒素ガス雰囲気の中にシリコン基板１０１が収容された状態とする。この際、適当なガス圧にしてからガスの供給を停止し、容器内を例えば１０-3Ｐａ台以下の真空に排気し、再び窒素ガスを容器内に導入して適当なガス圧とする、サイクルパージを行うようにしてもよい。サイクルパージを数回行うことで、シリコン基板１０１上に付着した酸素や水分などを、より少ない状態とすることができる。この場合、窒素ガスでの代わりにアルゴンなどの希ガスや水素ガス、また、これらの混合ガスを用いてもよい。さらに、容器内を例えば１０-3Ｐａ台以下の真空にしたままにしてもよい。
Next, nitrogen gas is introduced into the container, and the internal pressure of the container is adjusted to an appropriate gas pressure of about 0.1 Pa to atmospheric pressure, so that the
ついで、図１（ｅ）に示すように、容器内部を１０-3Ｐａ台以下の真空状態１２０とし、容器内に接続した加熱機構により、真空状態１２０中のシリコン基板１０１を例えば５５０℃に加熱する。この加熱処理により、絶縁膜１０２ａ及びメタルモードの二酸化ハフニウム膜１０３にわずかに存在した遅いトラップなどが消滅し、膜質が改善される。以上のことにより、図１（ｆ）に示すように、シリコン基板１０１の上にアルミナからなる絶縁膜１０２ａと二酸化ハフニウム膜１０３とからなる２層構造の絶縁層が形成された状態が得られる。絶縁膜１０２ａの膜厚は１．５ｎｍであり、二酸化ハフニウム膜１０３の膜厚は１．５ｎｍなので、２層構造の絶縁層は膜厚３ｎｍとなる。
Next, as shown in FIG. 1 (e), the inside of the container is brought to a
なお、上述では、プラズマ照射をした後、基板を大気状態に取り出すようにし、真空排気中の加熱処理を、他の容器内で行うようにしたが、これに限るものではない。例えば、図２に示すＥＣＲスパッタ装置の中で、連続して真空中の加熱処理を行うようにしても良い。なお、この場合、シリコン基板１０１の上には、余分な酸素や水分はないので、前述したサイクルパージを行わなくともよい。
In the above description, after the plasma irradiation, the substrate is taken out to the atmospheric state, and the heat treatment during the vacuum evacuation is performed in another container. However, the present invention is not limited to this. For example, heat treatment in a vacuum may be continuously performed in the ECR sputtering apparatus shown in FIG. In this case, since there is no excess oxygen or moisture on the
また、二酸化ハフニウム膜の形成においても、酸素を含むプラズマを照射するようにしてもよい。下層に絶縁膜がある上に二酸化ハフニウムの膜を形成する場合、メタルモードで形成しても、初期の特性の二酸化ハフニウム膜が得られるため、プラズマ照射による酸化を行わなくてもよいが、プラズマ照射を行うようにしてもよい。 Further, in the formation of the hafnium dioxide film, plasma containing oxygen may be irradiated. When a hafnium dioxide film is formed on an insulating film on the lower layer, even if it is formed in the metal mode, the hafnium dioxide film with the initial characteristics can be obtained. Irradiation may be performed.
上述したように製造した絶縁層によれば、シリコン基板１０１と高電気耐圧膜（第１絶縁膜）である絶縁膜１０２ａとが接触した構造として低リーク電流化を実現し、この上に高誘電率膜（第２絶縁膜）である二酸化ハフニウム膜１０３を積層することで、高誘電率を実現させている。高電気耐圧膜は、高誘電率膜に対してより高い絶縁性を有し、高誘電率膜は、高電気耐圧膜に対してより高い誘電率を有している。この構成による多層構造の絶縁層により、低いリーク電流でより高い誘電率の状態が、実現されている。
According to the insulating layer manufactured as described above, a low leakage current is realized as a structure in which the
以下に、多層構造とした絶縁層の特徴について説明する。
絶縁体における誘電率εは、材料に固有の比誘電率εrと真空の誘電率ε0の積で表される（ε＝εr×ε0）。絶縁体にある電圧Ｖ（単位はＶ（Ｖ））を印加した場合、絶縁体の両面には、Ｑ＝ＣＶで表される電荷Ｑ（単位はＣ（クーロン））が蓄積される。ここで、Ｃは、容量（キャパシタンス：単位はＦ（ファラッド））である。Ｃが大きいほど、動作可能な電荷量Ｑを確保しつつ、動作電圧Ｖを小さくすることができ、素子の小型化、消費電力化に有利である。
The characteristics of the insulating layer having a multilayer structure will be described below.
The dielectric constant ε of the insulator is expressed by the product of the specific dielectric constant ε r inherent to the material and the dielectric constant ε 0 of vacuum (ε = ε r × ε 0 ). When a voltage V (the unit is V (V)) applied to the insulator, a charge Q (unit: C (coulomb)) represented by Q = CV is accumulated on both surfaces of the insulator. Here, C is a capacity (capacitance: unit is F (farad)). As C is larger, the operating voltage V can be reduced while securing the operable charge amount Q, which is advantageous in reducing the element size and power consumption.
さらに、Ｃは、Ｃ＝Ａε／ｄという関係がある。ここで、Ａは絶縁体の素子面積であり、ｄは絶縁体の膜厚である。この式からＣは、素子の面積が大きいほど、材料の誘電率が大きいほど、絶縁体の膜厚が薄いほど大きくなることがわかる。ＬＳＩの微細化の動向においては、素子面積を大きくすることが困難であり、絶縁膜の膜厚を薄くすることで、Ｃを大きくすることになる。 Furthermore, C has a relationship of C = Aε / d. Here, A is the element area of the insulator, and d is the film thickness of the insulator. From this equation, it can be seen that C increases as the element area increases, the dielectric constant of the material increases, and the insulator thickness decreases. In the trend of miniaturization of LSI, it is difficult to increase the element area, and C is increased by reducing the thickness of the insulating film.
しかし、絶縁膜の膜厚を薄くしてゆくことには限界がある。薄膜化によって、ある電圧での絶縁膜中を流れるリーク電流が大きくなり、素子動作を確保するためには、消費電力を上げざるを得なくなる。低消費電力化が必須の携帯端末などの小型アプライアンスを駆動するための素子としては、不適となってしまう。これらのことにより、低リーク電流で高誘電率の機能を持つ絶縁膜の重要度が高い。しかしながら、一般的には、高誘電率膜の薄膜は、リーク電流が流れやすいものが多い。 However, there is a limit to reducing the thickness of the insulating film. The thinning increases the leakage current flowing through the insulating film at a certain voltage, and power consumption must be increased in order to ensure device operation. It becomes unsuitable as an element for driving a small appliance such as a portable terminal in which low power consumption is indispensable. For these reasons, the importance of an insulating film having a low leakage current and a high dielectric constant function is high. However, in general, many thin films having a high dielectric constant film easily cause a leakage current.
上述した状況に対し、本実施の形態における２層（多層）構造の絶縁層は、前述したように、シリコンと高電気耐圧膜を接触される構造にし、低リーク電流化を実現し、ついで高誘電率膜を積層することで、高誘電率を実現させた。
この構造とは逆にシリコンと高誘電率膜と接触させて形成し、これらの上に高電気耐圧膜を形成した場合、シリコン側の高誘電率膜に多くのリーク電流が流れてしまい、絶縁膜として機能は低く、主に高電気耐圧性膜に電圧が印加する。誘電率の異なる材料を接触させて電圧を印加した場合、電圧は誘電率の小さな材料に分配されて印加される。
In contrast to the situation described above, the insulating layer having a two-layer (multilayer) structure in this embodiment has a structure in which silicon and a high withstand voltage film are brought into contact with each other as described above, thereby realizing a low leakage current and then a high level. A high dielectric constant was realized by laminating dielectric films.
Contrary to this structure, when silicon and a high dielectric constant film are formed in contact with each other, and a high electric withstand voltage film is formed thereon, a large amount of leakage current flows through the high dielectric constant film on the silicon side, and insulation is caused. The function as a film is low, and a voltage is mainly applied to a high voltage-resistant film. When a voltage is applied by contacting materials having different dielectric constants, the voltage is distributed and applied to materials having a small dielectric constant.
一般的に、高電気耐圧性材料の誘電率は、高誘電率材料の誘電率より小さいため、電圧は、主に高電気耐圧性膜にかかることになる。高電気耐圧性膜の膜厚が薄い場合、単位長さあたりの電圧、つまり、電界が大きくなりリーク電流が流れてしまう。従って、シリコン基板の側に接触する絶縁膜は、高電気耐圧性膜となる。
なお、高電気耐圧性の絶縁材料としては、アルミナや二酸化シリコンなどを用いればよい。一方、高誘電率膜としては、例えば、二酸化ハフニウムや五酸化タンタルなどを用いればよい。
In general, since the dielectric constant of a high electrical pressure resistant material is smaller than that of the high dielectric constant material, the voltage is mainly applied to the high electrical pressure resistant film. When the thickness of the high withstand voltage film is small, the voltage per unit length, that is, the electric field is increased, and a leakage current flows. Therefore, the insulating film in contact with the silicon substrate side becomes a high electrical pressure resistance film.
Note that alumina, silicon dioxide, or the like may be used as the insulating material with high electrical pressure resistance. On the other hand, for example, hafnium dioxide or tantalum pentoxide may be used as the high dielectric constant film.
ここで、前述したメタルモードについて説明する。
本発明者らは、図２に示したようなＥＣＲスパッタ装置を用いてシリコン基板１０１上に高誘電率絶縁膜を形成し、成膜特性とＭＯＳダイオード特性を検討していた。スパッタ装置では、前述したように、マイクロ波と磁場により電子サイクロトロン共鳴プラズマを生成し、発散磁場によって基板に向かうプラズマ流を作る。ＥＣＲプラズマ源と基板との間にリング状のターゲット２０３を配置し、ターゲット２０３に高周波電圧を印加してスパッタリングを行う。
Here, the metal mode described above will be described.
The inventors of the present invention formed a high dielectric constant insulating film on the
このようなＥＣＲスパッタ法では、プラズマ流のイオンをスパッタリングに利用するため、ターゲット２０３に加える高周波自身でプラズマを生成しなくともスパッタリングが可能になっている。ＥＣＲプラズマでは、既に述べたように、低い圧力で生成可能であるため、ＥＣＲスパッタ法は一般のスパッタ法よりも低い圧力（ほぼ分子流に近い領域）で成膜できる。
In such an ECR sputtering method, since ions in the plasma flow are used for sputtering, sputtering can be performed without generating plasma with high frequency applied to the
以下に、上述した条件で、ターゲット２０３に純アルミニウムを用い、また、反応性ガスとして酸素ガスを用いたアルミナ薄膜の成膜について説明する。ＥＣＲプラズマ源には、Ａｒを供給し、酸素ガスの供給流量の多少に関わらず安定なＥＣＲプラズマ流が得られるようにする。
Hereinafter, the formation of an alumina thin film using pure aluminum for the
このようにして、シリコン基板１０１の上に成膜したアルミナ膜の堆積速度と屈折率の酸素流量依存性の代表的な特性を図３に示す。図３に示す特性となる堆積条件は、アルゴンガス流量が２０sccmで、酸素ガス流量が０〜１０sccm、マイクロ波電力は５００Ｗ、ターゲット２０３に印加する高周波電力は５００Ｗであり、また、基板は加熱していない。なお、屈折率はエリプソメータを用いて測定した。
FIG. 3 shows typical characteristics of the deposition rate and refractive index dependence of the alumina film formed on the
図３で示されているように、アルミナの堆積速度は、酸素流量の増加に従って増加した後、酸素ガス流量が約４sccm付近を最大に緩やかに減少し、酸素ガス流量が７sccm付近で急激に減少し、最大値の約１０分の１程度の小さな堆積速度で落ち着く。なお、堆積速度が急激に小さくなる領域が現れる現象の詳細は、例えば、「嶋田他、バキューム、第５９巻、７２７頁、２０００年（Ｖａｃｕｕｍ，５９，７２７，（２０００））」を参照されたい。 As shown in FIG. 3, after the alumina deposition rate increases as the oxygen flow rate increases, the oxygen gas flow rate decreases gradually to a maximum around 4 sccm, and the oxygen gas flow rate decreases rapidly around 7 sccm. However, it settles at a small deposition rate of about one-tenth of the maximum value. For details of the phenomenon in which the region where the deposition rate decreases rapidly appears, see, for example, “Shimada et al., Vacuum, Vol. 59, p. 727, 2000 (Vacuum, 59, 727, (2000))”. .
酸素ガス流量が７sccm付近で急激に堆積速度が減少するのは、ターゲット２０３表面のアルミニウムが酸化されてスパッタリングしにくいアルミナになるためである。堆積速度は、スパッタ率が大きいほど速くなるので、ターゲット２０３表面がスパッタリングしにくくなってスパッタ率が低下すれば、堆積速度も遅くなる。
The reason why the deposition rate rapidly decreases when the oxygen gas flow rate is around 7 sccm is that the aluminum on the surface of the
酸素ガス流量が増えると、ターゲット２０３表面の酸化層をスパッタリングして取り除く速度よりも、ターゲット２０３表面が酸化されてアルミナが生成される速度の方が大きくなるために、スパッタ率が低下するものと考えられる。この現象の詳細は、反応性スパッタ法において広く知られている現象であり、例えば、金原粂著、「スパッタリング現象」（東京大学出版会）を参照されたい。
As the oxygen gas flow rate increases, the rate at which the
一方、形成されるアルミナ膜の屈折率は、酸素ガス流量が４sccm付近で急激に減少し、屈折率が化学量論的組成を満たすサファイア基板の屈折率に近い約１．６から１．６５の間で、ほぼ一定となる。エリプソメータの測定で、アルミナ膜として妥当な屈折率が得られていると言うことは、堆積された膜の透明度が高く膜質も高いことを意味している。 On the other hand, the refractive index of the alumina film to be formed is about 1.6 to 1.65, which is close to the refractive index of a sapphire substrate where the oxygen gas flow rate decreases sharply around 4 sccm and the refractive index satisfies the stoichiometric composition. Between them, it becomes almost constant. The fact that an appropriate refractive index is obtained as an alumina film by ellipsometer measurement means that the deposited film has high transparency and high film quality.
酸素ガス流量少ない領域でも、透明な膜が得られている理由を以下に説明する。まず、酸素ガス流量が０〜７sccmの時には、ターゲット２０３表面は十分にアルミナ化していないため、アルミニウムがスパッタリングされ、基板には、アルミニウムリッチな粒子が基板に到達するものと考えられる。通常のＲＦスパッタリングの場合、このような条件では、透明度の良い膜を形成することは難しい。しかしながら、ＥＣＲスパッタ法の場合、アルゴンと酸素ガスのプラズマ流中のイオンが基板に降り注いでいるために、基板表面でアルミニウムリッチなスパッタ粒子の酸化がアシスト又は促進されて、化学量論的組成に近いアルミナが堆積するものと考えられる。
The reason why a transparent film is obtained even in a region where the oxygen gas flow rate is small will be described below. First, it is considered that when the oxygen gas flow rate is 0 to 7 sccm, the surface of the
なお、酸素ガス流量が０から４sccmで屈折率が大きくなるのは、プラズマ流中の酸素イオンの不足により、透明な膜が堆積できないことを示している。
ＥＣＲスパッタ法では、ＥＣＲプラズマ流が、ＥＣＲポイント（プラズマ生成室２０７）から発散磁場により引き出され加速されるために、プラズマ流中のイオンの持つ運動エネルギーは、１０ｅＶ〜数１０ｅＶと低い。このために、基板及び堆積過程にある反応系や既に形成されている薄膜表面に、大きなダメージを与えることなく、エネルギーを与えることができるという特徴を持つ。
Note that the increase in refractive index at an oxygen gas flow rate of 0 to 4 sccm indicates that a transparent film cannot be deposited due to a lack of oxygen ions in the plasma flow.
In the ECR sputtering method, since the ECR plasma flow is extracted from the ECR point (plasma generation chamber 207) and accelerated by a divergent magnetic field, the kinetic energy of ions in the plasma flow is as low as 10 eV to several tens eV. For this reason, it has the feature that energy can be given to the substrate and the reaction system in the deposition process and the thin film surface that has already been formed without damaging it.
以上までに説明したように、酸素流量が少ない領域で大きな堆積速度を得られる領域、言い換えるとスパッタ率が大きい領域が、メタルモードと呼ばれる成膜領域である。これに対して、酸素流量が大きい領域で小さな堆積速度となる領域、言い換えるとスパッタ率が小さくなった領域を酸化物モード（オキサイドモード）と呼ばれる成膜領域である。 As described above, a region where a large deposition rate can be obtained in a region where the oxygen flow rate is small, in other words, a region where the sputtering rate is large is a film formation region called a metal mode. On the other hand, a region where the deposition rate is small in a region where the oxygen flow rate is large, in other words, a region where the sputtering rate is small is a film formation region called an oxide mode (oxide mode).
また、メタルモード領域と酸化物モード領域の中間に当たり、堆積速度が大きく変化する領域が遷移領域である。この遷移領域では、ターゲット２０３表面の酸化が完全に進んでいないメタルモードと類似の堆積モードであるといえる。従って、成膜モードを厳密に規定すると、酸素流量が大きい領域で成膜速度が減少した後の領域が酸化物モードであり、この状態以下の酸素流量が小さい領域は、遷移領域を含めてメタルモードである。
A transition region is a region where the deposition rate changes greatly between the metal mode region and the oxide mode region. In this transition region, it can be said that the deposition mode is similar to the metal mode in which the surface of the
ところで、マグネトロンスパッタ法やイオンビームスパッタ法などでは、酸素流量を小さくすると、化学量論的組成のアルミナの組成よりも酸素原子数の足りない酸化アルミニウム（ＡｌＯx（０＜ｘ＜１．５））膜が堆積しやすく、堆積速度の大きい領域では透明で良質なアルミナ膜が得られない。しかし、これらのスパッタ法においても、基板に外部から直流や高周波のバイアスを印加して、イオンの数とエネルギーを増加させ、また、基板を外部からのエネルギーで加熱して温度を上げ、あるいは基板に外部から光を照射することで基板での反応を促進させることができる。このようなスパッタ現象を起こす以外のエネルギーを外部から供給する手段を搭載し、また、堆積速度が最適になるように装置を改良した場合には、メタルモードでＥＣＲスパッタ法と同様な成膜を行うことができる。 By the way, in the magnetron sputtering method, the ion beam sputtering method, etc., when the oxygen flow rate is reduced, aluminum oxide (AlO x (0 <x <1.5)) having fewer oxygen atoms than the stoichiometric composition of alumina. ) A film is easy to deposit, and a transparent and good quality alumina film cannot be obtained in a region where the deposition rate is high. However, even in these sputtering methods, direct current or high frequency bias is applied to the substrate to increase the number and energy of ions, and the substrate is heated with external energy to raise the temperature, or the substrate The reaction on the substrate can be promoted by irradiating light from the outside. When a means for supplying energy other than that which causes such a sputtering phenomenon is installed from the outside and the apparatus is improved so that the deposition rate is optimized, film formation similar to the ECR sputtering method is performed in the metal mode. It can be carried out.
次に、ＥＣＲスパッタ法でシリコン基板１０１の上に成膜したアルミナ膜の断面を透過型電子顕微鏡（ＴＥＭ）で観測した結果を、模式的に図４に示す。メタルモード（酸素ガス流量を５sccm）で膜を形成した場合の観察結果を図４（ａ）に示し、酸化物モード（酸素ガス流量を８sccm）で膜を形成した場合の観察結果を図４（ｂ）に模式的に示す。この観察では、まず、シリコン基板１０１の上にメタルモードで堆積したアルミナ膜４０１も酸化物モードで堆積したアルミナ膜４０２もアモルファスであった。
Next, FIG. 4 schematically shows a result of observing a cross section of the alumina film formed on the
メタルモードで形成したアルミナ膜４０１の下には、シリコン基板１０１との間に、アルミナ膜とはコントラストが異なり、０．５ｎｍ以下の極めて薄い界面層４０３が観察された。一方、酸化物モードで成膜した場合には、アルミナ膜４０２とはコントラストの異なる膜厚が約４ｎｍのアモルファス状態の界面層４０４が観測された。
Under the
ただし、メタルモード時に観測された極めて薄い界面層４０３は、透過型電子顕微鏡の観測限界が１ｎｍであることと、原子間力顕微鏡（ＡＦＭ）で観察したときのシリコンの表面における凹凸の大きさと一致することから、シリコン基板１０１表面の凹凸の影響を見ている可能性がある。この界面層をＸ線光電子分光法（ＸＰＳ）で深さ方向の分析を行った。この分析の結果、酸化物モードでアルミナ膜を形成した場合のアルミナ／シリコン基板界面には、シリコンと酸素が結合したときにできる高エネルギー側に化学シフトしたＳｉ−２ｐのピークが観測された。
However, the extremely
このことから、酸化物モードで成膜したアルミナ／シリコン基板界面に存在するコントラストが異なる層は、シリコンの酸化物（ＳｉＯx，（０＜ｘ＜２）であることがわかる。
一方、メタルモードでアルミナを成膜した場合のアルミナ／シリコン基板界面には化学シフトしたＳｉ−２Ｐピークは極めてわずかしか観測されず、アルミナ膜とシリコン基板の界面でシリコンの酸化が抑制されていることがわかった。
From this, it can be seen that the layer having a different contrast existing at the alumina / silicon substrate interface formed in the oxide mode is a silicon oxide (SiOx, (0 <x <2).
On the other hand, when the alumina film is formed in the metal mode, an extremely small Si-2P peak chemically shifted is observed at the alumina / silicon substrate interface, and the oxidation of silicon is suppressed at the interface between the alumina film and the silicon substrate. I understood it.
酸化物モードでアルミナを堆積したときシリコン基板の表面が酸化されてしまう原因としては、以下のことが考えられる。ＥＣＲスパッタ法では、不活性ガス（例えばＡｒ）と酸素ガスのＥＣＲプラズマ流を発散磁場によって基板方向に引き出し加速し、ターゲット表面のスパッタリングと同時にプラズマ流を基板に照射している。 The following may be considered as the cause of the surface of the silicon substrate being oxidized when alumina is deposited in the oxide mode. In the ECR sputtering method, an ECR plasma flow of an inert gas (for example, Ar) and oxygen gas is extracted and accelerated toward the substrate by a divergent magnetic field, and the substrate is irradiated with the plasma flow simultaneously with sputtering of the target surface.
酸化物モードの堆積速度は、図３からもわかるように、毎分約０．６ｎｍである。アルミニウム原子一酸素原子から構成されるＡｌ−Ｏ分子の結合を０．３ｎｍと見込むと、スパッタリングによって１分子層が堆積するまでには約３０秒間の時間が必要となる。この１分子が堆積するまでの間、シリコン基板１０１表面は、アルゴンと酸素ガスのプラズマ流に曝されていることになる。このために酸化物モードでの堆積では、シリコン基板の表面が酸化されやすいと考えられる。
The oxide mode deposition rate is about 0.6 nm per minute, as can be seen from FIG. Assuming that the bond of Al—O molecules composed of aluminum atoms and oxygen atoms is 0.3 nm, it takes about 30 seconds to deposit one molecular layer by sputtering. Until one molecule is deposited, the surface of the
以上の状態に対し、メタルモードでの膜の形成では、堆積速度が酸化物モードの約１０倍であるために、数秒でシリコン基板の表面はアルミナ膜で覆われることになる。このため、メタルモード堆積では、シリコン基板の表面での酸化が抑制できるものと考えられる。さらに、酸化物モードとメタルモードの酸素流量の違いも、シリコン表面の酸化に影響しているものと考えられる。 In contrast to the above state, when the film is formed in the metal mode, the deposition rate is about 10 times that of the oxide mode, so that the surface of the silicon substrate is covered with the alumina film in a few seconds. For this reason, it is considered that in the metal mode deposition, oxidation on the surface of the silicon substrate can be suppressed. Furthermore, the difference in oxygen flow rate between the oxide mode and the metal mode is thought to affect the oxidation of the silicon surface.
以上のことからも明らかなように、例えば、ＭＯＳトランジスタのゲート絶縁層用として、ＥＣＲスパッタ法で金属酸化物（窒化物）の膜を形成する際に、酸化物モードのみで高誘電率膜を堆積すると、高誘電率膜とシリコン基盤界面に４ｎｍもの膜厚の二酸化シリコン膜が形成されてしまうことになる。 As is clear from the above, for example, when forming a metal oxide (nitride) film by the ECR sputtering method for a gate insulating layer of a MOS transistor, a high dielectric constant film is formed only in the oxide mode. When deposited, a silicon dioxide film having a thickness of 4 nm is formed at the interface between the high dielectric constant film and the silicon substrate.
一方、メタルモードで金属酸化物を堆積すれば、シリコン基板表面が酸化されることは抑えられる。しかし、メタルモードで堆積した膜は、酸化物モードでの膜よりも耐圧が低い。また、メタルモードで成膜した金属酸化物の膜では、ＭＯＳダイオードの電圧に対する容量特性の測定で、膜中の固定電荷によって現れるフラットバンドシフトやヒステリシリスが大きくなってしまうことがわかった。これらの原因としては、アルミニウム−アルミニウムの結合など金属間の結合が、酸化不足により膜中に残ってしまうことが考えられる。また、アルミニウムやシリコンのダングリングボンドが膜中に残ってしまうことが考えられる。 On the other hand, if the metal oxide is deposited in the metal mode, the silicon substrate surface can be prevented from being oxidized. However, the film deposited in the metal mode has a lower breakdown voltage than the film in the oxide mode. In addition, in the metal oxide film formed in the metal mode, it was found from the measurement of the capacitance characteristics with respect to the voltage of the MOS diode that the flat band shift and the hysteresis caused by the fixed charges in the film were increased. As a cause of these, it is considered that bonds between metals such as aluminum-aluminum bonds remain in the film due to insufficient oxidation. Further, it is conceivable that dangling bonds of aluminum or silicon remain in the film.
発明者らは、以上の分析結果と考察をもとに、シリコン基板表面の酸化を抑制しながら、高品質なアルミナからなる絶縁膜を形成する方法を見いだした（特許文献３など）。
図１（ａ）におけるメタルモード膜の堆積においては、堆積速度の大きい条件であるメタルモードを用いることにより、基板表面を粒子が覆うまでの間に反応性ガスを含むプラズマに基板表面が曝されている時間を短縮し、基板表面が化合物化するのを抑制する。
The inventors have found a method of forming an insulating film made of high-quality alumina while suppressing the oxidation of the silicon substrate surface based on the above analysis results and consideration (
In the deposition of the metal mode film in FIG. 1A, by using the metal mode, which is a condition with a high deposition rate, the substrate surface is exposed to plasma containing a reactive gas until the substrate surface is covered with particles. Time is reduced, and the substrate surface is prevented from being compounded.
また、堆積速度が大きいメタルモードの領域での堆積においては、反応性ガスの供給量も少なく、シリコン基板の表面に吸収する反応性ガスやイオンも少なくなり、シリコン基板の表面の酸化（化合物化）が抑制できる効果も期待できる。 In addition, in deposition in the metal mode region where the deposition rate is high, the amount of reactive gas supplied is small, the reactive gas and ions absorbed on the surface of the silicon substrate are reduced, and the surface of the silicon substrate is oxidized (compounded). ) Can also be expected to be effective.
ＥＣＲスパッタ法では、基板表面に低エネルギー・高密度のイオンを供給できるため、ターゲットの表面が十分には化合物化しないメタルモードでの膜形成（成膜）であっても、表面での堆積膜の化合物化が促進される。このため、メタルモード膜は、透明度の高い良い薄膜となる。金属と酸素や窒素との化合物が透明化するのは、酸素や窒素との化合により自由電子が少なくなるためであり、電気的には高抵抗になる状態である。 In the ECR sputtering method, low energy and high density ions can be supplied to the surface of the substrate. Therefore, even if the target surface is not formed into a compound in a metal mode (film formation), the deposited film on the surface The compounding of is promoted. For this reason, the metal mode film is a good thin film with high transparency. The reason why the compound of metal and oxygen or nitrogen becomes transparent is that free electrons are reduced due to the combination of oxygen and nitrogen, and it is electrically in a state of high resistance.
このように、メタルモードでの成膜であっても化学量論的な組成に近い組成を持つ化合物薄膜を堆積することもできる。この場合、光学屈折率も、化学量論的組成の化合物が示す値に近い値が得られる。さらに、メタルモード膜にプラズマ照射をすることにより、メタルモード膜中に残存するダングリングボンドの減少や、化学量論的組成の改善が行われる。
従ってプラズマ照射した結果得られた絶縁膜（高電気耐圧膜）は、メタルモード膜よりも化学量論的組成に近く、高品質な状態となっている。
As described above, a compound thin film having a composition close to the stoichiometric composition can be deposited even in the film formation in the metal mode. In this case, the optical refractive index can be a value close to the value indicated by the compound having the stoichiometric composition. Further, by irradiating the metal mode film with plasma, dangling bonds remaining in the metal mode film are reduced and the stoichiometric composition is improved.
Therefore, the insulating film (high electric withstand voltage film) obtained as a result of the plasma irradiation is closer to the stoichiometric composition than the metal mode film and is in a high quality state.
次に、本実施の形態における多層構造とした絶縁層の特性について説明する。
始めに、単層の絶縁膜にの特性について説明する。メタルモード膜のアルミナ、二酸化ハフニウム、五酸化タンタルの３ｎｍという極薄膜の単層膜について、一般的に行われている１ＭＨｚの高周波Ｃ−Ｖ測定を行うと、図５に示す特性となる。
Next, characteristics of the insulating layer having a multilayer structure in this embodiment will be described.
First, characteristics of the single-layer insulating film will be described. When an ordinary 1 MHz high frequency CV measurement is performed on a single layer film of an ultrathin film of 3 nm of alumina, hafnium dioxide, and tantalum pentoxide, which is a metal mode film, the characteristics shown in FIG. 5 are obtained.
図５において、（ａ）は、膜厚３ｎｍの二酸化ハフニウム膜の高周波Ｃ−Ｖ測定結果、（ｂ）は、膜厚３ｎｍの五酸化タンタル膜の高周波Ｃ−Ｖ測定結果、（ｃ）は、膜厚３ｎｍのアルミナ膜の高周波Ｃ−Ｖ測定結果である。なお、二酸化ハフニウム膜の測定結果には、電圧の掃引方向による２つの状態が、明確に分離して示されている。 In FIG. 5, (a) is a high-frequency CV measurement result of a 3 nm-thick hafnium dioxide film, (b) is a high-frequency CV measurement result of a 3 nm-thick tantalum pentoxide film, and (c) is It is a high frequency CV measurement result of the alumina film | membrane with a film thickness of 3 nm. The measurement result of the hafnium dioxide film clearly shows two states depending on the voltage sweep direction.
バルクの誘電率は、五酸化タンタルは約５０、二酸化ハフニウムは約３０、アルミナは約１０であるから、Ｃ−Ｖカーブは、Ｃ＝Ａε／ｄという関係により、五酸化タンタル、二酸化ハフニウム、アルミナの順に大きくなるはずである。しかし、二酸化ハフニウムとアルミナが同じ程度であるが、五酸化タンタルは容量が殆どない結果となる。これは、図６に示すように、アルミナ（ｃ）、二酸化ハフニウム（ａ）、五酸化タンタル（ｂ）の順に、所定のゲート電圧に対する電流密度が多くなっていることが関係している。五酸化タンタルや二酸化ハフニウムでは、アルミナよりリーク電流が多く流れるために、絶縁体の電気容量が、本来の値よりも小さくなるものと考えられる。 Since the bulk dielectric constant is about 50 for tantalum pentoxide, about 30 for hafnium dioxide, and about 10 for alumina, the CV curve has a relationship of C = Aε / d, so that tantalum pentoxide, hafnium dioxide, alumina Should increase in order. However, although hafnium dioxide and alumina are at the same level, tantalum pentoxide has little capacity. This is related to the fact that the current density for a given gate voltage increases in the order of alumina (c), hafnium dioxide (a), and tantalum pentoxide (b) as shown in FIG. In tantalum pentoxide and hafnium dioxide, since the leakage current flows more than alumina, it is considered that the electric capacity of the insulator is smaller than the original value.
以上の単層の状態に対し、図１で説明したように、リーク電流の小さい１．５ｎｍのアルミナを形成し、この上に、二酸化ハフニウム又は五酸化タンタルの膜をＥＣＲスパッタ法を用いて１．５ｎｍ形成した構造とすることにより、電気耐性の高い小さいアルミナによりリーク電流が抑えられ、上層に形成した絶縁膜の特性に対するリーク電流の影響を小さくすることができる。 For the above single layer state, as described with reference to FIG. 1, 1.5 nm alumina having a small leakage current is formed, and a hafnium dioxide or tantalum pentoxide film is formed thereon by using an ECR sputtering method. By using a structure with a thickness of 0.5 nm, leakage current is suppressed by alumina having high electrical resistance, and the influence of leakage current on the characteristics of the insulating film formed in the upper layer can be reduced.
さらに、メタルモード膜にプラズマ照射した後に、アルゴンガス雰囲気中，窒素雰囲気中，水素雰囲気中，及びこれらの混合ガス雰囲気中、又は、真空中でアニールすることにより、膜中に残留するアルミニウム−アルミニウム結合などの金属結合や、アルミニウムやシリコンのダングリングボンドを熱的なエネルギーを与えることにより消滅する。このことにより、メタルモード条件で成膜したメタルモード膜よりも化学量論的組成に近く、高品質な状態とすることができる。 Further, after the metal mode film is irradiated with plasma, the aluminum-aluminum remaining in the film by annealing in an argon gas atmosphere, a nitrogen atmosphere, a hydrogen atmosphere, and a mixed gas atmosphere thereof, or in a vacuum. Metal bonds such as bonds and dangling bonds of aluminum and silicon disappear by applying thermal energy. This makes it possible to obtain a high quality state that is closer to the stoichiometric composition than the metal mode film formed under the metal mode condition.
図１（ａ）から図１（ｆ）を用いて説明した本実施の形態の製造法により、シリコン基板の上に高品質な絶縁層（膜厚３ｎｍ）を形成した後、これをゲート絶縁層としてこの上に所定の面積のＡｌ電極（ゲート電極）を形成し、また、シリコン基板の裏面全域にＡｌ電極を形成してＭＯＳダイオードを作製し、この特性を以下に示すように調査した。 A high-quality insulating layer (film thickness: 3 nm) is formed on a silicon substrate by the manufacturing method of this embodiment described with reference to FIGS. Then, an Al electrode (gate electrode) having a predetermined area was formed thereon, and an Al electrode was formed over the entire back surface of the silicon substrate to produce a MOS diode. The characteristics were investigated as shown below.
まず、ＭＯＳダイオードを作製したシリコン基板を、適当な面積で分割し、複数の試料チップを形成した。分割した一部の試料チップを所定の容器に設置し、この容器を０．００１Ｐａ以下の減圧状態として一部の試料チップに加熱処理（５５０℃・２分間）を施した。真空中の熱処理において、シリコン基板とゲート絶縁層（高電気耐圧膜）との界面や、ゲート絶縁層に残存するダングリングボンドなどの欠陥が減少するものと考えられる。 First, a silicon substrate on which a MOS diode was fabricated was divided into an appropriate area to form a plurality of sample chips. A part of the divided sample chips was placed in a predetermined container, and the container was subjected to a heat treatment (550 ° C., 2 minutes) with a reduced pressure of 0.001 Pa or less. In the heat treatment in vacuum, it is considered that defects such as dangling bonds remaining in the interface between the silicon substrate and the gate insulating layer (high electric withstand voltage film) and the gate insulating layer are reduced.
以上のようにして作製した各試料チップについて、微小振幅の高周波電圧を重畳させたものを、ＭＯＳダイオードのゲート電極に印加し、電圧を掃引して高周波の電気容量を測定した。以下、この測定はＣ−Ｖ測定と呼ぶ。この時は、１ＭＨｚの高周波電圧を用いたＣ−Ｖ測定を行った。この測定結果を、図７に示す。 For each sample chip manufactured as described above, a high-frequency voltage with a small amplitude was applied to the gate electrode of the MOS diode, and the voltage was swept to measure the high-frequency capacitance. Hereinafter, this measurement is referred to as CV measurement. At this time, CV measurement using a high frequency voltage of 1 MHz was performed. The measurement results are shown in FIG.
図７において、（ａ）は、膜厚１．５ｎｍのアルミナ膜とこの上に堆積した膜厚１．５ｎｍの二酸化ハフニウム膜とから構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果、（ｂ）は、膜厚１．５ｎｍのアルミナ膜とこの上に堆積した膜厚１．５ｎｍの五酸化タンタル膜とから構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果、（ｃ）は、膜厚３ｎｍのアルミナ膜から構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果である。 7A shows a high-frequency CV measurement result of a gate insulating layer composed of an alumina film having a thickness of 1.5 nm and a hafnium dioxide film having a thickness of 1.5 nm deposited thereon, and FIG. ) Is a high-frequency CV measurement result by a gate insulating layer composed of an alumina film having a thickness of 1.5 nm and a tantalum pentoxide film having a thickness of 1.5 nm deposited on the alumina film, and FIG. It is a high frequency CV measurement result by the gate insulating layer comprised from the alumina film of 3 nm.
図７において横軸は、上記試料チップのゲート電極に印加したゲート電圧を示し、縦軸はゲート電圧に対する電気容量（キャパシタンス）である。なお、試料チップは、ｐ形のシリコンであり、シリコン基板１０１表面の界面は、負バイアスを印加した場合、キャパシタンスは飽和した状態で強い蓄積状態になっており、電気容量は、ほぼ絶縁層（ゲート絶縁層）のみの容量と考えることができる。また、印加する直流バイアスは、最初、正の電圧側から負の電圧側に掃引して測定を行った。従って、異なる掃引方向によって、各々の試料に２つ特性結果が得られている。
In FIG. 7, the horizontal axis represents the gate voltage applied to the gate electrode of the sample chip, and the vertical axis represents the electric capacity (capacitance) with respect to the gate voltage. Note that the sample chip is p-type silicon, and when the negative bias is applied to the interface of the
図７において、Ｃ−Ｖカーブの形状に注目する。
図７に示すように、二酸化ハフニウム／アルミナ多層構造のキャパシタンス（ａ）及び五酸化タンタル／アルミナ多層構造のキャパシタンス（ｂ）は、図５の結果の二酸化ハフニウム単層構造及び五酸化タンタル単層構造と比べて大きく向上している。
In FIG. 7, attention is focused on the shape of the CV curve.
As shown in FIG. 7, the capacitance (a) of the hafnium dioxide / alumina multilayer structure and the capacitance (b) of the tantalum pentoxide / alumina multilayer structure are the results of the hafnium dioxide single layer structure and the tantalum pentoxide single layer structure of FIG. Compared with
この理由としては、次のように考えれる。図８に示すように、ゲート電圧に対する電流密度の関係を調べると、二酸化ハフニウム／アルミナ多層構造の電流密度（ａ）及び五酸化タンタル／アルミナ多層構造の電流密度（ｂ）は、アルミナを下層として形成することにより、図６の結果の二酸化ハフニウム単層構造及び五酸化タンタル単層構造と比べて大きく向上している。このことにより、リーク電流が膜特性に対する影響を小さくすることができ、結果として、キャパシタンスが向上した。 The reason can be considered as follows. As shown in FIG. 8, the current density (a) of the hafnium dioxide / alumina multilayer structure and the current density (b) of the tantalum pentoxide / alumina multilayer structure are as follows. By forming, the hafnium dioxide single layer structure and the tantalum pentoxide single layer structure as a result of FIG. 6 are greatly improved. As a result, the influence of the leakage current on the film characteristics can be reduced, and as a result, the capacitance is improved.
上記実施の形態においては、下層のアルミナ膜の膜厚を１．５ｎｍとしたが、他の膜厚としても同様の結果が得られる。ただし、高誘電率ゲート絶縁層材料としては、二酸化シリコン換算膜厚を薄くしたいという前提があるので、この前提を考慮した膜厚を選択することで、有効な特性を得られる。また、上述では、ゲート絶縁層を例に説明したが、本発明はこれに限るものではなく、例えば、記憶装置を構成する容量絶縁層に上述した多層構造の絶縁層が適用できることは、いうまでもない。 In the above embodiment, the thickness of the lower alumina film is 1.5 nm, but similar results can be obtained with other film thicknesses. However, since the high dielectric constant gate insulating layer material has a premise that it is desired to reduce the silicon dioxide equivalent film thickness, an effective characteristic can be obtained by selecting a film thickness considering this premise. In the above description, the gate insulating layer is described as an example. However, the present invention is not limited to this, and for example, the above-described insulating layer having a multilayer structure can be applied to the capacitor insulating layer constituting the memory device. Nor.
ところで、上記実施の形態のアルミナ膜の形成では、マイクロ波電力を５００Ｗとした場合について示したが、マイクロ波電力が１００Ｗ以下でも安定なＥＣＲプラズマが得られており、広範囲で膜の形成とプラズマ照射が可能とできる。この場合、マイクロ波電力の大小は、主にプラズマ密度とイオン電流密度の大小に関わり、基板表面での酸化しやすさの大小をもたらす。 By the way, in the formation of the alumina film of the above embodiment, the case where the microwave power is set to 500 W is shown. However, a stable ECR plasma is obtained even when the microwave power is 100 W or less, and the film formation and the plasma are performed in a wide range. Irradiation is possible. In this case, the magnitude of the microwave power is mainly related to the magnitude of the plasma density and the ion current density, and brings about the degree of oxidization on the substrate surface.
具体的には、マイクロ波電力を小さくすると、酸化されやすさが低下し、酸素流量のより多い領域でメタルモードによる成膜が可能となる。また、メタルモードで成膜できる範囲の酸素流量は、ターゲット２０３に印加する高周波電力にも依存する。高周波電力を小さくすると堆積速度が小さくなり、酸素流量の少ない領域でメタルモードでの成膜か可能となる傾向にある。
Specifically, when the microwave power is reduced, the degree of oxidization is reduced, and metal mode film formation is possible in a region where the oxygen flow rate is higher. Further, the oxygen flow rate within a range where the film can be formed in the metal mode also depends on the high frequency power applied to the
なお、上記実施の形態では、シリコン基板１０１を加熱していないが、加熱するようにしても良い。また、上記実施の形態では、基板ホルダ２０２（図２）にバイアスを印加するようにはしていないが、これに限るものではない。薄膜を形成する基板及び基板ホルダに、イオンエネルギーを制御するバイアス印加機構を設けることで、イオン密度やイオンエネルギーを制御することが可能となり、効果的な成膜が可能となる。
In the above embodiment, the
また、本実施の形態では、アルミナを下層膜として形成したが、これに限るものではない。他の金属ターゲットを用い、この金属の化合物薄膜を形成する場合であってのも、リーク電流が小さい材料を下層とすることで、上述と同様の効果が得られる。他の金属化合物の例として、シリコンターゲットを用いた二酸化シリコン薄膜の形成においても、上述と同様の効果が得られる。 In this embodiment, alumina is formed as a lower layer film, but the present invention is not limited to this. Even when this metal compound thin film is formed using another metal target, the same effect as described above can be obtained by using a material having a small leakage current as the lower layer. As an example of another metal compound, the same effect as described above can be obtained in the formation of a silicon dioxide thin film using a silicon target.
また、上記実施の形態では、金属酸化物の形成について説明したが、反応性ガスとして窒素を用いて金属窒化物の膜を形成するようにしても同様である。例えば、窒化アルミニウム膜を形成する場合、図１を用いて説明した中で、酸素ガスを窒素ガスに置き換えれば、同様の効果が得られる。 In the above embodiment, the formation of the metal oxide has been described. However, the same applies to the case where the metal nitride film is formed using nitrogen as the reactive gas. For example, when an aluminum nitride film is formed, the same effect can be obtained by replacing oxygen gas with nitrogen gas in the description with reference to FIG.
さらに、上記実施の形態では、メタルモード成膜したアルミナにプラズマ照射して熱処理を行った後に、試料チップを真空中でアニールを行うようにしたが、水素ガスや窒素ガス又はアルゴンなどの希ガス中でアニールを行うようにしても同様の効果が得られる。またさらに、水素と希ガスの混合ガスを用いても良い。希ガスをアニーリングガスとして用いた場合、窒素ガスと反応しやすい絶縁物や界面の窒化をさけたい場合に有効である。また、窒素ガスを用いても同様の効果が得られる。またさらに、窒素と希ガスの混合ガスを用いても良い。 Furthermore, in the above embodiment, the sample chip is annealed in vacuum after performing heat treatment by irradiating the metal-mode-formed alumina with plasma, but a rare gas such as hydrogen gas, nitrogen gas or argon is used. Even if annealing is performed in the inside, the same effect can be obtained. Furthermore, a mixed gas of hydrogen and a rare gas may be used. When a rare gas is used as an annealing gas, it is effective for avoiding nitriding of an insulator that easily reacts with nitrogen gas or an interface. The same effect can be obtained by using nitrogen gas. Furthermore, a mixed gas of nitrogen and a rare gas may be used.
現在、二酸化シリコンに代わる高誘電率ゲート絶縁膜材料として、シリコン酸窒化膜、アルミナの他に、リチウム、ベリリウム、マグネシウム、カルシウム、スカンジウム、チタン、ストロンチウム、イットリウム、ジルコニウム、ハフニウム、及び、ランタン系列の酸化物及び窒化物、これらの元素のシリケート（金属、シリコン、酸素の三元化合物）、あるいは、以上の金属、シリコン、窒素の三元化合物、あるいは、以上の元素を２以上含む酸化物及び窒化物などが有力な候補として挙がっている。 Currently, as a high dielectric constant gate insulating film material replacing silicon dioxide, in addition to silicon oxynitride film and alumina, lithium, beryllium, magnesium, calcium, scandium, titanium, strontium, yttrium, zirconium, hafnium, and lanthanum series Oxides and nitrides, silicates of these elements (metal, silicon, oxygen ternary compounds), or the above metals, silicon, nitrogen ternary compounds, or oxides and nitrides containing two or more of these elements Things are listed as promising candidates.
これらは、ＥＣＲスパッタ装置により、金属ターゲットと酸素ガス又は窒素ガスを用いて形成が可能であり、上記で説明したアルミナ膜の実施の形態と同様にメタルモードと酸化物モードの出現が予測できる。従って、これらの材料についても本発明は有効である。 These can be formed by an ECR sputtering apparatus using a metal target and oxygen gas or nitrogen gas, and the appearance of a metal mode and an oxide mode can be predicted as in the embodiment of the alumina film described above. Therefore, the present invention is also effective for these materials.
前述した実施の形態では、ＥＣＲスパッタ法で成膜する場合を示したが、マグネトロンスパッタ法においてもメタルモードと酸化物モードは存在するので、本発明を適応することができる。ただし、マグネトロンスパッタ法では、メタルモードで成膜した場合、ＥＣＲスパッタ法よりメタルリッチな膜となり透明な膜が成膜しにくい。しかしながら、基板上に金属を堆積させるよりも、表面凹凸、絶縁性、界面準位などにおいて、より高品質な絶縁物が得られるとともに、基板の酸化や窒化を防止することができるという効果が得られる。 In the above-described embodiment, the case where the film is formed by the ECR sputtering method is shown. However, since the metal mode and the oxide mode exist in the magnetron sputtering method, the present invention can be applied. However, in the magnetron sputtering method, when the film is formed in the metal mode, the film becomes richer than the ECR sputtering method and it is difficult to form a transparent film. However, compared to depositing metal on the substrate, it is possible to obtain a higher quality insulator in terms of surface irregularities, insulation properties, interface states, etc., and to prevent the substrate from being oxidized or nitrided. It is done.
前述した実施の形態におけるＥＣＲスパッタ装置は、図２に示すように、１つの処理室２０１に一つのスパッタ源が取り付けられたものであるが、一つの試料室に２つ以上のスパッタ源が取り付けられた装置を用いることにより、ウエハの搬送を行うことなく、比較的短い時間で多層構造の絶縁膜を形成することができる（特開２００３−２４７０６５号公報）。
As shown in FIG. 2, the ECR sputtering apparatus in the above-described embodiment is one in which one sputtering source is attached to one
また、前述した実施の形態において、アルミナと二酸化ハフニウム又は、アルミナと五酸化タンタルの２層構造を示したが、アルミナと二酸化ハフニウムとアルミナあるいは、アルミナと五酸化タンタルとアルミナなどの３層構造、さらに、４層以上の多層膜構造としても良い。さらにまた、アルミナと二酸化ハフニウムと五酸化タンタル以外の他の材料を選択しても良い。 In the embodiment described above, a two-layer structure of alumina and hafnium dioxide or alumina and tantalum pentoxide was shown. However, a three-layer structure of alumina and hafnium dioxide and alumina or alumina, tantalum pentoxide and alumina, Further, a multilayer film structure of four or more layers may be used. Furthermore, materials other than alumina, hafnium dioxide, and tantalum pentoxide may be selected.
ところで、マグネトロンスパッタ法では、ＥＣＲプラズマ法に比較して、夕ーゲットをスパッタすることなく、プラズマだけを基板に照射することが容易ではないが、シャッター板を施すことにより、プラズマだけを基板に照射させるようにもできる。しかし、この場合には、プラズマ密度が極端に薄くなるため、メタルモードで膜を形成した後、プラズマ照射の時間を長くする必要がある。 By the way, in the magnetron sputtering method, compared with the ECR plasma method, it is not easy to irradiate the substrate with only the plasma without sputtering the evening get. However, by applying the shutter plate, only the plasma is irradiated onto the substrate. You can also let them. However, in this case, since the plasma density becomes extremely thin, it is necessary to lengthen the plasma irradiation time after the film is formed in the metal mode.
さらに、最近、原子層デポジション（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）なる成膜方法が注目されている。この方法は、絶縁膜を原子層ごと成膜できる方法であるが、膜中への原料不純物の混入が問題となっている。この原料不純物混入を小さくして、リーク電流などの問題が解決することで、上記のＥＣＲスパッタと同様の結果を得ることが可能である。 Furthermore, recently, a film forming method called atomic layer deposition (ALD) has attracted attention. This method is a method in which an insulating film can be formed for each atomic layer, but mixing of raw material impurities into the film is a problem. By reducing the contamination of the raw material impurities and solving problems such as leakage current, it is possible to obtain the same result as the above-mentioned ECR sputtering.
上述した本実施の形態に示すように、高品質なゲート絶縁膜が堆積法により実現できれば、シリコンＬＳＩ以外の分野のトランジスタ、例えば、ディスプレイ駆動用として使用されている薄膜トランジスタ（ＴＦＴ）や化合物半導体上のＭＩＳトランジスタに対しても、有効なゲート絶縁膜を提供できる。スパッタ法は、熱酸化法などと比較すると、より低温で高品質な膜が形成できるために、耐熱性のないガラス基板上に絶縁膜を形成する場合に、有効な手段となる。 As shown in this embodiment, if a high-quality gate insulating film can be realized by a deposition method, a transistor other than a silicon LSI, for example, a thin film transistor (TFT) used for driving a display or a compound semiconductor is used. An effective gate insulating film can be provided also for the MIS transistor. The sputtering method can form a high-quality film at a lower temperature than a thermal oxidation method, and is therefore an effective means for forming an insulating film on a glass substrate having no heat resistance.
また、薄い高電気耐圧のゲート絶縁膜は、ＴＦＴの駆動電圧を下げることでＴＦＴ装置の低消費電力化に貢献できる。また、化合物半導体基板上のＭＩＳトランジスタは、現状、最適なゲート絶縁膜が存在しなかったために特性が悪く使用されていないが、高品質なゲート絶縁膜が形成できれば特性が劇的に改善される。また、ゲートのリーク電流を小さくできるので、化合物半導体でのより大規模なＬＳＩの形成に効果があると期待できる。 In addition, the thin gate insulating film having a high electric withstand voltage can contribute to lower power consumption of the TFT device by lowering the driving voltage of the TFT. In addition, the MIS transistor on the compound semiconductor substrate is not used due to the lack of an optimum gate insulating film at present, but the characteristics are dramatically improved if a high-quality gate insulating film can be formed. . Further, since the gate leakage current can be reduced, it can be expected to be effective in forming a larger-scale LSI using a compound semiconductor.
以上の実施の形態では、半導体基板を用いるようにしたが、ＳＯＩ（絶縁膜上のシリコン構造）基板などの半導体層上であっても同様の効果が得られる。また、金属の強磁性体の基板上に極めて薄い絶縁膜を堆積する場合にも、本発明は有効である。金属の強磁性体は、酸素プラズマや窒素プラズマにおいて酸化又は窒化がおきやすく、表面に絶縁層や半導体層を形成しやすい。スピントンネル磁気抵抗効果を利用する素子では、極めて薄い絶縁膜の膜厚制御が重要となるため、本発明によって基板の酸化や窒化を制御しながら高品質な絶縁膜を形成できれば、より大きな磁気抵抗効果が発現されるものと期待できる。 Although the semiconductor substrate is used in the above embodiment, the same effect can be obtained even on a semiconductor layer such as an SOI (silicon structure on insulating film) substrate. The present invention is also effective when an extremely thin insulating film is deposited on a metal ferromagnetic substrate. Metal ferromagnets are easily oxidized or nitrided in oxygen plasma or nitrogen plasma, and an insulating layer or a semiconductor layer is easily formed on the surface. In an element using the spin tunnel magnetoresistive effect, it is important to control the film thickness of an extremely thin insulating film. Therefore, if a high-quality insulating film can be formed while controlling oxidation and nitridation of a substrate according to the present invention, a larger magnetoresistance The effect can be expected.
次に、本発明の実施の形態における３層構造の絶縁層について説明する。
図９は、本発明の形態における絶縁層の製造方法を説明するための概略的な工程図であり、断面を模式的に示したものである。
まず、主表面が面方位（１００）で抵抗率が３〜５Ω・ｃｍのｐ形のシリコン基板を用意し、シリコン基板を硫酸と過酸化水素水の混合液、さらに、純水と希フッ化水素水とにより洗浄して乾燥させる。
Next, an insulating layer having a three-layer structure according to an embodiment of the present invention will be described.
FIG. 9 is a schematic process diagram for explaining a method of manufacturing an insulating layer in the embodiment of the present invention, and schematically shows a cross section.
First, a p-type silicon substrate having a main surface of plane orientation (100) and a resistivity of 3 to 5 Ω · cm is prepared. The silicon substrate is a mixture of sulfuric acid and hydrogen peroxide, and pure water and diluted fluoride. Wash with hydrogen water and dry.
ついで、洗浄・乾燥したシリコン基板を、前述した実施の形態と同様なＥＣＲスパッタ装置の、処理室内の基板ホルダに固定し、ターゲットとして純シリコン（Ｓｉ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたメタルモードの成膜条件としたＥＣＲスパッタ法により、シリコン基板の上に、この表面を覆う程度にＳｉ−Ｏ分子による、膜厚１ｎｍ程度のメタルモード膜が形成された状態とする。なお、シリコン基板に対して、加熱はしない。 Next, the cleaned and dried silicon substrate is fixed to the substrate holder in the processing chamber of the ECR sputtering apparatus similar to the above-described embodiment, pure silicon (Si) is used as a target, and argon (Ar) is used as a plasma gas. A state in which a metal mode film having a film thickness of about 1 nm is formed on the silicon substrate by Si—O molecules so as to cover the surface by ECR sputtering using a metal mode film formation condition using oxygen gas. To do. Note that the silicon substrate is not heated.
この後、ターゲットに対する高周波電力の供給を停止するなどにより、ターゲットにおけるスパッタ状態を停止し、堆積したメタルモード膜の表面に、Ａｒと酸素のプラズマが照射される状態とする。このとき、Ａｒガスの流量は２０sccm、酸素ガスの流量は８sccm、マイクロ波電力は５００Ｗ、ＥＣＲスパッタ装置の磁気コイルに対するコイル電流は２８Ａとし、シリコン基板の加熱は行わないものとする。 Thereafter, the sputtering state in the target is stopped by stopping the supply of high-frequency power to the target, and the surface of the deposited metal mode film is irradiated with Ar and oxygen plasma. At this time, the flow rate of Ar gas is 20 sccm, the flow rate of oxygen gas is 8 sccm, the microwave power is 500 W, the coil current for the magnetic coil of the ECR sputtering apparatus is 28 A, and the silicon substrate is not heated.
上述したプラズマ照射を５秒〜６０秒間行うことにより、二酸化シリコンのメタルモード膜は改善され、シリコン基板の上に二酸化シリコンからなる絶縁膜が形成された状態となる。形成された絶縁膜は、メタルモード膜の膜厚が継承され、１ｎｍ程度となる。 By performing the plasma irradiation described above for 5 to 60 seconds, the metal mode film of silicon dioxide is improved, and an insulating film made of silicon dioxide is formed on the silicon substrate. The formed insulating film inherits the thickness of the metal mode film and becomes about 1 nm.
この後、マイクロ波電力の供給を停止するなどにより、プラズマ照射を停止し、絶縁膜が形成されたシリコン基板を、搬送機構を用いて、別に用意されたＥＣＲスパッタ装置の、処理室内の基板ホルダに搬送する。搬送したＥＣＲスパッタ装置おいて、ターゲットとして純ハフニウム（Ｈｆ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたメタルモードの成膜条件としたＥＣＲスパッタ法により、二酸化シリコンの絶縁膜表面を覆う程度にＨｆ−Ｏ分子による膜厚１ｎｍ程度のメタルモード膜が形成された状態とする。 Thereafter, the plasma irradiation is stopped, for example, by stopping the supply of the microwave power, and the silicon substrate on which the insulating film is formed is transferred to the substrate holder in the processing chamber of the ECR sputtering apparatus prepared separately using the transfer mechanism. Transport to. In the transported ECR sputtering apparatus, the surface of the silicon dioxide insulating film is formed by ECR sputtering using pure hafnium (Hf) as a target and metal mode deposition conditions using argon (Ar) and oxygen gas as plasma gases. In this state, a metal mode film having a thickness of about 1 nm is formed by Hf—O molecules.
所定の膜厚に二酸化ハフニウムのメタルモード膜が形成された後、純ハフニウムからなるターゲットに対する高周波電力の供給を停止し、マイクロ波電力の供給を停止するなどにより、プラズマ照射を停止する。ついで、シリコン基板をＥＣＲスパッタ装置より搬出し、前述した二酸化シリコン形成用のＥＣＲスパッタ装置に搬入する。ついで、前述と同様にすることで、二酸化ハフニウムのメタルモード膜上に、この膜を覆うＳｉ−Ｏ分子による、膜厚１ｎｍ程度のメタルモード膜が形成された状態とする。 After the hafnium dioxide metal mode film is formed to a predetermined thickness, the plasma irradiation is stopped by stopping the supply of high-frequency power to the target made of pure hafnium and the supply of microwave power. Next, the silicon substrate is unloaded from the ECR sputtering apparatus and loaded into the above-described ECR sputtering apparatus for forming silicon dioxide. Next, in the same manner as described above, a metal mode film having a thickness of about 1 nm is formed on the metal mode film of hafnium dioxide by Si—O molecules covering the film.
以上のことにより、図９（ａ）に示すように、シリコン基板９０１の上に、二酸化シリコンからなる絶縁膜９０２，メタルモードの二酸化ハフニウム膜９０３，メタルモードの二酸化シリコン膜９０４が形成された状態が得られる。
この後、ＥＣＲスパッタ装置よりシリコン基板９０１を搬出し、適当な容器内に入れる。続いて、ガスを供給せずに容器内を例えば１０-3Ｐａ台以下の圧力とする。このことにより、シリコン基板９０１上に付着した酸素や水分などを取り除くことができる。
9A, the insulating
Thereafter, the
ついで、上記容器内に窒素ガスを導入し、容器の内圧が０．１Ｐａから大気圧程度の適当なガス圧にすることで、窒素ガス雰囲気の中にシリコン基板９０１が収容された状態とする。この際、適当なガス圧にしてからガスの供給を停止し、容器内を例えば１０-3Ｐａ台以下の真空に排気し、再び窒素ガスを容器内に導入して適当なガス圧とする、サイクルパージを行うようにしてもよい。
Next, nitrogen gas is introduced into the container, and the internal pressure of the container is adjusted to an appropriate gas pressure of about 0.1 Pa to atmospheric pressure, so that the
サイクルパージを数回行うことで、シリコン基板９０１上に付着した酸素や水分などを、より少ない状態とすることができる。この場合、窒素ガスの代わりに、アルゴンなどの希ガスや水素ガスやこれらの混合ガスを用いてもよい。さらに、容器内を例えば１０-3Ｐａ台以下の真空にしたままにしてもよい。
By performing the cycle purge several times, oxygen, moisture, and the like attached on the
ついで、図９（ｂ）に示すように、容器内部を１０-3Ｐａ台以下の真空状態９２０とし、容器内に接続した加熱機構により、真空状態９２０中のシリコン基板９０１を例えば５５０℃に加熱する。この真空中の加熱処理により、メタルモードの二酸化ハフニウム膜１０３にわずかに存在した遅いトラップなどが消滅し、膜質が改善される。以上のことにより、図９（ｃ）に示すように、シリコン基板９０１の上に二酸化シリコンからなる絶縁膜９０２と二酸化ハフニウム膜９０３と二酸化シリコン膜９０４とからなる３層構造の絶縁層９１０が形成された状態が得られる。絶縁膜９０２の膜厚は１ｎｍであり、二酸化ハフニウム膜９０３の膜厚は１ｎｍであり、二酸化シリコン膜９０４の膜厚は１ｎｍなので、絶縁層９１０は膜厚３ｎｍとなる。
Next, as shown in FIG. 9B, the inside of the container is set to a
なお、上述では、プラズマ照射をした後、基板を大気状態に取り出すようにし、真空中の加熱処理を、他の容器内で行うようにしたが、これに限るものではない。例えば、図２に示すＥＣＲスパッタ装置の中で、連続して真空中の加熱処理を行うようにしても良い。なお、この場合、シリコン基板９０１の上には、余分な酸素や水分はないので、前述したサイクルパージを行わなくともよい。
In the above description, after the plasma irradiation, the substrate is taken out to the atmospheric state, and the heat treatment in vacuum is performed in another container. However, the present invention is not limited to this. For example, heat treatment in a vacuum may be continuously performed in the ECR sputtering apparatus shown in FIG. In this case, since there is no excess oxygen or moisture on the
また、二酸化ハフニウム膜や３層目の二酸化シリコン膜の形成においても、酸素を含むプラズマを照射するようにしてもよい。例えば、下層に絶縁膜がある上に二酸化ハフニウムの膜を形成する場合、メタルモードで形成しても、初期の特性の二酸化ハフニウム膜が得られるため、プラズマ照射による酸化を行わなくてもよいが、プラズマ照射を行うようにしてもよい。 Further, in the formation of the hafnium dioxide film or the third silicon dioxide film, plasma containing oxygen may be irradiated. For example, when a hafnium dioxide film is formed on an insulating film on the lower layer, even if it is formed in a metal mode, a hafnium dioxide film with initial characteristics can be obtained, so that it is not necessary to oxidize by plasma irradiation. Alternatively, plasma irradiation may be performed.
上述したように製造した絶縁層９１０によれば、シリコン基板９０１と高電気耐圧膜である絶縁膜９０２とが接触した構造として低リーク電流化を実現し、この上に高誘電率膜である二酸化ハフニウム膜９０３を積層することで、高誘電率を実現させている。また、絶縁層９１０によれば、最上層が高電気耐圧膜である二酸化シリコン膜９０４であるので、例えばこの上のゲート電極を形成した場合、ゲート電極側の電気耐圧性を向上させることができる。
According to the insulating layer 910 manufactured as described above, a low leakage current is realized as a structure in which the
次に、本実施の形態における多層構造とした絶縁層の特性について説明する。
図９を用いて説明した本実施の形態の製造法により、シリコン基板の上に高品質な絶縁層（膜厚３ｎｍ）を形成した後、絶縁層の上に所定の面積のＡｌ電極（ゲート電極）を形成し、また、シリコン基板の裏面全域にＡｌ電極を形成してＭＯＳダイオードを作製し、この特性を以下に示すように調査した。
Next, characteristics of the insulating layer having a multilayer structure in this embodiment will be described.
A high-quality insulating layer (film thickness: 3 nm) is formed on a silicon substrate by the manufacturing method of the present embodiment described with reference to FIG. 9, and then an Al electrode (gate electrode) having a predetermined area is formed on the insulating layer. In addition, an Al electrode was formed on the entire back surface of the silicon substrate to produce a MOS diode, and this characteristic was investigated as shown below.
対照となる試料として、膜厚３ｎｍの二酸化シリコン膜をゲート絶縁層として用いたＭＯＳダイオードと、膜厚３ｎｍの二酸化ハフニウム膜をゲート絶縁層として用いたＭＯＳダイオードと、膜厚１．５ｎｍの二酸化シリコン膜と膜厚１．５ｎｍの二酸化ハフニウム膜とからなるゲート絶縁層を用いたＭＯＳダイオードとを作製した。 As a control sample, a MOS diode using a 3 nm-thick silicon dioxide film as a gate insulating layer, a MOS diode using a 3 nm-thick hafnium dioxide film as a gate insulating layer, and a 1.5 nm-thick silicon dioxide A MOS diode using a gate insulating layer composed of a film and a hafnium dioxide film having a thickness of 1.5 nm was fabricated.
まず、ＭＯＳダイオードを作製したシリコン基板を、適当な面積で分割し、複数の試料チップを形成した。分割した一部の試料チップを所定の容器に設置し、この容器を０．００１Ｐａ以下の減圧状態として一部の試料チップに加熱処理（５５０℃・２分間）を施した。真空中の熱処理において、シリコン基板とゲート絶縁層（高電気耐圧膜）との界面や、ゲート絶縁層に残存するダングリングボンドなどの欠陥が減少するものと考えられる。 First, a silicon substrate on which a MOS diode was fabricated was divided into an appropriate area to form a plurality of sample chips. A part of the divided sample chips was placed in a predetermined container, and the container was subjected to a heat treatment (550 ° C., 2 minutes) with a reduced pressure of 0.001 Pa or less. In the heat treatment in vacuum, it is considered that defects such as dangling bonds remaining in the interface between the silicon substrate and the gate insulating layer (high electric withstand voltage film) and the gate insulating layer are reduced.
以上のようにして作製した各試料チップについて、微小振幅の高周波電圧を重畳させたものを、ＭＯＳダイオードのゲート電極に印加し、電圧を掃引して高周波の電気容量を測定した。測定は、１ＭＨｚの高周波電圧を用いたＣ−Ｖ測定を行った。この測定結果を、図１０に示す。 For each sample chip manufactured as described above, a high frequency voltage with a small amplitude was applied to the gate electrode of the MOS diode, and the voltage was swept to measure the high frequency electric capacitance. The measurement was performed by CV measurement using a high frequency voltage of 1 MHz. The measurement results are shown in FIG.
図１０において、（ａ）は、膜厚１ｎｍの二酸化シリコン膜とこの上に堆積した膜厚１ｎｍの二酸化ハフニウム膜とこの上に堆積した膜厚１ｎｍの二酸化シリコン膜とから構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果、（ｂ）は、膜厚１．５ｎｍの二酸化シリコン膜とこの上に堆積した膜厚１．５ｎｍの二酸化ハフニウム膜とから構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果である。また、図１０において、（ｃ）は、膜厚３ｎｍの二酸化ハフニウム膜から構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果、（ｄ）は、二酸化シリコン膜から構成されたゲート絶縁層による高周波Ｃ−Ｖ測定結果である。 10A shows a gate insulating layer composed of a silicon dioxide film having a thickness of 1 nm, a hafnium dioxide film having a thickness of 1 nm deposited thereon, and a silicon dioxide film having a thickness of 1 nm deposited thereon. (B) shows a high-frequency CV measurement using a gate insulating layer composed of a silicon dioxide film having a thickness of 1.5 nm and a hafnium dioxide film having a thickness of 1.5 nm deposited thereon. It is a measurement result. In FIG. 10, (c) is a high-frequency CV measurement result with a gate insulating layer made of a 3 nm-thick hafnium dioxide film, and (d) is a high-frequency with a gate insulating layer made of a silicon dioxide film. It is a CV measurement result.
図１０において横軸は、上記試料チップのゲート電極に印加したゲート電圧を示し、縦軸はゲート電圧に対する電気容量（キャパシタンス）である。なお、試料チップは、ｐ形のシリコンであり、シリコン基板表面の界面は、負バイアスを印加した場合、キャパシタンスは飽和した状態で強い蓄積状態になっており、電気容量は、ほぼ絶縁層（ゲート絶縁層）のみの容量と考えることができる。また、印加する直流バイアスは、最初、正の電圧側から負の電圧側に掃引して測定を行った。従って、異なる掃引方向によって、各々の試料に２つ特性結果が得られている。 In FIG. 10, the horizontal axis represents the gate voltage applied to the gate electrode of the sample chip, and the vertical axis represents the electric capacity (capacitance) with respect to the gate voltage. Note that the sample chip is p-type silicon, and when a negative bias is applied to the interface of the silicon substrate surface, the capacitance is saturated and in a strong accumulation state, and the capacitance is almost the insulating layer (gate It can be thought of as the capacity of only the insulating layer. The DC bias to be applied was first measured by sweeping from the positive voltage side to the negative voltage side. Therefore, two characteristic results are obtained for each sample with different sweep directions.
バルクの誘電率は、二酸化ハフニウムは約３０、二酸化シリコンは３．９程度であるので、Ｃ−Ｖカーブは、Ｃ＝Ａε／ｄという関係により、二酸化ハフニウム，二酸化シリコンの順に大きくなる。しかしながら、図１１に示すように、誘電率が高い二酸化ハフニウムは、二酸化シリコンよりもリーク電流が大きく、３ｎｍより薄くしてゲート絶縁膜として用いることは困難である。 Since the bulk dielectric constant is about 30 for hafnium dioxide and about 3.9 for silicon dioxide, the CV curve increases in the order of hafnium dioxide and silicon dioxide in the order of C = Aε / d. However, as shown in FIG. 11, hafnium dioxide having a high dielectric constant has a leakage current larger than that of silicon dioxide, and it is difficult to use it as a gate insulating film by making it thinner than 3 nm.
これに対し、二酸化シリコンと二酸化ハフニウムとの２層構造のゲート絶縁層や、二酸化シリコン／二酸化ハフニウム／二酸化シリコンの３層構造のゲート絶縁層では、図１１に示すように、膜厚３ｎｍの二酸化シリコン膜と同様のリーク電流が達成できる。 On the other hand, in a gate insulating layer having a two-layer structure of silicon dioxide and hafnium dioxide and a gate insulating layer having a three-layer structure of silicon dioxide / hafnium dioxide / silicon dioxide, as shown in FIG. A leakage current similar to that of the silicon film can be achieved.
また、図１０に示すように、二酸化シリコン／二酸化ハフニウムのゲート絶縁層、及び二酸化シリコン／二酸化ハフニウム／二酸化シリコンのゲート絶縁層によれば、二酸化シリコン単層のゲート絶縁層に比較して、より高い容量が実現できる。二酸化シリコン／二酸化ハフニウムのゲート絶縁層では、全膜厚に対する二酸化シリコンの膜厚が多くなるため、キャパシタンスが二酸化ハフニウム単層よりも若干小さくなる。しかしながら、二酸化シリコン／二酸化ハフニウムのゲート絶縁層によれば、二酸化シリコン単層の場合に比較して、より大きなキャパシタンスが実現され、Ｃ−Ｖヒステリシスも小さくなり、膜質が改善されている。 Also, as shown in FIG. 10, the silicon dioxide / hafnium dioxide gate insulating layer and the silicon dioxide / hafnium dioxide / silicon dioxide gate insulating layer are more in comparison with the silicon dioxide single layer gate insulating layer. High capacity can be realized. In the silicon dioxide / hafnium dioxide gate insulating layer, the silicon dioxide film thickness increases with respect to the total film thickness, so that the capacitance is slightly smaller than that of the hafnium dioxide single layer. However, the silicon dioxide / hafnium dioxide gate insulating layer achieves a larger capacitance, lowers CV hysteresis, and improves film quality as compared to a silicon dioxide single layer.
同様に、二酸化シリコン／二酸化ハフニウム／二酸化シリコンの３層構造のゲート絶縁層によれば、二酸化シリコン単層の場合に比較して、より大きなキャパシタンスが実現され、Ｃ−Ｖヒステリシスも小さくなり、膜質が改善されている。加えて、３層構造の絶縁層によれば、フラットバンド電圧が、理想的な値である−０．８Ｖに近い値となり、例えばゲート絶縁層としてさらに好適である。 Similarly, the silicon dioxide / hafnium dioxide / silicon dioxide three-layered gate insulating layer realizes a larger capacitance, lowers CV hysteresis, and improves the film quality as compared with the case of a silicon dioxide single layer. Has been improved. In addition, according to the insulating layer having a three-layer structure, the flat band voltage is close to an ideal value of −0.8 V, which is more suitable as a gate insulating layer, for example.
なお、上述した各構成においても、メタルモード膜にプラズマ照射した後に、窒素雰囲気や水素雰囲気中又は、真空中でアニールすることにより、膜中に残留するシリコン−シリコン結合，シリコン−ハフニウム結合などの金属結合や、シリコンやハフニウムのダングリングボンドを熱的なエネルギーを与えることにより消滅する。このことにより、メタルモード条件で成膜したメタルモード膜よりも化学量論的組成に近く、高品質な状態とすることができる。 Even in each of the above-described structures, after the metal mode film is irradiated with plasma, annealing in a nitrogen atmosphere, a hydrogen atmosphere, or a vacuum causes a silicon-silicon bond, a silicon-hafnium bond, etc. remaining in the film. Metal bonds and silicon and hafnium dangling bonds disappear by applying thermal energy. This makes it possible to obtain a high quality state that is closer to the stoichiometric composition than the metal mode film formed under the metal mode condition.
上記実施の形態においては、下層の二酸化シリコン膜の膜厚を１ｎｍとしたが、他の膜厚としても同様の結果が得られる。ただし、高誘電率ゲート絶縁層材料としては、二酸化シリコン換算膜厚を薄くしたいという前提があるので、この前提を考慮した膜厚を選択することで、有効な特性を得られる。 In the above embodiment, the film thickness of the lower silicon dioxide film is 1 nm, but the same result can be obtained with other film thicknesses. However, since the high dielectric constant gate insulating layer material has a premise that it is desired to reduce the silicon dioxide equivalent film thickness, an effective characteristic can be obtained by selecting a film thickness considering this premise.
ところで、上記実施の形態の二酸化シリコン膜の形成では、マイクロ波電力を５００Ｗとした場合について示したが、マイクロ波電力が１００Ｗ以下でも安定なＥＣＲプラズマが得られており、広範囲で膜の形成とプラズマ照射が可能とできる。この場合、マイクロ波電力の大小は、主にプラズマ密度とイオン電流密度の大小に関わり、基板表面での酸化しやすさの大小をもたらす。 By the way, in the formation of the silicon dioxide film of the above embodiment, the case where the microwave power is set to 500 W is shown. However, a stable ECR plasma is obtained even when the microwave power is 100 W or less. Plasma irradiation can be performed. In this case, the magnitude of the microwave power is mainly related to the magnitude of the plasma density and the ion current density, and brings about the degree of oxidization on the substrate surface.
具体的には、マイクロ波電力を小さくすると、酸化されやすさが低下し、酸素流量のより多い領域でメタルモードによる成膜が可能となる。また、メタルモードで成膜できる範囲の酸素流量は、ターゲットに印加する高周波電力にも依存する。高周波電力を小さくすると堆積速度が小さくなり、酸素流量の少ない領域でメタルモードでの成膜か可能となる傾向にある。 Specifically, when the microwave power is reduced, the degree of oxidization is reduced, and metal mode film formation is possible in a region where the oxygen flow rate is higher. In addition, the oxygen flow rate within a range where the film can be formed in the metal mode also depends on the high-frequency power applied to the target. When the high-frequency power is reduced, the deposition rate is reduced, and there is a tendency that film formation in the metal mode is possible in a region where the oxygen flow rate is small.
なお、上記実施の形態では、シリコン基板９０１を加熱していないが、加熱するようにしても良い。また、上記実施の形態では、基板ホルダにバイアスを印加するようにはしていないが、これに限るものではない。薄膜を形成する基板及び基板ホルダに、イオンエネルギーを制御するバイアス印加機構を設けることで、イオン密度やイオンエネルギーを制御することが可能となり、効果的な成膜が可能となる。
In the above embodiment, the
また、本実施の形態では、二酸化シリコン膜を下層膜として形成したが、これに限るものではない。他の金属ターゲットを用い、この金属の化合物薄膜を形成する場合であってのも、リーク電流が小さい材料を下層とすることで、上述と同様の効果が得られる。他の金属化合物の例として、アルミニウムターゲットを用いたアルミナ薄膜の形成においても、上述と同様の効果が得られる。 In this embodiment, the silicon dioxide film is formed as the lower layer film, but the present invention is not limited to this. Even when this metal compound thin film is formed using another metal target, the same effect as described above can be obtained by using a material having a small leakage current as the lower layer. As an example of another metal compound, the same effect as described above can be obtained in the formation of an alumina thin film using an aluminum target.
また、上記金属としては、リチウム，タンタル，ベリリウム，マグネシウム，カルシウム，スカンジウム，チタン，ストロンチウム，イットリウム，ジルコニウム，及びランタン系列の少なくとも１つが挙げられる。これらの材料によるターゲットを用いることで、二酸化チタン（ＴｉＯ2），二酸化ジルコニウム（ＺｒＯ2），二酸化ランタン（ＬａＯ2），五酸化タンタル（Ｔａ2Ｏ5），酸化ベリリウム，酸化マグネシウム，酸化カルシウム，酸化スカンジウム，酸化ストロンチウム，酸化イットリウムや２元合金の酸化物などの膜が形成できる。 Examples of the metal include at least one of lithium, tantalum, beryllium, magnesium, calcium, scandium, titanium, strontium, yttrium, zirconium, and a lanthanum series. By using targets made of these materials, titanium dioxide (TiO 2 ), zirconium dioxide (ZrO 2 ), lanthanum dioxide (LaO 2 ), tantalum pentoxide (Ta 2 O 5 ), beryllium oxide, magnesium oxide, calcium oxide, Films of scandium oxide, strontium oxide, yttrium oxide, and binary alloy oxides can be formed.
また、上記実施の形態では、金属酸化物の形成について説明したが、反応性ガスとして窒素を用いて金属窒化物の膜を形成するようにしても同様である。例えば、窒化シリコン（Ｓｉ3Ｎ4）膜を形成する場合、図９を用いて説明した中で、酸素ガスを窒素ガスに置き換えれば、同様の効果が得られる。同様に、例えば、窒化アルミニウム（ＡｌＮ）、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、窒化ハフニウム（ＨｆＮ）、窒化ランタン（ＬａＮ）などの膜が形成できる。また、酸素ガスと窒素ガスとを用いれば、シリコン酸窒化物（ＳｉＯxＮy）の膜を形成することもできる。 In the above embodiment, the formation of the metal oxide has been described. However, the same applies to the case where the metal nitride film is formed using nitrogen as the reactive gas. For example, in the case of forming a silicon nitride (Si 3 N 4 ) film, the same effect can be obtained by replacing oxygen gas with nitrogen gas in the description with reference to FIG. Similarly, films of aluminum nitride (AlN), titanium nitride (TiN), zirconium nitride (ZrN), hafnium nitride (HfN), lanthanum nitride (LaN), and the like can be formed. If oxygen gas and nitrogen gas are used, a silicon oxynitride (SiO x N y ) film can be formed.
また、高電気耐圧膜（第１絶縁膜），高誘電率膜（第２絶縁膜）が、フッ化ホウ素（ＢＦ3）やフッ化マグネシウム（ＭｇＦ2）などのフッ化物から構成されていてもよい。これらは、図１，９を用いて説明した中で、酸素ガスの替わりにフッ素ガスを用いたＥＣＲスパッタにより形成することができる。 Moreover, even if the high electrical breakdown voltage film (first insulating film) and the high dielectric constant film (second insulating film) are made of fluoride such as boron fluoride (BF 3 ) or magnesium fluoride (MgF 2 ). Good. These can be formed by ECR sputtering using fluorine gas instead of oxygen gas in the description with reference to FIGS.
さらに、上記実施の形態では、メタルモード成膜したアルミナにプラズマ照射して熱処理を行った後に、試料チップを水素中でアニール処理をしたが、水素の代わりにアルゴンなどの希ガスを用いても同様の効果が得られる。またさらに、水素と希ガスの混合ガスを用いても良い。希ガスをアニーリングガスとして用いた場合、窒素ガスと反応しやすい絶縁物や界面の窒化をさけたい場合に有効である。また、窒素ガスを用いても同様の効果が得られる。またさらに、窒素と希ガスの混合ガスを用いても良い。 Furthermore, in the above embodiment, the sample chip was annealed in hydrogen after the metal-mode-formed alumina was subjected to heat treatment by plasma irradiation, but a rare gas such as argon may be used instead of hydrogen. Similar effects can be obtained. Furthermore, a mixed gas of hydrogen and a rare gas may be used. When a rare gas is used as an annealing gas, it is effective for avoiding nitriding of an insulator that easily reacts with nitrogen gas or an interface. The same effect can be obtained by using nitrogen gas. Furthermore, a mixed gas of nitrogen and a rare gas may be used.
以上に示した、各実施の形態における絶縁層を、例えば、電界効果型のトランジスタのゲート絶縁層に用いれば、より特性のよいトランジスタが実現できる。この場合、半導体基板の上に、高電気耐圧膜が接して形成され、高電気耐圧膜の上の高誘電率膜の上にゲート電極が設けられることになる。また、２つの高電気耐圧膜に高誘電率膜が挾まれ、一方の高電気耐圧膜が半導体基板の上に接して配置され、他方の高電気耐圧膜の上にゲート電極が設けられることになる。 When the insulating layer in each embodiment described above is used for, for example, the gate insulating layer of a field effect transistor, a transistor with higher characteristics can be realized. In this case, a high electrical breakdown voltage film is formed on the semiconductor substrate, and a gate electrode is provided on the high dielectric constant film on the high electrical breakdown voltage film. In addition, a high dielectric constant film is sandwiched between two high electric withstand voltage films, one high electric withstand voltage film is disposed on a semiconductor substrate, and a gate electrode is provided on the other high electric withstand voltage film. Become.
また、本実施の形態における絶縁層を、例えば、強誘電体メモリ装置の容量絶縁層に用いれば、より特性のよいメモリ装置が実現できる。
以上に示した各場合、半導体基板，ゲート電極，及び容量絶縁膜を挾む電極などが、本発明による絶縁層が配置される基体部分となり、基体部分には電圧源や電流源が接続されるものとなる。
In addition, when the insulating layer in this embodiment is used as, for example, a capacitor insulating layer of a ferroelectric memory device, a memory device with better characteristics can be realized.
In each of the above cases, the semiconductor substrate, the gate electrode, and the electrode sandwiching the capacitive insulating film serve as a base portion on which the insulating layer according to the present invention is disposed, and a voltage source and a current source are connected to the base portion. It will be a thing.
１０１…シリコン基板、１０２…メタルモード膜、１０２ａ…絶縁膜、１０３…二酸化ハフニウム膜、１１０…プラズマ、１２０…窒素ガス雰囲気。
DESCRIPTION OF
Claims (12)
前記第１絶縁膜の上に接して形成された第２絶縁膜と
から構成され、
前記第１絶縁膜は前記第２絶縁膜より高い絶縁性を備え、
前記第２絶縁膜は前記第１絶縁膜より高い誘電率を備える
ことを特徴とする絶縁層。 A first insulating film formed in contact with the substrate;
A second insulating film formed on and in contact with the first insulating film,
The first insulating film has a higher insulating property than the second insulating film,
The insulating layer, wherein the second insulating film has a higher dielectric constant than the first insulating film.
前記第２絶縁膜の上に接して形成された第３絶縁膜を備え、
前記第３絶縁膜は前記第２絶縁膜より高い絶縁性を備える
ことを特徴とする絶縁層。 The insulating layer according to claim 1,
A third insulating film formed on and in contact with the second insulating film;
The third insulating film has higher insulating properties than the second insulating film.
前記第１容器の内部を真空排気する第２工程と、
前記第１容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して前記不活性ガスと反応性ガスとからなる第１プラズマを生成し、前記第１ターゲットに負のバイアスを印加して前記第１プラズマにより発生した粒子を前記第１ターゲットに衝突させてスパッタ現象を起こし、前記第１ターゲットを構成する第１原子と前記反応性ガスを構成する第２原子とからなる第１絶縁膜を前記基体の表面に形成する第３工程と、
内部に第２のターゲット組成からなる第２ターゲットが固定された密閉可能な第２容器の内部に前記基体を載置する第４工程と、
前記第２容器の内部を真空排気する第５工程と、
前記第２容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して前記不活性ガスと反応性ガスとからなる第２プラズマを生成し、前記第２ターゲットに負のバイアスを印加して前記第２プラズマにより発生した粒子を前記第２ターゲットに衝突させてスパッタ現象を起こし、前記第２ターゲットを構成する第３原子と前記反応性ガスを構成する第４原子とからなる第２絶縁膜を前記第１絶縁膜の表面に形成する第６工程と
を備え、
前記第２絶縁膜より高い絶縁性を備えた前記第１絶縁膜と、前記第１絶縁膜より高い誘電率を備えた前記第２絶縁膜とから構成された絶縁層を形成する
ことを特徴とする絶縁層の製造方法。 A first step of placing a substrate on which a film is to be formed in a sealable first container in which a first target composed of a first target composition is fixed;
A second step of evacuating the interior of the first container;
An inert gas and a reactive gas are introduced into the first container at a predetermined composition ratio to generate a first plasma composed of the inert gas and the reactive gas, and a negative bias is applied to the first target. Is applied to cause the particles generated by the first plasma to collide with the first target to cause a sputtering phenomenon, and includes first atoms constituting the first target and second atoms constituting the reactive gas. A third step of forming a first insulating film on the surface of the substrate;
A fourth step of placing the base body in a sealable second container in which a second target composed of a second target composition is fixed;
A fifth step of evacuating the inside of the second container;
An inert gas and a reactive gas are introduced into the second container at a predetermined composition ratio to generate a second plasma composed of the inert gas and the reactive gas, and a negative bias is applied to the second target. Is applied to cause the particles generated by the second plasma to collide with the second target to cause a sputtering phenomenon, and consists of third atoms constituting the second target and fourth atoms constituting the reactive gas. And a sixth step of forming a second insulating film on the surface of the first insulating film,
Forming an insulating layer composed of the first insulating film having a higher insulating property than the second insulating film and the second insulating film having a dielectric constant higher than that of the first insulating film. A method for manufacturing an insulating layer.
前記第１容器の内部を真空排気する第２工程と、
前記第１容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して前記不活性ガスと前記反応性ガスとからなる第１プラズマを生成し、前記第１ターゲットに負のバイアスを印加して前記第１プラズマにより発生した粒子を前記第１ターゲットに衝突させてスパッタ現象を起こし、前記第１ターゲットを構成する第１原子と前記反応性ガスを構成する第２原子とからなる第１絶縁膜を前記基体の表面に形成する第３工程と、
前記第１容器の内部に不活性ガスと前記反応性ガスとを所定の組成比で導入して前記不活性ガスと前記反応性ガスとからなる第２プラズマを生成し、前記第２プラズマから発生した粒子が前記第１ターゲットに衝突することない状態で、前記第２プラズマを前記第１絶縁膜に照射する第４工程と、
内部に第２のターゲット組成からなる第２ターゲットが固定された密閉可能な第２容器の内部に前記基体を載置する第５工程と、
前記第２容器の内部を真空排気する第６工程と、
前記第２容器の内部に不活性ガスと反応性ガスとを所定の組成比で導入して前記不活性ガスと反応性ガスとからなる第２プラズマを生成し、前記第２ターゲットに負のバイアスを印加して前記第２プラズマにより発生した粒子を前記第２ターゲットに衝突させてスパッタ現象を起こし、前記第２ターゲットを構成する第３原子と前記反応性ガスを構成する第４原子とからなる第２絶縁膜を前記第１絶縁膜の表面に形成する第７工程と
を備え、
前記第２絶縁膜より高い絶縁性を備えた前記第１絶縁膜と、前記第１絶縁膜より高い誘電率を備えた前記第２絶縁膜とから構成された絶縁層を形成する
ことを特徴とする絶縁層の製造方法。 A first step of placing a substrate on which a film is to be formed in a sealable first container in which a first target composed of a first target composition is fixed;
A second step of evacuating the interior of the first container;
An inert gas and a reactive gas are introduced into the first container at a predetermined composition ratio to generate a first plasma composed of the inert gas and the reactive gas, and the first target is negative. A particle is generated by the first plasma by applying a bias to collide with the first target to cause a sputtering phenomenon, and from a first atom constituting the first target and a second atom constituting the reactive gas. Forming a first insulating film on the surface of the substrate;
An inert gas and the reactive gas are introduced into the first container at a predetermined composition ratio to generate a second plasma composed of the inert gas and the reactive gas, and generated from the second plasma. A fourth step of irradiating the first insulating film with the second plasma in a state in which the generated particles do not collide with the first target;
A fifth step of placing the substrate inside a sealable second container in which a second target composed of a second target composition is fixed;
A sixth step of evacuating the interior of the second container;
An inert gas and a reactive gas are introduced into the second container at a predetermined composition ratio to generate a second plasma composed of the inert gas and the reactive gas, and a negative bias is applied to the second target. Is applied to cause the particles generated by the second plasma to collide with the second target to cause a sputtering phenomenon, and consists of third atoms constituting the second target and fourth atoms constituting the reactive gas. And a seventh step of forming a second insulating film on the surface of the first insulating film,
Forming an insulating layer composed of the first insulating film having a higher insulating property than the second insulating film and the second insulating film having a dielectric constant higher than that of the first insulating film. A method for manufacturing an insulating layer.
前記反応性ガスは、酸素ガス，窒素ガス及びフッ素ガスの少なくとも１つであり、
前記ターゲットは、半導体及び金属の少なくとも１つである
ことを特徴とする絶縁層の製造方法。 In the manufacturing method of the insulating layer of Claim 3 or 4,
The reactive gas is at least one of oxygen gas, nitrogen gas and fluorine gas,
The method of manufacturing an insulating layer, wherein the target is at least one of a semiconductor and a metal.
前記ターゲットは、アルミニウム，シリコン，リチウム，タンタル，ベリリウム，マグネシウム，カルシウム，スカンジウム，チタン，ストロンチウム，イットリウム，ハフニウム，ジルコニウム，及びランタン系列の元素の少なくとも１つから構成されたものである
ことを特徴とする絶縁層の製造方法。 In the manufacturing method of the insulating layer of Claim 5,
The target is composed of at least one of aluminum, silicon, lithium, tantalum, beryllium, magnesium, calcium, scandium, titanium, strontium, yttrium, hafnium, zirconium, and a lanthanum series element. A method for manufacturing an insulating layer.
前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマである
ことを特徴とする絶縁層の製造方法。 In the manufacturing method of the insulating layer of any one of Claims 3-6,
The method of manufacturing an insulating layer, wherein the plasma is an electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a divergent magnetic field.
前記反応性ガスの供給流量は、
前記反応性ガスの供給流量の増加に対して、前記不活性ガスのプラズマによる前記ターゲットの表面におけるスパッタ率が前記ターゲットの表面に生成した化合物によって低下する量以下である
ことを特徴とする絶縁層の製造方法。 In the manufacturing method of the insulating layer of any one of Claims 3-7,
The supply flow rate of the reactive gas is
The insulating layer is characterized in that a sputtering rate on the surface of the target due to the plasma of the inert gas is less than an amount that is reduced by a compound generated on the surface of the target with respect to an increase in the supply flow rate of the reactive gas. Manufacturing method.
前記絶縁膜の形成では、前記基体に、前記プラズマ中のイオンエネルギーを制御するためのバイアスを印加する
ことを特徴とする絶縁層の製造方法。 In the manufacturing method of the insulating layer of any one of Claims 3-7,
In the formation of the insulating film, a bias for controlling ion energy in the plasma is applied to the substrate.
前記第１絶縁膜及び第２絶縁膜の各々は、酸化物，窒化物，酸化窒化物，及びフッ化物の少なくとも１つから構成されたものである
ことを特徴とする絶縁層。 In the insulating layer according to claim 1 or 2,
Each of the first insulating film and the second insulating film is composed of at least one of an oxide, a nitride, an oxynitride, and a fluoride.
前記基体は、半導体及び金属の少なくとも１つから構成されたものである
ことを特徴とする絶縁層。 In the insulating layer according to any one of claims 1, 2, and 10,
The insulating layer is characterized in that the base is made of at least one of a semiconductor and a metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125720A JP2005311061A (en) | 2004-04-21 | 2004-04-21 | Insulating layer and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125720A JP2005311061A (en) | 2004-04-21 | 2004-04-21 | Insulating layer and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005311061A true JP2005311061A (en) | 2005-11-04 |
Family
ID=35439479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004125720A Pending JP2005311061A (en) | 2004-04-21 | 2004-04-21 | Insulating layer and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005311061A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158782A (en) * | 2007-12-27 | 2009-07-16 | Canon Inc | Formation method for insulating film |
| JP2009536459A (en) * | 2006-05-05 | 2009-10-08 | アプライド マテリアルズ インコーポレイテッド | Method for manufacturing gate dielectric of field effect transistor |
| US8030717B2 (en) | 2008-09-18 | 2011-10-04 | Tokyo Electron Limited | Semiconductor device |
| CN103774092A (en) * | 2014-02-21 | 2014-05-07 | 厦门大学 | Method for preparing conductive anti-corrosion coating on magnesium alloy surface |
| JP2016526788A (en) * | 2013-06-19 | 2016-09-05 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Replacement metal gate transistor |
| CN114107928A (en) * | 2021-11-26 | 2022-03-01 | 江苏科技大学 | Ceramic coating of copper gear quenching induction sensor and preparation method thereof |
| CN115124784A (en) * | 2022-08-04 | 2022-09-30 | 浙江朗曼通信技术有限公司 | High-voltage direct-current-resistant cable |
-
2004
- 2004-04-21 JP JP2004125720A patent/JP2005311061A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536459A (en) * | 2006-05-05 | 2009-10-08 | アプライド マテリアルズ インコーポレイテッド | Method for manufacturing gate dielectric of field effect transistor |
| JP2009158782A (en) * | 2007-12-27 | 2009-07-16 | Canon Inc | Formation method for insulating film |
| US8030717B2 (en) | 2008-09-18 | 2011-10-04 | Tokyo Electron Limited | Semiconductor device |
| JP2016526788A (en) * | 2013-06-19 | 2016-09-05 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Replacement metal gate transistor |
| CN103774092A (en) * | 2014-02-21 | 2014-05-07 | 厦门大学 | Method for preparing conductive anti-corrosion coating on magnesium alloy surface |
| CN114107928A (en) * | 2021-11-26 | 2022-03-01 | 江苏科技大学 | Ceramic coating of copper gear quenching induction sensor and preparation method thereof |
| CN114107928B (en) * | 2021-11-26 | 2023-06-20 | 江苏科技大学 | Copper gear quenching induction sensor ceramic coating and preparation method thereof |
| CN115124784A (en) * | 2022-08-04 | 2022-09-30 | 浙江朗曼通信技术有限公司 | High-voltage direct-current-resistant cable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838394B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| JP4239015B2 (en) | Manufacturing method of semiconductor device | |
| Harris et al. | HfO 2 gate dielectric with 0.5 nm equivalent oxide thickness | |
| JP4401290B2 (en) | Oxide film forming method and electronic device material manufacturing method | |
| US20070218687A1 (en) | Process for producing materials for electronic device | |
| KR101248651B1 (en) | Method for insulating film formation, storage medium from which information is readable with computer, and treatment system | |
| JPWO2009099252A1 (en) | Method for plasma modification treatment of insulating film | |
| JP4162601B2 (en) | Formation method of insulating film | |
| JP5339327B2 (en) | Plasma nitriding method and semiconductor device manufacturing method | |
| Watanabe et al. | La–silicate gate dielectrics fabricated by solid phase reaction between La metal and SiO 2 underlayers | |
| JP3593049B2 (en) | Thin film formation method | |
| JP2005311061A (en) | Insulating layer and its manufacturing method | |
| US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
| JP3571679B2 (en) | Thin film formation method | |
| JP5037242B2 (en) | Manufacturing method of semiconductor device | |
| JP3957198B2 (en) | Thin film formation method | |
| JP5374749B2 (en) | Insulating film forming method, computer-readable storage medium, and processing system | |
| Kim et al. | Effects of annealing temperature on the characteristics of HfSi x O y/HfO 2 high-k gate oxides | |
| JP2009188348A (en) | Method for forming insulating film, computer readable storage medium, and processing system | |
| JP2007332397A (en) | Electroconductive thin film and manufacturing method therefor | |
| JP2009512995A (en) | Method for forming a high dielectric constant dielectric layer | |
| Kim et al. | Characteristics of high-k gate dielectric formed by the oxidation of sputtered Hf/Zr/Hf thin films on the Si substrate | |
| Fujisaki et al. | Al 2 O 3/Si 3 N 4 stacked insulators for 0.1 μm gate metal–oxide–semiconductor transistors realized by high-density Si 3 N 4 buffer layers | |
| Khomenkova et al. | Silicon nanoclusters embedded into oxide host for non-volatile memory applications | |
| Temkin et al. | HfO2 gate dielectric with 0.5 nm equivalent oxide thickness |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |