JP2005311025A - Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby - Google Patents
Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby Download PDFInfo
- Publication number
- JP2005311025A JP2005311025A JP2004125298A JP2004125298A JP2005311025A JP 2005311025 A JP2005311025 A JP 2005311025A JP 2004125298 A JP2004125298 A JP 2004125298A JP 2004125298 A JP2004125298 A JP 2004125298A JP 2005311025 A JP2005311025 A JP 2005311025A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- polishing
- surface grinding
- wafer
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、主にシリコンウエーハの製造方法に関し、特にゲッタリング能力が高く、しかもゲッタリング効果の持続性が長いシリコンウエーハを製造する方法に関する。 The present invention mainly relates to a method for manufacturing a silicon wafer, and more particularly to a method for manufacturing a silicon wafer having a high gettering capability and a long lasting gettering effect.
シリコンウエーハを製造する場合、図１０に示すように、一般にスライス工程、面取り工程、ラッピング工程、エッチング工程、研磨工程等を経て鏡面化されたシリコンウエーハが製造される。
具体的には、まず、単結晶引上装置によって引き上げられた単結晶棒をスライスして薄円板状のウエーハを得る。
面取り工程では、スライス工程で得られたウエーハの割れや欠けを防ぐためにその外周エッジ部を面取りする。
When a silicon wafer is manufactured, as shown in FIG. 10, generally, a silicon wafer having a mirror surface is manufactured through a slicing process, a chamfering process, a lapping process, an etching process, a polishing process, and the like.
Specifically, first, a single crystal rod pulled up by a single crystal pulling apparatus is sliced to obtain a thin disk-shaped wafer.
In the chamfering process, the outer peripheral edge portion is chamfered to prevent the wafer obtained in the slicing process from cracking or chipping.
ラッピング工程では、面取りされたウエーハをラッピングしてこれを平坦化する。
エッチング工程では、面取りおよびラッピングされたウエーハ表面に残留する加工歪を除去する。
研磨工程は、ウエーハの表面を鏡面仕上げするものであり、例えば、エッチング工程後のウエーハの片面を一次鏡面研磨し（一次鏡面研磨工程）、さらに、一次鏡面研磨されたウエーハの該片面を仕上げ鏡面研磨する（仕上げ鏡面研磨工程）。
さらに、洗浄工程として、仕上鏡面研磨されたウエーハを洗浄して表面に付着している研磨剤や異物を除去する。
In the lapping process, the chamfered wafer is lapped and flattened.
In the etching process, processing strain remaining on the chamfered and lapped wafer surface is removed.
In the polishing process, the surface of the wafer is mirror-finished. For example, one side of the wafer after the etching process is primary mirror-polished (primary mirror-polishing process), and then the one surface of the wafer subjected to primary mirror-polishing is finished to a mirror-finished surface. Polish (finish mirror polishing process).
Further, as a cleaning process, the polished mirror-polished wafer is cleaned to remove abrasives and foreign matters adhering to the surface.
近年、ウエーハの製造工程では搬送ロボット等を用いた自動化が進められているが、上記のようなラッピング工程や、その後のエッチング工程を行う場合、自動化が困難であるという問題がある。また、エッチングは多量の廃液が生じ、環境上も問題である。 In recent years, automation using a transfer robot or the like has been promoted in a wafer manufacturing process, but there is a problem that automation is difficult when the lapping process and the subsequent etching process are performed. In addition, etching produces a large amount of waste liquid, which is also an environmental problem.
一方、近年半導体デバイスがより高集積化・高精度化されるのに伴い、デバイス材料となるウエーハに対する品質要求もますます厳しくなりつつある。具体的には、更なる高純度化を図るとともに、半導体デバイスの電気特性の劣化の原因となる金属汚染や結晶欠陥を低減させることが要求されている。
このような重金属を主とする汚染不純物や結晶欠陥を低減させる方法として、いわゆるゲッタリング法が知られている。ゲッタリング法としては、半導体ウエーハ内部の微小欠陥を利用するイントリンシックゲッタリング（ＩＧ）法と、半導体ウエーハの素子形成面とは反対側面（裏面）に機械加工やＣＶＤ膜コート等を施すことによるエクストリンシックゲッタリング（ＥＧ）法とに大別される。
On the other hand, as semiconductor devices are becoming more highly integrated and highly accurate in recent years, quality requirements for wafers as device materials are becoming increasingly severe. Specifically, it is required to further increase the purity and reduce metal contamination and crystal defects that cause deterioration of electrical characteristics of semiconductor devices.
A so-called gettering method is known as a method for reducing such contaminants and crystal defects mainly composed of heavy metals. The gettering method includes an intrinsic gettering (IG) method that uses micro defects inside the semiconductor wafer, and a side surface (back surface) opposite to the element formation surface of the semiconductor wafer by machining or CVD film coating. It is roughly divided into the extrinsic gettering (EG) method.
ＥＧ法は、主として半導体ウエーハの裏面に歪みを付与するものであり、その一つとしてサンドブラスト法がある。サンドブラスト法は、例えば、粒径１０μｍ程度のアルミナ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）等からなる粒子を半導体ウエーハの裏面に吹きつけ、その機械的損傷により導入される歪みを、不純物等のゲッタリング源（ゲッターサイト）として利用するものである。しかし、シリコンウエーハに対しアルミナ粒子を用いてサンドブラストを行うと、アルミナ粒子がウエーハに食い込んで残留し、粒子に含有される金属等の不純物によっても汚染され、本来のサンドブラストによるゲッタリング効果が十分に得られないという問題がある。 The EG method mainly applies distortion to the back surface of a semiconductor wafer, and one of them is a sand blast method. The sandblasting method, for example, sprays particles made of alumina (Al 2 O 3 ), silicon carbide (SiC) or the like having a particle size of about 10 μm on the back surface of a semiconductor wafer, and introduces strain introduced by mechanical damage to impurities, etc. It is used as a gettering source (getter site). However, if sand blasting is performed on silicon wafers using alumina particles, the alumina particles bite into the wafer and remain, contaminated by impurities such as metals contained in the particles, and the gettering effect by the original sand blasting is sufficient. There is a problem that it cannot be obtained.
そのため、ブラスト材料として酸化珪素（ＳｉＯ２）粒子を用い、ブラスト後、フッ酸を用いて洗浄することにより汚染を確実に除去する方法が提案されている（特許文献１参照）。
しかしながら、サンドブラストによる方法では、ダメージ層は数十ｎｍと浅く、その後の洗浄工程や熱処理工程等によりゲッタリグ効果が急速に減少あるいは消滅してしまうという欠点がある。
For this reason, a method has been proposed in which silicon oxide (SiO 2 ) particles are used as a blast material, and cleaning is performed using hydrofluoric acid after blasting to reliably remove contamination (see Patent Document 1).
However, the method using sand blasting has a drawback that the damaged layer is as shallow as several tens of nm, and the gettering effect is rapidly reduced or eliminated by the subsequent cleaning process or heat treatment process.
また、他のＥＧ法として、ウエーハの裏面にＣＶＤ法によりポリシリコンを堆積させてゲッタリング源として活用する方法（ＰＢＳ法）がある。ＰＢＳ法によれば、比較的高いゲッタリング能力を付与することができるが、デバイス工程における熱処理により単結晶化が進み、ゲッタリング効果が低下してしまうという欠点がある。また、ＰＢＳ法では、ポリシリコンをＣＶＤ法により堆積させるため、製造コストが高くなるという問題もある。 As another EG method, there is a method (PBS method) in which polysilicon is deposited on the back surface of a wafer by a CVD method and used as a gettering source. According to the PBS method, a relatively high gettering ability can be imparted, but there is a drawback that the single crystallization proceeds by the heat treatment in the device process and the gettering effect is lowered. In addition, the PBS method has a problem that the manufacturing cost increases because polysilicon is deposited by the CVD method.
さらに、ＥＧ法の一つとして、ウエーハの裏面に研削等の機械的加工により機械的ダメージを施してゲッタリング能力を付与する方法がある。この方法では、サンドブラスト法のようにブラスト粒子による汚染や、ＰＢＳ法のように高価なＣＶＤ装置等を必要としないという利点がある。
しかし、このように裏面に機械的加工を施すことによりゲッタリング効果を付与した場合でも、その後の熱処理工程によりゲッタリング能力が減少し、ゲッタリング効果の持続性が短いという問題がある。そこで、ゲッタリング能力を向上させるため、機械的ダメージを増加させるとなると、マイクロクラックと呼ばれる微小な割れや欠けがウエーハの裏面に生じ、その後の洗浄や熱処理においてパーティクルの発生源になるという問題がある（非特許文献１参照）。
Further, as one of the EG methods, there is a method of imparting gettering capability by performing mechanical damage on the back surface of the wafer by mechanical processing such as grinding. This method is advantageous in that it does not require contamination by blast particles as in the sand blast method, and does not require an expensive CVD apparatus or the like as in the PBS method.
However, even when the gettering effect is imparted by performing mechanical processing on the back surface in this way, there is a problem that the gettering ability is reduced by the subsequent heat treatment process, and the sustainability of the gettering effect is short. Therefore, when mechanical damage is increased in order to improve the gettering capability, there is a problem that minute cracks and chips called microcracks are generated on the back surface of the wafer and become a source of particles in subsequent cleaning and heat treatment. Yes (see Non-Patent Document 1).
本発明は上記のような問題に鑑みてなされたものであり、ゲッタリング能力が高く、ゲッタリング効果の持続性が長い上、パーティクルの発生が抑制されたシリコンウエーハを、容易にかつ低コストで製造することができるシリコンウエーハの製造方法を提供することを主な目的とする。 The present invention has been made in view of the above problems, and a silicon wafer having high gettering ability, long gettering effect, and suppressed generation of particles can be easily and at low cost. The main object is to provide a method of manufacturing a silicon wafer that can be manufactured.
本発明によれば、少なくとも、スライス、面取り、平面研削、及び研磨を行うことによりシリコンウエーハを製造する方法において、前記スライス後のシリコンウエーハの両面に対し、平面研削後、エッチングを行わずに研磨を行うものであって、裏面側に対しては、表面側の平面研削よりも番手の小さい砥石により平面研削を行い、かつ、表面側の研磨よりも取り代の少ないライト研磨を行うことにより、前記裏面側の平面研削により生じた加工歪みを残すことを特徴とするシリコンウエーハの製造方法が提供される（請求項１）。 According to the present invention, in a method of manufacturing a silicon wafer by performing at least slicing, chamfering, surface grinding, and polishing, polishing is performed without performing etching after surface grinding on both sides of the silicon wafer after slicing. For the back side, by performing surface grinding with a grindstone that is smaller than the surface side surface grinding, and by performing light polishing with less allowance than the surface side polishing, A method for manufacturing a silicon wafer is provided, in which a processing distortion caused by surface grinding on the back side is left.
このようにウエーハの裏面側の平面研削とライト研磨を組み合わせることにより、裏面側の微小クラック等が存在する最外層（破砕層）は除去されるとともに、裏面側の加工歪みを確実に残すことができる。従って、残留した加工歪みにより高いゲッタリング能力を発揮するとともに、パーティクルの発生が効果的に抑制されたシリコンウエーハを製造することができる。また、上記方法は主に研削と研磨によるものであるため、比較的容易に行うことができ、また、エッチングを行わないので、加工歪み層が除去されることなく、高いゲッタリング効果を発揮できるとともに、廃液処理の心配もない。従って、本発明により、製造コストを著しく低く抑えることができる。さらに、ラッピング、エッチング工程を行わないので、自動化に資するところ大である。 By combining surface grinding and light polishing on the back side of the wafer in this way, the outermost layer (crushed layer) where microcracks and the like on the back side exist can be removed and processing distortion on the back side can be reliably left. it can. Accordingly, it is possible to manufacture a silicon wafer that exhibits high gettering ability due to the remaining processing distortion and in which generation of particles is effectively suppressed. Further, since the above method is mainly based on grinding and polishing, it can be performed relatively easily, and since etching is not performed, a high gettering effect can be exhibited without removing the processing strain layer. At the same time, there is no worry about waste liquid treatment. Therefore, according to the present invention, the manufacturing cost can be remarkably reduced. Furthermore, since lapping and etching processes are not performed, it greatly contributes to automation.
この場合、前記シリコンウエーハの裏面側に対し、平面研削後、ライト研磨を行う前に、該ウエーハを水で洗浄することが好ましい（請求項２）。
このように平面研削後、水で洗浄を行うことにより、表面に付着している研削カス等を容易に除去する一方、エッチングを行わないので、ゲッタリング源となる歪み層は確実に残すことができる。
In this case, it is preferable to wash the wafer with water before the light polishing after the surface grinding on the back side of the silicon wafer.
In this way, after surface grinding, washing with water can easily remove the grinding debris adhering to the surface, while etching is not performed, so that a strained layer serving as a gettering source can be reliably left. it can.
本発明では、前記平面研削後の裏面側を、前記ライト研磨によって１００ｎｍ以下の取り代で除去することが好ましい（請求項３）。
裏面側をこの程度の取り代の少ないライト研磨を行えば、ゲッタリング源として作用する歪み層をより確実に残すことができるとともに、平面研削で生じた表面の微小クラックを除去することができる。
In this invention, it is preferable to remove the back surface side after the said surface grinding with the allowance of 100 nm or less by the said light grinding | polishing (Claim 3).
If light polishing with such a small allowance is performed on the back surface side, a strained layer acting as a gettering source can be left more reliably, and micro cracks on the surface caused by surface grinding can be removed.
また、前記裏面側の平面研削を、１０００〜４０００番手のレジンボンド砥石を用いて行うことが好ましい（請求項４）。
このような砥石を用いて裏面側の平面研削を行えば、ゲッタリング源となる歪み層をより確実に形成させることができる。
Moreover, it is preferable to perform the surface grinding | polishing of the said back side using 1000-4000 count resin bond grindstone (Claim 4).
If surface grinding on the back side is performed using such a grindstone, a strained layer serving as a gettering source can be more reliably formed.
また、前記裏面側のライト研磨を、ゴム製の基体層と、接着層と、ウレタン製の表面層とからなる三層構造の研磨布を用いて行うことが好ましい（請求項５）。
このような三層構造の研磨布を用いれば、ウエーハ形状を変化させずに面内を均一な取り代にて研磨を行うことができ、裏面側全体に歪み層をより確実に残留させることができる。
Moreover, it is preferable that the light polishing of the back surface side is performed using a polishing cloth having a three-layer structure including a rubber base layer, an adhesive layer, and a urethane surface layer.
By using such a three-layer structure polishing cloth, the surface can be polished with a uniform removal allowance without changing the wafer shape, and the strained layer can remain more reliably on the entire back surface side. it can.
また、前記裏面側の平面研削後、前記ライト研磨を行う前及び／又は行った後に、前記シリコンウエーハに対し、熱処理を施すことが好ましく（請求項６）、具体的には、７００℃以上で１５分間以上の熱処理を施すことが好ましい（請求項７）。
このような熱処理を施せば、加工歪みを核としてＩＧ効果が付加されて裏面側の深い位置までゲッタリング源が形成され、より高いゲッタリング能力を付与することができる。
Moreover, it is preferable to heat-treat the silicon wafer after surface grinding on the back surface before and / or after the light polishing (specifically, claim 6). It is preferable to perform a heat treatment for 15 minutes or more.
By performing such a heat treatment, an IG effect is added with processing strain as a nucleus, a gettering source is formed up to a deep position on the back surface side, and higher gettering ability can be imparted.
また、本発明によれば、シリコンウエーハであって、前記方法により製造され、裏面側に加工歪みが残留しているものであることを特徴とするシリコンウエーハが提供される（請求項８）。
このように本発明の方法により製造されたシリコンウエーハは、裏面側に残留している加工歪みがゲッタリング源として効果的に作用し、デバイス製造工程での熱処理を受けても、高いゲッタリング能力が維持されたものとなる。
In addition, according to the present invention, there is provided a silicon wafer, which is manufactured by the above-described method and has a processing strain remaining on the back surface side (Claim 8).
As described above, the silicon wafer manufactured by the method of the present invention has a high gettering ability even if the processing strain remaining on the back surface side effectively acts as a gettering source and is subjected to heat treatment in the device manufacturing process. Is maintained.
本発明によれば、裏面側の平面研削とライト研磨を組み合わせて裏面側の加工歪みを残すことにより、ゲッタリング能力が高く、ゲッタリング効果の持続性が長い上、パーティクルの発生が効果的に抑制されるウエーハを製造することができる。また、本発明は、平面研削及び研磨によるものであるため比較的容易に行うことができるとともに、製造コストを低く抑えることができる。
さらに、本発明では平面研削を機械的に行うことができ、その後、エッチングを行わないので自動化が容易であり、ウエーハ製造工程の全自動化にも大いに資することができるとともに、地球環境にも好ましいものである。
According to the present invention, by combining surface grinding on the back side and light polishing to leave processing distortion on the back side, the gettering ability is high, the gettering effect is long lasting, and the generation of particles is effective. A suppressed wafer can be manufactured. In addition, since the present invention is based on surface grinding and polishing, it can be performed relatively easily and the manufacturing cost can be kept low.
Further, in the present invention, surface grinding can be mechanically performed, and thereafter, since etching is not performed, automation is easy, which can greatly contribute to full automation of the wafer manufacturing process and is also preferable for the global environment. It is.
本発明の完成に先立ち、本発明者らは、平面研削加工を行った場合の歪み層について以下のような調査を行った。
まず、２０００番手のレジンボンドを用いてシリコンウエーハの裏面に対して平面研削を行った後、取り代を変えて研磨を行い、次いで弱アルカリ洗浄（ＳＣ１−ＲＴ）を繰り返した。これは歪みを核としてエッチングにより窪み（穴）を形成させ、欠陥数を評価する方法である。
そして、研磨した面に対し、パーティクルカウンタにより、洗浄前と後の輝点（ＬＰＤ：０．１２μｍ以上）数を測定したところ、図５に示した結果が得られた。
Prior to the completion of the present invention, the present inventors conducted the following investigation on the strained layer when surface grinding was performed.
First, surface grinding was performed on the back surface of the silicon wafer using a 2000th resin bond, polishing was performed with a change in machining allowance, and then weak alkali cleaning (SC1-RT) was repeated. This is a method in which a depression (hole) is formed by etching with strain as a nucleus, and the number of defects is evaluated.
The number of bright spots (LPD: 0.12 μm or more) before and after cleaning was measured on the polished surface with a particle counter, and the result shown in FIG. 5 was obtained.
図５に示したように、平面研削後、１μｍの取り代で研磨を行った場合、洗浄前では５８１７個であり、洗浄後では９０４９個であった。
一方、２μｍの取り代で研磨を行った場合、洗浄前では５４個であり、洗浄後では２９０個であった。さらに、３μｍの取り代で研磨を行った場合では、洗浄前では２１個であり、洗浄後では３１２個であった。
すなわち、平面研削後、１μｍの取り代により研磨を行った場合には輝点が大量に発生したことから、まだ歪み層が残存するが、２μｍの取り代と３μｍの取り代の場合を比較すると輝点の発生はほぼ収束しているため、平面研削により生じた歪み層の深さは１〜２μｍの範囲内と推定することができる。
As shown in FIG. 5, when polishing was performed with a machining allowance of 1 μm after surface grinding, there were 5817 before cleaning and 9049 after cleaning.
On the other hand, when polishing was performed with a machining allowance of 2 μm, there were 54 before cleaning and 290 after cleaning. Further, when polishing was performed with a machining allowance of 3 μm, there were 21 before cleaning and 312 after cleaning.
That is, when polishing is performed with a machining allowance of 1 μm after surface grinding, a large number of bright spots are generated, so that a strained layer still remains, but when comparing the machining allowance of 2 μm and the machining allowance of 3 μm, Since the generation of bright spots is almost converged, the depth of the strained layer generated by surface grinding can be estimated to be in the range of 1 to 2 μm.
そこで、本願発明者は、ウエーハの裏面側に平面研削を施した後、デバイス工程において悪影響を及ぼす微小クラック等が存在する破砕層のみを研磨により除去し、ゲッタリング源として有用な歪み層のみを残留させることにより、パーティクルの発生を抑えた上、ゲッタリング能力が高いシリコンウエーハを製造することができると考え、さらに鋭意検討及び研究を重ねた結果、本願発明を完成させた。 Therefore, the inventor of the present application performs surface grinding on the back side of the wafer, and then removes only the crushed layer having microcracks or the like that adversely affect the device process by polishing, and only the strained layer useful as a gettering source is removed. It was considered that a silicon wafer with high gettering ability can be produced while suppressing the generation of particles by remaining, and as a result of further intensive studies and researches, the present invention was completed.
以下、本発明によるシリコンウエーハの製造方法に関し、添付の図面に基づいて具体的に説明する。
図１は、本発明に係るシリコンウエーハの製造工程の一例を示したものである。
まず、シリコン単結晶インゴットをウエーハ状にスライスする（図１（Ａ））。用いるシリコン単結晶インゴットは、一般的なチョクラルスキー法（ＣＺ法）により育成したもののほか、浮遊帯域溶融法（ＦＺ法）により製造したものでも良い。
Hereinafter, a method for manufacturing a silicon wafer according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 shows an example of a manufacturing process of a silicon wafer according to the present invention.
First, a silicon single crystal ingot is sliced into a wafer shape (FIG. 1A). The silicon single crystal ingot used may be one produced by a general Czochralski method (CZ method) or one produced by a floating zone melting method (FZ method).
上記スライス工程により得られたシリコンウエーハに対し、面取り加工を行う（図１（Ｂ））。ここでは通常の面取り加工と同様に行えば良く、例えばスラリーを供給しながらウエーハの外周及び上下の面取り研削及び研磨を行う。 Chamfering is performed on the silicon wafer obtained by the slicing process (FIG. 1B). Here, it may be performed in the same manner as a normal chamfering process. For example, the outer periphery and upper and lower chamfering grinding and polishing of the wafer are performed while supplying slurry.
面取り工程後、シリコンウエーハの両面に対し、平面研削を行う（図１（Ｃ））。このとき、本発明では、裏面側に対しては、表面側の平面研削よりも番手の小さい砥石により平面研削を行う（ここで、番手が小さいとは目が粗いということである。）。これにより、平面研削後、表面側は平滑に、裏面側は粗く仕上げることができる。
平面研削に使用する装置としては、例えば図２に示したようなインフィード型平面研削盤２０を用いることができる。この平面研削盤２０では、まず、吸着盤２１にウエーハ１を固定する。ウエーハ１は、例えば真空配管２５に通じる真空装置（不図示）により吸着固定することができる。吸着後、吸着盤を駆動モーター２４によって自転させるとともに、カップ型砥石２２を砥石駆動モーター２３によって高速駆動させながらウエーハ１と接触させる。これによりウエーハ１を片面ずつ平面研削することができる。
After the chamfering process, surface grinding is performed on both sides of the silicon wafer (FIG. 1C). At this time, in the present invention, surface grinding is performed on the rear surface side with a grindstone having a smaller count than that on the front surface side (here, a smaller count means that the eyes are rougher). Thereby, after surface grinding, the surface side can be finished smoothly and the back side can be finished rough.
As an apparatus used for surface grinding, for example, an infeed type
本発明では、砥石の番手の異なる表面側用と裏面側用の研削盤をそれぞれ用意し、砥石の番手の小さい（砥粒が大きい）方を裏面側用とし、番手の大きい（砥粒が小さい）方を表面側用として平面研削を行えば良い。
なお、裏面側の平面研削において、砥石の番手を１０００番手より小さくすると、加工歪みが大きくなるが、ウエーハにワレやカケが生じ易く、また、加工歪みが大き過ぎると、その後の洗浄工程や熱処理工程等でパーティクルが発生し易くなるおそれがある。
一方、砥石の番手を４０００番手より大きくすると、加工歪みが十分形成されず、ゲッタリング効果が十分得られなくなるおそれがある。
従って、裏面側の平面研削は、１０００〜４０００番手のレジンボンド砥石を用いて行うことが好ましい。例えば、裏面側の平面研削を２０００番手の砥石により行い、表面側の平面研削を４０００番手の砥石により行う。これにより、ワレやカケの発生を防ぐとともに、裏面側では約１μｍ以上の深さまで歪み層を形成させることができる。
In the present invention, grinders for the front side and the back side having different counts of the grindstone are prepared, and the smaller grindstone count (large abrasive grains) is used for the back side, and the large count (small abrasive grains). Surface grinding may be performed for the surface side).
In surface grinding on the back side, if the grindstone count is smaller than 1000 count, the processing distortion increases, but the wafer is likely to crack and chip, and if the processing distortion is too large, the subsequent cleaning process or heat treatment There is a possibility that particles are likely to be generated in a process or the like.
On the other hand, if the count of the grindstone is larger than 4000 count, the processing distortion is not sufficiently formed, and the gettering effect may not be sufficiently obtained.
Therefore, it is preferable to perform surface grinding on the back side using a 1000 to 4000 count resin bond grindstone. For example, surface grinding on the back side is performed with a 2000th grindstone, and surface grinding on the front side is performed with a 4000th grindstone. As a result, cracking and chipping can be prevented, and a strained layer can be formed to a depth of about 1 μm or more on the back side.
平面研削後、好ましくは水で洗浄を行う（図１（Ｄ））。なお、従来のシリコンウエーハの製造で平面研削やラッピングを行った場合には、平面研削やラッピングにより生じた歪みを除去するため、エッチングを行うことが常識であった。しかし、本発明では、裏面側の歪み層等をゲッタリング源として有効に活用するため、上記のような平面研削を行った後、エッチングは行わず、好ましくは水で洗浄する程度とする。これにより、研削カスを除去し、加工歪みを残留させることができる上に、廃液処理も不要となる。 After surface grinding, it is preferably washed with water (FIG. 1D). In addition, when surface grinding or lapping is performed in the production of a conventional silicon wafer, it is common sense to perform etching in order to remove distortion caused by surface grinding or lapping. However, in the present invention, in order to effectively use the strained layer on the back surface side as a gettering source, after the above surface grinding, etching is not performed, and the surface is preferably washed with water. As a result, the grinding residue can be removed, the processing distortion can be left, and the waste liquid treatment becomes unnecessary.
水洗後、ウエーハの両面に対して研磨を行うが、このとき裏面側に対しては、表面側の研磨よりも取り代の少ない研磨（ライト研磨）を行い、これにより裏面側の平面研削により生じた加工歪みを残すようにする（図１（Ｅ））。
このような平面研削後の裏面をライト研磨する際には、例えば図３に示したような片面研磨装置１０を用いることができる。ウエーハ１の表面側（デバイス形成面側）を真空吸着により又はワックス等の接着層を介して保持盤１１で保持し、定盤１２を回転させる。そして、研磨剤供給ノズル１４から研磨剤（コロイダルシリカ）１５を供給しながらウエーハ１の裏面側を研磨布１３に所定の荷重で摺接させる。
After washing with water, polishing is performed on both sides of the wafer. At this time, the back side is polished with less allowance than the front side (light polishing), and this is caused by surface grinding on the back side. The processing distortion remains (FIG. 1E).
When light-polishing the back surface after such surface grinding, for example, a single-
このように裏面側のライト研磨を行う際、裏面側の取り代を１００ｎｍより大きくすると、歪み層が除去されてしまうおそれがあるほか、特に１μｍ以上除去すると、裏面全体の歪み層が除去されてしまうおそれがある。従って、裏面側の研磨の取り代は１００ｎｍ以下として歪み層を十分に残留させておくことが好ましい。
例えば、平面研削により裏面側に１μｍの深さまで歪み層が生じている場合、１００ｎｍの取り代で研磨を行っても０．９μｍの歪み層が残留し、ゲッタリング源として効果的に利用することができる。
ただし、取り代が少な過ぎると、裏面側の最外層（破砕層）の微小な割れや欠けが残留し、その後の工程でパーティクルを発生させるおそれがあるので、１０ｎｍ以上の取り代とすることが好ましい。なお、このような取り代の少ないライト研磨は、一般的にタッチポリッシュとも呼ばれる。
In this way, when the back side light polishing is performed, if the machining allowance on the back side is made larger than 100 nm, the strained layer may be removed. In particular, if it is removed by 1 μm or more, the strained layer on the entire back side is removed. There is a risk that. Therefore, it is preferable to leave a sufficient allowance for the strained layer with the back side polishing allowance being 100 nm or less.
For example, when a strained layer is generated to a depth of 1 μm on the back side due to surface grinding, a 0.9 μm strained layer remains even if polishing is performed with a machining allowance of 100 nm, which can be effectively used as a gettering source. Can do.
However, if the machining allowance is too small, minute cracks and chips on the outermost layer (crushed layer) on the back side may remain, and particles may be generated in the subsequent process. preferable. Such light polishing with a small machining allowance is generally called touch polishing.
また、裏面側のライト研磨を行う場合、研磨布としては、ゴム製の基体層と、接着層と、ウレタン製の表面層とからなる三層構造の研磨布を用いることが好ましい。図４に示したように平面研削後のウエーハ１の裏面は凹凸状となっており、通常の二層構造の研磨布を用いて裏面側の研磨を行うと、高い平坦度が得られる反面、歪み層２が残る部分と、除去されてしまう部分とに分かれてしまうおそれがある。一方、上記のような三層構造の研磨布を用いれば、比較的長い波長（１０μｍ以上）の凹凸には変化を与えず、短い波長（１〜２μｍ）の凹凸のみを除去することができる。従って、ウエーハ１の表面形状に倣って研磨を行うことでき、加工歪みを裏面全体にほぼ均一に残留させることができる。
In addition, when performing light polishing on the back side, it is preferable to use a three-layered polishing cloth comprising a rubber base layer, an adhesive layer, and a urethane surface layer as the polishing cloth. As shown in FIG. 4, the back surface of the
一方、ウエーハの表面側に関しては、歪み層等を除去し、鏡面化するための研磨を行う（図１（Ｆ））。
ここで表面側の研磨も、図３に示したような片面研磨装置１０を使用することができるが、前記したように本発明では平面研削後、エッチングを行わないので、いわゆるエッチピットが表面に発生しておらず、表面側でも研磨による取り代を少なくすることができるという大きな利点がある。すなわち、平面研削後、従来のようにエッチングを行うと、エッチピットが発生し、エッチピットを確実に除去するため通常７〜１０μｍ程度の取り代で研磨を行う必要がある。しかし、本発明ではエッチピットは発生していないので、例えば２μｍの取り代で表面側の研磨を行えば、歪み層を確実に除去することができるとともに鏡面化することができる。従って、研磨工程の生産性を著しく向上させることができる。
On the other hand, on the surface side of the wafer, polishing is performed to remove the strained layer and make a mirror surface (FIG. 1F).
Here, the single-
さらに、本発明ではゲッタリング能力を一層高めるため、シリコンウエーハに対して熱処理を施すことが好ましい（図１（Ｇ））。
図６は、平面研削後、研磨を行わずに熱処理を行った後、ライフタイム測定を行った場合の結果を示している。ここでの条件は以下の通りである。
裏面側：２０００番手の砥石による平面研削
表面側：４０００番手の砥石による平面研削
熱処理：酸化性雰囲気、１０００℃、６０分
図６（Ａ）に示されているように、酸化熱処理後、エッチングを行わずにライフタイムを測定したところ、十字パターンが発生した。このパターンは、エッチングにより１０μｍ（図６（Ｂ））、さらに２０μｍ（図６（Ｃ））除去しても消滅せず、ライフタイム値が低い値になることが分かった。ライフタイム値の低下の要因としては、主に金属汚染とゲッタリング源が考えられる。さらに、１００μｍエッチオフした表面にはエッチピットがあり、歪みが１００μｍ以上の深さまで達していることが判った。
Further, in the present invention, it is preferable to perform heat treatment on the silicon wafer in order to further enhance the gettering ability (FIG. 1G).
FIG. 6 shows the results when lifetime measurement is performed after surface grinding and after heat treatment without polishing. The conditions here are as follows.
Back side: Surface grinding with a 2000-thickness wheel Front side: Surface grinding with a 4000-thickness grinding wheel Heat treatment: oxidizing atmosphere, 1000 ° C., 60 minutes As shown in FIG. When the lifetime was measured without performing it, a cross pattern was generated. This pattern was found not to disappear even after removal by etching of 10 μm (FIG. 6B) and further 20 μm (FIG. 6C), resulting in a low lifetime value. The main causes of the decrease in lifetime value are metal contamination and gettering sources. Further, it was found that there was an etch pit on the surface that was etched off by 100 μm, and the distortion reached a depth of 100 μm or more.
一方、図７は、上記と同じウエーハを用い、平面研削後、両面研磨（取り代：２μｍ）を行い、次いで上記と同様に熱処理を行った後のライフタイムの測定結果を示している。この場合、パターンの発生が無く、ライフタイム値は高い値であった。従って、シリコンウエーハに対する金属汚染は無かったものと考えられる。
これらの結果から、裏面の平面研削後、熱処理を行うことにより、歪みが伸びてゲッタリング源が２０μｍ以上、さらには１００μｍ以上の深さまで達したものと考えられる。このメカニズムは定かでないが、平面研削により生じた歪み部分に格子間酸素がトラップされてＳｉＯ２となり、その部分がゲッタリング源となったことが考えられる。
On the other hand, FIG. 7 shows the lifetime measurement results after performing the double-side polishing (removal allowance: 2 μm) after surface grinding using the same wafer as described above, and then performing the heat treatment in the same manner as described above. In this case, no pattern was generated and the lifetime value was high. Therefore, it is considered that there was no metal contamination on the silicon wafer.
From these results, it is considered that by performing the heat treatment after surface grinding of the back surface, the strain is extended and the gettering source reaches a depth of 20 μm or more, further 100 μm or more. Although this mechanism is not clear, it is considered that interstitial oxygen is trapped in a strained portion caused by surface grinding to become SiO 2 , and that portion becomes a gettering source.
一方、上記と同様に平面研削後、両面を研磨し、その後熱処理を行わなかったものについては、３０μｍの取り代でエッチング除去を行ったところでピットが無くなった。従って、熱処理により裏面側の歪みが深く入り込んでいることが分かった。 On the other hand, in the same manner as described above, after surface grinding, both surfaces were polished, and then heat treatment was not performed, and pits disappeared when etching was removed with a 30 μm allowance. Therefore, it was found that the distortion on the back side deeply penetrated by the heat treatment.
このように裏面の平面研削後の熱処理によりゲッタリング源を深く入り込ませることで、デバイス工程での熱処理においても、より高いゲッタリング効果を維持することができる。このようなゲッタリング効果を高めるための熱処理としては、熱処理温度が７００℃未満であったり、熱処理時間が１５分未満では歪みが十分伸びないおそれがあるので、例えば７００℃以上で１５分間以上の熱処理を施すことが好ましい。ただし、シリコンの融点に近いほどの高温熱処理を施すとウエーハが変形してしまうおそれがあるので、１１００℃以下とすることが好ましい。また、長時間の熱処理を行うと生産性が低下し、歪みの伸びも限度があるので、せいぜい１０時間以内とすることが好ましい。
なお、このような熱処理は裏面側の平面研削後に行えば良く、ライト研磨を行う前、ライト研磨を行った後、あるいは、ライト研磨の前後両方において行っても良い。
In this way, by providing the gettering source deeply by the heat treatment after the back surface is ground, a higher gettering effect can be maintained even in the heat treatment in the device process. As the heat treatment for enhancing the gettering effect, since the heat treatment temperature may be less than 700 ° C. or the heat treatment time may be less than 15 minutes, the strain may not be sufficiently increased. It is preferable to perform heat treatment. However, it is preferable to set the temperature to 1100 ° C. or lower because the wafer may be deformed if a high temperature heat treatment close to the melting point of silicon is performed. Further, if the heat treatment is performed for a long time, the productivity is lowered and the strain elongation is limited, so that it is preferable that the heat treatment be performed within 10 hours at most.
Such heat treatment may be performed after surface grinding on the back side, and may be performed before light polishing, after light polishing, or both before and after light polishing.
上記のような本発明による製造工程を経て製造されたシリコンウエーハは、裏面側に加工歪みが残留しており、その後、デバイス工程等で熱処理を受けても、高いゲッタリング能力を発揮し、ゲッタリング効果の持続性も極めて長いものとなる。 The silicon wafer manufactured through the manufacturing process according to the present invention as described above has a processing strain remaining on the back surface side, and exhibits high gettering ability even after being subjected to heat treatment in a device process or the like. The durability of the ring effect is also extremely long.
以下、本発明の実施例及び比較例について説明する。
＜試料の作製＞
（試料１）
酸素析出によるゲッタリングの効果を排除するため、ＦＺ法により製造したシリコン単結晶インゴットを用い、これをウエーハ状にスライスした後、各ウエーハに面取り加工を施した。次いで、ラッピング、エッチング、研磨を行った後、ＳｉＯ２粒子（粒径約１０μｍ）を用いたサンドブラストによりウエーハ裏面側にダメージを与えた。
Examples of the present invention and comparative examples will be described below.
<Preparation of sample>
(Sample 1)
In order to eliminate the effect of gettering due to oxygen precipitation, a silicon single crystal ingot manufactured by the FZ method was used, sliced into wafers, and then each wafer was chamfered. Next, after lapping, etching, and polishing, the wafer back surface was damaged by sandblasting using SiO 2 particles (particle size: about 10 μm).
（試料２〜４）
上記面取り加工後、表面側（デバイス形成面側）を４０００番手、裏面側を２０００番手のレジンボンド砥石によりそれぞれ平面研削した。エッチングすることなく、さらに片面研磨装置を用い、裏面側は約８０ｎｍの取り代でライト研磨を行い、表面側は約２μｍの取り代で鏡面研磨を行った（試料２）。
裏面側平面研削用の砥石を、それぞれ１０００番手、３０００番手として、試料３、４を作製した。
(
After the chamfering, the front surface side (device forming surface side) was surface ground with a 4000th resin bond grindstone and the back surface side with a 2000th resin bond grindstone. Without etching, a single-side polishing apparatus was used, and the back side was light polished with an allowance of about 80 nm, and the front side was mirror polished with an allowance of about 2 μm (Sample 2).
（試料５）
面取り後、ラッピング、エッチング、鏡面研磨を行ったシリコンウエーハを用意した（試料５）。サンドブラスト等によるＥＧ処理は全く施さなかった。
(Sample 5)
After chamfering, a silicon wafer that was lapped, etched, and mirror-polished was prepared (Sample 5). No EG treatment by sandblasting or the like was performed.
＜Ｆｅ汚染に対するゲッタリング評価＞
上記のように作製した試料１及び試料２の各シリコンウエーハに対し、硝酸鉄溶液で故意汚染した。その後、アルカリ洗浄とライフタイムの測定を繰り返し行った。ここで、ゲッタリング能力の高いウエーハではライフタイムは低下し難く、ゲッタリング能力の低いウエーハはライフタイムが顕著に低下することになる。
<Evaluation of gettering against Fe contamination>
The silicon wafers of
図８はアルカリ洗浄回数とウエーハライフタイムを表している。図８に示したように、アルカリ洗浄回数０の時点で、本発明の試料２の方がゲッタリング能力が優れていることが分かる。そして、アルカリ洗浄を繰り返して行うと、その差がさらに大きくなり、試料２のウエーハはゲッタリング効果の持続性も高いことがわかる。
なお、ここではアルカリ洗浄によりゲッタリング能力を評価したが、熱処理工程でも同様の効果が見られる。
FIG. 8 shows the number of alkali cleaning times and the wafer lifetime. As shown in FIG. 8, it can be seen that the
Here, gettering ability was evaluated by alkali cleaning, but the same effect can be seen in the heat treatment step.
＜Ｎｉ汚染によるシャローピットの発生＞
試料１〜５の各シリコンウエーハに対し、Ｎｉで故意汚染し、その後、シャローピットの発生を測定した。図９はその結果を示すものである。
図９に見られるように、試料１はＥＧ処理を施さなかった試料５に比べシャローピットの発生が若干低下したが、試料２−４ではシャローピットはほとんど見られず、Ｎｉ汚染に対するゲッタリング効果も極めて高いことがわかった。
<Generation of shallow pits due to Ni contamination>
Each silicon wafer of
As can be seen in FIG. 9, the occurrence of shallow pits in
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
例えば、本発明によるシリコンウエーハの製造工程は図１に示したものに限定されず、例えば、表面側の鏡面研磨後、裏面側のライト研磨を行ってもよい。 For example, the manufacturing process of the silicon wafer according to the present invention is not limited to the one shown in FIG. 1, and for example, the back side light polishing may be performed after the front side mirror polishing.
１…シリコンウエーハ、 ２…歪み層、 １０…片面研磨装置、 １１…保持盤、
１２…定盤、 １３…研磨布、 １４…研磨剤供給ノズル、 １５…研磨剤、
２０…インフィード型平面研削盤、 ２１…吸着盤、 ２２…カップ型砥石、
２３…砥石駆動モーター、 ２４…駆動モーター、 ２５…真空配管。
DESCRIPTION OF
12 ... Surface plate, 13 ... Abrasive cloth, 14 ... Abrasive supply nozzle, 15 ... Abrasive,
20 ... Infeed type surface grinder, 21 ... Suction machine, 22 ... Cup type grindstone,
23: Grinding wheel drive motor, 24 ... Drive motor, 25 ... Vacuum piping.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125298A JP2005311025A (en) | 2004-04-21 | 2004-04-21 | Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004125298A JP2005311025A (en) | 2004-04-21 | 2004-04-21 | Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005311025A true JP2005311025A (en) | 2005-11-04 |
Family
ID=35439448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004125298A Pending JP2005311025A (en) | 2004-04-21 | 2004-04-21 | Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005311025A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084930A (en) * | 2006-09-26 | 2008-04-10 | Disco Abrasive Syst Ltd | Method of processing semiconductor wafer |
| JP2008166522A (en) * | 2006-12-28 | 2008-07-17 | Naoetsu Electronics Co Ltd | Method to manufacture wafer for heat-treatment furnace evaluation |
| SG155826A1 (en) * | 2008-03-26 | 2009-10-29 | Tokyo Seimitsu Co Ltd | Wafer processing method and wafer processing apparatus |
| JPWO2010035510A1 (en) * | 2008-09-29 | 2012-02-23 | 株式会社Sumco | Silicon wafer and manufacturing method thereof |
| KR20130080321A (en) * | 2012-01-04 | 2013-07-12 | 주식회사 엘지실트론 | Method for manufacturing silicon wafer |
| JP2014159052A (en) * | 2013-02-19 | 2014-09-04 | Rohm Co Ltd | Chip component and manufacturing method of the same |
| KR101623669B1 (en) * | 2011-12-06 | 2016-05-23 | 요우앤신차이리아오 구펀 요우시엔 공쓰 | 300mm polished silicon wafer manufacturing process by high temperature heat treatment |
| JP2017034128A (en) * | 2015-08-03 | 2017-02-09 | 株式会社ディスコ | Processing method for work piece |
| WO2022215370A1 (en) * | 2021-04-07 | 2022-10-13 | 信越半導体株式会社 | Wafer processing method and wafer |
| KR20220153543A (en) * | 2015-08-03 | 2022-11-18 | 가부시기가이샤 디스코 | Workpiece processing method |
-
2004
- 2004-04-21 JP JP2004125298A patent/JP2005311025A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084930A (en) * | 2006-09-26 | 2008-04-10 | Disco Abrasive Syst Ltd | Method of processing semiconductor wafer |
| JP2008166522A (en) * | 2006-12-28 | 2008-07-17 | Naoetsu Electronics Co Ltd | Method to manufacture wafer for heat-treatment furnace evaluation |
| SG155826A1 (en) * | 2008-03-26 | 2009-10-29 | Tokyo Seimitsu Co Ltd | Wafer processing method and wafer processing apparatus |
| JPWO2010035510A1 (en) * | 2008-09-29 | 2012-02-23 | 株式会社Sumco | Silicon wafer and manufacturing method thereof |
| JP5569392B2 (en) * | 2008-09-29 | 2014-08-13 | 株式会社Ｓｕｍｃｏ | Silicon wafer manufacturing method |
| KR101623669B1 (en) * | 2011-12-06 | 2016-05-23 | 요우앤신차이리아오 구펀 요우시엔 공쓰 | 300mm polished silicon wafer manufacturing process by high temperature heat treatment |
| KR20130080321A (en) * | 2012-01-04 | 2013-07-12 | 주식회사 엘지실트론 | Method for manufacturing silicon wafer |
| JP2014159052A (en) * | 2013-02-19 | 2014-09-04 | Rohm Co Ltd | Chip component and manufacturing method of the same |
| JP2017034128A (en) * | 2015-08-03 | 2017-02-09 | 株式会社ディスコ | Processing method for work piece |
| KR20220153543A (en) * | 2015-08-03 | 2022-11-18 | 가부시기가이샤 디스코 | Workpiece processing method |
| KR102574672B1 (en) | 2015-08-03 | 2023-09-04 | 가부시기가이샤 디스코 | Workpiece processing method |
| WO2022215370A1 (en) * | 2021-04-07 | 2022-10-13 | 信越半導体株式会社 | Wafer processing method and wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664593B2 (en) | Semiconductor wafer and manufacturing method thereof | |
| JP4192482B2 (en) | Silicon wafer manufacturing method | |
| JP6312976B2 (en) | Manufacturing method of semiconductor wafer | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| US5851924A (en) | Method for fabricating semiconductor wafers | |
| US11551922B2 (en) | Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer | |
| JP6027346B2 (en) | Manufacturing method of semiconductor wafer | |
| US20020016072A1 (en) | Method of manufacturing semiconductor wafer | |
| EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
| US20030060020A1 (en) | Method and apparatus for finishing substrates for wafer to wafer bonding | |
| JP2010034128A (en) | Production method of wafer and wafer obtained by this method | |
| JP2005311025A (en) | Manufacturing method of silicon wafer, and the silicon wafer manufactured thereby | |
| CN110140195B (en) | Method for polishing silicon wafer, method for manufacturing silicon wafer, and silicon wafer | |
| JP4103808B2 (en) | Wafer grinding method and wafer | |
| JP2007027488A (en) | Method for polishing semiconductor wafer | |
| JP3648239B2 (en) | Silicon wafer manufacturing method | |
| JP2009302478A (en) | Method of manufacturing semiconductor wafer | |
| TW202305915A (en) | Method for producing silicon wafer | |
| JP2003142434A (en) | Method of manufacturing mirror-surface wafer | |
| JP2005305591A (en) | Method of manufacturing silicon wafer | |
| JP2000340571A (en) | Manufacture of wafer of high planarity degree | |
| KR100883511B1 (en) | Method and apparatus for polishing semiconductor wafer | |
| WO2001054178A1 (en) | Semiconductor wafer manufacturing process | |
| JP2003062740A (en) | Manufacturing method for mirror-polished wafer | |
| JP2003133264A (en) | Manufacturing method of mirror face wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |