JP2005310902A - 半導体装置と半導体装置の製造方法 - Google Patents

Abstract

【課題】 ＳｉＣ基板に、ｎ型ＳｉＣ層、ｐ型ＳｉＣ層、ｎ^＋型領域、ｐ^＋型領域を設けたＳｉＣパワーデバイスは大電流を流す事ができるはずであるが、アルミニウム配線を用いると大電流を流し続けた時にエレクトロマイグレーションによって配線が断線し劣化する。大電流を流し続けても配線が劣化しない長寿命のパワーデバイスを提供すること。
【解決手段】 ＳｉＣ半導体デバイスであって、電極と配線の全部あるいは殆ど全部を銅にする。
【選択図】 図７

Description

この発明はＳｉＣ半導体を用いたＦＥＴ（電界効果トランジスタ）の配線に関する。ハイブリッド自動車はエンジンとモータを相補的に組み合わせ、ガソリンと燃料電池によって動くようにしたものである。電気を使うので電動機が必要である。電動機を駆動するには大容量の二次電池と高電圧大電流の半導体装置が必要である。

モータ駆動用の半導体素子としてはＳｉ半導体のＭＯＳ−ＦＥＴ（Metal
Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などが既に存在する。ＭＯＳ−ＦＥＴはｎ型チャンネルの両側にドレイン電極、ソース電極が形成され、その中間に酸化膜を介しゲート電極が形成され、ゲート電極の電圧を変化させゲート近傍の空乏層の厚みを変えてドレイン・ソース間の電流を制御するものである。

縦型のＦＥＴと横型のＦＥＴがある。横型はゲート電極、ソース電極、ドレイン電極が全てチップの上面にあり電流は横方向に流れる。横型のメリットは基板片側に電極があるため素子の組み合わせで回路を半導体プロセスで形成できることである。縦型のＦＥＴはソース電極、ゲート電極は上面に、ドレイン電極は下面にあり電流は下から上へと流れる。電極が両面にあるから構造が複雑であるがオフ時の耐圧を大きくすることができる。配線が単純化されて面積を減らすことができる、というような利点もある。

ＩＧＢＴは縦型ＦＥＴと同じように上面にソース電極、ゲート電極があって底面にドレイン電極があり電流は下から上へと流れる。ドレイン電極のすぐ直上がｐ型になっており電子は上から下へ、正孔は下から上へと流れる。両方のキャリヤが伝導に寄与するのでバイポーラというのである。ＦＥＴよりも多くの電流を流すことができパワーデバイスとして有望である。

パワーデバイスであるからオフ時の耐圧が高いこととオン時の抵抗の低いことが要求される。その代わり速度はあまり高くなくても良い。オン時の抵抗が高いとオン時のジュール熱損失が大きいからあまり望ましくない。放熱性を高める必要もある。現在ＳｉのＩＧＢＴで、多数のＩＧＢＴ単位素子を多数並列に並べて大電流を流せるようにしている。電流を縦方向に流し耐圧を高めている。同等の素子を多数並べ配線で繋ぎ大電流を流せるようにし電圧、電流を高めたものである。それは確かに優れたものである。それでハイブリッド自動車や電気自動車を駆動することができる。

しかし、さらに高い耐圧が要求されることもある。例えば、オン時の抵抗が低くて１０００Ｖを越えるオフ時耐圧が必要だということもある。そのような高耐圧を実現するにはＳｉ半導体ではどうしても限界がある。

特開平０８−０６４８０２「炭化珪素半導体装置及びその製造方法」

特許文献１はｐ型ＳｉＣ基板の上にＦＥＴを作製したものを提案している。配線はＡｌである。

Ｓｉ−ＦＥＴやＩＧＢＴで、数１０Ａ以上の電流を流すことのできるパワーデバイスでは、ドレイン電極、ソース電極、ゲート電極などにつながる配線はＡｌ配線が用いられる。ＡｌはスパッタリングなどでＳｉ半導体の上に被覆されフォトリソグラフィによって適当な太さで所望のパターンの配線に仕上げられる。

またオフ時耐圧を大きくするため電流を上から下へ流す縦型のＩＧＢＴやＦＥＴがパワーデバイスとして専ら使われる。縦型はドレインとゲートの距離を広くすることができ、ドレインが底面に来るので高耐圧に向いているしドレイン配線が上面にないから配線面積に余裕がある。しかしＳｉウエハの表面と裏面の両方にウエハプロセスを行う必要があるから工程が複雑である。またＳｉ基板の中を電流が流れるのでオン時抵抗が大きくなる、などの欠点がある。

耐熱性があり絶縁破壊電界が大きいとされるＳｉＣ半導体が有望である。ＳｉＣであると２５０℃以上耐えると言われておりパワーデバイスとしては有力である。オフ時の耐圧が高く、オン時抵抗が低く、耐熱性があり、小型化が可能だと言われている。ＳｉＣデバイスは、家電機器、通信機器、電気自動車などの駆動用トランジスタとして実用化が期待されている。

ＳｉＣトランジスタは、高耐圧、低オン抵抗の素子ができるはずである。そうすると横型で高耐圧のデバイスができる。大電流が流れるデバイスができたとするとドレイン、ソース電極に続く配線にも大きい電流が流れる。Ａｌ配線であるとエレクトロマイグレーションが起こらないようにするためにＡｌ配線を断面積の大きいものにしなければならない。

ところが横型のデバイスとすると、配線はチップの表面だけに存在する。ドレイン配線、ソース配線などの配線断面積を大きくする必要がある。すると配線のためにチップ面積が大型化するという問題がある。

チップが大型化することを回避しつつ、ＳｉＣの特徴である１５０℃以上の高温でも動作可能だという利点を生かすため、配線をＡｌでなくて銅（Ｃｕ）とする。銅（Ｃｕ）にすると、Ａｌより比抵抗が小さい（６０％程度）ために同じ損失で同じ電流を流すのに必要な配線の断面積を減らすことができる。それにエレクトロマイグレーションがＡｌよりも起こりにくいので、その意味でも配線の断面積を縮減することができる。同じ抵抗値の配線を作製する場合、高さが同一とすれば、Ｃｕ配線は、Ａｌ配線に比べて線幅を６０％程度に減らすことができる。エレクトロマイグレーション耐性はＣｕの方がＡｌより格段に優れているから配線を細くしてもエレクトロマイグレーションが起こりにくい。

銅はエレクトロマイグレーション耐性に優れ、低抵抗だという利点があり、ＳｉＣパワーデバイスの配線に銅を使うと、配線をより細くして配線の占有する面積を節減することができる。配線の面積を減らすとデバイスの全体の容積を減らすことができデバイスを小型化することができる。
表１に銅、アルミニウム、金の融点、拡散係数、熱伝導率、比抵抗の比較を記載する。

この表に示すように、銅の方が、アルミニウムよりも比抵抗が小さい。それによって配線面積を減らすことができる可能性が出てくる。熱伝導率も銅の方がアルミニウムより１．６倍高いので放熱性も優れる。

さらに長時間大きい電流を流すことによって起こる配線の断線現象であるエレクトロマイグレーション（ＥＭ）に対する耐性は平均故障時間τで表され次のような式によって与えられる。

τ＝Ｃｊ^−２ｅｘｐ（Ｑ／ｋＴ） （１）

ここでｊは電流密度、Ｑは活性化エネルギー、ｋはボルツマン定数、Ｔは絶対温度、Ｃは配線形状、結晶粒径、成膜方法などによって決まる定数である。平均故障時間は故障が起こるまでの時間の平均値であるから短いものほど故障し易いわけである。電流密度の２乗で故障が起こりやすい。エレクトロマイグレーションは電流によって原子が無理矢理に正規の位置から外れるように動く運動であるから電流密度の２乗に反比例するのである。材料の違いはＱに入っている。

図１に温度（℃）によって同じτに対する許される電流密度ｊの値の変化を銅とアルミニウムで比較したものを示す。横軸は温度（℃）で、縦軸は許される電流密度（ｍＡ／μｍ^２）である。上に示したものがＣｕ（銅）配線の許容電流密度であり、下に示したものがアルミニウム配線の許容電流密度である。

温度とともに電流密度が減少するのは、指数関数の中にあるＱ／ｋＴのためである。１００℃ではアルミニウムは１ｍＡ／μｍ^２の電流密度を流すことができ、銅は６０ｍＡ／μｍ^２の電流密度を流すことができる。温度とともに流せる電流密度が減少し、３００℃ではアルミニウム配線では０．１２ｍＡ／μｍ^２の電流密度しか流すことができない。それに対し銅では３００℃で０．９ｍＡ／μｍ^２の電流密度を流すことができる。

平均故障時間を一定とすると、３００℃で、銅はアルミニウムに約８倍の密度の電流を流すことができる。だから高温でのエレクトロマイグレーション耐性において銅はアルミニウムの８倍程度あるということになる。

ＳｉＣ半導体デバイスであって配線を銅にしたというのが本発明の骨子である。配線といってもＳｉＣ結晶に接触する部分もあれば、それより上の多層配線の部分もある。パワーデバイスの場合は高い密度の電流が流れる配線が多いので、高密度電流の配線を銅にする。縦方向に電流が流れる低密度電流の配線は銅でなくてもよい。銅はアルミニウムよりも抵抗率が低くて同じ損失で同じ電流を流すとするならば断面積を約６０％に減らすことができる。パワーデバイスは多数の単位になるＦＥＴを並列に接続したものだから配線の占める割合が大きい。その配線の占有容積を減らすことができるので本発明はデバイス全体を小型化できる。それにエレクトロマイグレーションの耐性においてアルミニウムよりも優れているから大電流で長年使用しても配線の劣化が進行しないという利点がある。

図２はアルミニウム配線の接合型ＦＥＴ１単位の断面図、図３は本発明の思想に従った銅配線をもつ接合型ＦＥＴの１単位の断面図である。これは１単位部分の断面図で実際にはこれと同等の素子が多数並列してＳｉＣ基板の上に製作されている。ＳｉＣ基板２の上にｐ型ＳｉＣ層３、ｎ型ＳｉＣ層４がエピタキシャル成長によって設けられる。選択拡散またはイオン注入によってｐ^＋型領域７、ｎ^＋型領域８、ｎ^＋型領域９がｎ型ＳｉＣ層４の内部に形成される。それぞれに薄いコンタクト層１７、１８、１９（例えばニッケルＮｉ）が設けられる。アルミニウム配線の場合は、それらのコンタクト層の上にアルミニウムのゲート電極２７、ソース電極２８、ドレイン電極２９などが形成される。電極の間の空間は絶縁層６によって満たされている。それはＳｉＮ、ＳｉＯ_２、ＳｉＯＮなどである。

図３は本発明の場合を示す。それはＳｉＣ基板２の上に、ｐ型ＳｉＣ層３、ｎ型ＳｉＣ層４をエピタキシャル成長し、イオン注入または選択拡散でｐ^＋型領域７、ｎ^＋型領域８、ｎ^＋型領域９をｎ型ＳｉＣ層４の中へ設けたものである。ゲート電極２７、ソース電極２８、ドレイン電極２９を銅にしているから電極幅をより狭くすることができる。ここではソース電極２８とドレイン電極２９を狭くしたものを示す。図２のソース電極、ドレイン電極の半分程度の幅に減縮することができる。

もちろんゲート電極も狭くすることができる。しかしゲート電極は電流が殆ど流れないからエレクトロマイグレーションの問題も少なくて初めら細い配線にすることができる。エレクトロマイグレーションにより断線が問題になるのは主にソース電極、ドレイン電極、ソース配線、ドレイン配線である。そのように電極の段階で本発明はすでに狭小化することができる。

しかし本発明が実際にその効果を遺憾なく発揮するのは電極より上部の配線構造をより狭小化できるというところにある。

銅配線がエレクトロマイグレーション耐性やオン時抵抗の点で有利だと述べたが銅には反面欠点がある。それはエッチングができないということである。アルミニウムのようにドライエッチングができない。ウエットエッチングも難しい。アルミニウム配線の場合はエッチングができるから絶縁膜の上に一様にアルミニウム薄膜をスパッタリング、蒸着などで付けてレジスト、マスク、露光機を使ったリソグラフィで細かいパターンを自在に描くことができる。微細加工も容易である。

しかし銅（Ｃｕ）配線ではそうは行かない。銅は蒸着、スパッタリングよりもメッキでＳｉＣや絶縁膜に付けることができる。メッキで被覆できるがエッチングが不可能だから微細構造をリソグラフィによって描くことができない。

少し面倒であるが、下地に溝や穴などの凹部を付けておいて、その上に銅を一様にメッキする。さらに上から化学的機械的研磨（ＣＭＰ）を行うことによってパターンを残すようにできる。つまりアルミニウムなら凸型のパターンであったものを銅にすると凹型のパターンとして作り付けることが可能である。

図４〜図６によって銅パターンの製作を説明する。ＳｉＣ結晶５は、図２、３におけるＳｉＣ基板２、ｐ型ＳｉＣ３、ｎ型ＳｉＣ４などを全て含めたものである。そのＳｉＣ結晶５には幾つもの電極２３、２４、２５…が表面に接触するよう（一部は合金化している）設けられている。その上に絶縁層６をＣＶＤ、スパッタリングなどで一様な厚みに形成する。絶縁層６の上に配線に対応する部位に凹部３２、３３、３４、３５などとスルーホール３０などをリソグラフィによって設ける。凹部は後に配線になる部分だから配線と同じ寸法、同じ部位に設ける。スルーホール３０は下部電極２４に届くように設けられる。

図５のように、凹部やスルーホールを設けた絶縁層６の上から銅をメッキして一様な高さの銅メッキ層４０を設ける。凹部３２、３３、３４、３５、スルーホール３０を満たした銅は突起部４２、４３、４４、４５、５０となる。突起部５０の先端はＳｉＣの上に存在する電極２４に至り、それと一体化する。
次いで銅の表面をＣＭＰで研磨して一様部分を削り落とす。すると図６のようになって、凹部３２、３３、３４、３５とスルーホール３０の内部にあった突起部が銅配線４２、４３、４４、４５と、ビアホールを貫通する銅プラグ５０となる。銅プラグ５０は最下層の電極２４と２層目の配線４４を接続する。

そのようにして何層でも絶縁層と配線パターンを作って行く事ができる。銅の配線であっても、そのような手段によって多層配線構造とすることができる。

図７は多層配線構造の一例を示す。最下層はＳｉＣ結晶５であり、それは基板２、ｐ型ＳｉＣ３、ｎ型ＳｉＣ４やｎ型領域、ｐ型領域などを含むものである。その上にゲート電極２７、ソース電極２８、ドレイン電極２９が形成されている。素子分離のために、その両側には絶縁部８２、８３がある。

ドレイン電極２９には上から伸びた銅プラグ５０につながる。この銅プラグ５０は第２層配線の配線５６につながる。第２層にはその他に配線５２、５３、５４、５５などがある。ここでは孤立しているように見えるが、これは断面図だからそう見えるのであって、実際は紙面に直交あるいは斜交する方向に伸びている。その上に第２絶縁層２６があり、その上にも先述の手法で銅配線が設けられる。第３層配線６２、６３、６４、６５、６６…などがある。その内幾つかは銅プラグ６０、６９で第２層配線とつながっている。残りの幾つかは紙面と直交、斜交する方向に延長している。

さらに、その上に第３絶縁層３６が設けられる。それにも幾つかの第４層配線７２、７５…が設けられる。銅プラグ７０、７４で第３層配線のどれかとつながる。その上をさらに第４絶縁層４６が覆っている。図７は４層の絶縁層を持つものであるが、もっとたくさんの絶縁層を持つものも可能である。

これらの配線の全てを銅とするので本発明は配線を狭小化できる。そのために配線が占める面積を減らすことができる。大きい電流を流すのでエレクトロマイグレーションが起こり易いのであるが、銅を配線材料とするからエレクトロマイグレーションは起こらない。大電流を流し続けても配線が劣化しないから、信頼性が高く、長寿命のパワーデバイスを与えることができる。

平均故障時間を一定にして、アルミニウム配線と銅配線の許容電流密度の温度変化を示すグラフ。横軸は温度（℃）で縦軸は電流密度（ｍＡ／μｍ^２）である。 アルミニウム電極をもつ接合型ＳｉＣ−ＦＥＴの一単位分の断面図。 銅電極をもつ接合型ＳｉＣ−ＦＥＴの一単位分の断面図。 銅配線パターンはエッチングによって作製できないので、ＳｉＣ結晶の上にゲート電極、ソース電極、ドレイン電極を銅で作り、その上を絶縁体層で被覆し絶縁体層の配線やスルーホールとすべき部位に凹部や穴を設けた状態を示す断面図。 ｐ型ＳｉＣ、ｎ型ＳｉＣ、ｎ^＋型領域、ｐ^＋型領域を設けたＳｉＣ結晶の上にゲート電極、ソース電極、ドレイン電極を銅で作り、その上を絶縁体層で被覆し絶縁体層の配線やスルーホールとすべき部位に凹部や穴を設け、さらにその上から銅の層をメッキによって形成した状態を示す断面図。 ＳｉＣ結晶の上にゲート電極、ソース電極、ドレイン電極を銅で作り、その上を絶縁体層で被覆し絶縁体層の配線やスルーホールとすべき部位に凹部や穴を設け、さらにその上から銅の層をメッキによって形成し、最上の銅層をＣＭＰで削り落とし凹部や穴に銅配線、銅プラグを形成した状態を示す断面図。 ｐ型ＳｉＣ、ｎ型ＳｉＣ、ｎ^＋型領域、ｐ^＋型領域を設けたＳｉＣ結晶の上にゲート電極、ソース電極、ドレイン電極を銅で作り、その上を絶縁体層で被覆し絶縁体層の配線やスルーホールとすべき部位に凹部や穴を設け、さらにその上から銅の層をメッキによって形成し、さらに絶縁体層を重ねて被覆し配線やスルーホールとする部分に凹部を設け銅被覆しＣＰＭで余分な部分を除去して配線を作製することを繰り返し、銅多層配線構造を有するＳｉＣ半導体の断面図。

符号の説明

２ ＳｉＣ基板
３ ｐ型ＳｉＣ
４ ｎ型ＳｉＣ
５ ＳｉＣ結晶
６ 絶縁層
７ ゲート領域（ｐ^＋型領域）
８ ソース領域（ｎ^＋型領域）
９ ドレイン領域（ｎ^＋型領域）
１７、１８、１９ コンタクト層
２３、２４、２５ 電極
２６ 第２絶縁層
２７ ゲート電極
２８ ソース電極
２９ ドレイン電極
３０ スルーホール
３２、３３、３４、３５ 凹部
３６ 第３絶縁層
４０ 銅メッキ層
４２、４３、４４、４５、５０ 突起部（銅配線、銅プラグ）
５２、５３、５４、５５、５６ 第２層配線
６２、６３、６４、６５、６６ 第３層配線
６０、６９ 銅プラグ
７０、７４ 銅プラグ
７２、７５ 第４層配線
８２ 絶縁部
８３ 絶縁部

Claims (2)

1. ＳｉＣ基板の上にｎ型ＳｉＣ層、ｐ型ＳｉＣ層、ｎ^＋型領域、ｐ^＋型領域を設けてありドレイン電極、ゲート電極、ソース電極とこれらの電極につながる配線を有するＳｉＣ半導体装置において、ドレイン電極、ゲート電極、ソース電極とそれらにつながる配線の何れかあるいは全てに銅配線を使用したことを特徴とする半導体装置。
2. ＳｉＣ基板の上にｎ型ＳｉＣ層、ｐ型ＳｉＣ層、ｎ^＋型領域、ｐ^＋型領域を設け、ＳｉＣ結晶を絶縁体で被覆しドレイン、ゲート、ソースとなるべき部位に凹部を設け、銅をメッキし凹部に銅を充填し、凹部の外部にある銅を化学的機械的研磨（ＣＭＰ）で除去し、ＳｉＣ結晶と電極を絶縁層で被覆し、配線、スルーホールとなる部分に凹部を設け、銅メッキして凹部に銅を充填し、凹部の外側の余剰銅部分をＣＭＰで除去する工程を繰り返すことによって複数の銅配線を設けることを特徴とする半導体装置の製造方法。
   

Images