JP2005303107A - Lead frame, semiconductor device, and manufacturing method of them - Google Patents
Lead frame, semiconductor device, and manufacturing method of them Download PDFInfo
- Publication number
- JP2005303107A JP2005303107A JP2004118641A JP2004118641A JP2005303107A JP 2005303107 A JP2005303107 A JP 2005303107A JP 2004118641 A JP2004118641 A JP 2004118641A JP 2004118641 A JP2004118641 A JP 2004118641A JP 2005303107 A JP2005303107 A JP 2005303107A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- protrusion
- recess
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、リードフレームおよびそのリードフレームを使用した半導体装置並びにそれらの製造方法に関するものである。 The present invention relates to a lead frame, a semiconductor device using the lead frame, and a manufacturing method thereof.
従来のチップキャリアタイプの小型半導体装置は、外部接続用のリード端子が封止樹脂本体の裏面部から露出する形状であるが、そのリード端子の実装基板との接合面が樹脂本体の裏面と一様な平面、つまり樹脂本体裏面部と同一高さになっている(例えば、特許文献1の図1参照)。
このようにリード端子が封止樹脂本体裏面部に平面的に面一で露出し、封止樹脂本体裏面とリード端子の間にスタンドオフ(段差)がないため、ハンダ付け作業時に、溶融したハンダの表面張力によって半導体装置全体が実装基板から浮き上がり、リード端子のハンダ付け位置が実装基板の所定の電極部(パッド)から外れて位置ズレが発生するという問題があった。 In this way, the lead terminal is exposed on the back surface of the sealing resin body in a plane, and there is no standoff (step) between the back surface of the sealing resin body and the lead terminal. Due to the surface tension, the entire semiconductor device is lifted from the mounting substrate, and the soldering position of the lead terminal is disengaged from a predetermined electrode portion (pad) of the mounting substrate, resulting in a positional deviation.
また、ダイアイランド部を実装基板にハンダ付けしてダイアイランド部から実装基板への放熱性を向上させたい場合にも、ダイアイランド部全面をハンダ付けすると、半導体装置全体が実装基板から更に浮き上がり、リード端子やダイアイランド部のハンダ付け位置が所定のパッドから外れて位置ズレが発生するという問題もあった。 Also, if you want to improve the heat dissipation from the die island part to the mounting board by soldering the die island part to the mounting board, if you solder the entire die island part, the whole semiconductor device will rise further from the mounting board, There has also been a problem that the soldering position of the lead terminal or die island part is deviated from a predetermined pad, resulting in positional deviation.
さらに、ハンダ量が均一に各ハンダ接合部に行き渡らず、ハンダ付けにバラツキが生じ易くなり、実装基板との間のハンダ付着が全体的に不均一或いは不十分になり、十分な接合強度が得られないという問題もあった。 Furthermore, the amount of solder does not reach the solder joints uniformly, and soldering is likely to vary, resulting in uneven or insufficient solder adhesion to the mounting board, and sufficient bonding strength is obtained. There was also a problem that it was not possible.
さらに、ハンダ付け後の目視検査において、実装基板表面と半導体装置裏面との間隔が少ないため、ハンダ付け部の良否のチェックがし難いという問題もあった。 Further, in the visual inspection after soldering, there is a problem that it is difficult to check the quality of the soldered portion because the distance between the surface of the mounting substrate and the back surface of the semiconductor device is small.
本発明の目的は、上記課題を解決し、半導体装置の実装時の実装基板に対する位置ズレの防止、実装基板とのハンダ付け性の改善による接合強度の向上、実装後の目視検査のし易さの改善等を図ったリードフレームおよび半導体装置並びにそれらの製造方法を提供することである。 The object of the present invention is to solve the above-mentioned problems, to prevent misalignment with respect to the mounting substrate during mounting of the semiconductor device, to improve the bonding strength by improving the solderability with the mounting substrate, and to facilitate visual inspection after mounting. It is an object to provide a lead frame, a semiconductor device, and a method for manufacturing the same, in which improvement of the above is achieved.
請求項1にかかる発明のリードフレームは、延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位として複数単位が連続形成されたリードフレームであって、前記各リード部の裏面側に突出するように形成され且つ略中央部にくぼむ第1の凹部を有する第1の突起部と、前記間隙部を埋めると共に前記第1の突起部および前記第1の凹部を除く裏面全面に配設された絶縁材料とを具備し、且つ、前記複数のリード部の前記第1の突起部は、前記複数のリード部の並びの方向と直交する方向が長い長方形に形成されていることを特徴とする。 The lead frame of the invention according to claim 1 is a die island part having an extension part, a plurality of lead parts arranged in a direction along a predetermined side of the die island part, the extension part, and each lead part. A lead frame in which a plurality of units are continuously formed with a continuous frame portion and a part of the extension portion, the die island portion, the lead portion, and a part of a gap partitioning the frame portion as one unit, A first protrusion having a first recess formed so as to protrude from the back side of each lead portion and recessed in a substantially central portion; and filling the gap and the first protrusion and the first protrusion An insulating material disposed on the entire back surface except for the one recess, and the first protrusion of the plurality of lead portions has a long direction orthogonal to the direction in which the plurality of lead portions are arranged. It is formed in a rectangle The features.
請求項2にかかる発明は、請求項1に記載のリードフレームにおいて、前記ダイアイランド部の裏面側に突出するように形成され且つ略中央部にくぼむ第2の凹部を有する第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1および第2の突起部並びに前記第1および第2の凹部を除く裏面全面に配設されていることを特徴とする。 According to a second aspect of the present invention, in the lead frame according to the first aspect of the present invention, a second protrusion having a second concave portion formed so as to protrude toward the back surface side of the die island portion and recessed substantially in the central portion. And the insulating material fills the gap and is disposed on the entire back surface except for the first and second protrusions and the first and second recesses.
請求項3にかかる発明は、請求項2に記載のリードフレームにおいて、
前記第2の突起部と前記第2凹部とで、前記ダイアイランド部の裏面で連続し又は一部切り欠き部を有するリング枠部が形成されていることを特徴とする。
The invention according to claim 3 is the lead frame according to claim 2,
The second projecting portion and the second concave portion form a ring frame portion that is continuous or partially cut out on the back surface of the die island portion.
請求項4にかかる発明は、請求項2又は3に記載のリードフレームにおいて、前記第1の突起部の高さと前記第2の突起部の高さを略同一とし、前記第2の凹部が実装基板との間でスタンドオフ部の一部を構成するようにしたことを特徴とする。 According to a fourth aspect of the present invention, in the lead frame according to the second or third aspect, the height of the first protrusion and the height of the second protrusion are substantially the same, and the second recess is mounted. A part of the stand-off portion is formed with the substrate.
請求項5にかかる発明は、請求項1乃至4のいずれか1つに記載のリードフレームにおいて、前記リード部における前記第1の突起部の反対面に第3の凹部又は第3の突起部が形成されていることを特徴とする。 According to a fifth aspect of the present invention, in the lead frame according to any one of the first to fourth aspects, the third concave portion or the third convex portion is provided on the opposite surface of the lead portion to the first protruding portion. It is formed.
請求項6にかかる発明の半導体装置は、請求項1乃至5のいずれか1つに記載のリードフレームの1単位と、該1単位のリードフレームの前記ダイアイランド部に搭載された半導体素子と、該半導体素子の電極と前記1単位のリードフレームの前記リード部との間を接続する配線材料と、前記半導体素子および前記配線材料を覆うように前記リードフレームの上面側にモールドされた樹脂とを具備し、前記第1の突起部および前記第1の凹部の切断端面が前記樹脂の切断端面と略同一面となって前記樹脂の側面から露出していることを特徴とする。 A semiconductor device according to a sixth aspect of the present invention is a unit of the lead frame according to any one of the first to fifth aspects, and a semiconductor element mounted on the die island portion of the one unit of the lead frame; A wiring material connecting between the electrode of the semiconductor element and the lead portion of the one unit lead frame; and a resin molded on the upper surface side of the lead frame so as to cover the semiconductor element and the wiring material. And the cut end surfaces of the first protrusion and the first recess are substantially flush with the cut end surface of the resin and are exposed from the side surface of the resin.
請求項7にかかる発明は、請求項6に記載の半導体装置において、前記第1の突起部および前記第1の凹部およびそれらの切断端面の少なくとも一部は、メッキ部によって覆われていることを特徴とする。 According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, the first protrusion, the first recess, and at least a part of the cut end surface thereof are covered with a plating portion. Features.
請求項8にかかる発明のリードフレームの製造方法は、延長部を有するダイアイランド部と、該ダイアイランド部の所定の辺に沿う方向に配列された複数のリード部と、該各リード部の裏面に突出する第1の突起部と、該第1の突起部の略中央部にくぼむ第1の凹部と、前記延長部および前記各リード部と連続する枠部と、前記延長部、前記ダイアイランド部、前記リード部、および前記枠部を区画する間隙部の一部と、を1単位とし複数単位が連続する形状にリードフレームを加工する第1の工程、前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、前記第1の突起部および前記第1の凹部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とする。 The lead frame manufacturing method according to an eighth aspect of the present invention includes a die island portion having an extension portion, a plurality of lead portions arranged in a direction along a predetermined side of the die island portion, and a back surface of each lead portion. A first projection projecting into the first projection, a first recess recessed in a substantially central portion of the first projection, a frame continuous with the extension and each lead, the extension, A first step of processing a lead frame into a shape in which a die island part, the lead part, and a part of a gap part defining the frame part are defined as one unit and a plurality of units are continuous, so as to fill the gap part A second step of disposing a first connection insulating material; a third step of disposing a second connection insulating material on the entire back surface of the lead frame excluding the first protrusion and the first recess; , First and second and third steps or first and second Characterized by comprising the steps.
請求項9にかかる発明は、請求項8に記載のリードフレームの製造方法において、前記ダイアイランド部の裏面側に第2の突起部と該第2の突起部の略中央部にくぼむ第2の凹部を形成する第4の工程を具備し、前記第3の工程を前記第1および第2の突起部ならびに前記第1および第2の凹部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とする。 According to a ninth aspect of the present invention, in the method for manufacturing a lead frame according to the eighth aspect, the second protrusion is formed on the back surface side of the die island portion, and the second protrusion is recessed at a substantially central portion of the second protrusion. And a second step of forming the second recess on the entire back surface of the lead frame excluding the first and second protrusions and the first and second recesses. The connection insulating material is replaced with the step of disposing the connection insulating material.
請求項10にかかる発明の半導体装置の製造方法は、請求項8又は9の製造方法にてリードフレームを製造する工程と、前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、前記リードフレームの前記半導体素子側を樹脂で封止する工程と、前記樹脂および前記リードフレームを前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、を具備することを特徴とする。 According to a tenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: a step of manufacturing a lead frame by the manufacturing method of the eighth or ninth aspect; and mounting a semiconductor element on the die island portion of the lead frame. A step of connecting the electrode and the lead portion with a wiring material; a step of sealing the semiconductor element side of the lead frame with a resin; and the resin and the lead frame with the first protrusion and the first A step of cutting by dicing so that the cut surface of the recess is substantially flush with the cut surface of the resin, and separating the unit.
請求項11にかかる発明は、請求項10に記載の半導体装置の製造方法において、前記分離する工程を、前記リードフレームの裏面側から少なくとも前記リードフレームまでハーフカットする工程と、前記リードフレームの裏面側を前記リードフレームの切断面も含めてメッキする工程と、前記樹脂の上面側から前記ハーフカット部分までを切断して前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるように前記単位毎に分離する工程に置き換えたことを特徴とする。 According to an eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the tenth aspect, the separating step includes a step of half-cutting from the back surface side of the lead frame to at least the lead frame, and a back surface of the lead frame. Plating the side including the cut surface of the lead frame, and cutting from the upper surface side of the resin to the half-cut portion so that the cut surfaces of the first protrusion and the first recess are made of the resin. The present invention is characterized in that it is replaced with a step of separating each unit so as to be substantially flush with the cut surface.
本発明のリードフレームを使用した本発明の半導体装置によれば、リードフレームの第1の突起部(又は第1および第2の突起部)並びに第1の凹部(又は第1および第2の凹部)が半導体装置の裏面から突出し、それら以外の裏面は絶縁材料で覆われるので、ハンダの表面張力による浮き上がりが回避されて実装基板への実装時の位置ズレを防止できる。また、第1の凹部(又は第1および第2の凹部)により実装基板と突起部の接合面積が大きくなってハンダ付け時の接合強度が大きくなることはもとよりスタンドオフ機能が発揮されてハンダ付け性が改善される。さらに第2の突起部により実装基板への放熱性が向上し、特にその第2の突起部を切り欠き部を有するリング枠部のリブの形状にすることによりハンダ付け時のフラックス等を逃がし易くなり、洗浄効果を発揮できる。さらに第1の突起部および第1の凹部の切断面が樹脂の切断面と略同一面として側面に露出するので、ハンダ付け良否の目視検査がし易くなる等の利点がある。なお、スタンドオフ機能とは、半導体装置のリード端子と実装基板の端子部とのハンダ自動位置合わせやハンダ付け性を向上させるために、半導体装置本体部底面(裏面)と実装基板表面間に間隙(スタンドオフ)を設け、ハンダ部加熱溶融による半導体装置のリード端子と実装基板の端子部とのセルフアライン効果の助長や半導体装置本体の浮き上がり防止およびフラックス洗浄液の流路を形成して汚れ防止を助長する機能をいう。 According to the semiconductor device of the present invention using the lead frame of the present invention, the first protrusion (or the first and second protrusions) and the first recess (or the first and second recesses) of the lead frame. ) Protrudes from the back surface of the semiconductor device, and the other back surface is covered with an insulating material, so that lifting due to the surface tension of the solder can be avoided, and misalignment during mounting on the mounting substrate can be prevented. In addition, the first recess (or the first and second recesses) increases the bonding area between the mounting substrate and the protrusion and increases the bonding strength at the time of soldering. Improved. Furthermore, the heat dissipation to the mounting substrate is improved by the second protrusion, and the flux, etc. at the time of soldering can be easily released by making the second protrusion in the shape of a rib of the ring frame portion having a notch. The cleaning effect can be demonstrated. Further, since the cut surfaces of the first protrusion and the first recess are exposed on the side surface as substantially the same as the cut surface of the resin, there is an advantage that it is easy to perform a visual inspection of soldering quality. The standoff function is a gap between the bottom surface (back surface) of the semiconductor device main body and the mounting substrate surface in order to improve automatic solder positioning and solderability between the lead terminal of the semiconductor device and the terminal portion of the mounting substrate. (Standoff) is provided to promote the self-alignment effect between the lead terminal of the semiconductor device and the terminal part of the mounting substrate by heating and melting the solder part, to prevent the semiconductor device body from floating and to prevent contamination by forming a flow path for the flux cleaning liquid A function that promotes.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
図1は実施例1の半導体装置を示す図で、(a)は透視正面図、(b)は正面図、(c)は右側面図、(d)は裏面図である。10は導電性板材にカット、プレス、エッチング等の加工を施して形成したリードフレーム、20は該リードフレーム10の間隙部に配設された第1の連結絶縁材料、30はリードフレーム10の裏面に配設された第2の連結絶縁材料、40は所定回路が内部に構成された半導体素子(LSIチップ)、50は金線等の配線材料、60はパッケージのための封止樹脂である。
1A and 1B are diagrams illustrating a semiconductor device according to a first embodiment, in which FIG. 1A is a perspective front view, FIG. 1B is a front view, FIG. 1C is a right side view, and FIG. 10 is a lead frame formed by subjecting a conductive plate material to cutting, pressing, etching and the like, 20 is a first connecting insulating material disposed in a gap portion of the
リードフレーム10は、図3の裏面図に詳細に示すように、半導体素子40を搭載するダイアイランド部11と、そのダイアイランド部11に連続する延長部12と、ダイアイランド部11の両側の複数のリード部13と、延長部12およびリード部13と連続する枠部14と、ダイアイランド部11、延長部12、リードフレーム部13、および枠部14を区画する間隙部15の一部とを1つの単位Aとして、複数の単位Aが縦方向および横方向に連続反復して形成されている。
As shown in detail in the rear view of FIG. 3, the
そして、延長部12、リード部13には、裏面側に突出する長方形の突起部12aと突起部13a(第1の突起部)がそれぞれ略同一高さで形成されている。なお、この突起部13aに対応するように、表面側には凹部(くぼみ)13bが形成されている。突起部12aに対応する凹部12bも図示しないが形成されている。さらに、突起部12aにはその略中央部にくぼむ凹部12cが、突起部13aにもその略中央部にくぼむ凹部13c(第1の凹部)が、それぞれ形成されている。このまた、この裏面の突起部12a,13aと凹部12c,13cの表面には後記するメッキ部170が形成されているが、図1では省略した。
The
第1の連結絶縁材料20は間隙部15に充填配設されている。また、第2の連結絶縁材料30はリードフレーム10の裏面の突起部12a、13aおよび凹部12c,13cの部分を除く全面(間隙部15も含む)に、その突起部12a,13aの高さより低く(薄い厚み)で配設されている。
The first connecting
以下、半導体装置の製造方法について説明する。まず、リードフレーム10は導電性の所定厚みの板材を、カット、プレス、エッチング等で加工することにより、前記した図3に示した形状に形成し、その後に第1の連結部材20、第2の連結部材30を絶縁材料の塗布、印刷、モールド、貼付等により配設する。
Hereinafter, a method for manufacturing a semiconductor device will be described. First, the
図4は、リードフレーム10の間隙部15に第1の連結絶縁材料20を印刷法により配設する工程を示す図である。ここでは、予め前記した形状に形成されたリードフレーム10を、リードフレーム固定台70上にセットし固定する。次に、そのリードフレーム10の間隙部15と同じ形状の間隙部81が形成された印刷用スクリーン80をリードフレーム10の上面に、間隙部15と間隙部81が合致するように位置決めする。そして、その印刷用スクリーン80の上面から、第1の連結絶縁材料20となるレジスト等のペースト状の絶縁材料90をスキージ100により間隙部15,81内に充填させる。最後に、リードフレーム10から印刷用スクリーン80を取り外し、リードフレーム固定台70からリードフレーム10を取り外して、絶縁材料90を乾燥させると、最終的に第1の連結絶縁材料20が間隙部15に充填配設される。
FIG. 4 is a diagram illustrating a process of disposing the first
第1の連結絶縁材料20の充填厚さは、ペースト状の絶縁材料90の粘度、スキージ100の圧力、間隙部15の大きさ等を調整することにより行う。また、リードフレーム固定台70はこれをテフロン製にすると、そこからリードフレーム10を取り外し易くなる。
The filling thickness of the first connecting insulating
図5は、リードフレーム10の間隙部15に第1の連結絶縁材料20を樹脂充填法により配設する工程を示す図である。ここでは、前記した形状のリードフレーム10を、そのリードフレーム10の厚み分のモールド空間をもつモールド金型110,120の間にセットしてから、樹脂注入口111より樹脂を注入する。このとき、樹脂は間隙部15内を伝わって注入されて行きそこに充満する。リードフレーム10には複数の単位Aが形成されるので、例えばその単位Aの並ぶ列毎に樹脂注入口111を設けたモード金型を使用することにより、複雑な金型にすることなく、量産性高く第1の連結部材20を配設することができる。
FIG. 5 is a diagram illustrating a process of disposing the first
図6は、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程を示す図である。ここでは、リードフレーム10の裏面の突起部12a,13aの外形に対応する孔131が予め形成された絶縁テープ130を弾力性をもった加圧ローラ140によりリードフレーム10の裏面に押し当てて貼着することにより、第2の連結部材30を配設する。このとき必要に応じて接着剤を使用したり加熱圧着する。
FIG. 6 is a diagram illustrating a process of disposing the second
図7はリードフレーム10の裏面に第2の連結絶縁材料30を配設するときに同時に第1の連結絶縁材料20も配設する工程を示す図である。ここでは、図6において使用した絶縁テープ130を、より肉厚でより柔軟性の高い絶縁テープ150に代え、さらに図6において使用した加圧ローラ140よりも柔軟な材料がローラ面に使用されている加圧ローラ160を使用する。151は突起部12a,13aの外形に対応する孔である。以上により、絶縁テープ150はリードフレーム10のダイアイランド部11、延長部12、リード部13、枠部14の裏面に配設されるのみならず、間隙部15内に凹形状に入り込み、絶縁テープ150が第1の連結絶縁材料20および第2の連結絶縁材料30を兼ねるようになる。このときも必要に応じて接着剤を使用したり加熱圧着する。
FIG. 7 is a diagram showing a process of disposing the first connecting and insulating
なお、リードフレーム10の裏面に第2の連結絶縁材料30を配設する工程においては、突起部12a,13aの外形に対応した孔が形成されていない絶縁テープ130,150をリードフレーム10の裏面の全面に貼り付け、その突起部12a,13aの外形に対応した部分を事後的に除去して、突起部12a,13aおよび凹部12c,13cを裏面に露出させるようにしてもよい。また、リードフレーム10の12aは必ずしも必要ない。このように突起部12aが不要なときは、第2の連結絶縁材料30は突起部13a以外の部分を全て覆うことになる。
In the step of disposing the second connecting insulating
以上のようにして第1の連結絶縁材料20および第2の連結絶縁材料30が配設されたリードフレーム10が完成すると、次にこのリードフレーム10の各単位Aのダイアイランド部11に半導体素子40をAgペースト等の導電接着剤によりボンディングし、続けて半導体素子40の上面の電極とリードフレーム10のリード部13との間に金線等の配線材料50をボンディングする。
When the
次に、半導体素子40が単位A毎に搭載されたリードフレーム10をトランスファ金型にセットして、通常の手法により樹脂を注入して封止樹脂60によるパッケージングを行う。このとき、リードフレーム10の裏面方向への樹脂の流れは、第1の連結絶縁材料20の部分で停止されるので、その裏面に樹脂のバリが生じるようなことはない。また、この樹脂はリードフレーム10の突起部12a,13aに対応する凹部12b,13bに入り込むので、リードフレーム10との接合面積が大きくなり、十分な剥離強度を得ることができる。この後、封止樹脂60の裏面から外部に露出するリードフレーム10の突起部12a,13aおよび凹部12c、13cの部分をSn等によりメッキすることにより腐蝕防止処理を施す。
Next, the
以上によりリードフレーム10の上面には、図8に示すように半導体素子40と配線材料50を1組とするものが横方向および縦方向に複数個並ぶので、次に、部分Bをレーザやダイシングブレード等を使用したダイシングによりカットし、各単位A毎に分離する。そして最後に、個片化された半導体装置をテストし、マーキングする。
As described above, a plurality of
リードフレーム10の突起部12a,13aおよび凹部12c、13cの部分にメッキ部170を形成した後に図8に示した方法により半導体装置を単位A毎に分離する場合は、メッキ部170は図9(a),(b)に示すように、裏面に露出する突起部12a,13aおよび凹部12c,13cのみに形成されるが、図10に示すように、裏面からリードフレーム10の厚み分だけ部分Cをハーフカットしてから、裏面にメッキ部170を施し、その後に封止樹脂60の上側から部分Dをフルカットして単位A毎に分離すると、図11(a),(b)に示すように、メッキ部170が突起部12a,13aおよびその凹部12c、13cのみならず突起部12a,13aおよびその凹部12c、13cの切断面端面にも形成されるので、突起部12a,13aおよびその凹部12c、13cの外部に露出する部分の全部が腐食防止処理される。
In the case where the semiconductor device is separated for each unit A by the method shown in FIG. 8 after the
以上のようにして形成される実施例1の半導体装置は、これを実装基板(図示せず)に実装するとき、リードフレーム10の裏面に形成した突起部12a,13aおよびその凹部12c、13cがハンダにより実装基板の配線パターンに接着されるが、実装基板との間にスタンドオフができるので、半導体装置がハンダにより浮き上がることはなくその位置ズレが防止でき、またハンダ量を調整することにより、ハンダ接合部に均一にハンダが行き渡るようになり、ハンダ接合のバラツキも防止することができる。
When the semiconductor device of Example 1 formed as described above is mounted on a mounting substrate (not shown), the
このとき、リードフレーム10の延長部12の切断された突起部12aやリード部13の切断された突起部13aは方形や丸形ではなく長方形状となり、しかも凹部12c,13cを有するので、配線パターンへの接着面積が大きくなりハンダ接合強度が大きくなる。また、前記した単位Aへの分離の際に突起部12a,13aおよび凹部12c,13cの切断面が樹脂60の切断面と略同一面となり側面に露出しそこにもハンダが付着するので、ハンダの接合状態を容易に目視チェックすることもできる。さらに、突起部12a,13aの切断端面の断面形状を当該突起部12a,13aの反対面側に凹部12b,13b(但し、12bは図示せず)を有する形状としているので、切断端面でのハンダの過剰な盛り上がりを抑制することができる。さらに、実装基板において、突起部12a,13aがハンダ付けされる部分の間にグランド配線や信号配線が配設されている場合には、それを突起部12a,13aによって跨ぐことができる。
At this time, the
さらに、リードフレーム10の突起部12a,13aの反対面側に凹部12b,13b等(但し、12bは図示せず)が形成されるので、封止樹脂60とリードフレーム10との接合面積が増大し、剥離強度が増加し信頼性を向上することができる。この凹部12b,13b等に代えて、リード部13の上面に突起部(第3の突起部、図示せず)を形成することもでき、この場合でも同様な作用効果があるが、さらにこの突起部に配線材料50の一端を接続するようにすればその突起部分が段高となるので、配線材料50と半導体素子40の肩部とが接触し難くなり、ショート不良を防止することができる。リードフレーム10にこの突起部を形成するには、ハーフエッチング処理によりリードフレーム両面から加工して裏面の突起部12a,13a、凹部12c、13c、間隙部15等と共に簡単に形成できる。このようにリードフレーム10をエッチングにより形成するときは、エッチング表面に粗さが生じるので、封止樹脂60との密着性が向上し、剥離強度がより強くなる。
Further, since the
また、実施例1では第1の連結絶縁材料20や第2の連結絶縁材料30を使用しているので、封止樹脂60が間隙部15からリードフレーム10の裏面側に流れ出すことはなく、裏面側に樹脂バリが生じることはない。第1の連結絶縁材料20と第2の連結絶縁材料30は少なくともその一方を配設すれば、樹脂ストッパとして働く。第1の連結絶縁材料20は間隙部15内に絶縁材料をモールド(図5)、塗布、印刷(図4)等をすることにより簡単に充填配設することができる。塗布方法によるときは、間隙部15以外に付着した絶縁材料は後で除去するようにしても良い。モールドにより充填配設するときは、封止樹脂60と同じ樹脂を使用すると、樹脂の温度膨張係数の違いによる不都合を防止できる。第2の連結絶縁材料30は絶縁テープをリードフレーム10の裏面に貼付することで(図6)簡単に配設できる。また、第2の連結絶縁材料30を間隙部15内に埋め込み第1の連結絶縁材料20を兼ねるようにリードフレーム10の裏面に配設する(図7)ときは、間隙部15の上側開口部に段部が生じ、そこに封止樹脂60が充填されるので、封止樹脂60の剥離強度がさらに強くなる。
In the first embodiment, since the first connecting insulating
図2は実施例2の半導体装置を示す図で、(a)は透視正面図、(b)は裏面図、(c)は変形例の裏面図である。実施例1ではリードフレーム10のダイアイランド部11の裏面には突起部を形成しなかったが、この実施例2ではそのダイアイランド部11の裏面の略中央に突出するように前記した突起部12a,13aと略同一高さの突起部11a(第2の突起部)を形成する。11bはこの突起部11aの反対面側に形成される凹部である。11cはこの突起部11aの略中央部にくぼむように形成された凹部(第2の凹部)である。これらはプレスやエッチングにより形成することができる。この結果、突起部11aは連続するリング枠形状のリブとなる。この突起部11aおよび凹部11cにも、最終的にSn等によるメッキで腐食防止処理を施す。
2A and 2B are diagrams showing a semiconductor device of Example 2, wherein FIG. 2A is a perspective front view, FIG. 2B is a rear view, and FIG. 2C is a rear view of a modification. In the first embodiment, no protrusion is formed on the back surface of the
このようなリードフレーム10をもつ半導体装置では、ダイアイランド部11の裏面が突起部11aおよび凹部11cにより実装基板に対して半田付けされるので、放熱性の向上を図ることができると共に、スタンドオフ機能が発揮され安定なハンダ付着性を得ることができる。
In the semiconductor device having such a
なお、図2(c)に示すように、一部に切り欠き部を有するリング枠形状のリブとなるように突起部11a’と凹部11c’を形成したときは、上記と同様な作用効果に加えて、突起部11a’の切り欠き部によって、ハンダ付着時に凹部11c’のフラックス等を外部に逃がす洗浄効果を発揮させることができる。
As shown in FIG. 2 (c), when the
10:リードフレーム、11:ダイアイランド部、12:延長部、13:リード部、11a,12a,13a:突起部、11b,13b:凹部、11c,11c’,12c,13c:凹部
20:第1の連結絶縁材料
30:第2の連結絶縁材料
40:半導体素子
50:配線材料
60:封止樹脂
70:リードフレーム固定台
80:印刷用スクリーン
90:ペースト状の絶縁材料
100:スキージ
110,120:モールド金型、111:樹脂注入口
130:絶縁テープ
140:加圧ローラ
150:絶縁テープ
160:加圧ローラ
10: lead frame, 11: die island, 12: extension, 13: lead, 11a, 12a, 13a: protrusion, 11b, 13b: recess, 11c, 11c ′, 12c, 13c: recess 20: first 30: second connection insulation material 40: semiconductor element 50: wiring material 60: sealing resin 70: lead frame fixing base 80: printing screen 90: paste-like insulation material 100:
Claims (11)
前記各リード部の裏面側に突出するように形成され且つ略中央部にくぼむ第1の凹部を有する第1の突起部と、
前記間隙部を埋めると共に前記第1の突起部および前記第1の凹部を除く裏面全面に配設された絶縁材料とを具備し、
且つ、前記複数のリード部の前記第1の突起部は、前記複数のリード部の並びの方向と直交する方向が長い長方形に形成されていることを特徴とするリードフレーム。 A die island part having an extension part; a plurality of lead parts arranged in a direction along a predetermined side of the die island part; the extension part and a frame part continuous with each lead part; the extension part; A lead frame in which a plurality of units are continuously formed with a die island portion, the lead portion, and a part of a gap section defining the frame portion as one unit,
A first protrusion having a first recess formed so as to protrude from the back side of each lead portion and recessed in a substantially central portion;
An insulating material that fills the gap and is disposed on the entire back surface excluding the first protrusion and the first recess,
The lead frame is characterized in that the first protrusions of the plurality of lead portions are formed in a rectangle having a long direction perpendicular to the direction in which the plurality of lead portions are arranged.
前記ダイアイランド部の裏面側に突出するように形成され且つ略中央部にくぼむ第2の凹部を有する第2の突起部を具備し、前記絶縁材料は前記間隙部を埋めると共に前記第1および第2の突起部並びに前記第1および第2の凹部を除く裏面全面に配設されていることを特徴とするリードフレーム。 The lead frame according to claim 1,
A second protrusion having a second recess formed to protrude toward the back surface of the die island and recessed substantially in the center; and the insulating material fills the gap and the first A lead frame, wherein the lead frame is disposed on the entire back surface except for the first and second protrusions and the first and second recesses.
前記第2の突起部と前記第2凹部とで、前記ダイアイランド部の裏面で連続し又は一部切り欠き部を有するリング枠部が形成されていることを特徴とするリードフレーム。 The lead frame according to claim 2,
A lead frame, wherein the second protrusion and the second recess form a ring frame part that is continuous or partially cut out on the back surface of the die island part.
前記第1の突起部の高さと前記第2の突起部の高さを略同一とし、前記第2の凹部が実装基板との間でスタンドオフ部の一部を構成するようにしたことを特徴とするリードフレーム。 The lead frame according to claim 2 or 3,
The height of the first protrusion and the height of the second protrusion are substantially the same, and the second recess constitutes a part of a stand-off portion with respect to the mounting substrate. And lead frame.
前記リード部における前記第1の突起部の反対面に第3の凹部又は第3の突起部が形成されていることを特徴とするリードフレーム。 The lead frame according to any one of claims 1 to 4,
A lead frame, wherein a third recess or a third protrusion is formed on a surface of the lead portion opposite to the first protrusion.
前記第1の突起部および前記第1の凹部およびそれらの切断端面の少なくとも一部は、メッキ部によって覆われていることを特徴とする半導体装置。 The semiconductor device according to claim 6.
At least a part of the first protrusion, the first recess, and their cut end faces are covered with a plating part.
前記間隙部を埋めるように第1の連結絶縁材料を配設する第2の工程、
前記第1の突起部および前記第1の凹部を除く前記リードフレームの裏面全面に第2の連結絶縁材料を配設する第3の工程、
の内の第1と第2と第3の工程又は第1と第3の工程を具備することを特徴とするリードフレームの製造方法。 A die island portion having an extension portion; a plurality of lead portions arranged in a direction along a predetermined side of the die island portion; a first protrusion portion protruding from the back surface of each lead portion; A first recess recessed in a substantially central portion of the protrusion, a frame portion continuous with the extension portion and the lead portions, and the extension portion, the die island portion, the lead portion, and the frame portion. A first step of processing the lead frame into a shape in which a plurality of units are continuous with a part of the gap portion as one unit;
A second step of disposing a first coupling insulating material so as to fill the gap;
A third step of disposing a second connection insulating material on the entire back surface of the lead frame excluding the first protrusion and the first recess;
A method for manufacturing a lead frame comprising the first, second and third steps or the first and third steps.
前記ダイアイランド部の裏面側に第2の突起部と該第2の突起部の略中央部にくぼむ第2の凹部を形成する第4の工程を具備し、
前記第3の工程を前記第1および第2の突起部ならびに前記第1および第2の凹部を除く前記リードフレームの裏面全面に前記第2の連結絶縁材料を配設する工程に置き換えたことを特徴とするリードフレームの製造方法。 In the manufacturing method of the lead frame according to claim 8,
A fourth step of forming a second protrusion and a second recess recessed in a substantially central portion of the second protrusion on the back side of the die island;
The third step is replaced with a step of disposing the second connection insulating material on the entire back surface of the lead frame excluding the first and second protrusions and the first and second recesses. A method for manufacturing a lead frame.
前記リードフレームの前記ダイアイランド部に半導体素子を搭載し該半導体素子の電極と前記リード部とを配線材料により接続する工程と、
前記リードフレームの前記半導体素子側を樹脂で封止する工程と、
前記樹脂および前記リードフレームを前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるようにダイシングにより切断して前記単位毎に分離する工程と、
を具備することを特徴とする半導体装置の製造方法。 Producing a lead frame by the production method according to claim 8 or 9,
Mounting a semiconductor element on the die island part of the lead frame and connecting the electrode of the semiconductor element and the lead part with a wiring material;
Sealing the semiconductor element side of the lead frame with resin;
Cutting the resin and the lead frame by dicing so that the cut surfaces of the first protrusion and the first recess are substantially flush with the cut surface of the resin;
A method for manufacturing a semiconductor device, comprising:
前記分離する工程を、前記リードフレームの裏面側から少なくとも前記リードフレームまでハーフカットする工程と、前記リードフレームの裏面側を前記リードフレームの切断面も含めてメッキする工程と、前記樹脂の上面側から前記ハーフカット部分までを切断して前記第1の突起部および前記第1の凹部の切断面が前記樹脂の切断面と略同一面となるように前記単位毎に分離する工程に置き換えたことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 10,
The separating step includes a step of half-cutting from the back surface side of the lead frame to at least the lead frame, a step of plating the back surface side of the lead frame including the cut surface of the lead frame, and an upper surface side of the resin. To the half-cut portion and replaced with a step of separating each unit so that the cut surface of the first protrusion and the first recess is substantially the same as the cut surface of the resin. A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118641A JP2005303107A (en) | 2004-04-14 | 2004-04-14 | Lead frame, semiconductor device, and manufacturing method of them |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004118641A JP2005303107A (en) | 2004-04-14 | 2004-04-14 | Lead frame, semiconductor device, and manufacturing method of them |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303107A true JP2005303107A (en) | 2005-10-27 |
Family
ID=35334226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004118641A Pending JP2005303107A (en) | 2004-04-14 | 2004-04-14 | Lead frame, semiconductor device, and manufacturing method of them |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303107A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266385A (en) * | 2006-03-29 | 2007-10-11 | Denso Corp | Mounting structure of electronic device |
JP2008244043A (en) * | 2007-03-27 | 2008-10-09 | Denso Corp | Mounting structure of mold package |
JP2008300717A (en) * | 2007-06-01 | 2008-12-11 | Denso Corp | Mold package |
JPWO2009110376A1 (en) * | 2008-03-06 | 2011-07-14 | 三菱電機株式会社 | Lead frame substrate, semiconductor module, and lead frame substrate manufacturing method |
JP2018129375A (en) * | 2017-02-07 | 2018-08-16 | 大日本印刷株式会社 | Lead frame substrate and method of manufacturing the same, laminate for lead frame, and semiconductor device and method of manufacturing the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982741A (en) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | Chip carrier structure and its manufacture |
JPH10313082A (en) * | 1997-03-10 | 1998-11-24 | Sanyo Electric Co Ltd | Semiconductor device and manufacture thereof |
JP2001024133A (en) * | 1999-07-09 | 2001-01-26 | Matsushita Electronics Industry Corp | Lead frame, resin sealed semiconductor device employing it and manufacture thereof |
JP2002026222A (en) * | 2000-07-03 | 2002-01-25 | Dainippon Printing Co Ltd | Lead frame for resin sealed semiconductor device |
JP2003204027A (en) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | Lead frame and its manufacturing method, resin sealed semiconductor device and its manufacturing method |
JP2003273309A (en) * | 2002-03-15 | 2003-09-26 | New Japan Radio Co Ltd | Lead frame and semiconductor device and method for manufacturing the same |
-
2004
- 2004-04-14 JP JP2004118641A patent/JP2005303107A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982741A (en) * | 1995-09-19 | 1997-03-28 | Seiko Epson Corp | Chip carrier structure and its manufacture |
JPH10313082A (en) * | 1997-03-10 | 1998-11-24 | Sanyo Electric Co Ltd | Semiconductor device and manufacture thereof |
JP2001024133A (en) * | 1999-07-09 | 2001-01-26 | Matsushita Electronics Industry Corp | Lead frame, resin sealed semiconductor device employing it and manufacture thereof |
JP2002026222A (en) * | 2000-07-03 | 2002-01-25 | Dainippon Printing Co Ltd | Lead frame for resin sealed semiconductor device |
JP2003204027A (en) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | Lead frame and its manufacturing method, resin sealed semiconductor device and its manufacturing method |
JP2003273309A (en) * | 2002-03-15 | 2003-09-26 | New Japan Radio Co Ltd | Lead frame and semiconductor device and method for manufacturing the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266385A (en) * | 2006-03-29 | 2007-10-11 | Denso Corp | Mounting structure of electronic device |
JP4561670B2 (en) * | 2006-03-29 | 2010-10-13 | 株式会社デンソー | Electronic device mounting structure and electronic device mounting method |
JP2008244043A (en) * | 2007-03-27 | 2008-10-09 | Denso Corp | Mounting structure of mold package |
JP2008300717A (en) * | 2007-06-01 | 2008-12-11 | Denso Corp | Mold package |
JPWO2009110376A1 (en) * | 2008-03-06 | 2011-07-14 | 三菱電機株式会社 | Lead frame substrate, semiconductor module, and lead frame substrate manufacturing method |
JP2018129375A (en) * | 2017-02-07 | 2018-08-16 | 大日本印刷株式会社 | Lead frame substrate and method of manufacturing the same, laminate for lead frame, and semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3793628B2 (en) | Resin-sealed semiconductor device | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
KR100836303B1 (en) | Semiconductor device and package, and method of manufacture therefor | |
US9859197B2 (en) | Integrated circuit package fabrication | |
TWI409926B (en) | Leadframe | |
JP2008306128A (en) | Semiconductor device and its production process | |
JP2002223004A (en) | Package molding and light emitting device | |
JPH1145958A (en) | Surface-mount parts and manufacture thereof | |
JP2001077232A (en) | Semiconductor device and manufacture thereof | |
JPH1050883A (en) | Semiconductor device and its manufacture | |
JP2000150760A (en) | Terminal land frame and its manufacture | |
US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP2004273882A (en) | Molding die and semiconductor-device manufacturing method using the same | |
US6608372B2 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
JP2005303107A (en) | Lead frame, semiconductor device, and manufacturing method of them | |
JP4189161B2 (en) | Lead frame, semiconductor device and manufacturing method thereof | |
JP4050200B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2007311518A (en) | Semiconductor device and manufacturing method thereof | |
JP4840305B2 (en) | Manufacturing method of semiconductor device | |
JP5271982B2 (en) | Semiconductor device | |
JP5121807B2 (en) | Manufacturing method of semiconductor device | |
JPH11297740A (en) | Carrier tape having semiconductor chip mounted thereon, and semiconductor device | |
JP2002223003A (en) | Package molding, its manufacturing method and light emitting device | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JPH11297880A (en) | Resin sealed-type semiconductor device manufacture thereof, lead frame and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090708 |