JP2005301963A - データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 - Google Patents
データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 Download PDFInfo
- Publication number
- JP2005301963A JP2005301963A JP2004199439A JP2004199439A JP2005301963A JP 2005301963 A JP2005301963 A JP 2005301963A JP 2004199439 A JP2004199439 A JP 2004199439A JP 2004199439 A JP2004199439 A JP 2004199439A JP 2005301963 A JP2005301963 A JP 2005301963A
- Authority
- JP
- Japan
- Prior art keywords
- response
- clock
- target
- data
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
Abstract
送障害が発生することがないようにする。
【解決手段】 ホストからコマンド(データ)はCMDOE_NがアクティブのときCMDOUTBUF3
22から出力される。ホストからCLKに同期して出力されたコマンド(データ)はメモリカ
ード190で識別されて、レスポンスをホストに返す。ホストはコマンドを出力したらCMDOE
_Nをインアクティブにして、メモリカードからのレスポンスのスタートビットを検出す
るまで待つ。メモリカードからのレスポンスは、最初にCMDINBUF323で受信される。延長
距離が大きい延長距離の場合は、予めメモリカード190のI/F191のセレクト信号を0に
して第1のセレクタ314でCMDINBUF323の出力であるCMDINに切り替えておく。第1のセレク
タ314の出力はI/F191の第3のFF192でラッチが可能になる。
【選択図】図3
Description
転送において、特にターゲットの実装が離れた場合の処理に特徴のあるデータ転送装置、
データ転送装置を備えた画像形成装置、データ転送方法、データ転送方法をコンピュータ
で実行するためのコンピュータプログラム及びこのコンピュータプログラムを記録した記
録媒体に係り、特に、コンピュータ周辺機器、MFP、プリンタ、スキャナ、FAX等の
画像形成装置におけるデータ転送、あるいはメモリカードのホスト機能とメモリカードの
データ転送に関するものへ適用される。
電子機器装置の主装置から複数の従装置へのクロック信号を供給する共通クロックバスと
、主装置の発信したデータ信号を受信した各従装置がクロック信号に同期して出力するデ
ータ信号を主装置に伝送する復路共通データバスとを設けて、往路共通データバスに接続
している複数の従装置の中で主装置に対して最遠端にある従装置から復路共通データバス
を延長して主装置へ直接接続することにより、各従装置からのデータ信号のクロック信号
に対する遅延時間が従装置の位置に依存することなく一定になるように構成したものであ
る。
向であり、主装置から従装置への転送、従装置から主装置への転送はそれぞれ別個の回路
を介して行われるようになっている。そのため、前記転送に対応する配線量、バス駆動回
路及びバス受信回路が必要となり、配線量が多くなるばかりでなく、バス駆動回路及びバ
ス受信回路の個数も多くならざるを得なかった。
されて設けられている場合、延長された分だけ時間が遅れて従装置側にCLKとコマンド
が転送される。また、従装置側からレスポンスを返す場合、主装置側にレスポンスが到達
するにはさらに時間が遅れて到達する。延長距離が小さいときは、主装置から従装置、従
装置から主装置側への転送タイミングに遅れが生じることはないが、両者間の距離が長く
なると、前記距離によっては、主装置側が従装置側からのスタートビットを検出するタイ
ミングがズレ、従装置側からのレスポンスを主装置が受信できない場合もあり、転送障害
が発生する虞がある。
長したときでも搬送障害が発生することのないデータ転送装置、データ転送方法、このデ
ータ転送方法をコンピュータで実現するためのコンピュータプログラム及びこのコンピュ
ータプログラムを記録した記録媒体を提供することにある。
ック送信手段と、前記第1のクロックに同期してスタート信号を含んだデータをターゲッ
トに送信するデータ送信手段と、前記ターゲットから、スタート信号を有するレスポンス
を受信して第1のレスポンスを出力するレスポンス受信手段と、前記第1のクロックから
第2のクロックを生成するクロック生成部と、前記第2のクロックに同期して前記第1の
レスポンスから第2のレスポンスを生成するレスポンス生成手段と、前記データ転送装置
と前記ターゲットの接続距離に応じて前記第1のレスポンスと前記第2のレスポンスのい
ずれかを選択するセレクタとを備えていることを特徴とする。
のクロックに同期してスタート信号を含んだデータをターゲットに送信するデータ送信手
段と、前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポン
スを出力するレスポンス受信手段と、前記第1のクロックから第2のクロックを生成する
クロック生成部と、前記第2のクロックに同期して前記第1のレスポンスから第2のレス
ポンスを生成するレスポンス生成手段と、前記データ送信手段から前記コマンドを前記タ
ーゲットに送信してから前記ターゲットからのレスポンスが前記レスポンス受信手段に到
達するまでの時間に応じて前記第1のレスポンスと前記第2のレスポンスのいずれかを選
択するセレクタとを備えていることを特徴とする。
信データのバスと、前記レスポンス受信手段で受信する受信データンのバスが双方向バス
で接続されていることを特徴とする。
向バッファと、前記双方向バッファの制御をする双方向バッファ制御手段とをさらに備え
ていることを特徴とする。
のバッファ方向を制御するバッファ方向信号と、双方向バッファの出力を有効にするアウ
トプットイネーブル信号とを出力することを特徴とする。
に送信し、前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレス
ポンスを出力し、前記第1のクロックから第2のクロックを生成し、前記第2のクロック
に同期して前記第1のレスポンスから第2のレスポンスを生成し、前記データの送信側と
前記ターゲットとの接続距離に応じて前記第1のレスポンスと前記第2のレスポンスのい
ずれかを選択することを特徴とする。
に送信し、前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレス
ポンスを出力し、前記第1のクロックから第2のクロックを生成し、前記第2のクロック
に同期して前記第1のレスポンスから第2のレスポンスを生成し、前記データが前記ター
ゲットに送信されてから、当該ターゲットからの第1あるいは第2のレスポンスを受信す
るまでの時間に応じて前記第1のレスポンスと前記第2のレスポンスのいずれかを選択す
ることを特徴とする。
に送信する手順と、前記ターゲットから、スタート信号を有するレスポンスを受信して第
1のレスポンスを出力する手順と、前記第1のクロックから第2のクロックを生成する手
順と、前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成
する手順と、前記データの送信側と前記ターゲットとの接続距離に応じて前記第1のレス
ポンスと前記第2のレスポンスのいずれかを選択する手順とをコンピュータプログラムが
備えていることを特徴とする。
に送信する手順と、前記ターゲットから、スタート信号を有するレスポンスを受信して第
1のレスポンスを出力する手順と、前記第1のクロックから第2のクロックを生成する手
順と、前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成
する手順と、前記データが前記ターゲットに送信されてから、当該ターゲットからの第1
あるいは第2のレスポンスを受信するまでの時間に応じて前記第1のレスポンスと前記第
2のレスポンスのいずれかを選択する手順とをコンピュータプログラムが備えていること
を特徴とする。
ータによって読み取られ、実行可能に記録媒体に記録されていることを特徴とする。
データ送信手段はCMDOUTBUF322,DATAOUTBUF324に、レスポン
ス受信手段はCMDINBUF323,DATAINBUF325に、クロック生成部は
クロック生成回路311に、レスポンス生成手段は第1および第2のF/F312,31
3に、第1のレスポンスと前記第2のレスポンスのいずれかを選択するセレクタは第1お
よび第2のセレクタ314,315に、それぞれ対応し、セレクタ314,315のセレ
クト信号はメモリカードI/F191あるいはスイッチSWから出力される。
きでも搬送障害が発生することがなくなり、ターゲットをホストから延長した場合でもデ
ータ転送が可能になる。
図1は本発明の実施形態に係るデジタル複合機(MFP−Multi Function Peripheral)
の全体的な構成を示す図、図2は図1のMFPのコントローラボードに搭載されたデータ
転送装置のASICの内部構成を示すブロック図である。
トローラボード110には、ASIC200と、プログラムやデータを蓄積している不揮
発性Flash ROM140と、メモリ(SDRAM)130と、前記Flash R
OM140またはメモリ(SDRAM)130上のプログラムを実行可能なCPU120
と、PCI I/F181を備え、さらに、前記CPU120と接続可能なCPU I/
F121、前記SDRAM130と接続可能なメモリI/F131、前記Flash R
OM140と接続可能なLocal Bus I/F141、HDD150と接続可能な
HDD I/F151、操作部160と接続可能なOPE I/F161、および通信I
/F171,172,173を備えている。通信I/Fは、セントロI/F171、MA
C I/F(メモリ・アクセス・コントローラ インターフェイス)172、USB I
/F173からなり、MAC I/F172にはPHY174を接続してネットワークと
接続可能であるとともに、PCI I/F181を介してPCI BUS180と接続さ
れる。なお、ここの実施形態では、SDRAM130と接続するメモリI/F131の例
を示しているが、他のメモリI/Fを搭載すれば、他のメモリを接続することが可能であ
る。また、前記操作部160を介してMFP100の操作が行われ、HDD150には、
プログラムやデータの蓄積が可能である。さらに、メモリカード(SDメモリ)I/F1
91を備え、メモリカード(SDカード)190との接続も可能となっている。
73からの印刷データをMFP100で印刷可能な形式に変換してPCI BUS180
経由でMFP100に転送し、MFP100から画像を印刷することが可能である。また
、MFP100のスキャナ101からの画像をPCI BUS180経由でHDD150
に蓄積することも可能である。なお、MFP100は、スキャナ101の下部に、エンジ
ン部(画像形成装置)102が、その下部にさらに3段の給紙段からなる給紙装置103
を備えたものである。
(圧縮/伸張部)155、HDD IF151、OPE I/F161、通信I/Fであ
るセントロI/F171、MAC I/F172、USB I/F173、メモリカード
I/F191にはそれぞれ2組のDMAC201R,201W、202R,202W,2
03R,203W,204R,204W,205R,205W,206R,206W,2
07R,207W,208R,208Wが接続されている。いずれもメモリリード用とメ
モリライト用である(符号Rを付けた方がリード用、符号Wを付けた方向がライト用)。
よってアクセス順位が決定される。また、Rotate156はメモリ中の画像を回転さ
せる機能を備え、Comp/De−comp155はメモリ中の画像を圧縮/解凍する機
能である。それぞれアービタ210経由で画像をアクセスする。
I/F192が接続され、より遠くから通信が可能になるように構成されている。
すブロック図である。コントローラボード110は、ホスト300を備え、ホスト300
は、メモリカードI/F191、延長回路310、クロック、コマンド、データ用のI/
Oバッファ320からなる。メモリカード(ターゲット)190はケーブル340で延長
した状態になっている。
、第1および第2のセレクタ314,315を備え、メモリカードI/F191は第3お
よび第4のF/F192,193を備え、I/Oバッファ320は、CLKBUF321
、CMDOUTBUF322、CMDINBUF323、DATAOUTBUF324、
DATAINBUF325を備えている。
る。ホスト300からコマンド(データ)はCMDOE_NがアクティブのときCMDO
UTBUF322から出力される。このときのタイミングを図4に示す。すなわち、ホス
ト300からCLKに同期して出力されたコマンド(データ)はメモリカード(ターゲッ
ト)190で識別されて、レスポンスをホスト300に返す。ホスト300は、コマンド
を出力したらCMDOE_Nをインアクティブにして、メモリカード(ターゲット)19
0からのレスポンスのスタートビットを検出するまで待つ。メモリカード(ターゲット)
190からのレスポンスは、最初にCMDINBUF(レスポンス受信手段)323で受
信される。
ド190のインターフェイスのセレクト信号を1にして第1のセレクタ314でレスポン
ス生成手段である第1のFF312の出力であるCMDRINに切り替えておく。レスポ
ンス生成手段である第1のFF312は後述するクロック生成回路311で生成されたク
ロックでCMDINBUF(レスポンス受信手段)の出力であるCMDINをラッチして
、CMDRINを出力する。
で、CMDINをラッチするには、図6(A)のようにバッファ311a〜311dを複
数個接続して、クロックCLKを遅延させてもよい。ただし、(A)の場合は全体の遅延
量をクロックCLKの周期Tよりも小さくする必要がある。
すなわち、クロックCLKを反転する例である。図6(A)のようにバッファ311a〜
311dを複数個接続して遅延量を大きくするよりもゲート数を削減できる。(A)、(
B)の場合も、図5(A),(B),(C)の(3)のタイミングで、第1のセレクタ3
14で選択されたCMDRINがメモリカードインターフェース191の第3のFF19
2でラッチできるように調整する必要がある。
ターフェイス191のセレクト信号を0にして第1のセレクタ314でレスポンス受信手
段であるCMDINBUF323の出力であるCMDINに切り替えておく。第1のセレ
クタ314の出力はメモリインターフェイス191の第3のFF192でラッチが可能に
なる。
の矢印のタイミングでメモリカード190のレスポンスを受信することができる。
切り替える方法を説明したが、延長距離に応じて、データ送信手段からコマンドをメモリ
カード(ターゲット)190に送信し、メモリカード(ターゲット)190からのレスポ
ンスがCMDINBUF(レスポンス受信手段)323に到達するまでの時間td(図5
)も変化するので、時間tdに応じてセレクタを切り替えても同様な効果を得られる。
合は、以下のようになる。
、メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じ
である。ホスト300からのCLKはCLKBUF321によりメモリカード190に送
信される。ホスト300からデータはDATOE_ENがアクティブのときDATOUT
BUF324から出力される。タイミングは図4のCMDOE_Nと同じである。ホスト
300から出力されたデータはメモリカード(ターゲット)190で識別されて、レスポ
ンスをホスト300に返す。ホスト300は、データを出力したらDATOE_Nをイン
アクティブにして、メモリカード(ターゲット)190からのレスポンスのスタートビッ
トを検出するまで待つ。
5で受信される。延長距離が小さい延長距離1,2(図5(A)、(B))の場合は、予
めメモリカード190のインターフェイスのセレクト信号を1にして第2のセレクタ31
5で第2のFF313の出力であるDATRINに切り替えておく。第2のFF313は
クロック生成回路311で生成されたクロックでDATINBUF325の出力であるD
ATINをラッチして、DATRINを出力する。第2のセレクタ315で選択されたD
ATRINはメモリインターフェイス191の第4のFF193でラッチ可能になる。
ターフェイス191のセレクト信号を0にして第2のセレクタ315でレスポンス受信手
段であるDATINBUF325の出力であるDATINに切り替えておく。第2のセレ
クタ315の出力はメモリインターフェイス191の第4のFF193でラッチが可能に
なる。したがって、延長距離3の場合も延長距離1,2の場合同様、図5(A)、(B)
、(C)の(3)の矢印のタイミングでメモリカード190のデータのレスポンスを受信
することができる。
合、以下のようになる。
、メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じ
である。コマンド(データ)のレスポンス受信後、DATOE_Nはインアクティブにし
たままにしておき、メモリカード190からのリードデータのスタートビットを検出する
まで待つ。
190のインターフェイス191のセレクト信号を1にして第2のセレクタ315で第2
のFF313の出力であるDATRINに切り替えておく。第2のFF313はクロック
生成回路311で生成されたクロックでDATINBUF325の出力であるDATIN
をラッチして、DATRINを出力する。第2のセレクタ315で選択されたDATRI
Nはメモリインターフェイス191の第4のFF193でラッチ可能になる。
ターフェイス191のセレクト信号を0にして第2のセレクタ315でDATINBUF
(レスポンス受信手段)325の出力であるDATINに切り替えておく。これにより第
2のセレクタ315の出力はメモリインターフェイス191の第4のFF193でラッチ
が可能になる。従って、延長距離1,2,3の場合もメモリカード190のリードデータ
も受信可能になる。
タル複合機のデータ転送に使用される。
る。このMFPでは、自動原稿送り装置(以後ADF)にある原稿台に原稿の画像面を上
にして置かれた原稿束は、操作部160上のスタートキーが押下されると、一番下の原稿
から給送ローラ、給送ベルトによってスキャナ101のコンタクトガラス上の所定の位置
に給送される。スキャナ101の読み取りユニットによってコンタクトガラス上の原稿の
画像データを読み取り後、読み取りが終了した原稿は、給送ベルト及び排送ローラによっ
て排出される。
写紙は、各々のトレイに設けられた給紙ユニットによって給紙され、エンジン部102の
感光体に当接する位置まで搬送される。読み取りユニットによって読み込まれた画像デー
タは、書き込みユニットからのレーザによって感光体に書き込まれ、現像ユニットを通過
することによってトナー像が形成される。そして、転写紙は感光体の回転と等速で搬送ベ
ルトによって搬送されながら、感光体上のトナー像が転写される。その後、定着ユニット
にて画像を定着させ、排紙ユニットによって排紙トレイ上に排出される。エンジン部10
2、ADF101、給紙装置103は公知の構成のものなので、詳細についての説明は省
略する。
いはHDDなどの記憶装置に格納されたプログラムにしたがってCPU101が実行する
が、プログラムは例えばCD−ROMなどの公知の記憶媒体あるいはサーバからダウンロ
ードすることができる。
図7は第2の実施形態に係るASIC200構成におけるメモリカードI/F191周
辺の回路の詳細を示すブロック図である。メモリカードインターフェース191、延長回
路310とクロック、コマンド、データ用のIOバッファ320,350,360からな
る。メモリカード(ターゲット)190はケーブルで延長した状態である。本実施形態は
図3に示した第1の実施形態に対してクロック、コマンド、データ用のIOバッファ(延
長用のバッファ)320,350,360をクロック、コマンド、データラインに挿入し
た例である。
図示した略号をそのまま使用する。
モリカード190に送信される。ホスト300からコマンド(データ)はCMDOE_N
がアクティブのときCMDOUTBUFから出力される。さらに、CMDOEBUF、C
MDOEBUF1、CMDOEBUF2を介してCMDOENがアクティブになり、CM
DOUTBUF2からメモリカード(ターゲット)190に出力される。タイミングは第
1の実施形態における図4と同じである。
で識別されて、レスポンスをホスト300に返す。ホスト300は、コマンドを出力した
らCMDOE_Nをインアクティブにして、メモリカード(ターゲット)190からのレ
スポンスのスタートビットを検出するまで待つ。CMDOE_Nがインアクティブになる
と、CMDOEBUF、CMDOEBUF1、CMDOEBUF2を介してCMDOE_
Nがインアクティブになり、CMDOUTBUF2の出力はHiZ(ハイインピーダンス
)になる。
INBUF1を介してCMDINBUF(レスポンス受信手段)323で受信される。
たタイミングと同等であり、セレクト信号制御も前述の第1の実施形態と同様である。ま
た、クロック生成回路311も第1の実施形態と同様である。なお、符号195はメモリ
カード190とバッファ360を搭載した延長先のボード(延長ボード)を示す。
次に、ホスト300からDATA[3:0]ラインを使用してデータをライトする場合
について説明する。
、メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じ
である。
スト300からデータはDATOE_NがアクティブのときDATOUTBUFから出力
される。さらに、CMDOEBUF,DATOEBUF1、DATOEBUF2を介して
DATOENがアクティブになり、DATOUTBUF2からメモリカード(ターゲット
)190に出力される。タイミングは図2のCMDOE_Nと同じである。
ポンスをホスト300に返す。ホスト300は、データを出力したらDATOE_Nをイ
ンアクティブにして、メモリカード(ターゲット)からのレスポンスのスタートビットを
検出するまで待つ。さらに、DATOEBUF、DATOEBUF1、DATOEBUF
2を介してDATOENがインアクティブになり、DATOUTBUF2の出力がHiZ
(ハイインピーダンス)になるメモリカード(ターゲット)190からのレスポンスは、
DATINBUF2、DATINBUF1を介してDATINBUFで受信される。
り、セレクト信号制御も前述の第1の実施形態と同様である。また、クロック生成回路3
11も第1の実施形態と同様である。
次に、ホスト300からDATA[3:0]ラインを使用してデータをリードする場合
について説明する。
、メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じ
である。コマンド(データ)のレスポンス受信後、DATOE_Nはインアクティブにし
たままにしておき、メモリカード190からのリードデータのスタートビットを検出する
まで待つ。さらに、DATOEBUF、DATOEBUF1、DATOEBUF2介して
DATOENがインアクティブになり、DATOUTBUF2の出力がHiZ(ハイイン
ピーダンス)になるメモリカード(ターゲット)190からのレスポンスは、DATIN
BUF2、DATINBUF1を介してDATINBUFで受信される。
たタイミングと同等であり、セレクト信号制御も前述の第1の実施形態と同様である。ま
た、クロック生成回路311も第1の実施形態と同様である。
0,360がクロック、コマンド、データラインに挿入されているので、図3のデータ転
送装置によりも延長距離を長くすることができる。
ールボックス110aに搭載された従来からのメモリカードの使用状態を示す図である。
れたコントローラボード100に接続された状態でコントロールボックス110aに搭載
されている。例えばSDカードなどのメモリカード190は、ホストからのコマンドに対して、メモリカードからのレスポンス信号が規定クロック内に送信されることになっており、この規格に沿ってMFP100でメモリカード190を使用するようにすると、カードスロットはコントロールボックス100aに設けないと、前記規格に対応することはできない。これはSDカード190以外のカードにおいても同様で、正常に機能するための延長距離は非常に小さいからである。ちなみに前述の図3に示した第1の実施形態の場合においてもメモリカードI/F191の出力端とホスト300のケーブル340との接続点までの距離は50cm程度ある場合もあり、SDカードを含むメモリカードでは、CPU120がメモリカード190からのレスポンスを主装置が受信できない虞も多い。そこで、カードスロットをコンローラボード110上に設けるのが一般的である。
あるいは現像剤の交換を行うためのスペースを設ける必要があることから、コントローラ
ボード110はMFP100の背面側に設けられることが多い。そして、現実にはこの位
置にしかカードスロットあるいはカードコネクタを設けることができないので、操作上不
便であり、メモリカード190自体が普及した現在においても、MFP100におけるメ
モリカード190の使用はあまり進んでいない。
の受信は確実に行えるので、図9に示すようにコントロールボックス100aからケーブ
ル340を延ばしてMFP100の前面の操作部100bにカードスロットあるいはメモ
リコネクタ100cを設けることができる。その際、距離に応じてセレクト信号を切り換
えるので、カードスロットあるいはメモリコネクタ100dの設置個所が限定されること
がなくなり、MFP100におけるメモリカード190の使用性が向上する。例えばこの
図9のようにケーブル340を延ばした場合、ケーブル340は1mないし2mの長さと
なる。
る。
図10は第3の実施形態に係るASIC200構成におけるメモリカードI/F191
周辺の回路の詳細を示すブロック図である。メモリカードインターフェース191、延長
回路310とクロック、コマンド、データ用のIOバッファ320,350,360から
なり、IOバッファ350,360と延長用のケーブル340で延長用バッファ370を
構成している。メモリカード(ターゲット)190はケーブル340で延長した状態であ
る。この実施形態は、図7のASIC200構成に対して双方向バッファと双方向バッフ
ァ制御を組み合わせたものである。
、DIRがHighのときはA→B、Lowの時にA←Bの方向にデータを出力する。ま
た、OE_NがHighのとき、双方向バッファの入出力はHiZ(ハイインピーダンス
)になる。OE_NがLowのときは、DIRに設定した方向にデータが出力される。
モリカード190に送信される。ホスト300からコマンド(データ)はCMDOE_N
がアクティブのときCMDOUTBUFから出力される。さらに、双方向バッファである
CMDBUF1,CMDBUF2を介してメモリカード(ターゲット)190に出力され
る。双方向バッファCMDBUF1,CMDBUF2のバッファ方向と出力信号の制御は
双方向バッファ制御手段(1)361で行う。
DIRBUF1はCMDDIRを入力としてCMDDIR1を出力し,CMDDIRBU
F2はCMDDIR1を入力としてCMDDIR2を出力する。また、CMDOEBUF
はCMDOE_Nを入力として、CMDOE1Nを出力する。CMDOEBUF1はC
MDOE1Nを入力としてCMDOE1_Nを出力し,CMDOEBUF2はCMDOE
1_Nを入力としてCMDOE2_Nを出力する。
ングチャートである。
MDOE_Nは双方向バッファ制御手段(1)361から出力信号である。区間Aのとき
、双方向バッファCMDBUF1,CMDBUF2は入力(メモリカードからのデータを
入力する)モードである(CMD_DIRがLow, CMDOE_NがLow)。区間
Bでは、双方向バッファCMDBUF1,CMDBUF2はHiZ(ハイインピーダンス
)状態である(CMDOE1_NがHigh)。(1)のCLKの立下りで双方向バッフ
ァCMDBUF1,CMDBUF2のバッファの方向を入力→出力に変更している(CM
D_DIRがHigh)。区間Cで、バッファの出力をイネーブルにして(CMDOE1
_NをLow)にして双方向バッファCMDBUF1,CMDBUF2を出力モードにす
る。双方向バッファCMDBUF1,CMDBUF2が出力モードのときに、(2)のタ
イミングでCMDOE_Nをアクティブ(Low)にしてホスト300からのCMD_O
UTをターゲットであるメモリカードに転送する。ホスト300は、コマンドを出力した
ら(3)のタイミングでCMDOE_Nをインアクティブにして、メモリカード(ターゲ
ット)190からのレスポンスのスタートビットを検出する準備をする。ホスト300か
ら出力されたコマンド(データ)はメモリカード(ターゲット)190で識別されて、レ
スポンスをホストに返す。区間Dでは、再びCMDOE1_NをHighにして、双方向
バッファCMDBUF1,CMDBUF2をHiZ(ハイインピーダンス)にする。そし
て、(4)のタイミングでCMD_DIRをインアクティブ(Low)にして、双方向バ
ッファCMDBUF1,CMDBUF2が入力モードになる準備をする。区間Eで、CM
DOE1_NをLowにして、双方向バッファCMDBUF1,CMDBUF2が入力モ
ードになり、メモリカード(ターゲット)からのレスポンスをホストに渡すことができる
。メモリカード(ターゲット)からのレスポンスは、CMDBUF2,1を介してCMD
INBUF(レスポンス受信手段)で受信され、ホストはメモリカード(ターゲット)か
らのスタートビットを検出し、レスポンスを受信できる。
たタイミングと同等であり、セレクト信号制御も前述の第1の実施形態と同様である。ま
た、クロック生成回路311も第1の実施形態と同様である。
ホスト300からDATA[3:0]ラインを使用してデータをライトする場合につい
て説明する。
メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じで
ある。
モリカード190に送信される。ホスト300からデータはDATOE_Nがアクティブ
のときDATOUTBUFから出力される。さらに、双方向バッファであるDATBUF
1,DATBUF2を介してメモリカード(ターゲット)190に出力される。双方向バ
ッファDATBUF1,DATBUF2のバッファ方向と出力信号の制御は双方向バッフ
ァ制御手段(2)362で行う。
DIRBUF1はDATDIRを入力としてDATDIR1を出力し、DATDIRBU
F2はDATDIR1を入力としてDATDIR2を出力する。また、DATOEBUF
はDATOE_Nを入力として、DATOE1Nを出力する。DATOEBUF1はD
ATOE1Nを入力としてDATOE1_Nを出力し,DATOEBUF2はDATOE
1_Nを入力としてDATOE2_Nを出力する。
ャートである。同図において、CLKはホスト(メモリカードI/F)300からの信号
である。DAT_DIRとDATOE_Nは双方向バッファ制御手段2から出力信号であ
る。区間Aのとき、双方向バッファDATBUF1、DATBUF2は入力(メモリカー
ド190からのデータを入力する)モードである(DAT_DIRがLow, DATO
E_NがLow)。区間Bでは、双方向バッファDATBUF1、DATBUF2はHi
Z(ハイインピーダンス)状態である(DATOE1_NがHigh)。(1)のCLK
の立下りで双方向バッファDATBUF1、DATBUF2のバッファの方向を入力→出
力に変更している(DAT_DIRがHigh)。区間Cで、バッファの出力をイネーブ
ルにして(DATOE1_NをLow)にして双方向バッファDATBUF1、DATB
UF2を出力モードにする。双方向バッファDATBUF1、DATBUF2が出力モー
ドのときに、(2)のタイミングでDATOE_Nをアクティブ(Low)にしてホスト
300からのDAT_OUTをターゲットであるメモリカード190に転送する。ホスト
は、データを出力したら(3)のタイミングでDATOE_Nをインアクティブにして、
メモリカード(ターゲット)190からのレスポンスのスタートビットを検出する準備を
する。
、レスポンスをホスト300に返す。区間Dでは、再びDATOE1_NをHighにし
て、双方向バッファDATBUF1,DATBUF2をHiZ(ハイインピーダンス)に
する。そして、(4)のタイミングでDAT_DIRがインアクティブ(Low)にして
、双方向バッファDATBUF1,DATBUF2が入力モードになる準備をする。区間
Eで、DATOE1_NをLowにして双方向バッファDATBUF1,DATBUF2
が入力モードになり、メモリカード(ターゲット)190からのレスポンスをホスト30
0に渡すことができる。メモリカード(ターゲット)190からのレスポンスは、DAT
BUF2,1を介してDATINBUF(レスポンス受信手段)で受信され、ホスト30
0はメモリカード(ターゲット)190からのスタートビットを検出し、レスポンスを受
信できる。
たタイミングと同等であり、セレクト信号制御も前述の第1の実施形態と同様である。ま
た、クロック生成回路311も第1の実施形態と同様である。
次に、ホスト300からDATA[3:0]ラインを使用してデータをリードする場合
について説明する。
、メモリカード(ターゲット)190からのレスポンスを受信するまでは上記説明と同じ
である。コマンド(データ)のレスポンス受信後、DATOE_Nはインアクティブ(H
igh)にして、DATOUTBUFの出力をHiZ(ハイインピーダンス)にする。双
方向バッファ制御手段(2)362では、DAT_DIRをLOW、DATOE1_Nを
アクティブ(Low)にして双方向バッファDATBUF1,DATBUF2を入力モー
ドにしておき(図12の区間AまたはE)、メモリカード190からのリードデータのス
タートビットを検出して、DATINBUF2,1を介してDATINBUFでリードデ
ータを受信する。
り、セレクト信号制御も前述の第1の実施形態と同様である。また、クロック生成回路3
11も第1の実施形態と同様である。
ァの数を減らすことができ、低コスト化が可能である。
前記第1ないし第3の実施形態では、メモリカードインターフェース191のセレクト
信号によって第1および第2のセレクタ314,315の選択設定を行っていた。この設
定をコントローラボード110上のスイッチSWによって行うようにすることもできる。
、図14は第2の実施形態における図7、図15は第3の実施形態における図10のメモ
リカードI/F191から出力されるセレクト信号の設定をそれぞれスイッチSWによっ
て行うようにした例である。これらの実施形態ではスイッチSWによって設定するセレク
タ314,315の設定以外の構成及び動作は前記第1、第2及び第3の実施形態とそれ
ぞれ同等に構成され、同等に動作する。
101 スキャナ
110 コントローラボード
120 CPU
130 SDRAM
140 フラッシュRAM
150 HDD
160 操作部
174 PHY
180 PCIバス
190 メモリ(SD)カード
191 メモリカードI/F
192 延長I/F
192,193 FF
195 延長ボード
200 ASIC
300 ホスト
310 延長回路
311 クロック生成回路
312,313 FF
314 第1のセレクタ
315 第2のセレクタ
320,350,360 IOバッファ(延長バッファ)
321 CLKBUF
322 CMDOUTBUF
223 CMDINBUF
324 DATOUTBUF
325 DATINBUF
340 ケーブル
361 双方向制御手段(1)
362 双方向制御手段(2)
370 延長用バッファ
Claims (18)
- 第1のクロックをターゲットに送信するクロック送信手段と、
前記第1のクロックに同期してスタート信号を含んだデータをターゲットに送信するデ
ータ送信手段と、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力するレスポンス受信手段と、
前記第1のクロックから第2のクロックを生成するクロック生成部と、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成する
レスポンス生成手段と、
前記データ転送装置と前記ターゲットの接続距離に応じて前記第1のレスポンスと前記
第2のレスポンスのいずれかを選択するセレクタと、
を備えていることを特徴とするデータ転送装置。 - 第1のクロックをターゲットに送信するクロック送信手段と、
前記第1のクロックに同期してスタート信号を含んだデータをターゲットに送信するデ
ータ送信手段と、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力するレスポンス受信手段と、
前記第1のクロックから第2のクロックを生成するクロック生成部と、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成する
レスポンス生成手段と、
前記データ送信手段から前記コマンドを前記ターゲットに送信してから前記ターゲット
からのレスポンスが前記レスポンス受信手段に到達するまでの時間に応じて前記第1のレ
スポンスと前記第2のレスポンスのいずれかを選択するセレクタと、
を備えていることを特徴とするデータ転送装置。 - 前記データ送信手段から出力される送信データのバスと、前記レスポンス受信手段で受
信する受信データンのバスが双方向バスで接続されていることを特徴とする請求項1また
は2記載のデータ転送装置。 - 前記双方向バスとターゲットと間を接続する双方向バッファと、
前記双方向バッファの制御をする双方向バッファ制御手段と、
をさらに備えていることを特徴とする請求項3記載のデータ転送装置。 - 前記双方向バッファ制御手段は、双方向バッファのバッファ方向を制御するバッファ方
向信号と、双方向バッファの出力を有効にするアウトプットイネーブル信号とを出力する
ことを特徴とする請求項4記載のデータ転送装置。 - 前記クロック生成部は、第1のクロックを遅延させて第2のクロックを生成することを
特徴とする請求項5記載のデータ転送装置。 - 前記セレクタの初期状態を設定する設定手段を備えていることを特徴とする請求項6記載のデータ転送装置。
- 前記設定手段がメモリカードインターフェースから出力されるセレクト信号であることを特徴とする請求項7記載のデータ転送装置。
- 前記設定手段がスイッチ手段からなることを特徴とする請求項8記載のデータ転送装置。
- 前記ターゲットがメモリカードであることを特徴とする請求項9記載のデータ転送装置。
- 請求項1ないし10のいずれか1項に記載のデータ転送装置を備えていることを特徴と
する画像形成装置。 - 前記画像形成装置は、当該画像形成装置を操作する操作部を備え、当該操作部にはメモリカードインターフェースが設けられ、当該メモリカードインターフェースにメモリカードが装着可能であることを特徴とする請求項11記載の画像形成装置。
- 前記操作部は前記画像形成装置の前面に位置していることを特徴とする請求項12記載の画像形成装置。
- 第1のクロックに同期してスタート信号を含んだデータをターゲットに送信し、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力し、
前記第1のクロックから第2のクロックを生成し、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成し、
前記データの送信側と前記ターゲットとの接続距離に応じて前記第1のレスポンスと前
記第2のレスポンスのいずれかを選択することを特徴とするデータ転送方法。 - 第1のクロックに同期してスタート信号を含んだデータをターゲットに送信し、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力し、
前記第1のクロックから第2のクロックを生成し、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成し、
前記データが前記ターゲットに送信されてから、当該ターゲットからの第1あるいは第
2のレスポンスを受信するまでの時間に応じて前記第1のレスポンスと前記第2のレスポ
ンスのいずれかを選択することを特徴とするデータ転送方法。 - 第1のクロックに同期してスタート信号を含んだデータをターゲットに送信する手順と
、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力する手順と、
前記第1のクロックから第2のクロックを生成する手順と、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成する
手順と、
前記データの送信側と前記ターゲットとの接続距離に応じて前記第1のレスポンスと前
記第2のレスポンスのいずれかを選択する手順と、
を備えていることを特徴とするコンピュータプログラム。 - 第1のクロックに同期してスタート信号を含んだデータをターゲットに送信する手順と
、
前記ターゲットから、スタート信号を有するレスポンスを受信して第1のレスポンスを
出力する手順と、
前記第1のクロックから第2のクロックを生成する手順と、
前記第2のクロックに同期して前記第1のレスポンスから第2のレスポンスを生成する
手順と、
前記データが前記ターゲットに送信されてから、当該ターゲットからの第1あるいは第
2のレスポンスを受信するまでの時間に応じて前記第1のレスポンスと前記第2のレスポ
ンスのいずれかを選択する手順と、
を備えていることを特徴とするコンピュータプログラム。 - 請求項16または17記載のコンピュータプログラムがコンピュータによって読み取ら
れ、実行可能に記録されていることを特徴とする記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199439A JP2005301963A (ja) | 2003-07-08 | 2004-07-06 | データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 |
US10/885,624 US7343511B2 (en) | 2003-07-08 | 2004-07-08 | Method and apparatus for data transfer, image forming apparatus, and computer product |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193703 | 2003-07-08 | ||
JP2004079147 | 2004-03-18 | ||
JP2004199439A JP2005301963A (ja) | 2003-07-08 | 2004-07-06 | データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005301963A true JP2005301963A (ja) | 2005-10-27 |
Family
ID=34577439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199439A Pending JP2005301963A (ja) | 2003-07-08 | 2004-07-06 | データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7343511B2 (ja) |
JP (1) | JP2005301963A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011077563A1 (ja) * | 2009-12-25 | 2011-06-30 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4944023A (en) | 1987-05-19 | 1990-07-24 | Ricoh Company, Ltd. | Method of describing image information |
US4841549A (en) * | 1988-03-21 | 1989-06-20 | Knapp Stephen L | Simple, high performance digital data transmission system and method |
JPH05108563A (ja) | 1991-10-21 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 高速バス延長方法 |
US5589954A (en) | 1993-05-28 | 1996-12-31 | Ricoh Company, Ltd. | γ-correction curve selecting apparatus and a γ-correction curve creating apparatus |
JP3983453B2 (ja) | 1999-04-27 | 2007-09-26 | 株式会社リコー | 画像情報処理装置および画像情報処理システム |
JP2001084275A (ja) | 1999-04-28 | 2001-03-30 | Ricoh Co Ltd | データ転送装置 |
EP1128271A1 (en) * | 2000-02-22 | 2001-08-29 | THOMSON multimedia S.A. | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method |
US6763444B2 (en) * | 2001-05-08 | 2004-07-13 | Micron Technology, Inc. | Read/write timing calibration of a memory array using a row or a redundant row |
US6842395B2 (en) * | 2001-11-05 | 2005-01-11 | Matsushira Electric Industrial Co., Ltd. | Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card |
-
2004
- 2004-07-06 JP JP2004199439A patent/JP2005301963A/ja active Pending
- 2004-07-08 US US10/885,624 patent/US7343511B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011077563A1 (ja) * | 2009-12-25 | 2011-06-30 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
JP5501378B2 (ja) * | 2009-12-25 | 2014-05-21 | キヤノン株式会社 | 情報処理装置又は情報処理方法 |
US9054691B2 (en) | 2009-12-25 | 2015-06-09 | Canon Kabushiki Kaisha | Information processing apparatus or information processing method |
JP2014140225A (ja) * | 2014-03-14 | 2014-07-31 | Canon Inc | 情報処理装置又は情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050108592A1 (en) | 2005-05-19 |
US7343511B2 (en) | 2008-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4697924B2 (ja) | データ転送方法 | |
US10931834B2 (en) | Information processing apparatus | |
US20090207435A1 (en) | Image scanning apparatus, image forming apparatus and image scanning method | |
US8392630B2 (en) | Information processing apparatus having first DMA controller and second DMA controller wherein selection circuit determines which DMA will perform data transfer based on higher data transfer performance | |
EP2474938B1 (en) | Image forming apparatus and image forming system | |
JP2005301963A (ja) | データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 | |
JP6016724B2 (ja) | 画像形成装置及び画像形成方法 | |
JP2005202643A (ja) | シリアルデータ通信装置および画像形成装置 | |
KR20100052246A (ko) | 화상형성장치의 컨트롤 보드, 화상형성장치, 및 화상형성방법 | |
JP5361248B2 (ja) | 画像形成装置、画像形成方法、記憶媒体及びプログラム | |
US7003232B2 (en) | Output timing controlled image forming apparatus, system and method | |
US20180167531A1 (en) | Information processing apparatus and semiconductor integrated circuit | |
US10798262B2 (en) | Image processing apparatus, image processing apparatus controlling method, and recording medium | |
US11327522B2 (en) | Information processing apparatus and circuit device | |
JP2011250347A (ja) | 画像読取装置、画像形成装置、画像処理方法、プログラムおよび記録媒体 | |
US11425276B2 (en) | Electronic device | |
US6717692B1 (en) | Image processing system and control method therefor, image processing apparatus, and recording medium | |
JP4690660B2 (ja) | カード型メモリのインターフェース回路 | |
JP2007323662A (ja) | データ転送方法 | |
JP2001156951A (ja) | 画像形成装置 | |
JP2021136585A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP4044581B2 (ja) | 画像形成装置及び画像形成システム並びに画像形成動作の制御方法 | |
JP2022085234A (ja) | 画像形成装置及び画像形成プログラム | |
JP2019102013A (ja) | 電子装置及び画像形成システム | |
US20110236112A1 (en) | Print system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100209 |