JP2005301593A - マルチプロセッサシステム、プロセッサ装置 - Google Patents
マルチプロセッサシステム、プロセッサ装置 Download PDFInfo
- Publication number
- JP2005301593A JP2005301593A JP2004115732A JP2004115732A JP2005301593A JP 2005301593 A JP2005301593 A JP 2005301593A JP 2004115732 A JP2004115732 A JP 2004115732A JP 2004115732 A JP2004115732 A JP 2004115732A JP 2005301593 A JP2005301593 A JP 2005301593A
- Authority
- JP
- Japan
- Prior art keywords
- history information
- information
- multiprocessor system
- mounting position
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】 マルチプロセッサシステム1の初期化にあたり、履歴情報供給部108から供給されるCPUボード5の搭載位置を示す搭載位置情報を含んだ装置履歴情報を、装置履歴情報を複数格納可能なCPUボード5内の不揮発性の記憶部101に格納するようにして、CPUボード5の搭載位置情報を各CPUボード5に正確かつ自動的に記録し、CPUボード5の搭載位置に関する履歴をCPUボード5単位で記録及び管理することができるようにする。
【選択図】 図3
Description
ここで、記録媒体を用いる一般的な情報検索システムにおいては、記録媒体の検索テーブルやコンピュータシステム内の検索テーブルに格納データの更新履歴を記憶するものがある(例えば、特許文献1参照。)。
また、システムのある特定の搭載位置のみで障害が繰り返し発生する場合には、故障部位として持ち帰った物品そのものには障害原因が存在せず、システム自体に障害原因があることも想定される。
本発明は、このような事情に鑑みてなされたものであり、マルチプロセッサシステムにおけるCPUボードの交換履歴に関する情報を正確かつ自動的に記録できるようにすることを目的とする。
上記構成によれば、システム初期化の際に供給されるマルチプロセッサシステムにおけるプロセッサ装置の搭載位置情報を各プロセッサ装置に正確かつ自動的に複数記録することができる。
図1は、本発明の一実施形態によるマルチプロセッサシステム1のシステム構成例を示すブロック図である。
また、各CPU10−i(各CPUボード5−i)は、コンソールポート70−iに接続されている。
リセット信号SRSTは、マルチプロセッサシステム1を構成する各CPU10−iを初期化するための、いわゆるハードリセット信号である。
クロック基準信号RCLKは、クロック調整用の固定された基準信号であり、一定のデューティ比(クロックデューティ)を有するとともに、クロックソースSCLKに対して比較的低い周波数の信号である。例えば、クロック基準信号RCLKの周波数は1MHzであり、クロックソースSCLKの周波数は37MHz〜66MHzである。なお、クロック基準信号RCLKについての情報は、CPU10−iに適宜供給され保持されている。
ブートモード信号BMODは、ブートシーケンスを指示する信号である。
なお、各CPU10−iの構成は同様であるので、図2においては1つのCPUのみ示している。したがって、図1で符号に付した添え字iについては付していない。また、図2において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
CPUコア11は、CPU10においてデータに演算や加工等を施す演算処理を実行するものである。
SCC16は、CPU10とシステムコントローラ50との間でコンソールポート70を介してデータをシリアル伝送するためのコントローラである。
図3は、CPUボード5の機能的な構成を示す機能ブロック図であり、ここでは、要素的特徴のみを示している。
本実施形態においては、例えば、CPU10及びROM30のブートプログラムから、以下の各機能部104、105、106、及び107が構成され、ROM30により記憶部101が構成される。
なお、履歴情報受信部104、情報比較部105、情報更新部106は、制御部107によりそれぞれ制御される。
図4において、(a)は搭載位置情報を含む装置履歴情報の記録フォーマットの一例を示す図であり、(b)はROM内における装置固有情報記録領域の一例を示す図である。
バイトオフセット値00に対応する1バイト分のフィールドには、データフォーマット識別子が記録される。
バイトオフセット値13〜14に対応する2バイト分のフィールドには、ブートパラメータが記録され、バイトオフセット値15に対応する1バイト分のフィールドには、当該装置履歴情報のデータについてエラー検出を行うためのチェックサムが記録される。
なお、図4(a)に示した記録フォーマット例では、システム識別情報を記録するためのフィールドを設けていないが、システムコントローラ50から搭載位置情報等とともにシステム識別情報を受けるようにして、システム識別情報を含む装置履歴情報を記録するようにシステム識別情報の記録フィールドを設けても良い。
なお、以下の説明では、電源投入や外部からの指示に応じてシステムコントローラ50よりリセット信号SRSTが出力されてからOSによる動作を開始するまでの起動処理についてのみ説明し、他の動作は従来のマルチプロセッサシステムと同様であるので説明は省略する。
まず、システムコントローラ50が各CPU10に対してリセット信号SRSTを出力すると、当該リセット信号SRSTを受けた各CPU10は、ステップS1にて、内部レジスタ等を初期化するためのハードウェアリセットを実行する。
ステップS6にて、各CPU10は、図6に示す搭載位置履歴更新処理を行う。
まず、ステップS21にて、CPU10は、自らを含み構成されるCPUボード5の搭載位置情報(装置履歴情報)をシステムコントローラ50から受信する。
次に、ステップS26にて、CPU10は、ステップS25において装置履歴情報を書き込んだアドレスを示すように最新値ポインタ203の値を更新する。
上述のようにして搭載位置履歴更新処理が終了すると、図5のステップS7に戻る。
ステップS10にて、CPU10は、ブートしたOSに制御を移行し、OSによる運用を開始して起動処理を終了する。
次に、ステップS12にて、CPU10は、外部コンソールによりオペレータからの指示、すなわちコマンドが入力されるまで待機する。そして、外部コンソールを介して入力されたコマンドがシステムコントローラ50及びコンソールポート70を経由して供給されると、ステップS13にて、CPU10は、供給されたコマンドに応じた処理を実行する。その処理が終了すると、ステップS11に戻り、上述したステップS11〜S13の処理を繰り返す。なお、ステップS11〜S13の処理において、供給されるコマンドによりOSブートが指示された場合には、CPU10は、コマンドに従ってOSをロードしてブートし、上述したステップS10に進むようにしても良い。
5、6 CPUボード
10 CPU
20 主記憶装置(MSU)
30 フラッシュメモリ
40 ネットワークインタフェース
50 システムコントローラ
60 クロック発生器
101 記憶部
102 最新値ポインタ
103 装置履歴情報
104 履歴情報受信部
105 情報比較部
106 情報更新部
107 制御部
108 履歴情報供給部
Claims (10)
- 複数の交換可能なプロセッサ装置で構成されるマルチプロセッサシステムであって、
当該マルチプロセッサシステムの初期化にあたり、上記プロセッサ装置に対して上記マルチプロセッサシステムにて当該プロセッサ装置が搭載されている位置を示す搭載位置情報を含む装置履歴情報を供給する履歴情報供給手段と、
上記各プロセッサ装置が有し、上記履歴情報供給手段から供給される装置履歴情報を格納する不揮発性かつ書き換え可能な記憶手段とを備え、
上記記憶手段は、上記装置履歴情報を複数格納可能であることを特徴とするマルチプロセッサシステム。 - 上記履歴情報供給手段から供給される装置履歴情報の搭載位置情報と、上記記憶手段に既に格納されている最新の装置履歴情報の搭載位置情報とを比較する比較手段をさらに備え、
上記比較手段による比較の結果、上記搭載位置情報が異なる場合には、上記履歴情報供給手段から供給される装置履歴情報を上記記憶手段に格納することを特徴とする請求項1記載のマルチプロセッサシステム。 - 上記記憶手段に格納されている装置履歴情報の格納順番を管理する管理手段をさらに備えることを特徴とする請求項1又は2記載のマルチプロセッサシステム。
- 上記管理手段は、上記記憶手段における最新の上記装置履歴情報の格納位置を示すポインタであることを特徴とする請求項3記載のマルチプロセッサシステム。
- 上記装置履歴情報は、当該装置履歴情報の供給時の時刻情報をさらに含むことを特徴とする請求項1〜4の何れか1項に記載のマルチプロセッサシステム。
- 上記装置履歴情報は、上記マルチプロセッサシステムを一意に識別可能なシステム識別情報をさらに含むことを特徴とする請求項1〜5の何れか1項に記載のマルチプロセッサシステム。
- 上記プロセッサ装置が複数のプロセッサを有することを特徴とする請求項1〜6の何れか1項に記載のマルチプロセッサシステム。
- 複数の交換可能なプロセッサ装置で構成されるマルチプロセッサシステムに搭載可能なプロセッサ装置であって、
当該プロセッサ装置が搭載されている上記マルチプロセッサシステム内の位置を示す搭載位置情報を含む装置履歴情報を受信する履歴情報受信手段と、
上記装置履歴情報を複数格納可能であるとともに、不揮発性かつ書き換え可能な記憶手段と、
上記履歴情報受信手段にて受信した装置履歴情報の搭載位置情報と、上記記憶手段に既に格納されている最新の装置履歴情報の搭載位置情報とを比較する比較手段とを備え、
上記比較手段による比較の結果、上記搭載位置情報が異なる場合に、上記履歴情報受信手段にて受信した装置履歴情報を上記記憶手段に格納することを特徴とするプロセッサ装置。 - 上記装置履歴情報の格納順番を管理する管理手段をさらに備えることを特徴とする請求項8記載のプロセッサ装置。
- 複数のプロセッサを有することを特徴とする請求項8又は9記載のプロセッサ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115732A JP2005301593A (ja) | 2004-04-09 | 2004-04-09 | マルチプロセッサシステム、プロセッサ装置 |
US10/998,152 US20050240830A1 (en) | 2004-04-09 | 2004-11-29 | Multiprocessor system, processor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004115732A JP2005301593A (ja) | 2004-04-09 | 2004-04-09 | マルチプロセッサシステム、プロセッサ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005301593A true JP2005301593A (ja) | 2005-10-27 |
Family
ID=35137876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004115732A Pending JP2005301593A (ja) | 2004-04-09 | 2004-04-09 | マルチプロセッサシステム、プロセッサ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050240830A1 (ja) |
JP (1) | JP2005301593A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007183837A (ja) * | 2006-01-06 | 2007-07-19 | Fujitsu Ltd | 環境設定プログラム、環境設定システムおよび環境設定方法 |
JP2008084080A (ja) * | 2006-09-28 | 2008-04-10 | Nec Computertechno Ltd | 障害情報格納システム、サービスプロセッサ、障害情報格納方法、及びプログラム |
JP2009289234A (ja) * | 2008-06-02 | 2009-12-10 | Fujitsu Ltd | 情報処理装置、エラー通知プログラム、エラー通知方法 |
JP2012128489A (ja) * | 2010-12-13 | 2012-07-05 | Nec Computertechno Ltd | 情報処理装置、情報処理装置障害再現方法および情報処理装置障害再現プログラム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007088605A1 (ja) * | 2006-02-01 | 2007-08-09 | Fujitsu Limited | 部品情報復元方法、部品情報管理方法及び電子装置 |
JP5026102B2 (ja) * | 2007-02-07 | 2012-09-12 | 株式会社日立製作所 | ストレージ制御装置及びデータ管理方法 |
JP7053979B2 (ja) * | 2018-06-29 | 2022-04-13 | 株式会社Pfu | 情報処理装置、情報処理方法、及びプログラム |
KR20220040695A (ko) * | 2020-09-24 | 2022-03-31 | 삼성전자주식회사 | 전자장치 및 그 제어방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6883125B2 (en) * | 2002-01-24 | 2005-04-19 | International Business Machines Corporation | Logging insertion/removal of server blades in a data processing system |
US7028218B2 (en) * | 2002-12-02 | 2006-04-11 | Emc Corporation | Redundant multi-processor and logical processor configuration for a file server |
-
2004
- 2004-04-09 JP JP2004115732A patent/JP2005301593A/ja active Pending
- 2004-11-29 US US10/998,152 patent/US20050240830A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007183837A (ja) * | 2006-01-06 | 2007-07-19 | Fujitsu Ltd | 環境設定プログラム、環境設定システムおよび環境設定方法 |
JP2008084080A (ja) * | 2006-09-28 | 2008-04-10 | Nec Computertechno Ltd | 障害情報格納システム、サービスプロセッサ、障害情報格納方法、及びプログラム |
JP2009289234A (ja) * | 2008-06-02 | 2009-12-10 | Fujitsu Ltd | 情報処理装置、エラー通知プログラム、エラー通知方法 |
JP2012128489A (ja) * | 2010-12-13 | 2012-07-05 | Nec Computertechno Ltd | 情報処理装置、情報処理装置障害再現方法および情報処理装置障害再現プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20050240830A1 (en) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2022198972A1 (zh) | 一种服务器启动过程中的故障定位方法、***及装置 | |
JP5540155B2 (ja) | プラットフォーム独立メモリ論理の提供 | |
TWI521441B (zh) | 運用rfid之多插槽伺服器管理技術 | |
KR20140055938A (ko) | 랙 및 기본 입출력 시스템을 동시에 업데이트하는 랙 방법 | |
JP2008097369A (ja) | Plc | |
JP2009244999A (ja) | 仮想マシン管理プログラム及び管理サーバ装置 | |
JP2005301593A (ja) | マルチプロセッサシステム、プロセッサ装置 | |
JP6461207B2 (ja) | 部品実装ラインの管理システム及び管理方法 | |
US6401201B2 (en) | Arrangements offering firmware support for different input/output (I/O) types | |
JP2007122151A (ja) | ブート制御装置およびブート制御方法 | |
TWI501090B (zh) | 伺服器系統與節點偵測方法 | |
JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
JP6835423B1 (ja) | 情報処理システム及びその初期化方法 | |
CN115129345A (zh) | 一种固件升级方法、装置、设备及存储介质 | |
JP2020101889A (ja) | モジュール及びこれを備える情報処理装置、並びにモジュールのプログラムデータを更新するプログラムデータ更新方法 | |
TWI789983B (zh) | 電源管理方法及電源管理裝置 | |
CN111913551A (zh) | 重置基板管理控制器的控制方法 | |
JP7411471B2 (ja) | 情報処理装置及び通信システム | |
CN111078237B (zh) | 同步方法 | |
TWI777664B (zh) | 嵌入式系統的開機方法 | |
JP2004126658A (ja) | プロセッサシステム | |
US11169740B1 (en) | Simultaneous initiation of multiple commands for configuring multi-mode DIMMS using a BMC | |
CN106502863A (zh) | 一种软件版本提示方法和装置 | |
JP3421511B2 (ja) | クロック遅延制御装置 | |
CN117873797A (zh) | 数字电路芯片故障确认方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |