JP2005294333A - 成膜方法及び半導体装置 - Google Patents

成膜方法及び半導体装置 Download PDF

Info

Publication number
JP2005294333A
JP2005294333A JP2004103466A JP2004103466A JP2005294333A JP 2005294333 A JP2005294333 A JP 2005294333A JP 2004103466 A JP2004103466 A JP 2004103466A JP 2004103466 A JP2004103466 A JP 2004103466A JP 2005294333 A JP2005294333 A JP 2005294333A
Authority
JP
Japan
Prior art keywords
film
insulating film
gas
dielectric constant
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004103466A
Other languages
English (en)
Inventor
Yoshimi Shiotani
喜美 塩谷
Haruo Shimoda
春夫 下田
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Original Assignee
Semiconductor Process Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2004103466A priority Critical patent/JP2005294333A/ja
Priority to US11/090,272 priority patent/US20050221622A1/en
Priority to TW094109544A priority patent/TW200537644A/zh
Priority to KR1020050026389A priority patent/KR100658479B1/ko
Priority to CNB2005100625210A priority patent/CN100347831C/zh
Priority to EP05007007A priority patent/EP1583142A3/en
Publication of JP2005294333A publication Critical patent/JP2005294333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 バリア絶縁膜やその上の主絶縁膜において機械的強度を高めるとともに、吸湿性を改善し、かつ、更なる低誘電率化を図ること、特にバリア絶縁膜では銅拡散防止機能を維持しつつ、比誘電率を更に低減させることができる成膜方法及び半導体装置を提供する。
【解決手段】 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物とを主要構成ガスとする。
【選択図】 図２

Description

本発明は、成膜方法及び半導体装置に関し、より詳しくは、銅膜を主とする配線を被覆して低誘電率を有する絶縁膜を形成する成膜方法及び半導体装置に関する。
近年、半導体集積回路装置の高集積度化、高密度化とともに、データ転送速度の高速化が要求され、ＲＣディレイの小さい多層配線構造が望まれている。このような多層配線構造を達成するため、配線として電気抵抗の小さい銅を主とする配線が用いられ、銅を主とする配線を被覆するバリア絶縁膜やバリア絶縁膜上の主絶縁膜として低誘電率を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が用いられている。
低誘電率絶縁膜を形成する成膜方法として、塗布法による成膜方法や、プラズマＣＶＤ法による成膜方法が知られている。プラズマＣＶＤ法により成膜された絶縁膜は、塗布法により成膜された絶縁膜と比べて比誘電率は大きいが、機械的強度が高く、また水分含有量も少ないことから、鋭意、プラズマＣＶＤ法による低誘電率絶縁膜の成膜方法の研究開発が行われている。
プラズマＣＶＤ法によるバリア絶縁膜やバリア絶縁膜上の主絶縁膜などの低誘電率絶縁膜の成膜方法に関しては、例えば、特許文献１、２、３等に記載されている。
特開２００２−１６４３４６号公報 特開２００２−２５２２２８号公報 特開２００２−１６４４２９号公報
しかしながら、近年、駆動周波数やデータ転送速度の更なる高速化が要求され、かつ配線パターンの微細化が進展するに伴い、比誘電率がさらに低い層間絶縁膜の形成が必要となる。例えば、駆動周波数がＧＨｚを超え、配線パターンの寸法が６５ｎｍ以下になると、２．６以下、好ましくは２．４以下の比誘電率が必要となる。この場合、銅を被覆するバリア絶縁膜は銅拡散防止機能を維持しつつ、比誘電率を更に低減させる必要がある。併せて、比誘電率が低くても機械的強度が高い膜が望まれている。
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、バリア絶縁膜やその上の主絶縁膜において機械的強度を高めるとともに、吸湿性を改善し、かつ、更なる低誘電率化を図ること、特にバリア絶縁膜では銅拡散防止機能を維持しつつ、比誘電率を更に低減させることができる成膜方法及び半導体装置を提供するものである。
上記課題を解決するため、第１の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物とを主要構成ガスとすることを特徴とし、
第２の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスとを主要構成ガスとすることを特徴とし、
第３の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、アルコールとを主要構成ガスとすることを特徴とし、
第４の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスと、アルコールとを主要構成ガスとすることを特徴とし、
第５の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、メチル基或いはメトキシ基のうち少なくとも何れか一がシリコンと結合した有機シランとを主要構成ガスとすることを特徴とし、
第６の発明は、成膜方法に係り、成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、メチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シランと、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスとを主要構成ガスとするとすることを特徴とし、
第７の発明は、第５又は第６の発明の何れか一の成膜方法に係り、前記有機シランは、
モノメチルシラン（SiH3(CH3)）、
Figure 2005294333
 ジメチルシラン（SiH2(CH3)2）、
Figure 2005294333
 トリメチルシラン（SiH(CH3)3）、
Figure 2005294333
 テトラメチルシラン（Si(CH3)4）、
Figure 2005294333
 モノメチルトリメトキシシラン（Si(CH3)(OCH3)3）、
Figure 2005294333
 ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）、
Figure 2005294333
 又はトリメチルモノメトキシシラン（Si(CH3)3(OCH3)）
Figure 2005294333
 のうち何れか一であることを特徴とし、
第８の発明は、第１乃至第７の発明の何れか一の成膜方法に係り、前記第１のシリコン含有有機化合物は、
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：((CH3)2)4Si4O4）、
Figure 2005294333
 テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ：(CH3H)4Si4O4）、
Figure 2005294333
 又はテトラメトキシテトラメチルシクロテトラシロキサン（ＴＭＴＭＣＴＳ：((OCH3)(CH3))4Si4O4）
Figure 2005294333
 のうち何れか一であることを特徴とし、
第９の発明は、第１乃至第４の発明の何れか一の成膜方法に係り、前記第２のシリコン含有有機化合物は、
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
Figure 2005294333
 ジメトキシテトラメチルジシロキサン（ＤＭＴＭＤＳＯ：(OCH3)(CH3)2Si-O-Si(CH3)2(OCH3)）
Figure 2005294333
 オクタメチルトリシロキサン（ＯＭＴＳＯ：(CH3)3Si-O-Si(CH3)2-O-Si(CH3)3）
Figure 2005294333
 ジメトキシヘキサメチルトリシロキサン（ＤＭＨＭＴＳＯ:(OCH3)(CH3)2Si-O-Si(CH3)2-O-Si(OCH3)(CH3)2）
Figure 2005294333
 ヘキサメトキシジメチルトリシロキサン（ＨＭＤＭＴＳＯ: (OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3)）
Figure 2005294333
 テトラメチルジフロラインジシロキサン（ＴＭＤＦＤＳＯ：F(CH3)2Si-O-SiF(CH3)2）
Figure 2005294333
 ジメトキシジメチルジフロラインジシロキサン（ＤＭＤＭＤＦＤＳＯ：F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3)）
Figure 2005294333
 ペンタメチルモノフロラインジシロキサン（ＰＭＭＦＤＳＯ：(CH3)3Si-O-SiF(CH3)2）
Figure 2005294333
 ジメトキシトリメチルモノフロラインジシロキサン（ＤＭＴＭＭＦＤＳＯ：(CH3)3Si-O-SiF(OCH3)2）
Figure 2005294333
 トリメチルトリフロラインジシロキサン（ＴＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(CH3)）
Figure 2005294333
 モノメトキシジメチルトリフロラインジシロキサン（ＭＭＤＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(OCH3)）
Figure 2005294333
 ジメチルテトラフロラインジシロキサン（ＤＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(CH3)）
Figure 2005294333
 モノメトキシモノメチルテトラフロラインジシロキサン（ＭＭＭＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(OCH3)）
Figure 2005294333
 のうち何れか一であることを特徴とし、
第１０の発明は、半導体装置に係り、銅膜を主とする配線を埋め込んだ配線埋込絶縁膜が形成された半導体装置であって、前記配線埋込絶縁膜は１層の絶縁膜で構成され、請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする。
第１１の発明は、半導体装置に係り、銅膜を主とする配線を埋め込んだ配線埋込絶縁膜が形成された半導体装置であって、前記配線埋込絶縁膜が少なくとも主絶縁膜とその上のバリア絶縁膜の２層で構成され、これらの絶縁膜のうち何れか一は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とし、
第１２の発明は、半導体装置に係り、銅膜を主とする配線上に、該銅膜を主とする配線に接する絶縁膜が形成された半導体装置であって、前記絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とし、
第１３の発明は、第１２の発明の半導体装置に係り、前記絶縁膜は、銅膜を主とする配線により挟まれた配線層間絶縁膜を構成することを特徴とし、
第１４の発明は、半導体装置に係り、銅膜を主とする配線上に、該銅膜を主とする配線と接するバリア絶縁膜と、該バリア絶縁膜上の主絶縁膜とが少なくとも形成された半導体装置であって、前記バリア絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とし、
第１５の発明は、半導体装置に係り、銅膜を主とする配線上に、該銅膜を主とする配線と接するバリア絶縁膜と、該バリア絶縁膜上の主絶縁膜とが少なくとも形成された半導体装置であって、前記主絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とし、
第１６の発明は、第１４又は第１５の発明の何れか一の半導体装置に係り、前記銅膜を主とする配線上に形成された、該銅膜を主とする配線と接するバリア絶縁膜と該バリア絶縁膜上の主絶縁膜とは、銅膜を主とする配線により挟まれた配線層間絶縁膜を構成することを特徴としている。
以下に、上記構成により奏される作用を説明する。
本願発明者の実験によれば、シリコン含有有機化合物を主要構成ガスとする成膜ガスか、又はシリコン含有有機化合物と酸化性ガスとを主要構成ガスとする成膜ガスをプラズマ化して低誘電率絶縁膜を成膜する方法において、シリコン含有有機化合物としてメチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンだけを用いて成膜すると、比誘電率は低いが白濁が生じて機械的強度が低く、吸湿性も高い絶縁膜しか得られない。一方、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンに、メチル基或いはメトキシ基のうち少なくとも何れか一を有する鎖状シロキサン又は有機シランを添加していくと添加量に応じて誘電率は高くなっていくが白濁が生じなくなることを見いだした。そこで、環状シロキサンに対して鎖状シロキサン又は有機シランの流量を調整することで、機械的強度を高めるとともに、吸湿性を改善し、かつ比誘電率を低く維持できることが分かった。また、銅拡散防止機能をも有することも分かった。特に、機械的強度の向上に関しては、メトキシ基を含むシロキサン又は有機シランを用いることが有効であることが分かった。
本願発明においては、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンと、メチル基或いはメトキシ基のうち少なくとも何れか一を有する鎖状シロキサンとを組み合わせた混合ガスを主要構成ガスとする成膜ガスか、或いはメチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンと、メチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シランとを組み合わせた混合ガスを主要構成ガスとする成膜ガスか、又はそれらの混合ガスにさらにＨ2Ｏなどの酸化性ガスを加えた成膜ガスを用いたプラズマＣＶＤ法により成膜している。
従って、形成する絶縁膜（形成膜）の白濁を防止して機械的強度を高く維持するとともに、形成膜の吸湿性を改善し、かつ形成膜の比誘電率を２．６以下と低くすることができる。さらに、併せてその絶縁膜に銅拡散防止機能を持たせることができる。
この場合、上記のガスの組み合わせにさらにメチルアルコールやエチルアルコールなどを加えることにより、形成膜中にＣＨ3、Ｃ2Ｈ5などを取り込んで比誘電率をより低減させるとともに、ＯＨ基による酸化により形成膜の架橋を図って形成膜の機械的強度をより高くすることができる。
また、上記の成膜ガスに希釈ガスとして不活性ガスを加えることにより、成膜ガスの急激な反応を抑制して気相反応を抑制することができる。これにより、形成膜の機械的強度や密着力の低下を防止し、パーティクルの発生を防止することができる。なお、不活性ガスを加えすぎると比誘電率が高くなるので、適当な量を添加することが好ましい。
この場合、銅配線などが形成された半導体装置にこの成膜方法を適用して、上記のような性質を有する絶縁膜を、銅配線等を被覆するバリア絶縁膜として、或いは、銅配線等を直接被覆する絶縁膜として、或いは銅配線等を被覆するバリア絶縁膜上の主絶縁膜として用い、さらに、上記の絶縁膜、又はバリア絶縁膜及び主絶縁膜を、配線層間絶縁膜や配線埋込絶縁膜を構成する絶縁膜として用いることで、半導体装置の高速性能を向上させることができる。
以上のように、本発明によれば、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンとメチル基或いはメトキシ基のうち少なくとも何れか一を有する鎖状シロキサンとを組み合わせた混合ガスを主要構成ガスとする成膜ガス、又はメチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンとメチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シランとを組み合わせた混合ガスを主要構成ガスとする成膜ガス、又はそれらの混合ガスにさらにＨ2Ｏなどの酸化性ガスを加えた成膜ガスを用いたプラズマＣＶＤ法により成膜することで、形成する絶縁膜の白濁を防止して機械的強度の向上を図るとともに、吸湿性を改善し、かつ銅拡散防止機能を維持しつつ、比誘電率を２．６以下に低下させることができる。
銅配線などが形成された半導体装置にこの成膜方法を適用して、上記のような性質を有する絶縁膜を、銅配線等を被覆するバリア絶縁膜として、或いは、銅配線等を直接被覆する絶縁膜として、或いは銅配線等を被覆するバリア絶縁膜上の主絶縁膜として用いることができる。さらに、上記の絶縁膜、又はバリア絶縁膜及び主絶縁膜を、配線層間絶縁膜や配線埋込絶縁膜を構成する絶縁膜として用いることもできる。
これにより、駆動周波数がＧＨｚを超え、配線パターンの寸法が６５ｎｍ以下になっても、半導体装置の性能を低下させずに対応することができる。
以下に、本発明の実施の形態について図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の実施の形態に係る成膜方法に用いられる平行平板型のプラズマ成膜装置１０１の構成を示す側面図である。
このプラズマ成膜装置１０１は、プラズマガスにより被成膜基板２１上に絶縁膜を形成する場所である成膜部１０１Ａと、成膜ガスを構成する複数のガスの供給源を有する成膜ガス供給部１０１Ｂとから構成されている。
成膜部１０１Ａは、図１に示すように、減圧可能なチャンバ１を備え、チャンバ１は排気配管４を通して排気装置６と接続されている。排気配管４の途中にはチャンバ１と排気装置６の間の導通／非導通を制御する開閉バルブ５が設けられている。チャンバ１にはチャンバ１内の圧力を監視する不図示の真空計などの圧力計測手段が設けられている。
チャンバ１内には対向する一対の上部電極（第１の電極）２と下部電極（第２の電極）３とが備えられ、上部電極２に周波数１３．５６ＭＨｚの高周波電力を供給する高周波電力供給電源（ＲＦ電源）７が接続され、下部電極３に周波数３８０ｋＨｚの低周波電力を供給する低周波電力供給電源８が接続されている。これらの電源７、８から上部電極２及び下部電極３に電力を供給して、成膜ガスをプラズマ化する。上部電極２、下部電極３及び電源７、８が成膜ガスをプラズマ化するプラズマ生成手段を構成する。
上部電極２は成膜ガスの分散具を兼ねている。上部電極２には複数の貫通孔が形成され、下部電極３との対向面における貫通孔の開口部が成膜ガスの放出口（導入口）となる。この成膜ガス等の放出口は成膜ガス供給部１０１Ｂと配管９ａで接続されている。また、場合により、上部電極２には図示しないヒータが備えられることもある。成膜中に上部電極２を温度凡そ１００乃至２００℃程度に加熱することにより、成膜ガス等の反応生成物からなるパーティクルが上部電極２に付着するのを防止するためである。
下部電極３は被成膜基板２１の保持台を兼ね、また、保持台上の被成膜基板２１を加熱するヒータ１２を備えている。
成膜ガス供給部１０１Ｂには、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサン（第１のシリコン含有有機化合物）の供給源と、メチル基或いはメトキシ基のうち少なくとも何れか一を有する鎖状シロキサン（第２のシリコン含有有機化合物）の供給源と、メチル基或いはメトキシ基のうち少なくとも何れか一がシリコンと結合した有機シランの供給源と、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスの供給源と、メチルアルコール（CH3OH）やエチルアルコール（C2H5OH）などアルコールの供給源と、希釈ガスの供給源と、窒素（Ｎ2）の供給源とが設けられている。
これらのガスは適宜分岐配管９ｂ乃至９ｈ及びこれらすべての分岐配管９ｂ乃至９ｈが接続された配管９ａを通して成膜部１０１Ａのチャンバ１内に供給される。分岐配管９ｂ乃至９ｈの途中に流量調整手段１１ａ乃至１１ｇや、分岐配管９ｂ乃至９ｈの導通／非導通を制御する開閉手段１０ｂ乃至１０ｏが設置され、配管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１０ａが設置されている。
また、Ｎ2ガスを流通させて分岐配管９ｂ乃至９ｇ内の残留ガスをパージするため、Ｎ2ガスの供給源と接続された分岐配管９ｈとその他の分岐配管９ｂ乃至９ｇの間の導通／非導通を制御する開閉手段１０ｐ乃至１０ｕが設置されている。なお、Ｎ2ガスは分岐配管９ｂ乃至９ｇ内のほかに、配管９ａ内及びチャンバ１内の残留ガスをパージする。他に、希釈ガスとして用いることもある。
以上のような成膜装置１０１によれば、環状シロキサンの供給源と、鎖状シロキサンの供給源と、有機シランの供給源と、酸化性ガスの供給源と、アルコールの供給源と、希釈ガスの供給源とを備え、さらに成膜ガスをプラズマ化するプラズマ生成手段２、３、７、８を備えている。
これにより、下記の実施の形態に示すように、機械的強度を向上させるとともに、吸湿性を改善し、かつ銅拡散防止機能を維持しつつ、比誘電率を２．６以下に低下させたバリア絶縁膜又は低誘電率絶縁膜を形成することができる。
そして、プラズマ生成手段として、例えば平行平板型の上部電極２及び下部電極３によりプラズマを生成する手段があり、上部電極２及び下部電極３にそれぞれ高低２つの周波数の電力を供給する電源７、８が接続されている。従って、これら高低２つの周波数の電力をそれぞれ各電極２、３に印加してプラズマを生成することができる。このうち、少なくとも低周波数の電力を印加して形成した絶縁膜はより一層緻密であり、少なくとも高周波数の電力を印加して形成した絶縁膜はより一層の低誘電率を有する。
次に、本発明に用いる成膜ガスである、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第1のシリコン有機化合物、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン有機化合物、メチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シラン、酸化性ガス、アルコール及び希釈ガスについては、代表例として以下に示すものを用いることができる。
（ｉ）環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第1のシリコン有機化合物
以下は、環状シロキサンの例である。
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：((CH3)2)4Si4O4))
Figure 2005294333
 テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ：(CH3H)4Si4O4))
Figure 2005294333
 テトラメトキシテトラメチルシクロテトラシロキサン（ＴＭＴＭＣＴＳ：((OCH3)(CH3))4Si4O4）
Figure 2005294333
 （ii）直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れ か一を有する第２のシリコン有機化合物
以下は、鎖状シロキサンの例である。
ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
Figure 2005294333
 ジメトキシテトラメチルジシロキサン（ＤＭＴＭＤＳＯ：(OCH3)(CH3)2Si-O-Si(CH3)2(OCH3)）
Figure 2005294333
 オクタメチルトリシロキサン（ＯＭＴＳＯ：(CH3)3Si-O-Si(CH3)2-O-Si(CH3)3）
Figure 2005294333
 ジメトキシヘキサメチルトリシロキサン（ＤＭＨＭＴＳＯ:(OCH3)(CH3)2Si-O-Si(CH3)2-O-Si(OCH3)(CH3)2）
Figure 2005294333
 ヘキサメトキシジメチルトリシロキサン（ＨＭＤＭＴＳＯ: (OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3)）
Figure 2005294333
 テトラメチルジフロラインジシロキサン（ＴＭＤＦＤＳＯ：F(CH3)2Si-O-SiF(CH3)2）
Figure 2005294333
 ジメトキシジメチルジフロラインジシロキサン（ＤＭＤＭＤＦＤＳＯ：F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3)）
Figure 2005294333
 ペンタメチルモノフロラインジシロキサン（ＰＭＭＦＤＳＯ：(CH3)3Si-O-SiF(CH3)2）
Figure 2005294333
 ジメトキシトリメチルモノフロラインジシロキサン（ＤＭＴＭＭＦＤＳＯ：(CH3)3Si-O-SiF(OCH3)2）
Figure 2005294333
 トリメチルトリフロラインジシロキサン（ＴＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(CH3)）
Figure 2005294333
 モノメトキシジメチルトリフロラインジシロキサン（ＭＭＤＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(OCH3)）
Figure 2005294333
 ジメチルテトラフロラインジシロキサン（ＤＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(CH3)）
Figure 2005294333
 モノメトキシモノメチルテトラフロラインジシロキサン（ＭＭＭＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(OCH3)）
Figure 2005294333
 （iii）メチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シラン
モノメチルシラン（SiH3(CH3)）、
Figure 2005294333
 ジメチルシラン（SiH2(CH3)2）、
Figure 2005294333
 トリメチルシラン（SiH(CH3)3）、
Figure 2005294333
 テトラメチルシラン（Si(CH3)4）、
Figure 2005294333
 モノメチルトリメトキシシラン（Si(CH3)(OCH3)3）、
Figure 2005294333
 ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）、
Figure 2005294333
 又はトリメチルモノメトキシシラン（Si(CH3)3(OCH3)）
Figure 2005294333
 （iv）酸化性ガス
酸素（Ｏ2）
水（Ｈ2Ｏ）
一酸化窒素（Ｎ2Ｏ）
炭酸ガス（ＣＯ2）
（ｖ）アルコール
メチルアルコール（ＣＨ3ＯＨ）
エチルアルコール（Ｃ2Ｈ5ＯＨ）
なお、アルコールは常温で或いは加熱して蒸発させたガスを用いる。
（vi）希釈ガス
ヘリウム（Ｈｅ）
アルゴン（Ａｒ）
窒素（Ｎ2）
以下に、上記した各ガスを用いる意義を説明する。
本願発明者の実験によれば、シリコン含有有機化合物を主要構成ガスとする成膜ガスか、又はシリコン含有有機化合物と酸化性ガスとを主要構成ガスとする成膜ガスをプラズマ化して低誘電率絶縁膜を成膜する方法において、以下のことが分かった。
即ち、シリコン含有有機化合物として、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンだけを用いて成膜すると、比誘電率は低いが白濁が生じて機械的強度が低く、吸湿性も高い絶縁膜しか得られない。一方、メチル基或いはメトキシ基のうち少なくとも何れか一を有する環状シロキサンに、メチル基或いはメトキシ基のうち少なくとも何れか一を有する鎖状シロキサン又は有機シランを添加していくと添加量に応じて比誘電率は高くなっていくが白濁が生じなくなる。
このような実験を重ねた結果、環状シロキサンに対して鎖状シロキサン又は有機シランの添加量を調整することで、機械的強度を向上させるとともに、吸湿性を改善し、かつ比誘電率を低く維持できることが分かった。また、銅拡散防止機能をも付与することができることが分かった。
特に、機械的強度の向上に関しては、メトキシ基を含むシロキサン又は有機シランを用いることが有効であることが分かった。
また、フッ素（Ｆ）を含む化合物を用いた場合、比誘電率をより一層下げることができると共に、機械的強度をより一層高めることができることが分かった。
この場合、上記のガスの組み合わせにさらにメチルアルコールやエチルアルコールなどを加えることにより、形成膜中にＣＨ3、Ｃ2Ｈ5などを取り込んで比誘電率をより低減させるとともに、ＯＨ基による酸化により形成膜の架橋を図って形成膜の機械的強度をより高めることができる。
また、不活性ガスを加えることにより、急激な反応を抑制して気相反応を抑制することができる。もし、気相反応が起こると、形成膜の膜質は著しく低下する。例えば、形成膜の機械的強度や密着力が低下する。さらに、パーティクルの発生原因となり、好ましくない。気相反応を抑制することでこれらを防止することができる。なお、不活性ガスを加えすぎると比誘電率が高くなるので、適当な量を添加することが好ましい。
次に、図２を参照して成膜ガス中の構成ガスの組み合わせについて説明する。可能な組み合わせは以下のとおりである。各組み合わせがひとつの成膜ガスであり、本発明に使用可能である。
（１-a）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物
（１-b）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／アルコール
（２-a）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／希釈ガス
（２-b）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／希釈ガス／アルコール
（３-a）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／酸化性ガス
（３-b）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／酸化性ガス／アルコール
（４-a）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／酸化性ガス／希釈ガス
（４-b）第１のシリコン含有有機化合物／第２のシリコン含有有機化合物／酸化性ガス／希釈ガス／アルコール
（５-a）第１のシリコン含有有機化合物／有機シラン
（５-b）第１のシリコン含有有機化合物／有機シラン／アルコール
（６-a）第１のシリコン含有有機化合物／有機シラン／希釈ガス
（６-b）第１のシリコン含有有機化合物／有機シラン／希釈ガス／アルコール
（７-a）第１のシリコン含有有機化合物／有機シラン／酸化性ガス
（７-b）第１のシリコン含有有機化合物／有機シラン／酸化性ガス／アルコール
（８-a）第１のシリコン含有有機化合物／有機シラン／酸化性ガス／希釈ガス
（８-b）第１のシリコン含有有機化合物／有機シラン／酸化性ガス／希釈ガス／アルコール
次に、本願発明者の行なった成膜実験について説明する。
以下の成膜条件Ｉにより、プラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板上にシリコン酸化膜を成膜した。成膜ガスは上記４-aの組み合わせに該当する。具体的には、第１のシリコン含有有機化合物としてＯＭＣＴＳを用い、第２のシリコン含有有機化合物としてＨＭＤＳＯを用い、酸化性ガスとしてＨ2Ｏを用い、希釈ガスとしてＨｅを用いた。
なお、成膜においては、ガス導入から成膜開始(プラズマ励起)までのチャンバ内のガスの置換に必要な時間（安定化期間）を１分３０秒間とり、上部電極２への反応生成物の付着を防止するため上部電極２を１００℃で加熱している。

成膜条件Ｉ
成膜ガス
ＯＭＣＴＳ流量：７５ sccm
ＨＭＤＳＯ流量：７５ sccm
Ｈ2Ｏ流量 ：５００ sccm
Ｈｅ流量 ：１００ sccm
ガス圧力 ：１．７ Torr
プラズマ励起条件
上部電極（第１の電極）
高周波電力（周波数１３．５６ＭＨｚ）：５６２Ｗ（約０．６Ｗ／ｃｍ2に相当）
下部電極（第２の電極）
低周波電力（周波数３８０ｋＨｚ）：０Ｗ
基板加熱条件：３５０℃

ＨＭＤＳＯ流量以外の成膜条件を成膜条件Ｉのように一定とし、ＨＭＤＳＯ流量を２０−８０sccmの範囲で変化させてデータ取得した結果を図３（ａ）乃至（ｃ）に示す。また、Ｈ2Ｏ流量以外の成膜条件を成膜条件Ｉのように一定とし、Ｈ2Ｏ流量を２００−１０００sccmの範囲で変化させてデータ取得した結果を図４（ａ）乃至（ｃ）に示す。また、ガス圧力以外の成膜条件を成膜条件Ｉのように一定とし、ガス圧力を１．０乃至２．０Torrの範囲で変化させてデータ取得した結果を図５（ａ）乃至（ｃ）に示す。また、高周波電力（周波数１３．５６ＭＨｚ）以外の成膜条件を成膜条件Ｉのように一定とし、高周波電力（周波数１３．５６ＭＨｚ）を３５０−６５０Ｗの範囲で変化させてデータ取得した結果を図６（ａ）乃至（ｃ）に示す。
（ｉ）成膜ガスのＨＭＤＳＯ流量とＳｉ基板上に形成した絶縁膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）成膜ガスのＨＭＤＳＯ流量と形成膜の比誘電率の関係
図３（ａ）は、成膜ガスのＨＭＤＳＯ流量と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表したＨＭＤＳＯ流量（sccm）を示す。
図３（ａ）によれば、ＨＭＤＳＯ流量の変化に対して、形成膜の比誘電率は漸増する。ＨＭＤＳＯ流量２０sccmのとき、２．２５程度であった比誘電率がＨＭＤＳＯ流量３０sccmのとき、凡そ２．５５となり、以降はほぼ一定で、ＨＭＤＳＯ流量８０sccmのとき、凡そ２．５５となった。
このように、ＨＭＤＳＯ流量２０乃至８０sccmの全調査範囲で、比誘電率は２．６以下と低い値を得た。
なお、屈折率は形成膜の緻密性の目安として記載している。屈折率が高いほど緻密であることを示している。以下も同じであり、以下では説明を省略する。
（ｂ）成膜ガスのＨＭＤＳＯ流量と形成膜の絶縁破壊電界の関係
図３（ｂ）は、成膜ガスのＨＭＤＳＯ流量と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したＨＭＤＳＯ流量（sccm）を示す。
図３（ｂ）によれば、ＨＭＤＳＯ流量の変化に対して絶縁破壊電界は漸増し、ＨＭＤＳＯ流量２０乃至８０sccmの全調査範囲で５ＭＶ／ｃｍ以上となった。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。
（ｃ）成膜ガスのＨＭＤＳＯ流量と形成膜の堆積レートの関係
図３（ｃ）は、成膜ガスのＨＭＤＳＯ流量と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した形成膜の堆積レート（nm/min）を示し、横軸は線形目盛りで表した成膜ガスのＨＭＤＳＯ流量（sccm）を示す。
図３（ｃ）によれば、ＨＭＤＳＯ流量の増加にほぼ反比例して、堆積レートも減少する。ＨＭＤＳＯ流量が２０sccmのときに堆積レートは約７００nm/minで、８０sccmのときに約７０nm/minであった。実用レベル（３００nm/min程度と考えられる。）はＨＭＤＳＯ流量の小さいところにあることが分かった。
（ii）成膜ガスのＨ2Ｏ流量とＳｉ基板上に形成した絶縁膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）成膜ガスのＨ2Ｏ流量と形成膜の比誘電率の関係
図４（ａ）は、成膜ガスのＨ2Ｏ流量と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表したＨ2Ｏ流量（sccm）を示す。
図４（ａ）によれば、Ｈ2Ｏ流量の変化に対して、形成膜の比誘電率は漸減する。Ｈ2Ｏ流量２００sccmのとき、２．６５程度であった比誘電率がＨ2Ｏ流量１０００sccmのとき、約２．５５となった。Ｈ2Ｏ流量約５００乃至１０００sccmの範囲で、比誘電率は２．６以下と低い値を得た。
（ｂ）成膜ガスのＨ2Ｏ流量と形成膜の絶縁破壊電界の関係
図４（ｂ）は、成膜ガスのＨ2Ｏ流量と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したＨ2Ｏ流量（sccm）を示す。銅膜の上に調査する絶縁膜を形成し、銅膜を一方の電極として用いて絶縁破壊電界を測定したものである。以下の絶縁破壊電界の測定においても同じである。
図４（ｂ）によれば、Ｈ2Ｏ流量の変化に対して漸増し、Ｈ2Ｏ流量２００乃至１０００sccmの全調査範囲で、５ＭＶ／ｃｍ以上となった。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。このことは、この絶縁膜が十分な銅拡散防止機能を有することを示している。
（ｃ）成膜ガスのＨ2Ｏ流量と形成膜の堆積レートの関係
図４（ｃ）は、成膜ガスのＨ2Ｏ流量と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した形成膜の堆積レート（nm/min）を示し、横軸は線形目盛りで表した成膜ガスのＨ2Ｏ流量（sccm）を示す。
図４（ｃ）によれば、Ｈ2Ｏ流量の増加に比例して、堆積レートもほぼ単調に増大する。Ｈ2Ｏ流量２００sccmのときに堆積レート凡そ３０nm/minで、１０００sccmのときに凡そ５００nm/minであった。実用レベルはＨ2Ｏ流量の大きいところにあることが分かった。
（iii）成膜ガスのガス圧力と形成膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）成膜ガスのガス圧力とＳｉ基板上に形成した絶縁膜の比誘電率の関係
図５（ａ）は、成膜ガスのガス圧力と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表したガス圧力（Torr）を示す。
図５（ａ）によれば、ガス圧力の変化に対して形成膜の比誘電率の変化は小さく、ガス圧力の増大に反比例して形成膜の比誘電率は漸減する。形成膜の比誘電率は、ガス圧力１．０Torrのとき２．６で、２．０Torrのとき２．４であった。
このように、ガス圧力１．０乃至２．０Torrの全調査範囲で、比誘電率は２．６以下と低い値を得た。
（ｂ）成膜ガスのガス圧力と形成膜の絶縁破壊電界の関係
図５（ｂ）は、成膜ガスのガス圧力と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したガス圧力（Torr）を示す。
図５（ｂ）によれば、ガス圧力の変化に対して形成膜の絶縁破壊電界の変化は小さく、ガス圧力の増大に反比例して形成膜の絶縁破壊電界は漸減する。形成膜の絶縁破壊電界は、ガス圧力１．０Torrのとき、６ＭＶ／ｃｍで、２．０Torrのとき、凡そ５．２ＭＶ／ｃｍであった。
このように、ガス圧力１．０乃至２．０Torrの全調査範囲で、５ＭＶ／ｃｍ以上となった。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。
（ｃ）成膜ガスのガス圧力と形成膜の堆積レートの関係
図５（ｃ）は、成膜ガスのガス圧力と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した形成膜の堆積レート（nm/min）を示し、横軸は線形目盛りで表した成膜ガスのガス圧力（Torr）を示す。
図５（ｃ）によれば、ガス圧力の増加にほぼ比例して、堆積レートも増大する。ガス圧力１．０Torrのとき、堆積レート１００nm/minで、ガス圧力２．０Torrのときに凡そ２９０nm/minであった。実用レベルには少し低いかもしれない。
（iv）成膜ガスに印加する高周波電力（周波数１３．５６ＭＨｚ）とＳｉ基板上に形成した絶縁膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）高周波電力（周波数１３．５６ＭＨｚ）と形成膜の比誘電率の関係
図６（ａ）は、成膜ガスをプラズマ化する高周波電力と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表した高周波電力（Ｗ）を示す。なお、高周波電力を印加する電極は３４０ｍｍφのものを用いている。
図６（ａ）によれば、高周波電力の変化に対して形成膜の比誘電率の変化は小さく、高周波電力の増大に比例して形成膜の比誘電率は漸減する。形成膜の比誘電率は、高周波電力３４０Ｗのとき２．６５で、７００Ｗのとき２．５であった。４５０Ｗ乃至７００Ｗの範囲で、比誘電率２．６以下と低い値を得た。
（ｂ）高周波電力（周波数１３．５６ＭＨｚ）と形成膜の絶縁破壊電界の関係
図６（ｂ）は、高周波電力と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したガス圧力（Torr）を示す。
図６（ｂ）によれば、高周波電力の変化に対して形成膜の絶縁破壊電界の変化はほぼ一定であった。形成膜の絶縁破壊電界は、凡そ５．５乃至６ＭＶ／ｃｍであった。このように、このように、高周波電力３４０Ｗ乃至７００Ｗの全調査範囲で、５ＭＶ／ｃｍ以上となった。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。
（ｃ）高周波電力（周波数１３．５６ＭＨｚ）と形成膜の堆積レートの関係
図６（ｃ）は、高周波電力と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した堆積レート（nm/min）を示し、横軸は線形目盛りで表した高周波電力（Ｗ）を示す。
図６（ｃ）によれば、高周波電力の増加にほぼ比例して、堆積レートも増大する。高周波電力３４０Ｗのとき、堆積レート４０nm/minで、１０００sccmのときに凡そ３３０nm/minであった。
次に、以下の成膜条件IIにより、プラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板上にシリコン酸化膜を成膜した。成膜ガス中、第２のシリコン含有有機化合物としてメトキシ基を有する鎖状シロキサンであるＤＭＴＭＤＳＯを用いた。その成膜実験結果について以下に示す。

成膜条件II
成膜ガス
ＯＭＣＴＳ流量 ：７５ sccm
ＤＭＴＭＤＳＯ流量：７５ sccm
Ｈ2Ｏ流量 ：５００ sccm
Ｈｅ流量 ：１００ sccm
ガス圧力 ：１．７ Torr
プラズマ励起条件
上部電極（第１の電極）
高周波電力（周波数１３．５６ＭＨｚ）：５６２Ｗ（約０．６Ｗ／ｃｍ2に相当）
下部電極（第２の電極）
低周波電力（周波数３８０ｋＨｚ）：０Ｗ
基板加熱条件：３５０℃

Ｈ2Ｏ流量以外の成膜条件を成膜条件IIのように一定とし、Ｈ2Ｏ流量を２００−１０００sccmの範囲で変化させてデータ取得した結果を図７（ａ）乃至（ｃ）に示す。また、ガス圧力以外の成膜条件を成膜条件IIのように一定とし、ガス圧力を１．０乃至２．０Torrの範囲で変化させてデータ取得した結果を図８（ａ）乃至（ｃ）に示す。
（ｖ）成膜ガスのＨ2Ｏ流量とＳｉ基板上に形成した絶縁膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）成膜ガスのＨ2Ｏ流量と形成膜の比誘電率の関係
図７（ａ）は、成膜ガスのＨ2Ｏ流量と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表したＨ2Ｏ流量（sccm）を示す。
図７（ａ）によれば、Ｈ2Ｏ流量の変化に対して、形成膜の比誘電率は漸減する。Ｈ2Ｏ流量２００sccmのとき、２．７程度であった比誘電率がＨ2Ｏ流量１０００sccmのとき、２．５となった。Ｈ2Ｏ流量３００乃至１０００sccmの範囲で、比誘電率２．６以下と低い値を得た。
（ｂ）成膜ガスのＨ2Ｏ流量と形成膜の絶縁破壊電界の関係
図７（ｂ）は、成膜ガスのＨ2Ｏ流量と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したＨ2Ｏ流量（sccm）を示す。
図７（ｂ）によれば、Ｈ2Ｏ流量２００乃至１０００sccmの全調査範囲でほぼ一定で、６ＭＶ／ｃｍを得た。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。
（ｃ）成膜ガスのＨ2Ｏ流量と形成膜の堆積レートの関係
図７（ｃ）は、成膜ガスのＨ2Ｏ流量と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した形成膜の堆積レート（nm/min）を示し、横軸は線形目盛りで表した成膜ガスのＨ2Ｏ流量（sccm）を示す。
図７（ｃ）によれば、Ｈ2Ｏ流量の増加にほぼ比例して、堆積レートも増大する。Ｈ2Ｏ流量２００sccmのときに堆積レート４０nm/minで、１０００sccmのときに５２０nm/minであった。実用的なレベルはＨ2Ｏ流量の大きいところにあることが分かった。
（vi）成膜ガスのガス圧力とＳｉ基板上に形成した絶縁膜の比誘電率、絶縁破壊電界及び堆積レートとの関係
（ａ）成膜ガスのガス圧力と形成膜の比誘電率の関係
図８（ａ）は、成膜ガスのガス圧力と形成膜の比誘電率及び屈折率の関係を示す図である。左の縦軸は線形目盛りで表した形成膜の比誘電率を示し、右の縦軸は線形目盛りで表した形成膜の屈折率を示し、横軸は線形目盛りで表したガス圧力（Torr）を示す。
図８（ａ）によれば、ガス圧力の変化に対して形成膜の比誘電率の変化は小さく、ガス圧力の増大に比例して形成膜の比誘電率は漸減する。形成膜の比誘電率は、ガス圧力１．０Torrのとき２．７で、２．０Torrのとき２．６以下であった。ガス圧力１．６乃至２．０Torrの範囲で、比誘電率２．６以下の低い値を得た。
（ｂ）成膜ガスのガス圧力と形成膜の絶縁破壊電界の関係
図８（ｂ）は、成膜ガスのガス圧力と形成膜の絶縁破壊電界の関係を示す図である。縦軸は線形目盛りで表した形成膜の絶縁破壊電界（ＭＶ／ｃｍ）を示し、横軸は線形目盛りで表したガス圧力（Torr）を示す。
図８（ｂ）によれば、ガス圧力の増大にほぼ反比例して形成膜の絶縁破壊電界は漸減する。形成膜の絶縁破壊電界は、ガス圧力１．０Torrのとき、６．２ＭＶ／ｃｍで、２．０Torrのとき、凡そ５、２ＭＶ／ｃｍであった。このように、ガス圧力の全調査範囲１．０乃至２．０Torrで、５ＭＶ／ｃｍを得た。バリア絶縁膜として十分な絶縁破壊耐圧を有することが分かった。
（ｃ）成膜ガスのガス圧力と形成膜の堆積レートの関係
図８（ｃ）は、成膜ガスのガス圧力と形成膜の堆積レートの関係を示す図である。縦軸は線形目盛りで表した形成膜の堆積レート（nm/min）を示し、横軸は線形目盛りで表した成膜ガスのガス圧力（Torr）を示す。
図８（ｃ）によれば、ガス圧力の増加にほぼ比例して、形成膜の堆積レートも増大する。ガス圧力１．０Torrのとき、成膜レート１００nm/minで、１０００sccmのときに凡そ３４０nm/minであった。
（ｄ）その他
成膜条件IIによる成膜では成膜条件Ｉによる成膜と異なり、第２のシリコン含有化合物としてメトキシ基を含むＤＭＴＭＤＳＯを用いているため、形成膜の機械的強度の向上をより一層図ることができる。これはメトキシ基に含まれる酸素の作用によると考えられる。
以上のように、第１の実施の形態によれば、シリコン含有化合物として、メチル基を有するＯＭＣＴＳ（環状シロキサン）と、メチル基を有するＨＭＤＳＯ又はメトキシ基を有するＤＭＴＭＤＳＯ（鎖状シロキサン）とを含む成膜ガスを用いたプラズマＣＶＤ法により成膜することにより、形成する絶縁膜の白濁を防止して機械的強度を向上させるとともに、吸湿性を改善し、かつ比誘電率２．６以下を維持することができる。
以上、第１の実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、第１の実施の形態では、第１のシリコン含有有機化合物の流量に対する第２のシリコン含有有機化合物の流量の比率を１：１としているが、その比率を適宜変更することが可能である。この場合、その比率を小さくすると、第１のシリコン含有有機化合物が相対的に多くなるため比誘電率は小さくなるが、白濁が生じる。逆に、その比率を大きくすると、第２のシリコン含有有機化合物が相対的に多くなるため白濁が生じず機械的強度は高くなるが、比誘電率が大きくなる。したがって、その比率は、不具合が生じないような適当な範囲とすることが好ましい。
また、第１の実施の形態で用いたＨＭＤＳＯやＤＭＴＭＤＳＯの代わりに、第１の実施の形態で記載した他のシロキサン結合を有する化合物や、メチルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）を用いることができる。他のシロキサン結合を有する化合物やメチルシランの種類は第１の実施の形態に示したので、ここでは省略する。
また、成膜ガスは、メチルアルコール（CH3OH）又はエチルアルコール（C2H5OH）を含むものでもよい。
また、成膜ガスは、希釈ガスとしてヘリウム（Ｈｅ）の代わりに、アルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含む不活性ガスを加えてもよい。
（第２の実施の形態）
次に、図９（ａ）乃至（ｃ）、図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）を参照して、本発明の第２の実施の形態に係る半導体装置及びその製造方法を説明する。
図１１（ｂ）は、本発明の第２の実施の形態に係る半導体装置の製造方法により作成された半導体装置を示す断面図である。
その半導体装置は、図１１（ｂ）に示すように、デュアルダマシン構造を有する。基板３１上に、下部配線３８ａ、３８ｂが埋め込まれた下部配線埋込絶縁膜３４と、上部配線５５ａ、５５ｂが埋め込まれた上部配線埋込絶縁膜４５と、それらの間に挟まれた、下部配線３８ａ、３８ｂと上部配線５５ａ、５５ｂを接続する接続導体５４ａ、５４ｂが埋め込まれた配線層間絶縁膜４２とで構成される。下部配線３８ａ、３８ｂ、接続導体５４ａ、５４ｂ、上部配線３８ａ、３８ｂは銅膜を主要構成としている。下部配線埋込絶縁膜３４は主絶縁膜とその上のバリア絶縁膜とで構成され、配線層間絶縁膜４２は下部バリア絶縁膜と主絶縁膜と上部バリア絶縁膜とで構成され、上部配線埋込絶縁膜４５は主絶縁膜とその上のバリア絶縁膜とで構成されている。
この実施の形態では下部配線埋込絶縁膜３４、配線層間絶縁膜４２、上部配線埋込絶縁膜４５それぞれに属する各主絶縁膜の成膜に成膜条件Ｉを適用している。
その半導体装置の製造方法においては、まず、基板３１を成膜装置１０１のチャンバ１内に搬入し、基板保持具３に保持する。続いて、基板３１を加熱し、温度３５０℃に保持する。そして、図９（ａ）に示すように、ＯＭＣＴＳを流量７５sccmで、ＨＭＤＳＯを流量７５sccmで、Ｈ2Ｏガスを流量５００sccmで、Ｈｅガスを流量１００sccmで、図１に示すプラズマ成膜装置１０１のチャンバ１内に導入し、圧力を１．７Torrに保持する。次いで、上部電極２に周波数1３．５６ＭＨｚの高周波電力５６２Ｗ（約０．６Ｗ／ｃｍ2に相当）を印加する。このとき、下部電極３には周波数３８０ｋＨｚの低周波電力を印加しない。
これにより、ＯＭＣＴＳとＨＭＤＳＯとＨ2ＯとＨｅがプラズマ化する。この状態を所定時間保持して、基板（被成膜基板）３１上に下部配線埋込絶縁膜３４を構成する膜厚凡そ１μｍのＳｉＯＣＨ膜からなる主絶縁膜３２を形成する。なお、ＳｉＯＣＨ膜は膜中にＳｉ，Ｏ，Ｃ，Ｈを含む絶縁膜である。
続いて、プラズマＣＶＤ法により、主絶縁膜３２上に下部配線埋込絶縁膜３４を構成するバリア絶縁膜３３を形成する。バリア絶縁膜３３として、他の成膜条件で成膜された、比誘電率は多少高いが銅拡散防止機能や機械的強度がより高いシリコン酸化膜をはじめとして、シリコン酸化窒化膜やシリコン窒化膜を用いることができる。以下で成膜するバリア絶縁膜も同じである。
次いで、図９（ｂ）に示すように、下部配線埋込絶縁膜３４をエッチングして下部配線溝３４ａ、３４ｂを形成した後、図９（ｃ）に示すように、下部配線溝３４ａ、３４ｂの内面に銅拡散防止膜としてＴａＮ膜を形成する。次いで、ＴａＮ膜表面に図示しない銅シード層をスパッタ法により形成した後、メッキ法により銅膜を埋め込む。続いて、ＣＭＰ法（Chemical Mechanical Polishing 法）により、配線溝３４ａ、３４ｂから突出した銅膜及びＴａＮ膜を研磨して表面を平坦化する。これにより、銅膜３７ａ、３７ｂ及びＴａＮ膜３６ａ、３６ｂからなる銅膜を主とする下部配線３８ａ、３８ｂが形成される。
次に、図１０（ａ）に示すように、図９（ｃ）に示す下部配線埋込絶縁膜３４上に配線層間絶縁膜４２と配線埋込絶縁膜４５を形成する。以下にその詳細を説明する。
即ち、配線層間絶縁膜４２を形成するには、まず、図９（ｃ）で示す基板３１を成膜装置１０１のチャンバ１内に搬入し、基板保持具３に保持する。続いて、基板３１を加熱し、温度３５０℃に保持する。成膜ガスをチャンバ１内に導入してプラズマ化し、反応させて、下部配線３８ａ、３８ｂに接触し、下部配線３８ａ、３８ｂ及び下部配線埋込絶縁膜３４を被覆する膜厚凡そ１００ｎｍのバリア絶縁膜３９を形成する。
次いで、図９（ａ）の主絶縁膜３２の成膜条件と同じ成膜条件で、バリア絶縁膜３９上に、膜厚凡そ５００ｎｍのＳｉＯＣＨ膜からなる主絶縁膜４０を形成する。
引き続き、プラズマＣＶＤ法により、主絶縁膜４０上に膜厚凡そ１００ｎｍのバリア絶縁膜４１を形成する。
以上により、バリア絶縁膜３９と主絶縁膜４０とバリア絶縁膜４１とからなる配線層間絶縁膜４２が形成される。
次いで、配線層間絶縁膜４２上に上部配線埋込絶縁膜４５を形成する。即ち、上部配線埋込絶縁膜４５を形成するには、まず、図９（ａ）の主絶縁膜３２の成膜条件と同じ成膜条件で、バリア絶縁膜４１上に、低比誘電率を有する膜厚凡そ５００ｎｍのＳｉＯＣＨ膜からなる主絶縁膜４３を形成する。続いて、プラズマＣＶＤ法により、主絶縁膜４３上に膜厚凡そ１００ｎｍのバリア絶縁膜４４を形成する。
以上により、主絶縁膜４３とバリア絶縁膜４４とからなる上部配線埋込絶縁膜４５が形成される。
次に、よく知られたデュアルダマシン法により銅膜を主とする接続導体と上部配線を形成する方法について説明する。
まず、図１０（ｂ）に示すように、上部配線埋込絶縁膜４５を構成するバリア絶縁膜４４上に、下部配線３８ａ、３８ｂ上方に開口部４６ａ、４６ｂを有するレジストマスク４６を露光法により形成する。次いで、開口部４６ａ、４６ｂを通してバリア絶縁膜４４と主絶縁膜４３とバリア絶縁膜４１と主絶縁膜４０とを順にエッチングし、バリア絶縁膜３９に達する開口部４７ａ、４７ｂを形成する。
次に、図１１（ａ）に示すように、レジストマスク４６を除去した後、上部配線埋込絶縁膜４５を構成するバリア絶縁膜４４上に、露光法により開口部４８ａ、４８ｂを有する新たなレジストマスク４８を形成する。レジストマスク４８の開口部４８ａ、４８ｂは、開口部４７ａ、４７ｂよりも開口幅が大きく、かつその内側に開口部４７ａ、４７ｂを含むように形成する。続いて、開口部４８ａ、４８ｂ内の開口部４７ａ、４７ｂの周囲に露出しているバリア絶縁膜４４と主絶縁膜４３とを、開口部４８ａ、４８ｂを通して順次エッチングする。バリア絶縁膜４４をエッチングするときに、図１０（ｂ）の工程で既に形成されている開口部４７ａ、４７ｂの底部に露出するバリア絶縁膜３９もエッチングされて下部配線３８ａ、３８ｂを構成する銅膜３７ａ、３７ｂが開口部４７ａ、４７ｂの底部に表出する。なお、図中、符号５０ａ、５０ｂは、バリア絶縁膜３９に形成された、開口部４７ａ、４７ｂと同じ形状寸法を有する開口部である。これにより、配線埋込絶縁膜４５を貫通する開口幅の大きい開口部（上部配線溝）４９ａ、４９ｂと、この開口部４９ａ、４９ｂと繋がり、配線層間絶縁膜４２を貫通する開口幅の小さい開口部（配線接続孔）５１ａ、５１ｂが形成される。
次いで、図１１（ｂ）に示すように、配線接続孔５１ａ、５１ｂ及び上部配線溝４９ａ、４９ｂの内面に銅拡散防止膜としてＴａＮ膜を形成する。次いで、ＴａＮ膜表面に図示しない銅シード層をスパッタ法により形成した後、メッキ法により銅膜を埋め込む。続いて、ＣＭＰ法により、上部配線溝４９ａ、４９ｂから突出した銅膜及びＴａＮ膜を研磨して表面を平坦化する。これにより、銅膜５３ａ、５３ｂ及びＴａＮ膜５２ａ、５２ｂからなる接続導体５４ａ、５４ｂ及び上部配線５５ａ、５５ｂとが形成される。これにより、下部配線３８ａ、３８ｂは接続導体５４ａ、５４ｂを介して上部配線５５ａ、５５ｂと接続される。
次に、全面にバリア絶縁膜５６を形成する。これにより、半導体装置が完成する。
以上のように、この第２の実施の形態によれば、下部配線３８ａ、３８ｂが埋め込まれた下部配線埋込絶縁膜３４と、上部配線５５ａ、５５ｂが埋め込まれた上部配線埋込絶縁膜４５と、それらの間に挟まれた配線層間絶縁膜４２とを形成する半導体装置の製造方法において、メチル基を有するＯＭＣＴＳ（環状シロキサン）と、メチル基を有するＨＭＤＳＯ（鎖状シロキサン）とを組み合わせた混合ガスと、それらの混合ガスにさらにＨ2Ｏ（酸化性ガス）とＨｅ（希釈ガス）とを加えた成膜ガスを用いたプラズマＣＶＤ法により、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５の各主絶縁膜３２、４０、４３を成膜している。
従って、形成した主絶縁膜３２、４０、４３の白濁を防止して機械的強度を高めるとともに、主絶縁膜３２、４０、４３の吸湿性を改善し、かつ主絶縁膜３２、４０、４３の比誘電率と２．６以下と低く維持することができる。これにより、半導体装置の高速性能を向上させることができる。
また、上記の成膜ガスに希釈ガスとして不活性ガスを加えることにより、成膜ガスの急激な反応を抑制して気相反応を抑制することができる。これにより、形成膜の機械的強度や密着力の低下を防止するとともに、パーティクルの発生を防止することができる。なお、不活性ガスを加えすぎると比誘電率が高くなるので、適当な量を添加することが好ましい。
以上、第２の実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、主絶縁膜３２、４０、４３の成膜条件として成膜条件Ｉを用いているが、成膜条件IIや第１の実施の形態で調査したその他の成膜条件を用いてもよい。
（第３の実施の形態）
図１２は、第３の実施の形態である半導体装置について示す断面図である。
図１２において、図１１（ｂ）と異なるところは、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５それぞれにおいて、バリア絶縁膜３３、３９、４１、４４を形成せずに、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５を構成する絶縁膜が主絶縁膜６１、６２、６３のみである点である。なお、図１２中、図９（ａ）乃至（ｃ）、図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）中の符号と同じ符号で示すものは、図９（ａ）乃至（ｃ）、図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）中のものと同じ機能有するか或いは同じものを示す。
次に、第３の実施の形態である半導体装置の製造方法について説明する。
第３の実施の形態の図１２に示す半導体装置は、第２の実施の形態の図１１（ｂ）に示す半導体装置の下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５それぞれからバリア絶縁膜を除いた構造を有する。このため、第３の実施の形態である半導体装置の製造方法においては、第２の実施の形態の製造工程からバリア絶縁膜の成膜工程を省略することになる。この場合、絶縁膜６１、６２、６３の成膜条件は第２の実施の形態の成膜条件Ｉ、成膜条件II又は第1の実施の形態で調査したその他の成膜条件を適用することができる。ただし、各絶縁膜６１、６２、６３の膜厚は下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５に必要な膜厚とする必要がある。
以上のように、この第３の実施の形態によれば、下部配線３８ａ、３８ｂが埋め込まれた下部配線埋込絶縁膜３４と、上部配線５５ａ、５５ｂが埋め込まれた上部配線埋込絶縁膜４５と、それらの間に挟まれた配線層間絶縁膜４２とを形成する半導体装置の製造方法において、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５を構成する単層の各絶縁膜６１、６２、６３を、シリコン含有有機化合物として、メチル基を有する環状シロキサンと、メチル基を有する鎖状シロキサン或いは有機シランとを組み合わせた混合ガスを含む成膜ガスを用いたプラズマＣＶＤ法により成膜している。
従って、第１の実施の形態と同様に、形成する絶縁膜６１、６２、６３の白濁を防止して機械的強度を高めるとともに、形成膜の吸湿性を改善し、かつ主絶縁膜６１、６２、６３の比誘電率と２．６以下と低く維持することができる。これにより、半導体装置の高速性能を向上させることができる。さらに、形成された絶縁膜６１、６２、６３は銅拡散防止機能を有するため、低誘電率を有する主絶縁膜であるとともに、銅に対するバリア絶縁膜としても機能する。
従って、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５として単層の絶縁膜６１、６２、６３だけでよく、バリア絶縁膜の成膜を省略できる。このため、製造工程の簡略化を図ることができる。
（第４の実施の形態）
図１３は、第４の実施の形態である半導体装置について示す断面図である。なお、図１３中、図９（ａ）乃至（ｃ）、図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）中の符号と同じ符号で示すものは、図９（ａ）乃至（ｃ）、図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）中のものと同じ機能を有するか或いは同じものを示す。
第４の実施の形態である半導体装置において、第２の実施の形態である図１１（ｂ）に示す半導体装置と同様な積層構造を有する。即ち、その半導体装置は、図１３に示すように、デュアルダマシン構造を有し、基板３１上に、下部配線３８ａ、３８ｂが埋め込まれた下部配線埋込絶縁膜３４と、上部配線５５ａ、５５ｂが埋め込まれた上部配線埋込絶縁膜４５と、それらの間に挟まれた、下部配線３８ａ、３８ｂと上部配線５５ａ、５５ｂを接続する接続導体５４ａ、５４ｂが埋め込まれた配線層間絶縁膜４２とで構成される。下部配線３８ａ、３８ｂ、接続導体５４ａ、５４ｂ、上部配線３８ａ、３８ｂは銅膜を主要構成としている。下部配線埋込絶縁膜３４は主絶縁膜６４とその上のバリア絶縁膜６５とで構成され、配線層間絶縁膜４２は下部バリア絶縁膜６６と主絶縁膜６７と上部バリア絶縁膜６８とで構成され、上部配線埋込絶縁膜４５は主絶縁膜６９とその上のバリア絶縁膜７０とで構成されている。
一方、第４の実施の形態である半導体装置の製造方法においては、第２の実施の形態と異なり、下部配線埋込絶縁膜３４、配線層間絶縁膜４２、上部配線埋込絶縁膜４５それぞれに属する各バリア絶縁膜６５、６６、６８、７０、７１の成膜に、本発明の実施の形態の成膜条件Ｉ、成膜条件II又は第１の実施の形態で調査したその他の成膜条件を用いている。この場合、主絶縁膜６４、６７、６９としてより低誘電率を有する絶縁膜を用いることができる。例えば、ＣＶＤ法による成膜と、加熱など後処理による形成膜の多孔質化の一連の工程により形成された多孔質絶縁膜や、塗布法により形成された塗布絶縁膜を用いることができる。
以上のように、この第４の実施の形態によれば、下部配線埋込絶縁膜３４と、上部配線埋込絶縁膜４５と、それらの間に挟まれた配線層間絶縁膜４２とを形成する半導体装置の製造方法において、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５を構成する各バリア絶縁膜６５、６６、６８、７０、７１を、シリコン含有有機化合物として、メチル基を有する環状シロキサンと、メチル基を有する鎖状シロキサン或いは有機シランとを組み合わせた混合ガスを含む成膜ガスを用いたプラズマＣＶＤ法により、成膜している。
従って、第１の実施の形態で説明したように、下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５を構成する各バリア絶縁膜６５、６６、６８、７０、７１について銅拡散防止機能を持たせつつ、比誘電率を２．６以下と低く維持することができる。このため、主絶縁膜にもさらに比誘電率が低いものを用いることで、主絶縁膜と合わせて下部配線埋込絶縁膜３４、配線層間絶縁膜４２及び上部配線埋込絶縁膜４５の比誘電率をより一層低減できる。これにより、半導体装置の高速性能を向上させることができる。
以上、第４の実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
本発明の第１の実施の形態である成膜方法に用いられるプラズマ成膜装置の構成を示す側面図である。 本発明の第１の実施の形態である成膜方法に用いる成膜ガス中の構成ガスの組み合わせについて示す表である。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件Ｉで成膜された絶縁膜について、ＨＭＤＳＯ流量に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件Ｉで成膜された絶縁膜について、Ｈ2Ｏ流量に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件Ｉで成膜された絶縁膜について、ガス圧力に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件Ｉで成膜された絶縁膜について、印加電力に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件IIで成膜された絶縁膜について、Ｈ2Ｏ流量に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）、（ｂ）、（ｃ）はそれぞれ、本発明の第１の実施の形態である成膜方法により成膜条件IIで成膜された絶縁膜について、ガス圧力に対する比誘電率、絶縁破壊電界、堆積レートの関係を示すグラフである。 （ａ）乃至（ｃ）は、本発明の第２の実施の形態である半導体装置及びその製造方法について示す断面図（その１）である。 （ａ）乃至（ｃ）は、本発明の第２の実施の形態である半導体装置及びその製造方法について示す断面図（その２）である。 （ａ）、（ｂ）は、本発明の第２の実施の形態である半導体装置及びその製造方法について示す断面図（その３）である。 本発明の第３の実施の形態である半導体装置及びその製造方法について示す断面図である。 本発明の第４の実施の形態である半導体装置及びその製造方法について示す断面図である。
符号の説明
１ チャンバ
２ 上部電極
３ 下部電極
４ 排気配管
５ バルブ
６ 排気装置
７ 高周波電力供給電源（ＲＦ電源）
８ 低周波電力供給電源
９ａ 配管
９ｂ〜９ｈ 分岐配管
１０ａ〜１０ｕ 開閉手段
１１ａ〜１１ｇ 流量調整手段
１２ ヒータ
３１ 被成膜基板
３２、４０、４３、６４、６７、６９ 主絶縁膜
３３、３９、４１、４４、６５、６６、６８、７０、７１ バリア絶縁膜
３４、６１ 下部配線埋込絶縁膜
３４ａ、３４ｂ 下部配線溝
３６ａ、３６ｂ、５２ａ、５２ｂ ＴａＮ膜
３７ａ、３７ｂ、５３ａ、５３ｂ 銅膜
３８ａ、３８ｂ 下部配線
４２、６２ 配線層間絶縁膜
４５、６３ 上部配線埋込絶縁膜
４９ａ、４９ｂ 上部配線溝
５１ａ、５１ｂ 配線接続孔
５４ａ、５４ｂ 接続導体
５５ａ、５５ｂ 上部配線
１０１ 成膜装置
１０１Ａ 成膜部
１０１Ｂ 成膜ガス供給部

Claims (16)

  1. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物とを主要構成ガスとすることを特徴とする成膜方法。
  2. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスとを主要構成ガスとすることを特徴とする成膜方法。
  3. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、アルコールとを主要構成ガスとすることを特徴とする成膜方法。
  4. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、直鎖状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第２のシリコン含有有機化合物と、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスと、アルコールとを主要構成ガスとすることを特徴とする成膜方法。
  5. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、メチル基或いはメトキシ基のうち少なくとも何れか一がシリコンと結合した有機シランとを主要構成ガスとすることを特徴とする成膜方法。
  6. 成膜ガスをプラズマ化して反応させ、低誘電率を有する絶縁膜を形成する成膜方法において、
    前記成膜ガスは、環状シロキサン結合、及びメチル基或いはメトキシ基のうち少なくとも何れか一を有する第１のシリコン含有有機化合物と、メチル基或いはメトキシ基のうち少なくとも何れか一を有する有機シランと、Ｈ2Ｏ、Ｏ2、Ｎ2Ｏ、或いはＣＯ2のうち何れか一からなる酸化性ガスとを主要構成ガスとすることを特徴とする成膜方法。
  7. 前記有機シランは、
    モノメチルシラン（SiH3(CH3)）、
    Figure 2005294333
     ジメチルシラン（SiH2(CH3)2）、
    Figure 2005294333
     トリメチルシラン（SiH(CH3)3）、
    Figure 2005294333
     テトラメチルシラン（Si(CH3)4）、
    Figure 2005294333
     モノメチルトリメトキシシラン（Si(CH3)(OCH3)3）、
    Figure 2005294333
     ジメチルジメトキシシラン（Si(CH3)2(OCH3)2）、
    Figure 2005294333
     又はトリメチルモノメトキシシラン（Si(CH3)3(OCH3)）
    Figure 2005294333
     のうち何れか一であることを特徴とする請求項５又は６の何れか一に記載の成膜方法。
  8. 前記第１のシリコン含有有機化合物は、
    オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：((CH3)2)4Si4O4）、
    Figure 2005294333
     テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ：(CH3H)4Si4O4）、
    Figure 2005294333
     又はテトラメトキシテトラメチルシクロテトラシロキサン（ＴＭＴＭＣＴＳ：((OCH3)(CH3))4Si4O4）
    Figure 2005294333
     のうち何れか一であることを特徴とする請求項１乃至７の何れか一に記載の成膜方法。
  9. 前記第２のシリコン含有有機化合物は、
    ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）
    Figure 2005294333
     ジメトキシテトラメチルジシロキサン（ＤＭＴＭＤＳＯ：(OCH3)(CH3)2Si-O-Si(CH3)2(OCH3)）
    Figure 2005294333
     オクタメチルトリシロキサン（ＯＭＴＳＯ：(CH3)3Si-O-Si(CH3)2-O-Si(CH3)3）
    Figure 2005294333
     ジメトキシヘキサメチルトリシロキサン（ＤＭＨＭＴＳＯ:(OCH3)(CH3)2Si-O-Si(CH3)2-O-Si(OCH3)(CH3)2）
    Figure 2005294333
     ヘキサメトキシジメチルトリシロキサン（ＨＭＤＭＴＳＯ: (OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3)）
    Figure 2005294333
     テトラメチルジフロラインジシロキサン（ＴＭＤＦＤＳＯ：F(CH3)2Si-O-SiF(CH3)2）
    Figure 2005294333
     ジメトキシジメチルジフロラインジシロキサン（ＤＭＤＭＤＦＤＳＯ：F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3)）
    Figure 2005294333
     ペンタメチルモノフロラインジシロキサン（ＰＭＭＦＤＳＯ：(CH3)3Si-O-SiF(CH3)2）
    Figure 2005294333
     ジメトキシトリメチルモノフロラインジシロキサン（ＤＭＴＭＭＦＤＳＯ：(CH3)3Si-O-SiF(OCH3)2）
    Figure 2005294333
     トリメチルトリフロラインジシロキサン（ＴＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(CH3)）
    Figure 2005294333
     モノメトキシジメチルトリフロラインジシロキサン（ＭＭＤＭＴＦＤＳＯ：F(CH3)2Si-O-SiF2(OCH3)）
    Figure 2005294333
     ジメチルテトラフロラインジシロキサン（ＤＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(CH3)）
    Figure 2005294333
     モノメトキシモノメチルテトラフロラインジシロキサン（ＭＭＭＭＴＦＤＳＯ：F2(CH3)Si-O-SiF2(OCH3)）
    Figure 2005294333
     のうち何れか一であることを特徴とする請求項１乃至４の何れか一に記載の成膜方法。
  10. 銅膜を主とする配線を埋め込んだ配線埋込絶縁膜が形成された半導体装置であって、前記配線埋込絶縁膜は１層の絶縁膜で構成され、請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする半導体装置。
  11. 銅膜を主とする配線を埋め込んだ配線埋込絶縁膜が形成された半導体装置であって、前記配線埋込絶縁膜が少なくとも主絶縁膜とその上のバリア絶縁膜の２層で構成され、これらの絶縁膜のうち何れか一は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする半導体装置。
  12. 銅膜を主とする配線上に、該銅膜を主とする配線に接する絶縁膜が形成された半導体装置であって、前記絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする半導体装置。
  13. 前記絶縁膜は、銅膜を主とする配線により挟まれた配線層間絶縁膜を構成することを特徴とする請求項１２記載の半導体装置。
  14. 銅膜を主とする配線上に、該銅膜を主とする配線と接するバリア絶縁膜と、該バリア絶縁膜上の主絶縁膜とが少なくとも形成された半導体装置であって、前記バリア絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする半導体装置。
  15. 銅膜を主とする配線上に、該銅膜を主とする配線と接するバリア絶縁膜と、該バリア絶縁膜上の主絶縁膜とが少なくとも形成された半導体装置であって、前記主絶縁膜は請求項１乃至９の何れか一に記載の成膜方法により成膜した低誘電率を有する絶縁膜であることを特徴とする半導体装置。
  16. 前記銅膜を主とする配線上に形成された、該銅膜を主とする配線と接するバリア絶縁膜と該バリア絶縁膜上の主絶縁膜とは、銅膜を主とする配線により挟まれた配線層間絶縁膜を構成することを特徴とする請求項１４又は１５の何れか一に記載の半導体装置。
JP2004103466A 2004-03-31 2004-03-31 成膜方法及び半導体装置 Pending JP2005294333A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004103466A JP2005294333A (ja) 2004-03-31 2004-03-31 成膜方法及び半導体装置
US11/090,272 US20050221622A1 (en) 2004-03-31 2005-03-28 Deposition method and semiconductor device
TW094109544A TW200537644A (en) 2004-03-31 2005-03-28 Deposition method and semiconductor device
KR1020050026389A KR100658479B1 (ko) 2004-03-31 2005-03-30 성막 방법 및 반도체 장치의 제조 방법
CNB2005100625210A CN100347831C (zh) 2004-03-31 2005-03-30 沉积方法与半导体器件
EP05007007A EP1583142A3 (en) 2004-03-31 2005-03-31 Deposition method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103466A JP2005294333A (ja) 2004-03-31 2004-03-31 成膜方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2005294333A true JP2005294333A (ja) 2005-10-20

Family

ID=34880034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103466A Pending JP2005294333A (ja) 2004-03-31 2004-03-31 成膜方法及び半導体装置

Country Status (6)

Country Link
US (1) US20050221622A1 (ja)
EP (1) EP1583142A3 (ja)
JP (1) JP2005294333A (ja)
KR (1) KR100658479B1 (ja)
CN (1) CN100347831C (ja)
TW (1) TW200537644A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080205A1 (ja) * 2005-01-31 2006-08-03 Tosoh Corporation 環状シロキサン化合物、Ｓｉ含有膜形成材料、およびその用途
WO2007032261A1 (ja) * 2005-09-13 2007-03-22 Nec Corporation 多孔質絶縁膜の形成方法および半導体装置
JP2008042208A (ja) * 2006-08-08 2008-02-21 Asm Japan Kk 酸素含有炭化ケイ素膜を形成するための方法
WO2008099811A1 (ja) * 2007-02-14 2008-08-21 Jsr Corporation ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
JP2013136557A (ja) * 2011-11-30 2013-07-11 Adeka Corp １，３−ジフルオロジシロキサン化合物の製造方法
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
WO2022230944A1 (ja) * 2021-04-29 2022-11-03 東ソー株式会社 平坦化膜の製造方法、平坦化膜用材料および平坦化膜
JP7465256B2 (ja) 2018-08-29 2024-04-10 アプライド マテリアルズ インコーポレイテッド 非ｕｖ高硬度低ｋの膜堆積

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US8637396B2 (en) * 2008-12-01 2014-01-28 Air Products And Chemicals, Inc. Dielectric barrier deposition using oxygen containing precursor
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
CN103130825B (zh) * 2011-11-30 2016-12-21 株式会社艾迪科 1,3‑二氟二硅氧烷化合物的制造方法
KR102113605B1 (ko) * 2013-07-26 2020-05-22 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 제조 방법
CN104752633A (zh) * 2013-12-31 2015-07-01 中国科学院微电子研究所 一种薄膜封装方法
US10262892B2 (en) * 2016-11-08 2019-04-16 Globalfoundries Inc. Skip via structures
CN110828578B (zh) * 2019-10-16 2022-11-08 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法与显示装置
CN112779519A (zh) * 2019-11-11 2021-05-11 夏泰鑫半导体(青岛)有限公司 低介电常数的氧化硅膜层及其制备方法及半导体元器件
US20230386825A1 (en) * 2020-10-20 2023-11-30 Versum Materials Us, Llc Alkoxydisiloxanes and dense organosilica films made therefrom

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110670A (ja) * 2000-04-19 2002-04-12 Applied Materials Inc 酸化プラズマを用いた低誘電率膜の堆積方法
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法
JP2003152076A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2003052162A1 (en) * 2001-12-14 2003-06-26 Applied Materials, Inc. A method of depositing dielectric materials in damascene applications
WO2003095702A2 (en) * 2002-05-08 2003-11-20 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP2005260205A (ja) * 2004-02-13 2005-09-22 Matsushita Electric Ind Co Ltd 有機無機ハイブリッド絶縁膜の形成方法
JP2006516302A (ja) * 2002-09-18 2006-06-29 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド アルキル−水素シロキサンの分解を防止する添加剤

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395908A (en) * 1994-06-20 1995-03-07 Dow Corning Corporation Method of preparing in situ reinforced silicone elastomer
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2002009069A (ja) * 2000-06-22 2002-01-11 Canon Sales Co Inc 成膜方法
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
TW531802B (en) * 2000-07-21 2003-05-11 Canon Sales Co Ltd Semiconductor device and semiconductor device manufacturing method
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP4167388B2 (ja) * 2000-09-27 2008-10-15 株式会社東芝 半導体装置の製造方法
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
KR100392840B1 (ko) * 2000-12-02 2003-07-28 주식회사 우광케미칼 저온 플라즈마 중합법을 이용한 중합박막의 형성방법
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110670A (ja) * 2000-04-19 2002-04-12 Applied Materials Inc 酸化プラズマを用いた低誘電率膜の堆積方法
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法
JP2003152076A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2003052162A1 (en) * 2001-12-14 2003-06-26 Applied Materials, Inc. A method of depositing dielectric materials in damascene applications
JP2005513766A (ja) * 2001-12-14 2005-05-12 アプライド　マテリアルズ　インコーポレイテッド ダマシン適用において誘電体材料を堆積する方法
WO2003095702A2 (en) * 2002-05-08 2003-11-20 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
JP2005524983A (ja) * 2002-05-08 2005-08-18 アプライド　マテリアルズ　インコーポレイテッド 電子ビームによって低誘電率膜を硬化する方法
JP2004047873A (ja) * 2002-07-15 2004-02-12 Nec Corp 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP2006516302A (ja) * 2002-09-18 2006-06-29 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド アルキル−水素シロキサンの分解を防止する添加剤
JP2005260205A (ja) * 2004-02-13 2005-09-22 Matsushita Electric Ind Co Ltd 有機無機ハイブリッド絶縁膜の形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080205A1 (ja) * 2005-01-31 2006-08-03 Tosoh Corporation 環状シロキサン化合物、Ｓｉ含有膜形成材料、およびその用途
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
WO2007032261A1 (ja) * 2005-09-13 2007-03-22 Nec Corporation 多孔質絶縁膜の形成方法および半導体装置
US8715791B2 (en) 2005-09-13 2014-05-06 Renesas Electronics Corporation Method for forming porous insulating film and semiconductor device
JP2008042208A (ja) * 2006-08-08 2008-02-21 Asm Japan Kk 酸素含有炭化ケイ素膜を形成するための方法
WO2008099811A1 (ja) * 2007-02-14 2008-08-21 Jsr Corporation ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
US20100174103A1 (en) * 2007-02-14 2010-07-08 Jsr Corporation Material for forming silicon-containing film, and silicon-containing insulating film and method for forming the same
JP5170445B2 (ja) * 2007-02-14 2013-03-27 Ｊｓｒ株式会社 ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
JP2013136557A (ja) * 2011-11-30 2013-07-11 Adeka Corp １，３−ジフルオロジシロキサン化合物の製造方法
JP7465256B2 (ja) 2018-08-29 2024-04-10 アプライド マテリアルズ インコーポレイテッド 非ｕｖ高硬度低ｋの膜堆積
WO2022230944A1 (ja) * 2021-04-29 2022-11-03 東ソー株式会社 平坦化膜の製造方法、平坦化膜用材料および平坦化膜

Also Published As

Publication number Publication date
KR20060044992A (ko) 2006-05-16
EP1583142A3 (en) 2007-05-02
CN1677625A (zh) 2005-10-05
KR100658479B1 (ko) 2006-12-19
TW200537644A (en) 2005-11-16
EP1583142A2 (en) 2005-10-05
CN100347831C (zh) 2007-11-07
US20050221622A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100658479B1 (ko) 성막 방법 및 반도체 장치의 제조 방법
JP3745257B2 (ja) 半導体装置及びその製造方法
US6479409B2 (en) Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent
KR100494480B1 (ko) 반도체 장치의 제조 방법
JP3545364B2 (ja) 半導体装置及びその製造方法
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2004312041A (ja) 低誘電率材料およびｃｖｄによる処理方法
KR20020042468A (ko) 반도체 장치 및 그 제조 방법
JP3701626B2 (ja) 半導体装置の製造方法
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP3934343B2 (ja) 半導体装置及びその製造方法
JP3749162B2 (ja) 半導体装置の製造方法
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
US20050124151A1 (en) Novel method to deposit carbon doped SiO2 films with improved film quality
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
JP2006339506A (ja) 成膜方法及び半導体装置の製造方法
JP2757767B2 (ja) 半導体装置の製造方法
JP2002305242A (ja) 半導体装置の製造方法
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP2004200713A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324