JP2005285977A - Semiconductor device, electro-optical device and electronic apparatus - Google Patents

Semiconductor device, electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2005285977A
JP2005285977A JP2004095636A JP2004095636A JP2005285977A JP 2005285977 A JP2005285977 A JP 2005285977A JP 2004095636 A JP2004095636 A JP 2004095636A JP 2004095636 A JP2004095636 A JP 2004095636A JP 2005285977 A JP2005285977 A JP 2005285977A
Authority
JP
Japan
Prior art keywords
layer
electro
optical device
conductive
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004095636A
Other languages
Japanese (ja)
Inventor
Tanio Urushiya
多二男 漆谷
Toru Futamura
徹 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004095636A priority Critical patent/JP2005285977A/en
Publication of JP2005285977A publication Critical patent/JP2005285977A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce the connection resistance of a connection part between an ITO layer and a lower layer side via a contact hole, an electro-optical device and an electronic apparatus, using the electro-optical device. <P>SOLUTION: In a top emission type organic EL display unit 100, a reflection layer 113 formed on the surface of a thick second interlayer insulating film 144b is formed in an area to be overlapped on a substantially overall part of a pixel electrode 111 composed of the ITO layer, and the reflection layer 113 is electrically connected to a source-drain electrode 147 through a deep contact hole 145 of the second interlayer insulating film 144b. An uppermost layer of the source-drain electrode 147 is composed of a barrier layer composed of titanium nitride layer, and the reflection layer 113 is composed of the titanium nitride layer as a conductive underlaying layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置、電気光学装置、およびそれを用いた電子機器に関するものである。さらに詳しくは、ＩＴＯ層に対するコンタクトホールを介しての接続技術に関するものである。   The present invention relates to a semiconductor device, an electro-optical device, and an electronic apparatus using the same. More specifically, the present invention relates to a technology for connecting to an ITO layer through a contact hole.

各種の電気光学装置のうち、例えば、有機ＥＬ表示装置に用いられる電気光学装置用基板は、マトリクス状に配置された多数の画素の各々に画素駆動用の薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）という）および有機ＥＬ素子を備えた半導体装置として構成される。   Among various electro-optical devices, for example, an electro-optical device substrate used in an organic EL display device is a thin film transistor for driving a pixel (hereinafter referred to as a TFT (Thin Film Transistor)) in each of a large number of pixels arranged in a matrix. And a semiconductor device including an organic EL element.

このような半導体装置において、ＩＴＯ層をＴＦＴのドレイン領域などに電気的に接続する電極として用いる場合にドレイン領域とＩＴＯ層を直接、接続すると、接続抵抗の経時変化が大きいなどの問題がある。そこで、ドレイン領域とＩＴＯ層との間にＴｉ（チタン）化合物からなるバリア層を介在させることが提案されている（例えば、特許文献１参照）。   In such a semiconductor device, when the ITO layer is used as an electrode that is electrically connected to the drain region of the TFT or the like, there is a problem that if the drain region and the ITO layer are directly connected, the change in connection resistance with time is large. Thus, it has been proposed to interpose a barrier layer made of a Ti (titanium) compound between the drain region and the ITO layer (see, for example, Patent Document 1).

但し、特許文献１に記載の構成では、層間絶縁膜の表面にバリア層およびＩＴＯ層が積層された構成になっているが、電気光学装置などでは、図５に示すように、ＴＦＴ１０のソース・ドレイン領域１３に対して、アルミニウム−銅合金層２２およびバリア層２３が積層されたソース・ドレイン電極２０が電気的に接続し、ＩＴＯ層４１が層間絶縁膜５０のコンタクトホール５１を介してバリア層２３に電気的に接続する場合が多い。このような構造であっても、ソース・ドレイン領域１３とＩＴＯ層４１とが直接、接続されないので、接続抵抗の経時的な増大を防止できる。また、アルミニウム−銅合金層２２とＩＴＯ層４１も直接、接続されないので、接続抵抗の経時的な増大を防止できる。
特開平５−２４３５７９号公報 However, in the configuration described in Patent Document 1, a barrier layer and an ITO layer are stacked on the surface of the interlayer insulating film. However, in an electro-optical device or the like, as shown in FIG. The source / drain electrode 20 in which the aluminum-copper alloy layer 22 and the barrier layer 23 are laminated is electrically connected to the drain region 13, and the ITO layer 41 is connected to the barrier layer via the contact hole 51 of the interlayer insulating film 50. 23 is often electrically connected. Even in such a structure, since the source / drain region 13 and the ITO layer 41 are not directly connected, an increase in connection resistance with time can be prevented. Further, since the aluminum-copper alloy layer 22 and the ITO layer 41 are not directly connected, an increase in connection resistance with time can be prevented.
JP-A-5-243579

図５に示すような構造を採用した場合、コンタクトホール５１が浅い場合には、ＩＴＯ層４１とバリア層２３との接続抵抗は比較的小さい。しかしながら、層間絶縁膜５０が厚い場合、例えば、層間絶縁膜５０の一部あるいは全体に樹脂層を用いて平坦化を行った場合などにおいては、層間絶縁膜５０が厚くなるため、コンタクトホール５１が深くなり、このような場合には、ＩＴＯ層４１とバリア層２３との初期的な接続抵抗が著しく大きくなるという問題点がある。   When the structure shown in FIG. 5 is adopted, when the contact hole 51 is shallow, the connection resistance between the ITO layer 41 and the barrier layer 23 is relatively small. However, when the interlayer insulating film 50 is thick, for example, when planarization is performed using a resin layer on a part or the whole of the interlayer insulating film 50, the interlayer insulating film 50 becomes thick, so that the contact hole 51 is formed. In such a case, there is a problem that the initial connection resistance between the ITO layer 41 and the barrier layer 23 is remarkably increased.

以上の問題点に鑑みて、本発明の課題は、コンタクトホールを介してのＩＴＯ層と下層側との接続部分での接続抵抗を低減することのできる半導体装置、電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。   In view of the above problems, an object of the present invention is to provide a semiconductor device, an electro-optical device, and an electro-optical device that can reduce connection resistance at a connection portion between the ITO layer and the lower layer side through a contact hole. An object is to provide an electronic device using the apparatus.

上記課題を解決するために、本発明では、少なくとも、金属あるいは金属化合物からなる導電層、層間絶縁膜、およびＩＴＯ層が基材上にこの順に積層され、前記層間絶縁膜には前記導電層と前記ＩＴＯ層を電気的に接続するためのコンタクトホールが形成された半導体装置において、前記導電層の少なくとも最表層は、高融点金属、高融点金属窒化物および高融点金属シリサイドのうちのいずれかからなるバリア層から構成され、前記層間絶縁膜の表面側には、前記ＩＴＯ層の下層側に前記コンタクトホールを介して前記導電層が電気的に接続する高融点金属、高融点金属窒化物および高融点金属シリサイドのうちのいずれかからなる導電性下地層が形成され、前記ＩＴＯ層は、前記導電性下地層を介して前記導電層に電気的に接続していることを特徴とする。   In order to solve the above-described problem, in the present invention, at least a conductive layer made of a metal or a metal compound, an interlayer insulating film, and an ITO layer are laminated in this order on a substrate, and the interlayer insulating film includes the conductive layer and the conductive layer. In the semiconductor device in which the contact hole for electrically connecting the ITO layer is formed, at least the outermost layer of the conductive layer is made of any of refractory metal, refractory metal nitride, and refractory metal silicide. A barrier layer comprising: a refractory metal, a refractory metal nitride, and a high melting point metal that are electrically connected to the lower layer side of the ITO layer through the contact hole on the surface side of the interlayer insulating film. A conductive underlayer made of any one of melting point metal silicides is formed, and the ITO layer is electrically connected to the conductive layer through the conductive underlayer. It is characterized in.

本発明では、層間絶縁膜の下層側に形成された導電層の最上層をＭｏ、Ｔｉ、Ｔａ、Ｗなどの高融点金属、ＴｉＮ、ＴｉＯＮ、ＴａＮなどの高融点金属窒化物、あるいはＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2などの高融点金属シリサイドからなるバリア層で形成し、層間絶縁膜の表面側には、Ｍｏ、Ｔｉ、Ｔａ、Ｗなどの高融点金属、ＴｉＮ、ＴｉＯＮ、ＴａＮなどの高融点金属窒化物、あるいはＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2などの高融点金属シリサイドからなる導電性下地層と、ＩＴＯ層とを形成し、ＩＴＯ層を導電性下地層を介して導電層に電気的に接続している。このため、コンタクトホール内では、高融点金属、高融点金属窒化物、あるいは高融点金属シリサイドからなるバリア層と、高融点金属、高融点金属窒化物、あるいは高融点金属シリサイドからなる導電性下地層とが電気的に接続している。従って、コンタクトホールが深い場合でも、ＩＴＯ層と導電層との初期的な接続抵抗を低減することができる。 In the present invention, the uppermost layer of the conductive layer formed on the lower layer side of the interlayer insulating film is made of a refractory metal such as Mo, Ti, Ta, or W, a refractory metal nitride such as TiN, TiON, or TaN, or MoSi 2 , Formed with a barrier layer made of refractory metal silicide such as TiSi 2 , TaSi 2 , WSi 2, etc., on the surface side of the interlayer insulating film, refractory metal such as Mo, Ti, Ta, W, TiN, TiON, TaN, etc. refractory metal nitride, or a MoSi 2, TiSi 2, TaSi 2 , made of a refractory metal silicide such as WSi 2 conductive underlayer, and forming the ITO layer, the ITO layer via the conductive underlayer It is electrically connected to the conductive layer. Therefore, in the contact hole, a barrier layer made of refractory metal, refractory metal nitride, or refractory metal silicide, and a conductive underlayer made of refractory metal, refractory metal nitride, or refractory metal silicide. And are electrically connected. Therefore, even when the contact hole is deep, the initial connection resistance between the ITO layer and the conductive layer can be reduced.

本発明において、前記層間絶縁膜は、樹脂層および無機絶縁層のうちの少なくとも一方を備えている。また、前記層間絶縁膜は、少なくとも樹脂層を備えている場合がある。このような樹脂層は、下層側に形成された凹凸を平坦化するため、分厚く形成されることになる。その結果、コンタクトホールが深くなるが、本発明では、コンタクトホール内では、高融点金属、高融点金属窒化物、あるいは高融点金属シリサイドからなるバリア層と、高融点金属、高融点金属窒化物、あるいは高融点金属シリサイドからなる導電性下地層とが電気的に接続しているため、コンタクトホールが深い場合でも、ＩＴＯ層と導電層との初期的な接続抵抗を確実に低減することができる。   In the present invention, the interlayer insulating film includes at least one of a resin layer and an inorganic insulating layer. The interlayer insulating film may include at least a resin layer. Such a resin layer is formed thick in order to flatten the unevenness formed on the lower layer side. As a result, the contact hole is deepened. In the present invention, in the contact hole, a barrier layer made of a refractory metal, a refractory metal nitride, or a refractory metal silicide, a refractory metal, a refractory metal nitride, Alternatively, since the conductive base layer made of refractory metal silicide is electrically connected, the initial connection resistance between the ITO layer and the conductive layer can be reliably reduced even when the contact hole is deep.

本発明に係る半導体装置を電気光学装置の電気光学装置用基板として構成した場合、前記導電性下地層を光反射性の材料から構成すれば、前記導電性下地層は反射層として利用することができる。このように構成する場合、前記バリア層および前記導電性下地層には、例えば、窒化チタン（ＴｉＮ）層を用いればよい。   When the semiconductor device according to the present invention is configured as a substrate for an electro-optical device of an electro-optical device, the conductive base layer can be used as a reflective layer if the conductive base layer is formed of a light reflective material. it can. In such a configuration, for example, a titanium nitride (TiN) layer may be used for the barrier layer and the conductive underlayer.

本発明を適用した半導体装置を電気光学物質を保持する電気光学装置用基板として備えた電気光学装置としては、例えば、以下の構成のエレクトロルミネッセンス表示装置がある。この場合、画像表示領域には、画素駆動用の薄膜トランジスタを備えた多数の画素がマトリクス状に配列され、前記導電層は、当該薄膜トランジスタのソース領域およびドレイン領域の一方に電気的に接続する電極として形成される。このようなエレクトロルミネッセンス表示装置は、電流駆動型の表示装置であるため、ＩＴＯ層と導電層との接続抵抗を低減すれば、同一の消費電力で表示光量を増大できる一方、表示光量を同一とすれば、消費電力の削減を図ることができる。   As an electro-optical device provided with a semiconductor device to which the present invention is applied as an electro-optical device substrate for holding an electro-optical material, for example, there is an electroluminescence display device having the following configuration. In this case, a large number of pixels including pixel driving thin film transistors are arranged in a matrix in the image display region, and the conductive layer is an electrode electrically connected to one of the source region and the drain region of the thin film transistor. It is formed. Since such an electroluminescence display device is a current-driven display device, if the connection resistance between the ITO layer and the conductive layer is reduced, the display light amount can be increased with the same power consumption, while the display light amount is the same. If so, power consumption can be reduced.

また、エレクトロルミネッセンス表示装置のうち、光が発光層に対して基材と反対側から出射されるトップエミッション型のエレクトロルミネッセンス表示装置を構成する場合には、電気光学装置用基板には、前記画素の各々に、前記基材の側からみて、前記ＩＴＯ層からなる陽極層、前記電気光学物質としての発光層、および光透過性の陰極層がこの順に積層された自発光素子が形成され、前記導電性下地層は、前記ＩＴＯ層の略全体に重なる領域に形成されて、前記発光層から放出された光を前記基材と反対側に向けて反射する反射層として用いられる。   In the case of constituting a top emission type electroluminescence display device in which light is emitted from the side opposite to the base material with respect to the light emitting layer among the electroluminescence display devices, the pixel for the electro-optical device substrate A self-luminous element in which an anode layer made of the ITO layer, a light-emitting layer as the electro-optical material, and a light-transmitting cathode layer are laminated in this order, as viewed from the base material side, The conductive underlayer is formed in a region overlapping substantially the entire ITO layer, and is used as a reflective layer that reflects light emitted from the light emitting layer toward the side opposite to the substrate.

これに対して、光が発光層に対して基材の側から出射されるボトムエミッション型のエレクトロルミネッセンス表示装置を構成する場合には、電気光学装置用基板には、前記画素の各々に、前記基材の側からみて、前記ＩＴＯ層からなる陽極、発光層、および光反射性の陰極がこの順に積層された自発光型素子が形成され、前記導電性下地層は、前記コンタクトホールおよびその周辺など、前記ＩＴＯ層と部分的に重なるように形成されて、前記発光層から放出した光が前記基材を透過して出射されるように構成する。   On the other hand, in the case of configuring a bottom emission type electroluminescence display device in which light is emitted from the base material side with respect to the light emitting layer, the electro-optical device substrate includes the pixel A self-luminous element in which an anode made of the ITO layer, a light-emitting layer, and a light-reflective cathode are laminated in this order as viewed from the substrate side is formed, and the conductive underlayer includes the contact hole and its periphery For example, the light emitted from the light emitting layer is transmitted through the base material and is emitted so as to partially overlap the ITO layer.

本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどといった携帯用電子機器に用いることができるとともに、大型画面を備えた電子機器に用いることができる。   The electro-optical device according to the present invention can be used for a portable electronic device such as a mobile phone or a mobile computer, and can also be used for an electronic device having a large screen.

以下、本発明に係る半導体装置、電気光学装置、およびそれを用いた電子機器について説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺が各層や各部材ごとに異なる場合がある。   Hereinafter, a semiconductor device, an electro-optical device, and an electronic apparatus using the same according to the present invention will be described. In each drawing to be referred to, the scale may be different for each layer or each member in order to make the size recognizable on the drawing.

［半導体装置の構成］
図１は、本発明を適用した半導体装置の特徴部分を模式的に示す断面図である。なお、本形態の半導体装置は、基本的な構成が図５を参照して説明した半導体装置と同様であるため、共通する機能を有する部分には同一の符号を付して説明する。 [Configuration of semiconductor device]
FIG. 1 is a cross-sectional view schematically showing a characteristic part of a semiconductor device to which the present invention is applied. Note that since the basic structure of the semiconductor device of this embodiment is the same as that of the semiconductor device described with reference to FIG. 5, portions having common functions are denoted by the same reference numerals.

図１に示すように、本発明を適用した半導体装置１は、基材２の表面側にポリシリコン型のＴＦＴ１０を備えており、このＴＦＴ１０は、ソース・ドレイン領域１２、１３を有するとともに、ソース・ドレイン領域１２、１３の間には、ゲート絶縁膜１４を介してゲート電極１５に対峙するチャネル領域１１を有している。ゲート電極１４の表面側には、シリコン酸化膜などからなる第１層間絶縁膜６０が形成されている。第１層間絶縁膜６０の表面には、厚さが例えば１００ｎｍのチタン層２１、４１と、厚さが例えば３５０ｎｍのアルミニウム−銅合金層２２、４２と、厚さが例えば１００ｎｍの窒化チタン層からなるバリア層２３、４３とがこの順に積層されたソース・ドレイン電極２０、４０が形成され、ソース・ドレイン電極２０、４０は各々、第１層間絶縁膜６０に形成されたコンタクトホール６１、６２を介してソース・ドレイン領域１２、１３に電気的に接続されている。   As shown in FIG. 1, a semiconductor device 1 to which the present invention is applied includes a polysilicon type TFT 10 on the surface side of a substrate 2, and this TFT 10 has source / drain regions 12, 13 and a source. Between the drain regions 12 and 13, there is a channel region 11 that faces the gate electrode 15 via the gate insulating film 14. A first interlayer insulating film 60 made of a silicon oxide film or the like is formed on the surface side of the gate electrode 14. The surface of the first interlayer insulating film 60 includes titanium layers 21 and 41 having a thickness of, for example, 100 nm, aluminum-copper alloy layers 22 and 42 having a thickness of, for example, 350 nm, and titanium nitride layers having a thickness of, for example, 100 nm. The source / drain electrodes 20 and 40 are formed by stacking the barrier layers 23 and 43 to be formed in this order, and the source / drain electrodes 20 and 40 respectively have contact holes 61 and 62 formed in the first interlayer insulating film 60. To the source / drain regions 12 and 13.

ソース・ドレイン電極２０、４０の表面側には、少なくともアクリル樹脂などの樹脂層を備えた第２層間絶縁膜５０が形成され、第２層間絶縁膜５０において、樹脂層は、下層側に発生した凹凸を解消するための平坦化膜として分厚く、例えば３μｍ〜６μｍの厚さに形成されている。   A second interlayer insulating film 50 having at least a resin layer such as an acrylic resin is formed on the surface side of the source / drain electrodes 20 and 40, and the resin layer is generated on the lower layer side in the second interlayer insulating film 50. The flattening film for eliminating the unevenness is thick, for example, 3 μm to 6 μm.

本形態では、第２層間絶縁膜５０の表面に、厚さが例えば１５０ｎｍの窒化チタン（ＴｉＮ）層からなる導電性下地層７０が形成され、導電性下地層７０は、第２層間絶縁膜５０に形成されたコンタクトホール５１を介してソース・ドレイン電極２０の最表層（バリア層２３）に電気的に接続している。また、導電性下地層７０の表面には、厚さが例えば５０ｎｍのＩＴＯ層４１が形成され、ＩＴＯ層４１は、導電性下地層７０を介してソース・ドレイン電極２０に電気的に接続している。   In this embodiment, a conductive underlayer 70 made of a titanium nitride (TiN) layer having a thickness of, for example, 150 nm is formed on the surface of the second interlayer insulating film 50, and the conductive underlayer 70 is formed of the second interlayer insulating film 50. It is electrically connected to the outermost layer (barrier layer 23) of the source / drain electrode 20 through the contact hole 51 formed in. Further, an ITO layer 41 having a thickness of, for example, 50 nm is formed on the surface of the conductive base layer 70, and the ITO layer 41 is electrically connected to the source / drain electrode 20 through the conductive base layer 70. Yes.

従って、本形態の半導体装置１においては、コンタクトホール５１内で、窒化チタン層からなるバリア層２３と、同じく窒化チタン層からなる導電性下地層７０とが電気的に接続しているため、コンタクトホール５１が深い場合でも、ＩＴＯ層４１とソース・ドレイン電極２０との間の初期的な接続抵抗が低い。   Therefore, in the semiconductor device 1 of this embodiment, the contact layer 51 is electrically connected to the barrier layer 23 made of the titanium nitride layer and the conductive base layer 70 also made of the titanium nitride layer. Even when the hole 51 is deep, the initial connection resistance between the ITO layer 41 and the source / drain electrode 20 is low.

なお、本形態では、バリア層２３および導電性下地層７０のいずれについても窒化チタン層で構成した例を説明したが、バリア層２３には、高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）、高融点金属窒化物（ＴｉＮ、ＴｉＯＮ、ＴａＮ）、あるいは高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）を用いることができ、導電性下地層７０にも、高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）、高融点金属窒化物（ＴｉＮ、ＴｉＯＮ、ＴａＮ）、あるいは高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）を用いることができる。また、バリア層２３と導電性下地層７０は、同一の材料で構成してもよいが、異なる材料で構成してもよい。 In this embodiment, an example in which both the barrier layer 23 and the conductive underlayer 70 are formed of a titanium nitride layer has been described. However, the barrier layer 23 includes a refractory metal (Mo, Ti, Ta, W), A refractory metal nitride (TiN, TiON, TaN) or a refractory metal silicide (MoSi 2 , TiSi 2 , TaSi 2 , WSi 2 ) can be used, and the refractory metal (Mo Ti, Ta, W), refractory metal nitrides (TiN, TiON, TaN), or refractory metal silicides (MoSi 2 , TiSi 2 , TaSi 2 , WSi 2 ) can be used. Further, the barrier layer 23 and the conductive underlayer 70 may be made of the same material, but may be made of different materials.

また、本形態では、第２層間絶縁膜５０において平坦化膜として樹脂層を用いたことに起因して第２層間絶縁膜５０が分厚い場合を例に説明したが、第２層間絶縁膜５０を無機絶縁膜のみで分厚く形成した場合、あるいは第２層間絶縁膜５０を無機絶縁膜と樹脂層とを積層して分厚く形成した場合でも、本発明を適用すれば、コンタクトホール５１が深くても、ＩＴＯ層４１とソース・ドレイン電極２０との間の初期的な接続抵抗を低減することができる。   In the present embodiment, the case where the second interlayer insulating film 50 is thick due to the use of the resin layer as the planarizing film in the second interlayer insulating film 50 has been described as an example. Even when the contact hole 51 is deep, even if the second interlayer insulating film 50 is formed thick only by the inorganic insulating film or the second interlayer insulating film 50 is formed by stacking the inorganic insulating film and the resin layer, The initial connection resistance between the ITO layer 41 and the source / drain electrode 20 can be reduced.

［トップエミッション型の有機ＥＬ表示装置への適用例］
図２および図３を参照して、図１を参照して説明した構成をトップエミッション型の有機ＥＬ表示装置に適用した場合を説明する。図２は、有機ＥＬ表示装置の電気的構成を示す説明図である。図３は、図１に示す有機ＥＬ表示装置における画素を拡大して示す断面図である。 [Example of application to top emission type organic EL display devices]
A case where the configuration described with reference to FIG. 1 is applied to a top emission type organic EL display device will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing an electrical configuration of the organic EL display device. FIG. 3 is an enlarged cross-sectional view of pixels in the organic EL display device shown in FIG.

図２に示す有機ＥＬ表示装置１００は、後述する電気光学装置用基板の素子形成面側に、複数の走査線１３１と、走査線１３１に対して交差する方向に延びる複数の信号線１３２と、信号線に並列に延びる複数の電源線１３３とが配線されている。また、画層表示領域では、走査線１３１及び信号線１３２の各交点毎に画素１００ａが形成されている。信号線１３２には、例えば、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを含むデータ側駆動回路１０３が接続されている。また、走査線１３１にはシフトレジスタ及びレベルシフタを含む走査側駆動回路１０４が接続されている。   An organic EL display device 100 shown in FIG. 2 includes a plurality of scanning lines 131 and a plurality of signal lines 132 extending in a direction intersecting the scanning lines 131 on the element formation surface side of the electro-optical device substrate described later. A plurality of power supply lines 133 extending in parallel with the signal lines are wired. In the layer display area, a pixel 100 a is formed at each intersection of the scanning line 131 and the signal line 132. For example, the data line driving circuit 103 including a shift register, a level shifter, a video line, and an analog switch is connected to the signal line 132. Further, the scanning line drive circuit 104 including a shift register and a level shifter is connected to the scanning line 131.

図２および図３に示すように、本形態の有機ＥＬ表示装置１００の各画素１００ａには、電気光学装置用基板１５０の透明な基材１５１の素子形成面１５５の側に、走査線１３１を介して走査信号がゲート電極に供給される画素スイッチング用のＴＦＴ１２３と、このＴＦＴ１２３を介して信号線１３２から供給される画像信号を保持する保持容量１３５と、保持容量１３５によって保持された画像信号がゲート電極に供給される画素スイッチング用（駆動用）のＴＦＴ１２４とが形成されている。このようなＴＦＴ１２３、１２４などを形成するために、電気光学装置用基板１５０には、ガラス基板からなる基材１５０上にシリコン酸化膜からなる下地保護膜１５２が形成され、この下地保護膜１５２上に低温ポリシリコン膜からなる島状の半導体膜１４１が形成されている。   As shown in FIGS. 2 and 3, each pixel 100 a of the organic EL display device 100 according to the present embodiment has a scanning line 131 on the element forming surface 155 side of the transparent base material 151 of the electro-optical device substrate 150. The pixel switching TFT 123 to which the scanning signal is supplied to the gate electrode via the TFT, the holding capacitor 135 for holding the image signal supplied from the signal line 132 via the TFT 123, and the image signal held by the holding capacitor 135 are A pixel switching (driving) TFT 124 supplied to the gate electrode is formed. In order to form such TFTs 123 and 124, a base protective film 152 made of a silicon oxide film is formed on a base material 150 made of a glass substrate, and the base protective film 152 is formed on the electro-optical device substrate 150. An island-shaped semiconductor film 141 made of a low-temperature polysilicon film is formed.

半導体膜１４１にはソース・ドレイン領域１４１ａ、１４１ｂが高濃度Ｐイオン打ち込みによって形成され、Ｐが導入されなかった部分がチャネル領域１４１ｃとなっている。下地保護膜１５２及び半導体膜１４１の表面側にはゲート絶縁膜１４２が形成され、ゲート絶縁膜１４２上にはＡｌ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ等からなるゲート電極１４３（走査線）が形成されている。ゲート電極１４３及びゲート絶縁膜１４２の表面側には、透明な第１層間絶縁膜１４４ａと第２層間絶縁膜１４４ｂとが形成されている。   Source / drain regions 141a and 141b are formed in the semiconductor film 141 by high concentration P ion implantation, and a portion where P is not introduced becomes a channel region 141c. A gate insulating film 142 is formed on the surface side of the base protective film 152 and the semiconductor film 141, and a gate electrode 143 (scanning line) made of Al, Mo, Ta, Ti, W, or the like is formed on the gate insulating film 142. ing. A transparent first interlayer insulating film 144a and a second interlayer insulating film 144b are formed on the surface side of the gate electrode 143 and the gate insulating film 142.

ここで、第２層間絶縁膜１４４ｂは、例えば、厚さが２００ｎｍのシリコン窒化膜１４４ｃと、厚さが３μｍ〜６μｍの分厚いアクリル樹脂などの樹脂層１４４ｄとがこの順に積層された構造になっており、樹脂層１４４ｄは、下層側の凹凸を解消する分厚い平坦化層としても機能している。このような平坦化は、自発型素子表示装置、特にトップエミッション型の自発型素子表示装置では重要である。   Here, the second interlayer insulating film 144b has, for example, a structure in which a silicon nitride film 144c having a thickness of 200 nm and a resin layer 144d such as a thick acrylic resin having a thickness of 3 μm to 6 μm are stacked in this order. The resin layer 144d also functions as a thick flattening layer that eliminates unevenness on the lower layer side. Such flattening is important in a spontaneous element display device, particularly a top emission type spontaneous element display device.

ゲート電極１４３は半導体膜１４１のチャネル領域１４１ｃに対応する位置に設けられている。また、層間絶縁膜１４４ａ、１４４ｂには、半導体膜１４１のソース・ドレイン領域１４１ａ、１４１ｂにそれぞれ接続されるコンタクトホール１４５、１４６が形成されている。第２層間絶縁膜１４４ｂ上には、ＴＦＴ１２４を介して電源線１３３に電気的に接続したときに電源線１３３から駆動電流が流れ込むＩＴＯ層からなる透明な画素電極１１１が所定の形状に形成されている。画素電極１１１に対しては、コンタクトホール１４５および後述する導電性下地層を介してＴＦＴ１２４のソース・ドレイン領域１４１ａが接続されている。   The gate electrode 143 is provided at a position corresponding to the channel region 141c of the semiconductor film 141. Further, contact holes 145 and 146 connected to the source / drain regions 141a and 141b of the semiconductor film 141 are formed in the interlayer insulating films 144a and 144b. On the second interlayer insulating film 144b, a transparent pixel electrode 111 made of an ITO layer into which a drive current flows from the power supply line 133 when electrically connected to the power supply line 133 via the TFT 124 is formed in a predetermined shape. Yes. A source / drain region 141a of the TFT 124 is connected to the pixel electrode 111 via a contact hole 145 and a conductive underlayer described later.

各画素１００ａには、陽極層としての画素電極１１１と陰極層１２２との間に挟み込まれた発光機能層１１０（有機機能層）を備えた有機ＥＬ素子１０１（自発光素子）が形成されている。有機機能層１１０は、例えば、画素電極１１１上に積層された正孔注入／輸送層と、正孔注入／輸送層上に形成された発光層（有機ＥＬ層）とから構成されている。なお、発光層と陰極層１２２との間に電子注入／輸送層が形成される場合もある。正孔注入／輸送層は、正孔を発光層に注入する機能を有すると共に、正孔を正孔注入／輸送層内部において輸送する機能を有する。発光層では、正孔注入／輸送層から注入された正孔と、陰極層１２２の側から注入された電子が再結合し、発光が得られる。ここで、多数の画素１００ａは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応しており、このような色の対応は、有機機能層１１０を構成する材料の種類によって規定されている。   In each pixel 100a, an organic EL element 101 (self-emitting element) including a light emitting functional layer 110 (organic functional layer) sandwiched between a pixel electrode 111 as an anode layer and a cathode layer 122 is formed. . The organic functional layer 110 includes, for example, a hole injection / transport layer stacked on the pixel electrode 111 and a light emitting layer (organic EL layer) formed on the hole injection / transport layer. An electron injection / transport layer may be formed between the light emitting layer and the cathode layer 122 in some cases. The hole injection / transport layer has a function of injecting holes into the light emitting layer and a function of transporting holes inside the hole injection / transport layer. In the light emitting layer, holes injected from the hole injecting / transporting layer and electrons injected from the cathode layer 122 side are recombined to obtain light emission. Here, the large number of pixels 100 a correspond to each color of red (R), green (G), and blue (B), and the correspondence of such colors depends on the type of material constituting the organic functional layer 110. It is prescribed.

本形態の有機ＥＬ表示装置１００は、矢印Ｌで示すように、基材と反対側に向けて表示光を出射するトップエミッション型であり、陰極層１２２は、カルシウム層１２２ａと、ＩＴＯ層などからなる光透過性陰極層１２２ｂとから構成され、電気光学装置用基板１５０の端子形成領域を除く略全面に形成されている。また、画素電極１１１の下層側には、画素電極１１１の略全体と重なるように光反射層１１３が形成されている。   The organic EL display device 100 of the present embodiment is a top emission type that emits display light toward the side opposite to the substrate as indicated by an arrow L, and the cathode layer 122 includes a calcium layer 122a and an ITO layer. And is formed on substantially the entire surface of the electro-optical device substrate 150 excluding the terminal formation region. Further, a light reflection layer 113 is formed on the lower layer side of the pixel electrode 111 so as to overlap substantially the entire pixel electrode 111.

画素１００ａには、画素電極１１１の周縁部を取り囲むように隔壁１１２がバンクとして形成されている。隔壁１１２は、有機機能層１１０を形成する際、インクジェット法（液体吐出法）により吐出、塗布される液状組成物の塗布領域を規定するものであり、その表面張力によって、液状組成物が均一な厚さで形成される。隔壁１１２は、例えば、基板側に位置する無機物バンク層と、無機物バンク層の上層に形成された有機物バンク層とから構成される。また、電気光学装置用基板１５０の素子形成面１５５には、水や酸素の侵入を防ぐことによって陰極層１２２あるいは有機機能層１１０の酸化を防止する封止樹脂１４０が形成されている。なお、電気光学装置用基板１５０の素子形成面側には封止基板が貼られることがあるが、図示を省略してある。   In the pixel 100a, a partition 112 is formed as a bank so as to surround a peripheral portion of the pixel electrode 111. The partition 112 defines an application region of the liquid composition to be ejected and applied by an ink jet method (liquid ejection method) when forming the organic functional layer 110, and the liquid composition is uniform due to the surface tension. Formed with thickness. The partition 112 includes, for example, an inorganic bank layer located on the substrate side and an organic bank layer formed on the inorganic bank layer. In addition, a sealing resin 140 that prevents oxidation of the cathode layer 122 or the organic functional layer 110 by preventing intrusion of water or oxygen is formed on the element formation surface 155 of the electro-optical device substrate 150. Although a sealing substrate may be attached to the element forming surface side of the electro-optical device substrate 150, the illustration is omitted.

このように構成した有機ＥＬ表示装置１００において、走査線１３１が駆動されてＴＦＴ１２３がオン状態になると、そのときの信号線１３２の電位が保持容量１３５に保持され、この保持容量１３５の状態に応じて駆動用のＴＦＴ１２４の導通状態が制御される。また、駆動用のＴＦＴ１２４がオン状態になったとき、ＴＦＴ１２４を介して電源線１３３から画素電極１１１に電流が流れ、有機ＥＬ素子１０１では、有機機能層１１０を通じて陰極層１２２に電流が流れる。そして、このときの電流量に応じて有機機能層１１０が発光する。そして、有機機能層１１０から発した光は、陰極層１２２を透過して、矢印Ｌで示すように、観測者側に出射される一方、有機機能層１１０から基材１５１に向けて出射された光は、反射層１２２によって反射され、矢印Ｌで示すように、観測者側に出射される。   In the organic EL display device 100 configured as described above, when the scanning line 131 is driven and the TFT 123 is turned on, the potential of the signal line 132 at that time is held in the holding capacitor 135, and according to the state of the holding capacitor 135. Thus, the conduction state of the driving TFT 124 is controlled. Further, when the driving TFT 124 is turned on, a current flows from the power supply line 133 to the pixel electrode 111 via the TFT 124, and in the organic EL element 101, a current flows to the cathode layer 122 through the organic functional layer 110. The organic functional layer 110 emits light according to the amount of current at this time. The light emitted from the organic functional layer 110 passes through the cathode layer 122 and is emitted toward the observer side as indicated by an arrow L, while being emitted from the organic functional layer 110 toward the base material 151. The light is reflected by the reflective layer 122 and emitted to the observer side as indicated by an arrow L.

本形態の有機ＥＬ表示装置１００においては、ＴＦＴ１２４とＩＴＯ層からなる画素電極１１１との電気的な接続に、図１を参照して説明した構成を採用してある。まず、第１層間絶縁膜１４４ａの表面側にはソース・ドレイン電極１４７が形成され、このソース・ドレイン電極１４７は、ＴＦＴ１２４のソース・ドレイン領域１４１ａに電気的に接続している。また、第２層間絶縁膜１４４ｂの表面に形成された反射層１１３は、画素電極１１１の略全体と重なる領域に形成され、層間絶縁膜１４４ｂのコンタクトホール１４５を介してソース・ドレイン電極１４７に電気的に接続している。ソース・ドレイン電極１４７については、図１を参照して説明したソース・ドレイン電極と同様、厚さが例えば１００ｎｍのチタン層と、厚さが例えば３５０ｎｍのアルミニウム−銅合金層と、厚さが例えば１００ｎｍの窒化チタン層からなるバリア層とがこの順に積層された構造を備え、かつ、反射層１１３は、導電性下地膜としての窒化チタン層で構成されている。このため、コンタクトホール１４５内では、ソース・ドレイン電極１４７の最表層を構成する窒化チタンからなるバリア層と、同じく窒化チタンからなる反射層１１３（導電性下地層）とが電気的に接続することになる。従って、第２層間絶縁膜１４４ｂに、平坦化膜として分厚い樹脂層１４４ｄを用いたことに起因してコンタクトホール１４５が深い場合でも、画素電極１１１とソース・ドレイン電極１４７との間の初期的な接続抵抗が低減することができる。例えば、８μｍ角のコンタクトホール１４５で、従来構造であれば１００ｋΩまで増大する接続抵抗を、本形態によれば接続抵抗を５Ωまで低減できる。   In the organic EL display device 100 of the present embodiment, the configuration described with reference to FIG. 1 is adopted for electrical connection between the TFT 124 and the pixel electrode 111 made of an ITO layer. First, a source / drain electrode 147 is formed on the surface side of the first interlayer insulating film 144 a, and the source / drain electrode 147 is electrically connected to the source / drain region 141 a of the TFT 124. In addition, the reflective layer 113 formed on the surface of the second interlayer insulating film 144b is formed in a region overlapping substantially the entire pixel electrode 111, and is electrically connected to the source / drain electrode 147 through the contact hole 145 of the interlayer insulating film 144b. Connected. As for the source / drain electrodes 147, like the source / drain electrodes described with reference to FIG. 1, a titanium layer with a thickness of, for example, 100 nm, an aluminum-copper alloy layer with a thickness of, for example, 350 nm, and a thickness of, for example, A barrier layer made of a 100 nm titanium nitride layer is stacked in this order, and the reflective layer 113 is composed of a titanium nitride layer as a conductive base film. Therefore, in the contact hole 145, the barrier layer made of titanium nitride constituting the outermost layer of the source / drain electrode 147 and the reflective layer 113 (conductive base layer) also made of titanium nitride are electrically connected. become. Therefore, even when the contact hole 145 is deep due to the use of the thick resin layer 144d as the planarizing film for the second interlayer insulating film 144b, the initial interlayer between the pixel electrode 111 and the source / drain electrode 147 is used. Connection resistance can be reduced. For example, with a contact hole 145 of 8 μm square, the connection resistance that increases to 100 kΩ can be reduced with the conventional structure, and the connection resistance can be reduced to 5Ω according to this embodiment.

なお、本形態では、第２層間絶縁膜１４４ｂにおいて、シリコン窒化膜１４４ｃと、平坦化膜としての樹脂層１４４ｄを用いたことに起因して第２層間絶縁膜１４４ｂが分厚い場合を例に説明したが、第２層間絶縁膜１４４ｂを無機絶縁膜のみで分厚く形成した場合、あるいは第２層間絶縁膜１４４ｂを樹脂層１４４ｄのみで分厚く形成した場合でも、本発明を適用すれば、コンタクトホール１４５が深くても、ＩＴＯ層からなる画素電極１１１とソース・ドレイン電極１４７との間の初期的な接続抵抗を低減することができる。   In this embodiment, the case where the second interlayer insulating film 144b is thick due to the use of the silicon nitride film 144c and the resin layer 144d as the planarizing film in the second interlayer insulating film 144b has been described. However, even if the second interlayer insulating film 144b is formed thick only by the inorganic insulating film or the second interlayer insulating film 144b is formed thick only by the resin layer 144d, the contact hole 145 is deepened by applying the present invention. However, the initial connection resistance between the pixel electrode 111 made of the ITO layer and the source / drain electrode 147 can be reduced.

［ボトムエミッション型の有機ＥＬ表示装置への適用例］
図２および図４を参照して、図１を参照して説明した構成をボトムエミッション型の有機ＥＬ表示装置に適用した場合を説明する。なお、本形態のボトムエミッション型の有機ＥＬ表示装置は、図３を参照して説明したトップエミッション型の有機ＥＬ表示装置と基本的な構成が同様であるため、共通する機能を有する部分は同一の符号を付して図示し、それらの説明を省略する。 [Example of application to bottom emission type organic EL display devices]
A case where the configuration described with reference to FIG. 1 is applied to a bottom emission type organic EL display device will be described with reference to FIGS. Note that the bottom emission type organic EL display device of this embodiment has the same basic configuration as the top emission type organic EL display device described with reference to FIG. These are shown with reference numerals, and explanations thereof are omitted.

図４において、本形態の有機ＥＬ表示装置１００は、矢印Ｌで示すように、基材１５１の側に向けて表示光を出射するボトムエミッション型であり、陰極層１２２は、カルシウム層１２２ａと、アルミニウム層などからなる光反射性陰極層１２２ｃとから構成されている。また、画素電極１１１の下層側には光反射層が形成されていない。従って、有機機能層１１０から発した光は、画素電極１１１を透過して、矢印Ｌで示すように、基材１５１側の観測者に向けて出射される一方、有機機能層１１０から陰極層１２２に向けて出射された光は、光反射性陰極層１２２ｃによって反射され、矢印Ｌで示すように、基材１５１側の観測者に向けて出射される。   In FIG. 4, the organic EL display device 100 of the present embodiment is a bottom emission type that emits display light toward the base material 151 as indicated by an arrow L. The cathode layer 122 includes a calcium layer 122a, And a light-reflective cathode layer 122c made of an aluminum layer or the like. Further, no light reflecting layer is formed on the lower layer side of the pixel electrode 111. Accordingly, the light emitted from the organic functional layer 110 is transmitted through the pixel electrode 111 and emitted toward the observer on the substrate 151 side as indicated by the arrow L, while the organic functional layer 110 emits the cathode layer 122. The light emitted toward is reflected by the light-reflecting cathode layer 122c and is emitted toward the observer on the substrate 151 side as indicated by an arrow L.

このように構成した有機ＥＬ表示装置１００においても、ＴＦＴ１２４とＩＴＯ層からなる画素電極１１１との電気的な接続に、図１を参照して説明した構成を採用してある。まず、第１層間絶縁膜１４４ａの表面側にはソース・ドレイン電極１４７が形成され、このソース・ドレイン電極１４７は、ＴＦＴ１２４のソース・ドレイン領域１４１ａに電気的に接続している。また、第２層間絶縁膜１４４ｂの表面には、コンタクトホール１４５およびその周辺に導電性下地層１１５が形成され、この導電性下地層１１５は、画素電極１１１と部分的に重なっている。従って、導電性下地層１１５は、層間絶縁膜１４４ｂのコンタクトホール１４５を介してソース・ドレイン電極１４７に電気的に接続し、画素電極１１１は、導電性下地層１１５を介してソース・ドレイン電極１４７に電気的に接続している。ここで、第２層間絶縁膜１４４ｂは、厚さが２００ｎｍのシリコン窒化膜１４４ｃと、厚さが３μｍ〜６μｍの分厚いアクリル樹脂などの樹脂層１４４ｄとがこの順に積層された構造になっており、樹脂層１４４ｄは、下層側の凹凸を解消する分厚い平坦化層としても機能している。このような平坦化は、自発型素子表示装置では重要である。   Also in the organic EL display device 100 configured as described above, the configuration described with reference to FIG. 1 is adopted for the electrical connection between the TFT 124 and the pixel electrode 111 formed of the ITO layer. First, a source / drain electrode 147 is formed on the surface side of the first interlayer insulating film 144 a, and the source / drain electrode 147 is electrically connected to the source / drain region 141 a of the TFT 124. In addition, a conductive underlayer 115 is formed on the surface of the second interlayer insulating film 144b around the contact hole 145, and the conductive underlayer 115 partially overlaps the pixel electrode 111. Therefore, the conductive base layer 115 is electrically connected to the source / drain electrode 147 through the contact hole 145 of the interlayer insulating film 144b, and the pixel electrode 111 is connected to the source / drain electrode 147 through the conductive base layer 115. Is electrically connected. Here, the second interlayer insulating film 144b has a structure in which a silicon nitride film 144c having a thickness of 200 nm and a resin layer 144d such as a thick acrylic resin having a thickness of 3 μm to 6 μm are stacked in this order, The resin layer 144d also functions as a thick planarization layer that eliminates unevenness on the lower layer side. Such flattening is important in a spontaneous element display device.

本形態でも、ソース・ドレイン電極１４７は、図１を参照して説明したソース・ドレイン電極と同様、厚さが例えば１００ｎｍのチタン層と、厚さが例えば３５０ｎｍのアルミニウム−銅合金層と、厚さが例えば１００ｎｍの窒化チタン層からなるバリア層とがこの順に積層された構造を備え、かつ、導電性下地層１１５は、窒化チタン層で構成されている。このため、コンタクトホール１４５内では、ソース・ドレイン電極１４７の最表層を構成する窒化チタンからなるバリア層と、同じく窒化チタンからなる導電性下地層１１５とが電気的に接続することになる。従って、第２層間絶縁膜１４４ｂを平坦化膜として、分厚い樹脂層１４４ｄで形成されたことに起因してコンタクトホール１４５が深い場合でも、画素電極１１１とソース・ドレイン電極１４７との間の初期的な接続抵抗が低減することができる。   Also in this embodiment, the source / drain electrode 147 is formed of a titanium layer having a thickness of, for example, 100 nm, an aluminum-copper alloy layer having a thickness of, for example, 350 nm, and a thickness similar to the source / drain electrode described with reference to FIG. A barrier layer made of a titanium nitride layer having a thickness of, for example, 100 nm is provided in this order, and the conductive base layer 115 is formed of a titanium nitride layer. Therefore, in the contact hole 145, the barrier layer made of titanium nitride constituting the outermost layer of the source / drain electrode 147 and the conductive underlayer 115 made of titanium nitride are electrically connected. Therefore, even when the contact hole 145 is deep due to the second interlayer insulating film 144b being a planarizing film and being formed by the thick resin layer 144d, the initial contact between the pixel electrode 111 and the source / drain electrode 147 Connection resistance can be reduced.

なお、本形態では、第２層間絶縁膜１４４ｂにおいて、シリコン窒化膜１４４ｃと、平坦化膜としての樹脂層１４４ｄを用いたことに起因して第２層間絶縁膜１４４ｂが分厚い場合を例に説明したが、第２層間絶縁膜１４４ｂを無機絶縁膜のみで分厚く形成した場合、あるいは第２層間絶縁膜１４４ｂを樹脂層１４４ｄのみで分厚く形成した場合でも、本発明を適用すれば、コンタクトホール１４５が深くても、ＩＴＯ層からなる画素電極１１１とソース・ドレイン電極１４７との間の初期的な接続抵抗を低減することができる。   In this embodiment, the case where the second interlayer insulating film 144b is thick due to the use of the silicon nitride film 144c and the resin layer 144d as the planarizing film in the second interlayer insulating film 144b has been described. However, even when the second interlayer insulating film 144b is formed thick only by the inorganic insulating film or when the second interlayer insulating film 144b is formed thick only by the resin layer 144d, the contact hole 145 is deepened by applying the present invention. However, the initial connection resistance between the pixel electrode 111 made of the ITO layer and the source / drain electrode 147 can be reduced.

［その他の実施の形態］
上記実施の形態は、１枚の電気光学装置用基板に電気光学物質を保持した有機ＥＬ表示装置に本発明を適用した例であったが、２枚の電気光学装置用基板の間に電気光学物質を保持した液晶装置に本発明を適用してもよい。 [Other embodiments]
The above embodiment is an example in which the present invention is applied to an organic EL display device in which an electro-optical material is held on one electro-optical device substrate. However, the electro-optical device is provided between two electro-optical device substrates. The present invention may be applied to a liquid crystal device holding a substance.

［電子機器への適用］
本発明を適用した電気光学装置については、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、モバイルコンピュータ、エンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話機、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどの電子機器に適用できる他、３０インチを越えるような大画面を備えた電子機器を構成するのに搭載される。 [Application to electronic devices]
The electro-optical device to which the present invention is applied is a multimedia-compatible personal computer (PC), mobile computer, engineering workstation (EWS), pager, or mobile phone, word processor, TV, viewfinder type or monitor direct view type. In addition to being applicable to electronic devices such as video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, touch panels, etc., they are mounted to construct electronic devices having a large screen exceeding 30 inches.

本発明を適用した半導体装置の特徴部分を模式的に示す断面図である。It is sectional drawing which shows typically the characteristic part of the semiconductor device to which this invention is applied. 有機ＥＬ表示装置の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of an organic electroluminescence display. 本発明を適用したトップエミッション型の有機ＥＬ表示装置における画素を拡大して示す断面図である。It is sectional drawing which expands and shows the pixel in the top emission type organic electroluminescent display apparatus to which this invention is applied. 本発明を適用したボトムエミッション型の有機ＥＬ表示装置における画素を拡大して示す断面図である。It is sectional drawing which expands and shows the pixel in the bottom emission type organic electroluminescent display apparatus to which this invention is applied. 従来の半導体装置を模式的に示す断面図である。It is sectional drawing which shows the conventional semiconductor device typically.

符号の説明Explanation of symbols

１ 半導体装置、１０、１２４ ＴＦＴ、１２、１３ ソース・ドレイン領域、２０、１４７ ソース・ドレイン電極、２１ チタン層、２２ アルミニウム−銅合金層、２３ バリア層、５０、１４４ｂ 第２層間絶縁膜、１４４ｃ 窒化シリコン層、１４４ｄ 樹脂層、５１、１４５ 第２層間絶縁膜に形成したコンタクトホール、７０、１１５ 導電性下地層、１００ 有機ＥＬ表示装置（電気光学装置）、１００ａ 画素、１１１ 画素電極（ＩＴＯ層）、１１３ 反射層（導電性下地層）、１５０ 電気光学装置用基板（半導体装置） DESCRIPTION OF SYMBOLS 1 Semiconductor device 10, 124 TFT, 12, 13 Source / drain region, 20, 147 Source / drain electrode, 21 Titanium layer, 22 Aluminum-copper alloy layer, 23 Barrier layer, 50, 144b Second interlayer insulating film, 144c Silicon nitride layer, 144d resin layer, 51, 145 Contact hole formed in second interlayer insulating film, 70, 115 conductive underlayer, 100 organic EL display device (electro-optical device), 100a pixel, 111 pixel electrode (ITO layer) ), 113 Reflective layer (conductive base layer), 150 Electro-optical device substrate (semiconductor device)

Claims (9)

少なくとも、金属あるいは金属化合物からなる導電層、層間絶縁膜、およびＩＴＯ層が基材上にこの順に積層され、前記層間絶縁膜には前記導電層と前記ＩＴＯ層を電気的に接続するためのコンタクトホールが形成された半導体装置において、
前記導電層の少なくとも最表層は、高融点金属、高融点金属窒化物および高融点金属シリサイドのうちのいずれかからなるバリア層から構成され、
前記層間絶縁膜の表面側には、前記ＩＴＯ層の下層側に前記コンタクトホールを介して前記導電層が電気的に接続する高融点金属、高融点金属窒化物および高融点金属シリサイドのうちのいずれかからなる導電性下地層が形成され、
前記ＩＴＯ層は、前記導電性下地層を介して前記導電層に電気的に接続していることを特徴とする半導体装置。 At least a conductive layer made of a metal or a metal compound, an interlayer insulating film, and an ITO layer are laminated on the base material in this order, and the contact for electrically connecting the conductive layer and the ITO layer to the interlayer insulating film In a semiconductor device in which holes are formed,
At least the outermost layer of the conductive layer is composed of a barrier layer made of any one of a refractory metal, a refractory metal nitride, and a refractory metal silicide,
On the surface side of the interlayer insulating film, any one of a refractory metal, a refractory metal nitride, and a refractory metal silicide that the conductive layer is electrically connected to the lower layer side of the ITO layer through the contact hole A conductive underlayer comprising the above is formed,
The semiconductor device, wherein the ITO layer is electrically connected to the conductive layer through the conductive base layer. 請求項１において、前記層間絶縁膜は、樹脂層および無機絶縁層のうちの少なくとも一方を備えていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the interlayer insulating film includes at least one of a resin layer and an inorganic insulating layer. 請求項１において、前記層間絶縁膜は、少なくとも樹脂層を備えていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the interlayer insulating film includes at least a resin layer. 請求項１ないし３のいずれかにおいて、前記導電性下地層は、光反射性の材料から構成されていることを特徴とする半導体装置。   4. The semiconductor device according to claim 1, wherein the conductive base layer is made of a light reflective material. 請求項１ないし３のいずれかにおいて、前記バリア層および前記導電性下地層は、いずれも窒化チタン層から構成されていることを特徴とする半導体装置。   4. The semiconductor device according to claim 1, wherein each of the barrier layer and the conductive underlayer is formed of a titanium nitride layer. 請求項１ないし５のいずれかに規定する半導体装置を電気光学物質を保持する電気光学装置用基板として備えた電気光学装置であって、
画像表示領域には、画素駆動用の薄膜トランジスタを備えた多数の画素がマトリクス状に配列されているとともに、前記導電層は、当該薄膜トランジスタのソース領域およびドレイン領域の一方に電気的に接続する電極として形成されていることを特徴とする電気光学装置。 An electro-optical device comprising the semiconductor device defined in any one of claims 1 to 5 as a substrate for an electro-optical device that holds an electro-optical material,
In the image display area, a large number of pixels including pixel driving thin film transistors are arranged in a matrix, and the conductive layer serves as an electrode electrically connected to one of a source region and a drain region of the thin film transistor. An electro-optical device formed. 請求項４または５に規定する半導体装置を電気光学物質を保持する電気光学装置用基板として備えた電気光学装置であって、
画像表示領域には、画素駆動用の薄膜トランジスタを備えた多数の画素がマトリクス状に配列されているとともに、前記導電層は、当該薄膜トランジスタのソース領域およびドレイン領域の一方に電気的に接続する電極として形成され、
前記電気光学装置用基板には、前記画素の各々に、前記基材の側からみて、前記ＩＴＯ層からなる陽極層、前記電気光学物質としての発光層、および光透過性の陰極層がこの順に積層された自発光素子を備え、
前記導電性下地層は、前記ＩＴＯ層の略全体に重なる領域に形成されて、前記発光層から放出された光を前記基材と反対側に向けて反射する反射層として形成されていることを特徴とする電気光学装置。 An electro-optical device comprising the semiconductor device defined in claim 4 or 5 as a substrate for an electro-optical device holding an electro-optical material,
In the image display area, a large number of pixels including pixel driving thin film transistors are arranged in a matrix, and the conductive layer serves as an electrode electrically connected to one of a source region and a drain region of the thin film transistor. Formed,
The substrate for an electro-optical device includes an anode layer made of the ITO layer, a light-emitting layer as the electro-optical material, and a light-transmitting cathode layer in this order, as viewed from the base material side. Provided with self-luminous elements stacked,
The conductive underlayer is formed in a region overlapping substantially the entire ITO layer, and is formed as a reflective layer that reflects the light emitted from the light emitting layer toward the side opposite to the substrate. Electro-optical device characterized. 請求項１ないし５のいずれかに規定する半導体装置を電気光学物質を保持する電気光学装置用基板として備えた電気光学装置であって、
画像表示領域には、画素駆動用の薄膜トランジスタを備えた多数の画素がマトリクス状に配列されているとともに、前記導電層は、当該薄膜トランジスタのソース領域およびドレイン領域の一方に電気的に接続する電極として形成され、
前記電気光学装置用基板には、前記画素の各々に、前記基材の側からみて、前記ＩＴＯ層からなる陽極、発光層、および光反射性の陰極がこの順に積層された自発光型素子を備え、
前記導電性下地層は、前記コンタクトホール周辺で前記ＩＴＯ層と部分的に重なるように形成されて、前記発光層から放出した光が前記基材を透過して出射されることを特徴とする電気光学装置。 An electro-optical device comprising the semiconductor device defined in any one of claims 1 to 5 as a substrate for an electro-optical device that holds an electro-optical material,
In the image display area, a large number of pixels including pixel driving thin film transistors are arranged in a matrix, and the conductive layer serves as an electrode electrically connected to one of a source region and a drain region of the thin film transistor. Formed,
The electro-optic device substrate includes a self-emitting element in which an anode made of the ITO layer, a light-emitting layer, and a light-reflective cathode are stacked in this order on each of the pixels as viewed from the base material side. Prepared,
The conductive underlayer is formed so as to partially overlap with the ITO layer around the contact hole, and light emitted from the light emitting layer is emitted through the substrate. Optical device. 請求項６ないし８のいずれかに規定する電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device defined in any one of claims 6 to 8.
JP2004095636A 2004-03-29 2004-03-29 Semiconductor device, electro-optical device and electronic apparatus Withdrawn JP2005285977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095636A JP2005285977A (en) 2004-03-29 2004-03-29 Semiconductor device, electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095636A JP2005285977A (en) 2004-03-29 2004-03-29 Semiconductor device, electro-optical device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2005285977A true JP2005285977A (en) 2005-10-13

Family

ID=35184053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095636A Withdrawn JP2005285977A (en) 2004-03-29 2004-03-29 Semiconductor device, electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2005285977A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004912A (en) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd Electroluminescent display apparatus and its method of manufacture
JP2007123066A (en) * 2005-10-28 2007-05-17 Seiko Epson Corp Organic el device
JP2007188653A (en) * 2006-01-11 2007-07-26 Seiko Epson Corp Light emitting unit and electronic apparatus
JP2007188751A (en) * 2006-01-13 2007-07-26 Seiko Epson Corp Light-emitting device and electronic equipment
JP2008041865A (en) * 2006-08-04 2008-02-21 Mitsubishi Electric Corp Display, and manufacturing method thereof
JP2009010242A (en) * 2007-06-29 2009-01-15 Mitsubishi Electric Corp Display device, and its manufacturing method
KR101787972B1 (en) 2010-11-10 2017-10-19 엘지디스플레이 주식회사 Organic light emitting device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004912A (en) * 2004-06-17 2006-01-05 Samsung Sdi Co Ltd Electroluminescent display apparatus and its method of manufacture
JP2007123066A (en) * 2005-10-28 2007-05-17 Seiko Epson Corp Organic el device
JP2007188653A (en) * 2006-01-11 2007-07-26 Seiko Epson Corp Light emitting unit and electronic apparatus
US7839081B2 (en) 2006-01-11 2010-11-23 Seiko Epson Corporation Emissive device and electronic apparatus having light transmitting portions of light shielding layer being smaller than partition opening
JP2007188751A (en) * 2006-01-13 2007-07-26 Seiko Epson Corp Light-emitting device and electronic equipment
JP4582004B2 (en) * 2006-01-13 2010-11-17 セイコーエプソン株式会社 LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2008041865A (en) * 2006-08-04 2008-02-21 Mitsubishi Electric Corp Display, and manufacturing method thereof
JP2009010242A (en) * 2007-06-29 2009-01-15 Mitsubishi Electric Corp Display device, and its manufacturing method
KR101787972B1 (en) 2010-11-10 2017-10-19 엘지디스플레이 주식회사 Organic light emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4541936B2 (en) Flat panel display
JP4012908B2 (en) Organic electroluminescence display
KR102506035B1 (en) Electroluminescent display device
JP5315761B2 (en) Organic electroluminescence device
JP6056082B2 (en) Display device and electronic device
KR101377715B1 (en) Organcic electro-luminescence dispaly
JP4712397B2 (en) Display device
US10686154B2 (en) Display substrate and display apparatus having the display substrate
JP2009122652A (en) Display device and electronic apparatus
US20110273409A1 (en) Organic light emitting diode display
KR102542177B1 (en) Organic light emitting display and electronic device including the same
JP4378767B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2005276809A (en) Organic electroluminescent element and its manufacturing method
JP2004004663A (en) Light emitting device, liquid crystal display device, and method of manufacturing them
JP2019095507A (en) Display device
JP4534430B2 (en) Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2011023240A (en) Display device
KR20200111845A (en) Organic light emitting diode display device
JP2007207962A (en) Light emitting device, manufacturing method of light emitting device, and electronic equipment
JP2006337713A (en) Light emitting device and electronic equipment
JP2005285977A (en) Semiconductor device, electro-optical device and electronic apparatus
JP4572510B2 (en) ELECTROLUMINESCENT DISPLAY DEVICE AND ELECTRONIC DEVICE
JP2002196705A (en) Image display device
JP2006011059A (en) Optoelectronic device and electronic apparatus
JP2008112844A (en) Display device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605