JP2005285163A - 電源回路及び該電源回路を備えた半導体記憶装置 - Google Patents
電源回路及び該電源回路を備えた半導体記憶装置 Download PDFInfo
- Publication number
- JP2005285163A JP2005285163A JP2004093532A JP2004093532A JP2005285163A JP 2005285163 A JP2005285163 A JP 2005285163A JP 2004093532 A JP2004093532 A JP 2004093532A JP 2004093532 A JP2004093532 A JP 2004093532A JP 2005285163 A JP2005285163 A JP 2005285163A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- circuit
- standby
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
スタンバイ時の消費電流の低減を図るとともに、リード時昇圧電圧の変動を抑止低減する電源回路及び該電源回路を備えた半導体記憶装置の提供。
【解決手段】
外部電源電位Vccよりも高い電圧でワード線を駆動する半導体記憶装置において、外部電源電位を昇圧して第1の電位Vpoolの昇圧電圧を出力する昇圧回路101と、スタンバイ状態のときの昇圧回路の出力電位を蓄積する補助容量102と、スタンバイ状態のとき、ワード線駆動電源線109に第1の電位Vpoolを分圧した第2の電位Vreadを供給し、動作時にオフするスイッチ105と、動作時に、第1の電位Vpoolを駆動電源電位として受け、第2の電位Vreadでワード線駆動電源線109を駆動する増幅回路104とを備えている。
【選択図】
図1
Description
21 安定化容量
22 ワード線駆動電源線
101 昇圧回路
102 補助容量
103 安定化容量
104 増幅回路
105 スイッチ
106 ノード(Vpool電位)
1071、1072 抵抗
108 ノード(Vread電位)
109 ワード線駆動電源線
110 昇圧回路
111 レベルシフト回路
201 チャージポンプ
2021、2022 抵抗
203 比較回路
204 発振器
205 スイッチ
206 スイッチ
208 インバータ
209 スイッチ
Claims (12)
- 第1の電位を出力する昇圧回路と、
前記昇圧回路の出力電位を蓄積する容量と、
前記第1の電位と異なる第2の電位を出力する回路と、
スタンバイ制御信号に基づき、スタンバイ状態の時に、オン状態とされ、前記第2の電位を出力端子に出力し、動作時には、オフ状態とされるスイッチと、
前記スタンバイ制御信号に基づき、スタンバイ状態の時に、非活性状態とされ、動作時には、活性状態とされ、前記昇圧回路から出力される前記第1の電位を駆動電源電位として受け、前記第2の電位にて前記出力端子を駆動出力する増幅回路と、
を備えている、ことを特徴とする電源回路。 - 前記第2の電位は、前記第1の電位よりも低く、
前記第2の電位を出力する回路は、前記昇圧回路から出力される前記第1の電位を分圧して前記第2の電位を出力するか、又は、
前記第2の電位を出力する回路が、前記昇圧回路とは別の昇圧回路よりなり、前記別の昇圧回路で前記第2の電位を生成する、ことを特徴とする請求項1に記載の電源回路。 - 第1の電位を出力する昇圧回路と、
前記昇圧回路から出力される前記第1の電位を分圧してなる第2の電位を生成する分圧回路と、
安定化容量に接続されるとともに、給電対象の1つ又は複数の負荷回路に接続される給電線と、
前記昇圧回路の出力電位を蓄積する補助容量と、
前記分圧回路の出力と、前記給電線との間に接続され、スタンバイ制御信号がスタンバイ状態を示すときにオンし、前記スタンバイ制御信号が動作状態を示すとき、オフするスイッチと、
前記第2の電位を入力電位として受け、前記給電線に出力が接続され、前記昇圧回路の前記第1の電位を駆動電源電位として受け、前記スタンバイ制御信号がスタンバイ状態を示すときに非活性状態とされ、前記スタンバイ制御信号が動作状態を示すときに活性化され、前記第2の電位で、前記給電線を駆動する増幅回路と、
を備え、前記スタンバイ状態から動作状態に移行したときに失われる電荷を、前記補助容量から供給する、ことを特徴とする電源回路。 - 第1の電位を出力する第1の昇圧回路と、
前記第1の昇圧回路の出力電位を蓄積する補助容量と、
前記第1の電位よりも低い第2の電位を出力する第2の昇圧回路と、
安定化容量に接続されるとともに、給電対象の1つ又は複数の負荷回路に接続される給電線と、
前記第2の昇圧回路の出力と、前記給電線との間に接続され、スタンバイ制御信号がスタンバイ状態を示すときオンし、前記スタンバイ制御信号が動作状態を示すときオフするスイッチと、
前記第2の昇圧回路からの前記第2の電位を入力として受け、前記給電線に出力が接続され、前記昇圧回路の前記第1の電位を駆動電源電位として受け、前記スタンバイ制御信号がスタンバイ状態を示すとき非活性化され、前記スタンバイ制御信号が動作状態を示すとき活性化され、前記第2の電位で、前記給電線に駆動する増幅回路と、
を備え、前記スタンバイ状態から動作状態に移行したときに失われる電荷を前記補助容量から供給する、ことを特徴とする電源回路。 - 前記増幅回路は、前記第2の電位を非反転入力端子に受け、前記増幅回路の出力電圧を反転入力端子に受けるボルテージフォロワ構成とされている、ことを特徴とする請求項1乃至4のいずれか一に記載の電源回路。
- 請求項1乃至5のいずれか一に記載の電源回路を備えた半導体装置。
- 請求項1乃至5のいずれか一に記載の電源回路を備えた電子装置。
- 半導体記憶装置外部から与えられた電源電位を受け、前記電源電位を昇圧して第1の電位を出力する昇圧回路と、
前記昇圧回路の出力電位を蓄積する容量と、
前記第1の電位と異なる第2の電位を出力する回路と、
入力されるスタンバイ/アクセス切替信号に基づき、スタンバイ状態の時に、オン状態とされ、前記第2の電位を、ワード線を駆動する回路の電源線(「ワード線駆動電源線」という)に出力し、アクセス動作時には、オフ状態とされるスイッチと、
前記スタンバイ/アクセス切替信号に基づき、スタンバイ状態の時に、非活性状態とされ、アクセス動作時には、活性状態とされ、前記昇圧回路から出力される前記第1の電位を駆動電源電位として受け、前記第2の電位にて、前記ワード線駆動電源線を駆動出力する増幅回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 前記第2の電位は、前記第1の電位よりも低く、
前記第2の電位を出力する回路は、前記昇圧回路から出力される前記第1の電位を分圧して前記第2の電位を出力するか、又は、
前記第2の電位を出力する回路が、前記昇圧回路とは別の昇圧回路よりなり、前記別の昇圧回路で前記第2の電位を生成する、ことを特徴とする請求項8に記載の半導体記憶装置。 - 半導体記憶装置外部から与えられた電源電位を受け、前記電源電位を昇圧して第1の電位を出力する昇圧回路と、
前記昇圧回路から出力される前記第1の電位を分圧してなる第2の電位を生成する分圧回路と、
安定化容量に接続されるとともに、ワード線を駆動する回路に駆動電源を給電するワード線駆動電源線と、
前記昇圧回路の出力電位を蓄積する補助容量と、
前記分圧回路の出力と、前記ワード線駆動電源線との間に接続され、入力されるスタンバイ/アクセス切替信号がスタンバイ状態を示すときにオンし、前記スタンバイ/アクセス切替信号がアクセス動作を示すとき、オフするスイッチと、
前記第2の電位を入力電位として受け、前記ワード線駆動電源線に出力が接続され、前記昇圧回路の前記第1の電位を駆動電源電位として受け、前記スタンバイ/アクセス切替信号がスタンバイ状態を示すときに非活性状態とされ、前記スタンバイ/アクセス切替信号がアクセス動作を示すときに活性化され、前記第2の電位で、前記ワード線駆動電源線を駆動する増幅回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 半導体記憶装置外部から与えられた電源電位を受け、前記電源電位を昇圧して第1の電位を出力する第1の昇圧回路と、
前記第1の電位よりも低い第2の電位を出力する第2の昇圧回路と、
前記第1の昇圧回路の出力電位を蓄積する補助容量と、
安定化容量に接続されるとともに、ワード線を駆動する回路に駆動電源を給電するワード線駆動電源線と、
前記第2の昇圧回路の出力と、前記ワード線駆動電源線との間に接続され、入力されるスタンバイ/アクセス切替信号がスタンバイ状態を示すときオンし、前記スタンバイ/アクセス切替信号がアクセス動作状態を示すときオフするスイッチと、
前記第2の昇圧回路からの前記第2の電位を入力として受け、前記ワード線駆動電源線に出力が接続され、前記昇圧回路の前記第1の電位を駆動電源電位として受け、前記スタンバイ/アクセス切替信号がスタンバイ状態を示すとき非活性化され、前記スタンバイ/アクセス切替信号がアクセス動作状態を示すとき活性化され、前記第2の電位で、前記ワード線駆動電源線に駆動する増幅回路と、
を備えている、ことを特徴とする半導体記憶装置。 - 前記増幅回路は、前記第2の電位を非反転入力端子に受け、前記増幅回路の出力電位を反転入力端子に受けるボルテージフォロワ構成とされている、ことを特徴とする請求項8乃至11のいずれか一に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093532A JP4377274B2 (ja) | 2004-03-26 | 2004-03-26 | 電源回路及び該電源回路を備えた半導体記憶装置 |
US11/087,663 US7042788B2 (en) | 2004-03-26 | 2005-03-24 | Power supply circuit and semiconductor storage device with the power supply circuit |
CNA2005100624222A CN1674155A (zh) | 2004-03-26 | 2005-03-28 | 电源电路及具备该电源电路的半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093532A JP4377274B2 (ja) | 2004-03-26 | 2004-03-26 | 電源回路及び該電源回路を備えた半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005285163A true JP2005285163A (ja) | 2005-10-13 |
JP4377274B2 JP4377274B2 (ja) | 2009-12-02 |
Family
ID=34989632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004093532A Expired - Fee Related JP4377274B2 (ja) | 2004-03-26 | 2004-03-26 | 電源回路及び該電源回路を備えた半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7042788B2 (ja) |
JP (1) | JP4377274B2 (ja) |
CN (1) | CN1674155A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060034025A (ko) * | 2004-10-18 | 2006-04-21 | 삼성전자주식회사 | 전압 발생 장치 및 그의 방법과, 이를 구비한 표시 장치및 그의 구동 장치 |
US7515457B2 (en) * | 2006-02-24 | 2009-04-07 | Grandis, Inc. | Current driven memory cells having enhanced current and enhanced current symmetry |
US7626865B2 (en) * | 2006-06-13 | 2009-12-01 | Micron Technology, Inc. | Charge pump operation in a non-volatile memory device |
US7599231B2 (en) * | 2006-10-11 | 2009-10-06 | Atmel Corporation | Adaptive regulator for idle state in a charge pump circuit of a memory device |
KR100863015B1 (ko) * | 2007-05-11 | 2008-10-13 | 주식회사 하이닉스반도체 | 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치 |
CN101414485B (zh) * | 2007-10-19 | 2011-03-16 | 英业达股份有限公司 | 供电装置 |
CN101656108B (zh) * | 2008-08-19 | 2012-06-27 | 杭州士兰微电子股份有限公司 | 电源供电电路及应用方法 |
JP2010198667A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 半導体記憶装置 |
CN103377696B (zh) * | 2012-04-24 | 2016-06-08 | 北京兆易创新科技股份有限公司 | 一种为存储单元提供稳定电压的*** |
US8611172B2 (en) * | 2012-05-21 | 2013-12-17 | Arm Limited | Controlling a voltage level of an access signal to reduce access disturbs in semiconductor memories |
KR20180042645A (ko) * | 2016-10-18 | 2018-04-26 | 에스케이하이닉스 주식회사 | 전압 레귤레이터 및 이를 포함하는 저항성 메모리 장치 |
CN110211623B (zh) * | 2019-07-04 | 2021-05-04 | 合肥联诺科技股份有限公司 | 一种nor flash存储单元阵列的电源*** |
JP2023021810A (ja) * | 2021-08-02 | 2023-02-14 | キオクシア株式会社 | 半導体装置、メモリコントローラ、電圧補正方法及び電圧補正プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262999A (en) * | 1988-06-17 | 1993-11-16 | Hitachi, Ltd. | Large scale integrated circuit for low voltage operation |
JP2000268562A (ja) | 1999-03-15 | 2000-09-29 | Hitachi Ltd | 半導体集積回路装置 |
US6894463B2 (en) * | 2002-11-14 | 2005-05-17 | Fyre Storm, Inc. | Switching power converter controller configured to provide load shedding |
-
2004
- 2004-03-26 JP JP2004093532A patent/JP4377274B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-24 US US11/087,663 patent/US7042788B2/en active Active
- 2005-03-28 CN CNA2005100624222A patent/CN1674155A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1674155A (zh) | 2005-09-28 |
JP4377274B2 (ja) | 2009-12-02 |
US20050213412A1 (en) | 2005-09-29 |
US7042788B2 (en) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042788B2 (en) | Power supply circuit and semiconductor storage device with the power supply circuit | |
US11742033B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
US10192594B2 (en) | Semiconductor device | |
JP4711287B2 (ja) | 半導体集積回路装置 | |
JP2008130104A (ja) | 電源回路および半導体記憶装置 | |
JP2008305467A (ja) | 電圧供給回路および半導体記憶装置 | |
JP2006146421A (ja) | レギュレータ回路 | |
JPWO2013128806A1 (ja) | 昇圧回路 | |
JP2005117773A (ja) | 半導体装置 | |
JP5045294B2 (ja) | カスコードカレントミラー回路を有する内部電源回路 | |
JP5426357B2 (ja) | 昇圧回路、昇圧方法、半導体装置 | |
US20120275226A1 (en) | Nonvolatile semiconductor memory device capable of reducing power consumption | |
JP5087669B2 (ja) | 電圧発生回路 | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
US7772719B2 (en) | Threshold voltage control circuit and internal voltage generation circuit having the same | |
JP7091113B2 (ja) | 半導体装置、および半導体装置の制御方法 | |
JP2007181347A (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4377274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |