JP2005277235A - 多層薄膜、薄膜検査方法および薄膜形成方法 - Google Patents

多層薄膜、薄膜検査方法および薄膜形成方法 Download PDF

Info

Publication number
JP2005277235A
JP2005277235A JP2004090745A JP2004090745A JP2005277235A JP 2005277235 A JP2005277235 A JP 2005277235A JP 2004090745 A JP2004090745 A JP 2004090745A JP 2004090745 A JP2004090745 A JP 2004090745A JP 2005277235 A JP2005277235 A JP 2005277235A
Authority
JP
Japan
Prior art keywords
thin film
film
gate electrode
overcoat
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004090745A
Other languages
English (en)
Inventor
Tatsuya Miyagawa
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004090745A priority Critical patent/JP2005277235A/ja
Publication of JP2005277235A publication Critical patent/JP2005277235A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】検査用サンプルを必要とせず、製品そのものを薄膜検査できる。
【解決手段】 デバイス形成領域外に第1薄膜13と第2薄膜15とを堆積し、第2薄膜15にマスクを介してドライエッチングにより検査穴17を形成し、この状態で第2薄膜15をマスクとして検査穴17に対応する第1薄膜13をウエットエッチングする。これにより、第1薄膜13に生じたサイドエッチング量を光学顕微鏡で観察することにより、第1薄膜13のサイドエッチング量を測定して、第1薄膜13と第2薄膜15との密着性を評価する。これにより、第1、第2薄膜13、15の検査用サンプルを別に製作する必要がなく、製品と同じものを直接検査することができるので、第1薄膜13と第2薄膜15との密着性を正確に知ることができる。
【選択図】図6

Description

この発明は、多層薄膜、薄膜検査方法および薄膜形成方法に関し、特にフォトセンサなどの半導体装置に用いられる多層薄膜、薄膜検査方法および薄膜形成方法に関する。
例えば、フォトセンサの中には、特許文献1に記載されているように、ダブルゲート型のフォトセンサデバイス(光電変換素子)を複数配列し、これらフォトセンサデバイス上に被写体が配置され、被写体に応じて変調する光量を各フォトセンサデバイスの受光部分で受光することにより、被写体に応じた光の明暗の画像が得られ、これにより被写体を読み取るように構成されている。
このようなダブルゲート型のフォトセンサデバイスは、アクリルやガラスなどの透明基板上にボトムゲート電極を設け、このボトムゲート電極を覆う下部ゲート絶縁膜上に半導体層を設け、この半導体層の上面にブロッキング層を設けると共に、その両側にソース電極、ドレイン電極を設け、その上面全体に上部ゲート絶縁膜を設け、この上部ゲート絶縁膜上にITOなどの透明な金属材料からなるトップゲート電極をボトムゲート電極に対応させて設け、その上面全体にオーバーコート膜を設けた構造になっている。

特開平8−88396号公報
ところで、このようなフォトセンサデバイスにおいては、ITOなどの透明な金属材料からなるトップゲート電極とこれを覆うオーバーコート膜との密着性を確保する必要があるため、トップゲート電極とオーバーコート膜との密着性を検査する必要がある。このような薄膜の密着性を検査する場合には、従来、スクラップ試験やテープ剥離試験に代表されるように、オーバーコート膜を機械的に引っ掻いたり、引き剥がしたりして行っていることが多い。
しかしながら、このような薄膜検査方法では、機械的に引っ掻いたり、引き剥がしたりしているため、破壊を伴い、使用するデバイスそのものを直接検査することができず、デバイスとは別に検査用サンプルを製作して間接的に検査しなければならないという問題がある。
この発明が解決しようとする第1の課題は、良好な密着性の多層薄膜を提供することである。
また、この発明の第2の課題は、検査用サンプルを必要とせず、製品そのものを検査することができる薄膜検査方法を提供することである。
また、この発明の第3の課題は、薄膜の密着性を確保することができる薄膜形成方法を提供することである。
請求項1に記載の発明は、透明な金属材料からなる第1薄膜の表面に、圧縮応力が生じる窒化シリコンからなる第2薄膜を堆積されていることを特徴とする多層薄膜である。
請求項2に記載の発明は、デバイス形成領域外に第1薄膜と第2薄膜とを堆積し、前記第1薄膜上に堆積された前記第2薄膜にマスクを介してドライエッチングにより検査穴を形成し、この第2薄膜をマスクとして前記検査穴に対応する前記第1薄膜をウエットエッチングし、このウエットエッチングによる前記第1薄膜のサイドエッチング量を測定して前記第1薄膜と前記第2薄膜との密着性を評価することを特徴とする薄膜検査方法である。
請求項3に記載の発明は、前記デバイス形成領域にはダブルゲート構造の光電変換素子が形成され、この光電変換素子の上部にオーバーコート膜が設けられ、このオーバーコート膜の下面に前記金属材料からなるトップゲート電極が設けられ、
前記デバイス形成領域外の前記第1薄膜は前記トップゲート電極と同じ条件で形成され、この第1薄膜上の前記第2薄膜は前記オーバーコート膜と同じ条件で形成されていることを特徴とする請求項2に記載の薄膜検査方法である。
請求項4に記載の発明は、金属材料からなる第1薄膜の表面に第2薄膜をプラズマCVD法で堆積させるときに、その堆積雰囲気の圧力を、前記第2薄膜に圧縮応力が生じるような圧力にすることを特徴とする薄膜形成方法である。
請求項5に記載の発明は、金属材料からなる第1薄膜の表面に酸化処理としてO2プラズマ処理を行い、この後、前記第1薄膜の表面に第2薄膜を堆積することを特徴とする薄膜形成方法である。
請求項6に記載の発明は、前記第1薄膜はダブルゲート構造の光電変換素子における前記金属材料からなるトップゲート電極であり、前記第2薄膜は前記トップゲート電極を覆う絶縁膜からなるオーバーコート膜であることを特徴とする請求項4または5に記載の薄膜成形方法である。
請求項1に記載の発明によれば、金属材料からなる第1薄膜の表面に堆積されている第2薄膜が圧縮応力が生じるこよによって第1薄膜との密着性を向上することができる。
請求項2に記載の発明によれば、デバイス形成領域外に第1薄膜と第2薄膜とを堆積し、第1薄膜上に堆積された第2薄膜にドライエッチングにより検査穴を形成すると、このときに第1薄膜と第2薄膜との密着性が悪いと、第1、第2薄膜の界面に微妙な隙間が生じやすい。この状態で、第2薄膜をマスクとして検査穴に対応する第1薄膜をウエットエッチングすると、第1薄膜と第2薄膜との密着性が悪い場合には、隙間にエッチング液が浸入して第1薄膜にサイドエッチング量が多く生じ、逆に密着性が良い場合にはサイドエッチング量が少ない。この第1薄膜のサイドエッチング量を測定して第1薄膜と第2薄膜との密着性を評価することができる。これにより、第1、第2薄膜の検査用サンプルを別に製作する必要がなく、製品と同じものを直接検査することができ、このため第1薄膜と第2薄膜との密着性を正確に知ることができる。
請求項3に記載の発明によれば、デバイス形成領域にダブルゲート構造の光電変換素子が形成され、この光電変換素子の上部にオーバーコート膜が設けられ、このオーバーコート膜の下面に金属材料からなるトップゲート電極が設けられ、デバイス形成領域外の第1薄膜がトップゲート電極と同じ条件で形成され、この第1薄膜上の第2薄膜がオーバーコート膜と同じ条件で形成されていることにより、デバイス形成領域外に形成された第1薄膜と第2薄膜との密着性を検査することで、光電変換素子を損傷することなく、光電変換素子のトップゲート電極とオーバーコート膜との密着性を正確に知ることができ、これにより製品の品質を保証することができる。
請求項4に記載の発明によれば、金属材料からなる第1薄膜の表面に第2薄膜をプラズマCVD法で堆積させるときに、その堆積雰囲気の圧力を、前記第2薄膜に圧縮応力が生じるような圧力にすることにより、薄膜検査時における第1薄膜のサイドエッチング量を少なくすることができ、これにより第1薄膜と第2薄膜との密着性を確保することができ、第1薄膜と第2薄膜との接合強度を高めることができる。この場合、雰囲気中の圧力は、第2薄膜の圧縮応力が−40〜−200MPaの範囲にすることが望ましい。
請求項5に記載の発明によれば、金属材料からなる第1薄膜の表面に酸化処理としてO2プラズマ処理を行い、この後、第1薄膜の表面に第2薄膜を堆積することにより、薄膜検査時における第1薄膜のサイドエッチング量を少なくすることができ、これにより第1薄膜と第2薄膜との密着性を確保することができ、第1薄膜と第2薄膜との接合強度を高めることができる。
請求項5に記載の発明によれば、前記第1薄膜はダブルゲート構造の光電変換素子における金属材料からなるトップゲート電極であり、前記第2薄膜は前記トップゲート電極を覆うオーバーコート膜であることにより、請求項3、4に記載の発明と同様、第1薄膜のトップゲート電極と第2薄膜のオーバーコート膜との密着性を確保することができ、これにより製品の品質を確保することができる。
(実施形態1)
以下、図1〜図8を参照して、この発明をフォトセンサデバイスに適用した実施形態1について説明する。
このフォトセンサデバイスを製造する場合には、まず、図1に示すように、アクリルやガラスなどの透明基板1の上面にAl−Tiなどのアルミ合金からなるボトムゲート電極2を形成し、その表面を陽極酸化してAl2O3からなる陽極酸化膜3を形成する。
そして、その上面全体に窒化シリコン(SiN)からなる下部ゲート絶縁膜4を堆積させ、この下部ゲート絶縁膜4の上面にイントリンシック−アモルファスシリコン(i−a−Si)の半導体層5をCVD法により堆積させる。この後、半導体層5の上面にSiNからなるブロッキング層6をボトムゲート電極2に対応させて形成し、その上面全体にn型の不純物を高濃度に混入したアモルファスシリコン膜7をCVD法により堆積させる。
この状態で、図2に示すように、アモルファスシリコン膜7と半導体層5とをパターニングする。これにより、アモルファスシリコン膜7がブロッキング層6の両側にソース、ドレインとして形成され、また半導体層5はデバイス形成領域分だけ残るように形成される。この後、上面全体にクロム(Cr)層とAl−Tiなどのアルミ合金層とを順次堆積させてパターニングすることにより、ソース、ドレインのアモルファスシリコン膜7の上面にクロム(Cr)からなるバリア層8とAl−Tiなどのアルミ合金からなる金属層9とを積層させ、この積層されたバリア層8と金属層9とでソース電極10a、ドレイン電極10bが形成される。
そして、図3に示すように、その上面全体にSiNからなる上部ゲート絶縁膜11を堆積させ、この上部ゲート絶縁膜11上にITOなどの透明な金属膜をスパッタ法により、膜厚が500Å程度に堆積させてパターニングすることにより、ITOなどの透明な金属材料からなるトップゲート電極12をボトムゲート電極2に対応させて形成する。このときには、図3に示すように、トップゲート電極12となるITOなどの透明な金属膜をデバイス形成領域外に位置する透明基板1上にまで堆積させて第1薄膜13として形成する。
この後、その上面全体にSiNからなるオーバーコート膜14をプラズマCVD法により膜厚が1μm程度に堆積させる。このときにも、オーバーコート膜14となる膜をデバイス形成領域外まで堆積させて第2薄膜15として形成する。これにより、デバイス形成領域にフォトセンサデバイスが形成され、デバイス形成領域外に第1薄膜13と第2薄膜15とを堆積させた検査部16が形成される。この場合、フォトセンサデバイスは、ボトムゲート電極2、ソース電極10a、ドレイン電極10bが光を遮断し、これ以外の部分が光を透過するように構成されている。
このように形成されたフォトセンサデバイスを指紋読取装置に用いる場合には、最下部の透明基板1の下面に面光源(図示せず)を配置する。この状態で、フォトセンサデバイスの最上面に指を載せて、面光源を発光させると、その発光した光がボトムゲート電極2、ソース電極10a、ドレイン電極10bを除く部分のフォトセンサデバイスを透過して指に照射され、この照射された光が指で反射され、その反射光が半導体層5に入射する。この場合、特にボトムゲート電極2に対応するトップゲート電極12がITOなどの透明な金属材料で形成されているので、指からの反射光を良好に透過させて半導体層5に入射させる。これにより、フォトセンサデバイスで指による反射光を受光することにより、指紋の凹凸に応じた光の明暗画像が得られ、指紋を読み取ることができる。
次に、このようなフォトセンサデバイスにおける最上部のオーバーコート膜14とトップゲート電極12との密着性を検査する場合について、図3〜図8を参照して説明する。
この場合には、予め、上部ゲート絶縁膜11の上面にITOなどの透明な金属膜をスパッタ法に堆積させるときに、図3に示すように、デバイス形成領域外の透明基板1上にも堆積させて、トップゲート電極12と同じ条件で第1薄膜13が形成されている。また、その上面全体にSiNを堆積させてオーバーコート膜14を形成するときにも、デバイス形成領域外の第1薄膜13上にオーバーコート膜14と同じ条件で第2薄膜15が形成されている。
この状態で、図4および図5に示すように、デバイス形成領域外の第2薄膜15上にマスク(図示せず)を配置してドライエッチングする。これにより、第2薄膜15に検査穴17を形成する。この後、第2薄膜15をマスクとして第2薄膜15の検査穴17に対応する第1薄膜13を硝酸、塩酸、水の混合液からなるエッチング液を用いてウエットエッチングする。すると、図6および図7に示すように、第1薄膜13にサイドエッチングが生じる。このウエットエッチングによる第1薄膜13のサイドエッチング量を測定して、第1薄膜13と第2薄膜15との密着性を評価する。
すなわち、第2薄膜15をドライエッチングによって検査穴17を形成すると、このときに第1薄膜13と第2薄膜15との密着性が悪いと、第1、第2薄膜13、14の界面に微妙な隙間が生じやすい。この状態で、第2薄膜15をマスクとして検査穴17に対応する第1薄膜13をウエットエッチングすると、第1薄膜13と第2薄膜15との隙間にエッチング液が入り込み、図8(b)に示すように、第1薄膜13にサイドエッチング量が多く生じる。逆に密着性が良い場合には、図8(a)に示すように、第1、第2薄膜13、14は強固に密着しているのでサイドエッチング量が少ない。この第1薄膜13に生じたサイドエッチング量を光学顕微鏡で観察することにより、第1薄膜13のサイドエッチング量を測定して、第1薄膜13と第2薄膜15との密着性を評価することができる。
これにより、デバイス形成領域外の第1薄膜13がトップゲート電極12と同じITOなどの透明な金属膜からなり、この第1薄膜13上に形成された第2薄膜15がオーバーコート膜14と同じ窒化シリコンからなるので、第1薄膜13と第2薄膜15との密着性を検査することにより、フォトセンサデバイスを損傷することなく、トップゲート電極12とオーバーコート膜14との密着性を評価することができる。このため、第1、第2薄膜13、14の検査用サンプルを別に製作する必要がなく、製品と同じものを直接検査することができる。これにより、第1薄膜13と第2薄膜15との密着性を評価することで、フォトセンサデバイスのトップゲート電極12とオーバーコート膜14との密着性を正確に知ることができ、フォトセンサデバイスの品質を保証することができる。
(実施形態2)
次に、この発明のフォトセンサデバイスの製造方法の実施形態2について図9を用いて説明する。図9は、ITO膜上に窒化シリコン膜がプラズマCVDによって成膜される際の圧力に応じて窒化シリコン膜に膜応力を発生させた場合のサイドエッチング量を測定したものであり、横軸は窒化シリコン膜に膜応力であり、縦軸はITOのサイドエッチングの長さである。なお、図1〜図8に示された実施形態1と同一部分には同一符号を付して説明する。
この実施形態2のフォトセンサデバイスの製造方法は、上部ゲート絶縁膜11上にITOなどの透明な金属材料からなるトップゲート電極12をボトムゲート電極2に対応させて形成し、その上面全体に窒化シリコンからなるオーバーコート膜14をプラズマCVD法で堆積するときに、ガス雰囲気中で圧力をかけて堆積し、これ以外は実施形態1と同じ方法で製造する。
すなわち、オーバーコート膜14を堆積するときには、所定圧力を加えて、オーバーコート膜14の膜応力が−40〜−200MPaとなるように、オーバーコート膜14の耐久性を考慮して好ましくは−100〜−150MPaとなるようにしてオーバーコート膜14に圧縮応力を発生させるようにオーバーコート膜14を堆積させる。圧縮応力とは、オーバーコート膜14が圧縮荷重を受けて縮もうとする時、これに反発してオーバーコート膜14内に生じる応力であり、オーバーコート膜14に生じる膜応力はオーバーコート膜14を堆積する炉内の圧力に依存する。
図中では引っ張り応力を正値とし圧縮応力を負値としている。なお、この製造方法でも、デバイス形成領域外の透明基板1上にトップゲート電極12と同じ条件でITOなどの透明な金属膜からなる第1薄膜13を形成し、この第1薄膜13上にオーバーコート膜14と同じ条件で第2薄膜15を形成する。図から明らかなようにオーバーコート膜14に引っ張り応力が大きい程、サイドエッチングの長さが長く、圧縮応力が大きい程、サイドエッチングの長さが短い。
このように、ITOなどの透明な金属膜からなるトップゲート電極12上にSiNからなるオーバーコート膜14の圧縮応力が−40〜−200MPaの範囲で、好ましくは−100〜−150MPaとなるような所定の圧力をかけて堆積させると、実施形態1の薄膜検査方法による検査時における第1薄膜13のサイドエッチング量を少なくすることができる。このため、トップゲート電極12とオーバーコート膜14との密着性を確保することができ、トップゲート電極12とオーバーコート膜14との接合強度を高めることができる。この場合にも、デバイス形成領域外の第1薄膜13と第2薄膜15との密着性を実施形態1の薄膜検査方法によって検査することで、トップゲート電極12とオーバーコート膜14との密着性を評価することができる。
(実施形態3)
次に、この発明のフォトセンサデバイスの製造方法の実施形態3について図10を用いて説明する。図10は、ITO膜上に窒化シリコン膜が成膜される前にO2プラズマ処理を行った場合のサイドエッチング量を測定したものであり、横軸はO2プラズマ処理時間であり、縦軸はITOのサイドエッチングの長さである。この場合にも、図1〜図8に示された実施形態1と同一部分に同一符号を付して説明する。
この実施形態3のフォトセンサデバイスの製造方法は、上部ゲート絶縁膜11上にITOなどの透明な金属材料からなるトップゲート電極12をボトムゲート電極2に対応させて形成し、O2プラズマ処理炉内で酸素の流量を800sccm、炉内圧力27Pa、RFパワー2Kw、電極間距離を55mmとし、温度20℃/20℃(基板/電極)でその上面全体に酸化処理としてO2プラズマ処理を行い、この後、その上面全体に窒化シリコン(SiN)からなるオーバーコート膜14を堆積し、これ以外は実施形態1と同じ方法で製造する。
図から明らかなように、ITOなどの透明な金属材料からなるトップゲート電極12の上面にO2プラズマ処理を1分以上行った後、SiNからなるオーバーコート膜14を堆積させることにより、実施形態1の薄膜検査方法による検査時における第1薄膜13のサイドエッチング量を少なくすることができる。このため、トップゲート電極12とオーバーコート膜14との密着性を確保することができ、トップゲート電極12とオーバーコート膜14との接合強度を高めることができる。
この場合、O2プラズマ処理の時間が1分未満で短くなればなるほど、検査時における第1薄膜13のサイドエッチング量が多くなり、密着性が低下する。また、この場合にも、デバイス形成領域外の透明基板1上にトップゲート電極12と同じ条件で第1薄膜13を形成し、この第1薄膜13上にオーバーコート膜14と同じ条件で第2薄膜15を形成することにより、実施形態1と同様、第1薄膜13と第2薄膜15との密着性を検査して、トップゲート電極12とオーバーコート膜14との密着性を評価することができる。
なお、上記実施形態1〜3では、第1薄膜13と第2薄膜15として、フォトセンサデバイスのトップゲート電極12とオーバーコート膜14とに適用した場合について述べたが、これに限らず、第1薄膜がITOなどの透明な金属材料で、第2薄膜がSiNなどの絶縁材料であれば、他の膜にも適用することができる。この場合、第2薄膜が透明な材料でないときには、光学顕微鏡で第1薄膜のサイドエッチング量を測定する際、最下部の基板が透明基板であれば、下面側から光学顕微鏡で測定すれば良い。
また、上記実施形態1〜3では、半導体デバイスとして、フォトセンサデバイスに適用した場合について述べたが、これに限らず、ITOなどの透明な金属膜とSiN膜とを堆積する構造のものであれば、他のデバイスにも適用することができる。
この発明をフォトセンサデバイスに適用した場合の製造過程を示した要部の断面図である。(実施形態1) 図1の後工程を示した要部の断面図である。 図1および図2の工程を経て得られたフォトセンサデバイスを示した要部の断面図である。 図3のデバイス形成領域外に第1、第2薄膜を堆積させて第2薄膜に検査穴を形成した状態を示した要部の拡大断面図である。 図4の平面図である。 図4の検査穴を通して第1薄膜をウエットエッチングした状態の要部の拡大断面図である。 図6の平面図である。 図6および図7の検査状態を示し、(a)は第1薄膜のサイドエッチング量が少ない密着性の良い場合を示した平面図、(b)は第1薄膜のサイドエッチング量が多く生じた密着性が悪い場合を示した平面図である。 フォトセンサデバイスの製造プロセスにおける成膜炉内の圧力を制御して窒化シリコン膜に生じる膜応力とサイドエッチング量の関係を示すグラフである。(実施形態2) フォトセンサデバイスの製造プロセスにおけるO2プラズマ処理を行った場合のO2プラズマ処理時間とサイドエッチング量の関係を示すグラフである。(実施形態3)
符号の説明
1 透明基板
12 トップゲート電極
13 第1薄膜
14 オーバーコート膜
15 第2薄膜
16 検査部
17 検査穴

Claims (6)

  1. 金属材料からなる第1薄膜の表面に、圧縮応力が生じる第2薄膜を堆積されていることを特徴とする多層薄膜。
  2. デバイス形成領域外に第1薄膜と第2薄膜とを堆積し、前記第1薄膜上に堆積された前記第2薄膜にマスクを介してドライエッチングにより検査穴を形成し、この第2薄膜をマスクとして前記検査穴に対応する前記第1薄膜をウエットエッチングし、このウエットエッチングによる前記第1薄膜のサイドエッチング量を測定して、前記第1薄膜と前記第2薄膜との密着性を評価することを特徴とする薄膜検査方法。
  3. 前記デバイス形成領域にはダブルゲート構造の光電変換素子が形成され、この光電変換素子の上部にオーバーコート膜が設けられ、このオーバーコート膜の下面に前記金属材料からなるトップゲート電極が設けられ、
    前記デバイス形成領域外の前記第1薄膜は前記トップゲート電極と同じ条件で形成され、この第1薄膜上の前記第2薄膜は前記オーバーコート膜と同じ条件で形成されていることを特徴とする請求項2に記載の薄膜検査方法。
  4. 金属材料からなる第1薄膜の表面に第2薄膜をプラズマCVD法で堆積させるときに、その堆積雰囲気の圧力を、前記第2薄膜に圧縮応力が生じるような圧力にすることを特徴とする薄膜形成方法。
  5. 金属材料からなる第1薄膜の表面に酸化処理としてO2プラズマ処理を行い、この後、前記第1薄膜の表面に第2薄膜を堆積することを特徴とする薄膜形成方法。
  6. 前記第1薄膜はダブルゲート構造の光電変換素子における前記金属材料からなるトップゲート電極であり、前記第2薄膜は前記トップゲート電極を覆う絶縁膜からなるオーバーコート膜であることを特徴とする請求項4または5に記載の薄膜成形方法。
JP2004090745A 2004-03-26 2004-03-26 多層薄膜、薄膜検査方法および薄膜形成方法 Pending JP2005277235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004090745A JP2005277235A (ja) 2004-03-26 2004-03-26 多層薄膜、薄膜検査方法および薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004090745A JP2005277235A (ja) 2004-03-26 2004-03-26 多層薄膜、薄膜検査方法および薄膜形成方法

Publications (1)

Publication Number Publication Date
JP2005277235A true JP2005277235A (ja) 2005-10-06

Family

ID=35176536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004090745A Pending JP2005277235A (ja) 2004-03-26 2004-03-26 多層薄膜、薄膜検査方法および薄膜形成方法

Country Status (1)

Country Link
JP (1) JP2005277235A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817637A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 半導体装置
JPH0222874A (ja) * 1988-07-11 1990-01-25 Konica Corp 薄膜素子の製造方法
JPH04241453A (ja) * 1991-01-16 1992-08-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH0590226A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2001119008A (ja) * 1999-10-19 2001-04-27 Casio Comput Co Ltd 撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817637A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 半導体装置
JPH0222874A (ja) * 1988-07-11 1990-01-25 Konica Corp 薄膜素子の製造方法
JPH04241453A (ja) * 1991-01-16 1992-08-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH0590226A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2001119008A (ja) * 1999-10-19 2001-04-27 Casio Comput Co Ltd 撮像装置

Similar Documents

Publication Publication Date Title
US10395928B2 (en) Depositing a passivation layer on a graphene sheet
US20110169056A1 (en) Hydrogen ion-sensitive field effect transistor and manufacturing method thereof
JP2008010342A (ja) 透明性導電膜、半導体デバイスおよびアクティブマトリクス型表示装置
TWI764131B (zh) 柔性元件陣列基板以及柔性元件陣列基板的製作方法
TW449929B (en) Structure and manufacturing method of amorphous-silicon thin film transistor array
US8405169B2 (en) Handling layer for transparent substrate
JP6280109B2 (ja) 封止膜、有機elデバイス、可撓性基板、および、封止膜の製造方法
EP3482428A1 (en) Flexible display panel, flexible display apparatus having the same, and fabricating method thereof
JP2017212038A (ja) 表示装置
CN112179557A (zh) 压力传感器
KR100813358B1 (ko) 액정 표시 장치와 그 제조 방법
JP2006170707A (ja) 圧力センサおよびその製造方法
JP2005277235A (ja) 多層薄膜、薄膜検査方法および薄膜形成方法
JP2018116107A (ja) 表示装置
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
TWI764634B (zh) 感測裝置
JP2007139491A (ja) 欠陥の測定方法
JP5663120B2 (ja) 圧力検出装置
JP4265074B2 (ja) 半導体圧力センサの製造方法
US10697828B2 (en) Multispectral optical sensor and method of manufacturing the same
US20210027669A1 (en) Flexible device array substrate and manufacturing method of flexible device array substrate
CN114284413B (zh) 半导体器件的电极制作方法及半导体器件
WO2018014441A1 (zh) 薄膜晶体管及其制作方法
CN109037049B (zh) 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法
TWI550725B (zh) 薄膜電晶體基板製作方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090915