JP2005276931A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005276931A JP2005276931A JP2004085052A JP2004085052A JP2005276931A JP 2005276931 A JP2005276931 A JP 2005276931A JP 2004085052 A JP2004085052 A JP 2004085052A JP 2004085052 A JP2004085052 A JP 2004085052A JP 2005276931 A JP2005276931 A JP 2005276931A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- depth
- semiconductor substrate
- opening width
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 6
- 150000002367 halogens Chemical class 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 異なる開口幅の狭いトレンチを浅く、開口幅の広いトレンチを深く形成して絶縁膜の埋め込み性を高めると共に絶縁距離を確保できる構造を得る。
【解決手段】 シリコン基板１に開口幅の狭いトレンチ３と開口幅の広いトレンチ５をＲＩＥ法により形成するエッチング加工で、エッチングガスとしてハロゲン系ガス、フロロカーボン系ガス、Ｏ２を混合したガスを用いて同時に形成する。トレンチ５の底面端部５ａの深さｄ２は底面中央部５ｂの深さｄ１よりも深く形成され、絶縁耐圧を確保できる。また、トレンチ３の深さｄ１は、シリコン酸化膜８の埋め込み性を良好にする深さとすることができる。
【選択図】 図１
【解決手段】 シリコン基板１に開口幅の狭いトレンチ３と開口幅の広いトレンチ５をＲＩＥ法により形成するエッチング加工で、エッチングガスとしてハロゲン系ガス、フロロカーボン系ガス、Ｏ２を混合したガスを用いて同時に形成する。トレンチ５の底面端部５ａの深さｄ２は底面中央部５ｂの深さｄ１よりも深く形成され、絶縁耐圧を確保できる。また、トレンチ３の深さｄ１は、シリコン酸化膜８の埋め込み性を良好にする深さとすることができる。
【選択図】 図１
Description
本発明は、開口幅の広いトレンチおよび狭いトレンチを備えた構成の半導体装置およびその製造方法に関する。
フラッシュメモリなどの不揮発性記憶装置においては、メモリセル領域に形成するセルトランジスタに対して、これらを駆動するために周辺部に形成される周辺回路部には、高耐圧のトランジスタを設ける関係から絶縁距離をメモリセル領域のセルトランジスタよりも長くした構成を採用する必要がある。これらの各素子は、ＳＴＩ（Shallow Trench Isolation）により分離形成したシリコン基板の活性領域に設けられている。
近年、設計ルールが微細化に進むにしたがって、ＳＴＩの高アスペクト比化が進みつつある。そこで、高耐圧を必要としないセルトランジスタについてはできるだけ浅いトレンチによりＳＴＩを形成することでＳＴＩ幅を狭くすると共に、高耐圧を必要とする周辺回路領域のトランジスタについてはＳＴＩ幅を広くすると共にトレンチ深さも深くすることで特性を満足するようにしている。
このため、メモリセル領域と周辺回路領域とでＳＴＩ形成用のトレンチ深さを異なるように形成する必要があり、実際のトレンチ形成工程ではエッチング処理を例えば２回行うことでこれを実現している。具体的には、例えば次のようにして形成している。
まず、シリコン基板上に第１のシリコン酸化膜、第１の多結晶シリコン膜、シリコン窒化膜、第２のシリコン酸化膜を順次堆積し、この後フォトリソグラフィ処理によりフォトレジストを所定のパターンに加工する。このフォトレジストをマスクにしてＲＩＥ(Reactive Ion Etching)法により第２のシリコン酸化膜、シリコン窒化膜をエッチング加工し、フォトレジストを除去した後、第２のシリコン酸化膜をマスクにして多結晶シリコン膜、第１のシリコン酸化膜およびシリコン基板をエッチング加工する。このとき、シリコン基板には均一な深さのトレンチが形成される。
まず、シリコン基板上に第１のシリコン酸化膜、第１の多結晶シリコン膜、シリコン窒化膜、第２のシリコン酸化膜を順次堆積し、この後フォトリソグラフィ処理によりフォトレジストを所定のパターンに加工する。このフォトレジストをマスクにしてＲＩＥ(Reactive Ion Etching)法により第２のシリコン酸化膜、シリコン窒化膜をエッチング加工し、フォトレジストを除去した後、第２のシリコン酸化膜をマスクにして多結晶シリコン膜、第１のシリコン酸化膜およびシリコン基板をエッチング加工する。このとき、シリコン基板には均一な深さのトレンチが形成される。
次に、周辺回路領域側のトレンチを深く形成するために、メモリセル領域に対応した部分にフォトリソグラフィ処理によりフォトレジストをパターニングしこれをマスクにして周辺回路領域のトレンチを所定深さまでエッチングすることで異なる深さのトレンチを形成する。
上記のようにして、トレンチの深さを作り分けるので、メモリセル領域ではＳＴＩの幅寸法をアスペクト比に応じた最小幅に狭めることができ、周辺回路領域では耐圧に応じた深さ寸法を確保したものとして得られるようになる。
上記のようにして、トレンチの深さを作り分けるので、メモリセル領域ではＳＴＩの幅寸法をアスペクト比に応じた最小幅に狭めることができ、周辺回路領域では耐圧に応じた深さ寸法を確保したものとして得られるようになる。
このようなトレンチの底面部の高さが異なるような形成方法としては、上記以外に、例えば特許文献１に示すものがある。これは、半導体基板に開口幅が広いトレンチと狭いトレンチとを形成するもので、開口幅が広いトレンチでは、底部中央領域を高く形成するようにした半導体装置の製造方法である。
特開２０００−１５６４０２号公報
上記の特許文献１のものでは、トレンチを形成するためのフォトリソグラフィ処理は１回でエッチング処理も１回で行うことができるという利点があるが、この方法では前述した形状を得ることができない。すなわち、前述した目的では、開口幅の狭いトレンチを浅く、開口幅の広いトレンチを深く形成する必要があるのに対して、特許文献１のものでは、両者の深さ寸法を同じとしながら、開口幅の広いトレンチについては底面中央領域の高さを高くするというものであるから、全く逆の条件のトレンチ形状を形成するものとなってしまうので採用することができない。
一方、前述した従来の製造方法では、メモリセル領域および周辺回路領域のトレンチを同時に形成することが不可能であるから、少なくとも２回のフォトリソグラフィ処理とエッチング工程が必要であるから、このトレンチ形成における製造工程の削減が図れず、製造歩留まりの向上や製造コストの低下を図ることができないものであった。
本発明は、上記事情を考慮してなされたもので、その目的は、開口幅が狭いトレンチを浅く、開口幅が広いトレンチを実質的に深く形成されたトレンチを備えた半導体装置、およびこれらのトレンチを１回のフォトリソグラフィ処理により形成することができる半導体装置の製造方法を提供することにある。
本発明は、上記事情を考慮してなされたもので、その目的は、開口幅が狭いトレンチを浅く、開口幅が広いトレンチを実質的に深く形成されたトレンチを備えた半導体装置、およびこれらのトレンチを１回のフォトリソグラフィ処理により形成することができる半導体装置の製造方法を提供することにある。
本発明の半導体装置は、半導体基板と、この半導体基板上に形成され開口幅の異なる複数のトレンチとを備え、前記複数のトレンチのうちで、開口幅の狭いトレンチを第１の深さに形成し、開口幅の広いトレンチを、底面端部が前記第１の深さよりも深い第２の深さに掘り下げると共に、底面中央部が前記第２の深さよりも浅く形成したところに特徴を有する。
また、本発明の半導体装置の製造方法は、半導体基板に開口幅の異なるトレンチ形成用のマスク材をパターニングする工程と、このマスク材をマスクとしてＲＩＥ法によりハロゲン系ガス、フロロカーボン系ガス、Ｏ２からなる反応性プラズマを用いて前記半導体基板をエッチング加工して前記開口幅の異なるトレンチを同時形成する工程とを備えたところに特徴を有する。
本発明の半導体装置によれば、トレンチ内部に絶縁膜を埋め込んで素子分離領域を形成する場合に、開口幅の狭いトレンチでは埋め込み性が良好な第１の深さに形成されており、開口幅の広いトレンチでは底面端部で耐圧を確保するのに十分な第２の深さに形成されているので、開口幅の狭いトレンチの形成領域で集積度を高めることができる。
また、本発明の半導体装置の製造方法によれば、上記の半導体装置を形成するのに、１回のエッチング加工工程で開口幅の狭いトレンチを第１の深さに、開口幅の広いトレンチを底面端部が第１の深さよりも深い第２の深さに掘り下げると共に、底面中央部が第２の深さよりも浅く形成することができる。
また、本発明の半導体装置の製造方法によれば、上記の半導体装置を形成するのに、１回のエッチング加工工程で開口幅の狭いトレンチを第１の深さに、開口幅の広いトレンチを底面端部が第１の深さよりも深い第２の深さに掘り下げると共に、底面中央部が第２の深さよりも浅く形成することができる。
以下、本発明を不揮発性半導体記憶装置であるフラッシュメモリに適用した場合の一実施形態について図１〜図３を参照して説明する。
図１は全体構成を示す模式的な断面図で、フラッシュメモリに素子分離領域を形成した状態を示している。この図１において、半導体基板としてのシリコン基板１には、メモリセル領域２に開口幅が狭いトレンチ３（第１の素子分離用トレンチ）が形成され、周辺回路領域４に開口幅の広いトレンチ５（第２の素子分離用トレンチ）が形成されている。トレンチ３の深さは、シリコン基板１の表面から１００ｎｍ（第１の深さｄ１）に形成されている。トレンチ５の深さは、底面端部５ａでシリコン基板１の表面から１７０ｎｍ（第２の深さｄ２）に形成され、底面中央部５ｂで１００ｎｍ（第１の深さｄ１）に形成されている。すなわち、トレンチ５の底面端部５ａの深さはトレンチ３の深さより深く、底面中央部５ｂの深さはトレンチ５の底面端部の深さより浅く形成されている。
図１は全体構成を示す模式的な断面図で、フラッシュメモリに素子分離領域を形成した状態を示している。この図１において、半導体基板としてのシリコン基板１には、メモリセル領域２に開口幅が狭いトレンチ３（第１の素子分離用トレンチ）が形成され、周辺回路領域４に開口幅の広いトレンチ５（第２の素子分離用トレンチ）が形成されている。トレンチ３の深さは、シリコン基板１の表面から１００ｎｍ（第１の深さｄ１）に形成されている。トレンチ５の深さは、底面端部５ａでシリコン基板１の表面から１７０ｎｍ（第２の深さｄ２）に形成され、底面中央部５ｂで１００ｎｍ（第１の深さｄ１）に形成されている。すなわち、トレンチ５の底面端部５ａの深さはトレンチ３の深さより深く、底面中央部５ｂの深さはトレンチ５の底面端部の深さより浅く形成されている。
シリコン基板１の平坦な部分の表面には、ゲート絶縁膜としてシリコン酸化膜６が膜厚１０ｎｍ程度で形成され、各トレンチ３、５の表面にはシリコン酸化膜７が膜厚６ｎｍ程度で形成されている。トレンチ３、５の内部には絶縁膜としてシリコン酸化膜８が埋め込み形成されている。これにより、ＳＴＩ９が形成されている。シリコン酸化膜６の上面には多結晶シリコン膜１０が積層されている。そして、多結晶シリコン膜１０およびシリコン酸化膜８を全面に覆うように多結晶シリコン膜１１が膜厚１００ｎｍで形成されている。
上記構成によれば、メモリセル領域２のトレンチ３はアスペクト比が高く設定されているが、深さｄ１は比較的浅いのでシリコン酸化膜８を埋め込み形成するのに埋め込み性を良好な状態とすることができる。また、周辺回路部４のトレンチ５はアスペクト比が低く設定されており、底面端部５ａの深さｄ２は底面中央部５ｂの深さｄ１よりも深く形成されているので、シリコン酸化膜８を埋め込み形成した状態では、絶縁距離を長くすることができるようになり、形成する素子の耐圧を高くすることができる。
次に、上記構成の製造工程について説明する。図２および図３は、製造工程の各段階で示す模式的断面図である。まず、図２（ａ）において、シリコン基板１上に膜厚１０ｎｍの第１のシリコン酸化膜６、膜厚６０ｎｍの第１の多結晶シリコン膜１０、シリコン窒化膜１２、第２のシリコン酸化膜１３を順次堆積する。
次に、図２（ｂ）に示すように、通常のフォトリソグラフィ処理によりフォトレジスト１４を所定のパターンに加工する。これは、メモリセル領域２および周辺回路領域４のそれぞれに対応して素子分離領域を形成するパターンを形成するものである。形成されたフォトレジスト１４のパターンをマスク材としてＲＩＥ法により第２のシリコン酸化膜１３とシリコン窒化膜１２をエッチング加工する。
次に、図２（ｂ）に示すように、通常のフォトリソグラフィ処理によりフォトレジスト１４を所定のパターンに加工する。これは、メモリセル領域２および周辺回路領域４のそれぞれに対応して素子分離領域を形成するパターンを形成するものである。形成されたフォトレジスト１４のパターンをマスク材としてＲＩＥ法により第２のシリコン酸化膜１３とシリコン窒化膜１２をエッチング加工する。
続いて、Ｏ２プラズマ中にシリコン基板１をさらして、フォトレジスト１４を除去した後、第２のシリコン酸化膜１３をマスク材にして多結晶シリコン膜１２と第１のシリコン酸化膜６とシリコン基板１をＲＩＥ法で同一チャンバー内にて連続的にエッチング加工し、図２（ｃ）に示すようにトレンチ３とトレンチ５を同時形成する。
トレンチ同時形成において、多結晶シリコン膜１２のエッチング時のエッチングガスとしては、例えばＨＢｒ、Ｃｌ２、Ｏ２、ＣＦ４を混合したガスを用いる。引き続き、シリコン酸化膜６のエッチング時のエッチングガスとしては、Ａｒ、ＣＨＦ３を混合したガスを用いる。また、シリコン基板１をエッチングするときに用いるエッチングガスとしては、ハロゲン系ガスとしてＨＢｒ、Ｃｌ２、フロロカーボン系ガスとしてＣＨＦ３を用いるとともに、他にＯ２を混合したガスを用いる。
トレンチ同時形成において、多結晶シリコン膜１２のエッチング時のエッチングガスとしては、例えばＨＢｒ、Ｃｌ２、Ｏ２、ＣＦ４を混合したガスを用いる。引き続き、シリコン酸化膜６のエッチング時のエッチングガスとしては、Ａｒ、ＣＨＦ３を混合したガスを用いる。また、シリコン基板１をエッチングするときに用いるエッチングガスとしては、ハロゲン系ガスとしてＨＢｒ、Ｃｌ２、フロロカーボン系ガスとしてＣＨＦ３を用いるとともに、他にＯ２を混合したガスを用いる。
多結晶シリコン膜１２のエッチング時のエッチングガスとしては、ＨＢｒ、Ｃｌ２に代えて、ＨＣｌ、ＮＦ３、ＳＦ６などを用いることができる。また、シリコン酸化膜６のエッチング時のエッチングガスとしては、ＣＨＦ３に代えて、ＣＦ４、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６とこれにＣＯ、Ｘｅを加えたガスを用いることができる。さらに、シリコン基板１をエッチングするときに用いるエッチングガスとしては、ＣＨＦ３に代えて、ＣＦ４、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６等を用いることができる。
なお、多結晶シリコン膜１２のエッチングからシリコン酸化膜６のエッチングへの移行、およびシリコン酸化膜６のエッチングからシリコン基板１のエッチングへの移行は、プラズマの発光特性を自動検出し、発光特性が変化する時点で自動的に行う。なお、シリコン基板１のエッチングは時間で管理する。
このエッチング加工では、シリコン基板１中にトレンチ３、５を同時に形成しており、開口幅の広いトレンチ５においては、底面部端部５ａの深さｄ２が底面中央部５ｂの深さｄ１よりも深くなるような形状に形成している。その後、Ｏ２雰囲気、１０００℃で加熱し、６ｎｍの第３のシリコン酸化膜７を形成する。
このエッチング加工では、シリコン基板１中にトレンチ３、５を同時に形成しており、開口幅の広いトレンチ５においては、底面部端部５ａの深さｄ２が底面中央部５ｂの深さｄ１よりも深くなるような形状に形成している。その後、Ｏ２雰囲気、１０００℃で加熱し、６ｎｍの第３のシリコン酸化膜７を形成する。
次に、図３（ｄ）に示すように、ＨＤＰ（High Density Plasma）法により第４のシリコン酸化膜８を堆積してトレンチ３、５を埋め込むように形成する。この後、図３（ｅ）に示すように、ＣＭＰ（Chemical Mechanical Polish）法により第４のシリコン酸化膜８を平坦化し、続いて９００℃の窒素雰囲気中で熱処理をする。続いて、ＮＨ４Ｆ溶液に浸した後、１５０℃のリン酸処理によりシリコン窒化膜１２を除去し、減圧ＣＶＤ法によりリンが添加された第２の多結晶シリコン膜１１を膜厚１００ｎｍで堆積することにより図１に示すような構成を得る。なお、フラッシュメモリの製造工程としては、この後、ゲート絶縁膜、制御ゲート電極を形成する工程、配線パターンの形成工程などを経ることでウエハ工程が終了する。
このような加工工程を採用することで、シリコン基板１にトレンチ３、５を形成する場合に、１回のリソグラフィ処理とＲＩＥエッチング処理により深さの異なる形状に加工することができるようになる。この場合、トレンチ３は底面がほぼフラットで深さｄ１に形成され、トレンチ５は、底面端部５ａで深さｄ２（深さｄ１よりも深い）となり、底面中央部５ｂで深さｄ１となるように形成されている。
この実施形態においては、トレンチ３の深さｄ１を１００ｎｍ、トレンチ５の底面端部５ａの深さｄ２を１７５ｎｍとした。なお、深さｄ１とｄ２の差については、エッチングガスの混合比を調整することで制御することができるので、形成するトレンチのアスペクト比、開口幅寸法、トレンチの深さ寸法などの条件に応じてエッチング条件を適宜選択して適切な条件を選ぶことができる。
このような本実施形態によれば、メモリセル領域２のトレンチ３の深さｄ１に対して周辺回路領域４のトレンチ５を底面端部５ａで深く（深さｄ２）、底面中央部５ｂで同程度（深さｄ１）に同時に加工することができるので、素子の特性を満足させる構成を１回の加工工程を実施することで形成することができる。これにより、工程数を削減して製造コストの低減を図るとともに、歩留まりの向上も図ることができるようになる。
また、このようにフォトレジスト１４をパターニングするための１回のフォトリソグラフィ処理を経るだけで形成することができるので、従来のようなトレンチ掘り分けのためのパターニングをする必要がなくなることで、境界領域部分に段差を生ずることがなくなり、またそのことにより、境界領域に段差を生じても素子特性に影響を与えないようなダミー領域を設ける必要がなくなるので、素子面積の縮小化も図ることができるようになる。
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
上記実施形態では、トレンチ３の深さｄ１がトレンチ５の底面中央部５ｂの深さｄ１と同じになる場合で示したが、必ずしも一致するように形成する必要はなく、エッチング加工上の条件やばらつきの範囲内でほぼ同程度の深さになれば良いものである。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
上記実施形態では、トレンチ３の深さｄ１がトレンチ５の底面中央部５ｂの深さｄ１と同じになる場合で示したが、必ずしも一致するように形成する必要はなく、エッチング加工上の条件やばらつきの範囲内でほぼ同程度の深さになれば良いものである。
さらには、トレンチ５の底面端部５ａが耐圧を確保できる深さｄ２に形成することができれば、底面中央部５ｂがトレンチ３の深さｄ１よりも深く形成されたり、浅く形成されることは何ら支障を来すものではない。
上記実施形態においては、多結晶シリコン膜１０、１１を用いる構成としているが、これに代えて、非晶質シリコン膜を用いることもできる。
上記実施形態においては、多結晶シリコン膜１０、１１を用いる構成としているが、これに代えて、非晶質シリコン膜を用いることもできる。
上記実施形態においては、マスク材を加工した後にフォトレジスト１４を剥離して多結晶シリコン膜１２と第１のシリコン酸化膜６とシリコン基板１をエッチング加工するプロセスとしたが、フォトレジスト１４を残したまま多結晶シリコン膜１２と第１のシリコン酸化膜６とシリコン基板１をエッチング加工してもよい。
フラッシュメモリ以外にも異なる深さのトレンチを形成する構成の半導体装置に適用することができる。
フラッシュメモリ以外にも異なる深さのトレンチを形成する構成の半導体装置に適用することができる。
図面中、１はシリコン基板（半導体基板）、２はメモリセル領域、３はトレンチ、４は周辺回路領域、５はトレンチ、５ａは底面端部、５ｂは底面中央部、６はシリコン酸化膜（ゲート絶縁膜）、７、８、１３はシリコン酸化膜、９はＳＴＩ、１０、１１は多結晶シリコン膜、１２シリコン窒化膜、１４はフォトレジストである。
Claims (5)
- 半導体基板と、
この半導体基板上に形成され開口幅の異なる複数のトレンチとを備え、
前記複数のトレンチのうちで、開口幅の狭いトレンチは第１の深さに形成され、開口幅の広いトレンチは、底面端部が前記第１の深さよりも深い第２の深さに掘り下げられると共に、底面中央部が前記第２の深さよりも浅く形成されていることを特徴とする半導体装置。 - メモリセル領域および周辺回路領域を有する半導体基板と、
前記メモリセル領域に形成され、第１の開口幅を有し、前記半導体基板表面から第１の深さに掘り下げられた第１の素子分離用トレンチと、
前記周辺回路領域に形成され、前記第１の開口幅より幅の広い第２の開口幅を有し、底面端部が前記第１の深さよりも深い第２の深さに掘り下げられ、底面中央部は前記第２の深さよりも浅く形成された第２の素子分離用トレンチと
を具備したことを特徴とする半導体装置。 - 半導体基板に開口幅の異なるトレンチ形成用のマスク材をパターニングする工程と、
このマスク材をマスクとしてＲＩＥ法によりハロゲン系ガス、フロロカーボン系ガス、Ｏ２からなる反応性プラズマを用いて前記半導体基板をエッチング加工して前記開口幅の異なるトレンチを同時形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 半導体基板にゲート絶縁膜、多結晶シリコン膜もしくは非晶質シリコン膜、シリコン窒化膜、シリコン酸化膜を順次積層する工程と、
前記半導体基板の上面に開口幅の異なるトレンチ形成用のレジストをパターニングする工程と、
このレジストをマスクとしてＲＩＥ法により前記半導体基板に形成したシリコン酸化膜およびシリコン窒化膜をエッチング加工する工程と、
エッチング加工されたシリコン酸化膜およびシリコン窒化膜をマスク材としてＲＩＥ法によりハロゲン系ガス、フロロカーボン系ガス、Ａｒ、Ｏ２からなる反応性プラズマを用いて前記多結晶シリコン膜もしくは非晶質シリコン膜、ゲート絶縁膜および半導体基板をエッチング加工して前記開口幅の異なるトレンチを同時形成する工程とを備えたことを特徴とする半導体装置の製造方法。 - 請求項３または４に記載の半導体装置の製造方法において、
前記トレンチを形成する工程で前記シリコン基板のエッチングに用いるエッチングガスは、ハロゲン系ガスとしてＨＢｒ、Ｃｌ２、フロロカーボン系ガスとしてＣＨＦ３を用いることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004085052A JP2005276931A (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
| US11/086,379 US7265022B2 (en) | 2004-03-23 | 2005-03-23 | Method of fabricating semiconductor device with STI structure |
| US11/829,521 US7557422B2 (en) | 2004-03-23 | 2007-07-27 | Semiconductor device with STI structure |
| US11/829,491 US7572713B2 (en) | 2004-03-23 | 2007-07-27 | Method of fabricating semiconductor device with STI structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004085052A JP2005276931A (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005276931A true JP2005276931A (ja) | 2005-10-06 |
| JP2005276931A5 JP2005276931A5 (ja) | 2006-03-16 |
Family
ID=35095431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004085052A Pending JP2005276931A (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7265022B2 (ja) |
| JP (1) | JP2005276931A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277774A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2014175521A (ja) * | 2013-03-11 | 2014-09-22 | Tokyo Electron Ltd | プラズマエッチング方法 |
| JP2014209622A (ja) * | 2013-04-05 | 2014-11-06 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体製造用の内部プラズマグリッドの適用 |
| US11171021B2 (en) | 2013-04-05 | 2021-11-09 | Lam Research Corporation | Internal plasma grid for semiconductor fabrication |
| CN116230529B (zh) * | 2023-05-06 | 2023-07-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005276931A (ja) * | 2004-03-23 | 2005-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100607326B1 (ko) * | 2005-06-30 | 2006-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100649315B1 (ko) * | 2005-09-20 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 플래시 메모리의 소자분리막 제조 방법 |
| KR100660551B1 (ko) * | 2005-09-22 | 2006-12-22 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조 방법 |
| KR100772704B1 (ko) * | 2005-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법 |
| JP2007109966A (ja) * | 2005-10-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2009164558A (ja) * | 2007-12-10 | 2009-07-23 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法、並びにトレンチゲートの製造方法 |
| US20100181639A1 (en) * | 2009-01-19 | 2010-07-22 | Vanguard International Semiconductor Corporation | Semiconductor devices and fabrication methods thereof |
| JP4886801B2 (ja) * | 2009-03-02 | 2012-02-29 | 株式会社東芝 | 半導体装置の製造方法 |
| TWI462175B (zh) * | 2011-09-07 | 2014-11-21 | Inotera Memories Inc | 調整半導體基板槽深的製造方法 |
| CN104517890A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的浅沟槽隔离结构的形成方法 |
| KR102459430B1 (ko) | 2018-01-08 | 2022-10-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943546A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体集積回路装置およびその製法 |
| JP2000323564A (ja) * | 1999-05-10 | 2000-11-24 | Nec Corp | 半導体装置の製造方法 |
| JP2002009178A (ja) * | 2000-06-21 | 2002-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002043246A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体装置の製造方法 |
| JP2003506866A (ja) * | 1999-08-03 | 2003-02-18 | アプライド マテリアルズ インコーポレイテッド | エッチングプロセス用側壁ポリマー形成ガス添加物 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3717897A (en) * | 1970-06-18 | 1973-02-27 | H Amos | Tacky floor pad |
| US3658578A (en) * | 1970-07-22 | 1972-04-25 | Phillips Petroleum Co | Dust-retentive article |
| US4774907A (en) * | 1984-01-26 | 1988-10-04 | Patrick Yananton | Nonwoven screen for odorless animal litter unit |
| US4800677A (en) * | 1987-09-21 | 1989-01-31 | Colgate-Palmolive Company | Animal waste collection pad |
| US4913954A (en) * | 1987-10-26 | 1990-04-03 | Colgate-Palmolive Company | Disposable pad for odor prevention in cat litter boxes |
| US5876792A (en) * | 1988-03-14 | 1999-03-02 | Nextec Applications, Inc. | Methods and apparatus for controlled placement of a polymer composition into a web |
| US4861632A (en) * | 1988-04-19 | 1989-08-29 | Caggiano Michael A | Laminated bag |
| US4963431A (en) * | 1988-06-17 | 1990-10-16 | Aquarium Pharmaceuticals, Inc. | Zeolite-impregnated pads |
| US5338340A (en) * | 1990-02-10 | 1994-08-16 | D-Mark, Inc. | Filter and method of making same |
| US5173346A (en) * | 1990-06-18 | 1992-12-22 | Breck Middleton | Foldable sponge mat for surgical applications |
| WO1993019715A1 (en) * | 1992-04-02 | 1993-10-14 | The Procter & Gamble Company | Absorbent article having a nonwoven topsheet with fluid impervious areas |
| WO1995025343A1 (en) * | 1994-03-15 | 1995-09-21 | National Semiconductor Corporation | Planarized trench and field oxide isolation scheme |
| US5834104A (en) * | 1994-05-05 | 1998-11-10 | Cordani; Peter J. | Fluid absorption mat |
| US5819688A (en) * | 1997-04-21 | 1998-10-13 | Walker; Robert T. | Pet animal odor adsorbing and liquid absorbing mat |
| US5961763A (en) * | 1997-05-07 | 1999-10-05 | Air Products And Chemicals, Inc. | Sealable nonwoven web |
| US6569274B1 (en) * | 1997-05-07 | 2003-05-27 | Air Products And Chemicals, Inc. | Sealable nonwoven web |
| US5846603A (en) * | 1997-07-28 | 1998-12-08 | Superior Fibers, Inc. | Uniformly tacky filter media |
| US6440819B1 (en) * | 1998-03-03 | 2002-08-27 | Advanced Micro Devices, Inc. | Method for differential trenching in conjunction with differential fieldox growth |
| US6458442B1 (en) * | 2000-06-22 | 2002-10-01 | Mckay William D. | Cleaning mat with a plurality of disposable sheets |
| JP2000156402A (ja) | 1998-09-18 | 2000-06-06 | Sony Corp | 半導体装置およびその製造方法 |
| US6746974B1 (en) * | 1999-03-10 | 2004-06-08 | 3M Innovative Properties Company | Web material comprising a tackifier |
| US6219876B1 (en) * | 1999-05-04 | 2001-04-24 | Tech Mats, L.L.C. | Floor mat |
| US6569494B1 (en) * | 2000-05-09 | 2003-05-27 | 3M Innovative Properties Company | Method and apparatus for making particle-embedded webs |
| JP3403372B2 (ja) * | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| JP2005276931A (ja) * | 2004-03-23 | 2005-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-03-23 JP JP2004085052A patent/JP2005276931A/ja active Pending
-
2005
- 2005-03-23 US US11/086,379 patent/US7265022B2/en not_active Expired - Fee Related
-
2007
- 2007-07-27 US US11/829,521 patent/US7557422B2/en not_active Expired - Fee Related
- 2007-07-27 US US11/829,491 patent/US7572713B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943546A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体集積回路装置およびその製法 |
| JP2000323564A (ja) * | 1999-05-10 | 2000-11-24 | Nec Corp | 半導体装置の製造方法 |
| JP2003506866A (ja) * | 1999-08-03 | 2003-02-18 | アプライド マテリアルズ インコーポレイテッド | エッチングプロセス用側壁ポリマー形成ガス添加物 |
| JP2002009178A (ja) * | 2000-06-21 | 2002-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002043246A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277774A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2014175521A (ja) * | 2013-03-11 | 2014-09-22 | Tokyo Electron Ltd | プラズマエッチング方法 |
| JP2014209622A (ja) * | 2013-04-05 | 2014-11-06 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体製造用の内部プラズマグリッドの適用 |
| US11171021B2 (en) | 2013-04-05 | 2021-11-09 | Lam Research Corporation | Internal plasma grid for semiconductor fabrication |
| CN116230529B (zh) * | 2023-05-06 | 2023-07-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050230780A1 (en) | 2005-10-20 |
| US20070264823A1 (en) | 2007-11-15 |
| US7265022B2 (en) | 2007-09-04 |
| US7557422B2 (en) | 2009-07-07 |
| US20070262394A1 (en) | 2007-11-15 |
| US7572713B2 (en) | 2009-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265022B2 (en) | Method of fabricating semiconductor device with STI structure | |
| US8377829B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| JP2007013074A (ja) | 半導体素子の製造方法 | |
| JP2006245578A (ja) | 半導体装置の製造方法 | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JP2006287185A (ja) | 半導体素子の製造方法 | |
| US20060154439A1 (en) | Method of fabricating semiconductor device | |
| JP2008084975A (ja) | 半導体装置、およびその製造方法 | |
| KR100772562B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| JP2006128613A (ja) | 半導体素子の製造方法 | |
| KR100554834B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JP2001093970A (ja) | 半導体装置の製造方法 | |
| KR100451494B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
| KR100912987B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20050059744A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20090122676A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20040050112A (ko) | 반도체 소자 제조 방법 | |
| JP2002305241A (ja) | 半導体装置の製造方法 | |
| JP2007158107A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |