JP2005268725A - 半導体素子およびその製造方法 - Google Patents

Abstract

【課題】 製造工程における研磨またはドライエッチングの際に発生したダメージによる悪影響を解消すると共に、ウェットエッチングによるパターニングが難しいという問題を解決することができ、信頼性を向上させることができる半導体素子を提供する。
【解決手段】 ｐ型半導体よりなる基板１０の一面側に、ｐ側コンタクト層２１、ｐ型クラッド層２２、活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２が順に積層されている。ｐ側コンタクト層２１は、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。ｐ側コンタクト層２１のダメージ回復面６１に、ｐ側電極７１が設けられている。ドライエッチングで発生したダメージによる悪影響が防止され、ｐ側コンタクト層２１とｐ側電極７１との導通性が高くなり、信頼性が向上する。
【選択図】 図１

Description

本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体素子およびその製造方法に関する。

ＧａＮ，ＡｌＧａＮ混晶あるいはＧａＩｎＮ混晶などの窒化物系ＩＩＩ−Ｖ族化合物半導体は、直接遷移の半導体材料であると共に、禁制帯幅が０．８〜６．２ｅＶにわたっているという特徴を有している。したがって、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体は、紫外領域から赤外領域までの発光を得ることができ、半導体レーザあるいは発光ダイオードなどの半導体発光素子を構成する材料として実用化されている。また、窒化物系ＩＩＩ−Ｖ族化合物半導体は、飽和電子速度および破壊電界が大きいことから、電界効果トランジスタ，高電界・高温における高周波トランジスタなどの電子素子を構成する材料としても注目されている。

窒化物系ＩＩＩ−Ｖ族化合物半導体は、一般に、化学的に安定な材料である。そのため、ウェットエッチングによる加工が、他の半導体材料に比較して困難な場合が多い。例えば、シリコン（Ｓｉ）あるいはゲルマニウム（Ｇｅ）などの元素半導体、ＧａＡｓなどのヒ素系化合物半導体、ＩｎＰなどのリン系化合物半導体、ＺｎＳｅあるいはＺｎＳなどのセレンあるいは硫黄系化合物半導体の場合には、室温付近で適度なエッチング速度、均一性および選択比などを得られる酸またはアルカリが各々開発されている。これに対して、窒化物系ＩＩＩ−Ｖ族化合物半導体の場合、室温付近で適当な酸またはアルカリはなく、塩素（Ｃｌ₂ ）または塩化ホウ素（ＢＣｌ₃ ）などの塩素系ガスを用いた反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）などのドライエッチングが主として採用されてきた。更に、構造や目的により、アルゴン（Ａｒ）などを用いたイオンミリングなどの物理エッチングも行われる場合があった。

なお、例えば特許文献１にも記載されているように、高温での特定の条件においては、窒化物系ＩＩＩ−Ｖ族化合物半導体のウェットエッチングも可能である。例えば、リン酸（Ｈ₃ ＰＯ₄ ）またはそれを脱水した五酸化二リン（Ｐ₂ Ｏ₅ ）の４００℃程度での溶融液を用いた液相エッチング、または塩酸（ＨＣｌ）を用いた７００℃程度の気相エッチングなどが挙げられる。また、水酸化カリウム（ＫＯＨ）などの強アルカリも、高温下ではウェットエッチングが可能である。
特開平９−３３０９１６号公報

しかしながら、特許文献１に記載された窒化物系ＩＩＩ−Ｖ族化合物半導体のウェットエッチング方法では、溶液等が高温なので、エッチング速度、均一性あるいは再現性などの制御が難しく、また、高温のため特別な装置を必要とする。更に、マスク材料との選択比を得られないため適切なマスク材料を得にくい。４００℃以上の温度ではフォトレジストマスクが使えないのは当然であるが、酸化シリコン（ＳｉＯ₂ ）のような化学的に安定と思われる酸化膜マスクであっても、化学的に極めて安定な窒化物系ＩＩＩ−Ｖ族化合物半導体がエッチングされるような条件では同様にエッチングされてしまい、またはマスクにサイドエッチングが発生してしまうおそれがある。加えて、３Ｂ族元素によるエッチング速度の選択比をとることも難しい。このように、特許文献１記載のウェットエッチング方法は、段差構造などのパターニングには限界があった。

また、水酸化カリウムなどのアルカリについては、条件によっては、室温付近で最表面の原子層オーダーのエッチングが可能である。しかし、この方法は極めて微量のエッチングしかできないので、電極コンタクト面などに対する表面処理には有効であるが、パターニングに用いることは困難であった。

一方、ドライエッチングまたは物理エッチングでは、エッチングされた表面にダメージが発生してしまうという問題があった。また、基板の裏側を研磨などにより薄膜化する場合にも、研磨された表面にダメージが生じてしまっていた。このようなダメージは、深さによってはｐｎ接合に達し、素子に損傷を与えるおそれがあった。

特に、ｐ型の窒化物系ＩＩＩ−Ｖ族化合物半導体の場合には、研磨またはドライエッチング等によりダメージを受けた部分がｎ型ないし高抵抗層となってしまい、電極の形成が困難となる場合が多かった。また、例えばＧａＮ系材料は、一般にｎ型よりもｐ型のほうが得にくい。このようなことから、従来のＧａＮ系半導体レーザでは、基板上にｎ型半導体層およびｐ型半導体層を基板側から順に形成した構造とし、結晶成長の最表面がｐ型半導体層となるようにしている。

図２５は、このような従来の半導体レーザの製造工程の一例を表すものである。まず、図２５（Ａ）に示したように、基板１１０上にｎ側コンタクト層１４２、ｎ型クラッド層１４１、活性層１３０、ｐ型クラッド層１２２およびｐ側コンタクト層１２１を基板１１０側から順に形成する。次いで、図２５（Ｂ）に示したように、ドライエッチングによりｐ側コンタクト層１２１、ｐ型クラッド層１２２、活性層１３０、ｎ型クラッド層１４１およびｎ側コンタクト層１４２の一部を選択的に除去し、ｎ側コンタクト層１４２を露出させる。続いて、同じく図２５（Ｂ）に示したように、ドライエッチングによりｐ型クラッド層１２２およびｐ側コンタクト層１２１を選択的に除去して細い帯状とし、突条構造（リッジ）１５０を形成する。そののち、ｎ側コンタクト層１４２の露出面にｎ側電極１７２を設け、突条構造１５０の上面にｐ側電極１７１を設ける。このようにすれば、ｐ側コンタクト層１２１のｐ側電極１７１が設けられる部分が、ドライエッチングによりダメージを受けることを防止することができる。

しかし、このような従来構造では、ＧａＮ系材料はｎ型よりもｐ型のほうが抵抗率が高いので、突条構造１５０の幅またはｐ側電極１７１の幅が狭い場合、動作電圧の上昇に対する影響が大きくなってしまうという問題があった。

すなわち、ｐ型ＧａＮまたはＡｌＧａＮ混晶のキャリア濃度は、Ｎａ≒１×１０¹⁷（ｃｍ^-3）〜１×１０¹⁸（ｃｍ^-3）であり、ｐ側コンタクト層１４２と、このｐ側コンタクト層１４２に接してパラジウム（Ｐｄ）層またはニッケル（Ｎｉ）層を有するｐ側電極１７１との接触抵抗Ｒｃは、１０^-3（Ωｃｍ^-2）ないし１０^-4（Ωｃｍ^-2）程度と、ＧａＡｓ系またはＩｎＰ系のｐ側コンタクト層に比べて抵抗率が著しく高くなる。よって、ストライプ幅が例えば１μｍないし２μｍと狭い場合、動作電圧は、ｐ側コンタクト層１２１のシート抵抗および接触抵抗により、＋１Ｖないし＋２Ｖ程度になってしまうこともある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、製造工程における研磨またはドライエッチングの際に発生したダメージによる悪影響を解消すると共に、ウェットエッチングによるパターニングが難しいという問題を解決することができ、信頼性を向上させることができる半導体素子およびその製造方法を提供することにある。

本発明による半導体素子は、基板と、３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくとも窒素（Ｎ）とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体により構成され、基板に形成された半導体層と、基板または半導体層を研磨またはドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面を有する被加工層とを備えたものである。なお、ここでは、「ドライエッチング」は、ＲＩＥなどの、化学エッチングと物理エッチングとが合わさったエッチング、およびイオンミリングなどの物理エッチングを含み、一方、「ウェットエッチング」は、熱平衡における化学エッチングをいい、気体中でエッチングする気相エッチングおよび液体中でエッチングする液相エッチングの両方を含むものとする。

本発明による半導体素子の製造方法は、基板に、３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくとも窒素（Ｎ）とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体よりなる半導体層を形成する工程と、基板または半導体層を研磨またはドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面を有する被加工層を形成する工程とを含むものである。

本発明の半導体素子、または本発明による半導体素子の製造方法によれば、基板または半導体層を研磨またはドライエッチングで加工したのち、ダメージを受けた部分をウェットエッチングで除去することによりダメージ回復面を有する被加工層を形成するようにしたので、研磨またはドライエッチングで発生したダメージによる悪影響を防止し、素子の信頼性を向上させることができる。また、半導体層に対して段差構造などのパターニングを良好に行うことができ、ウェットエッチングによるパターニングが困難であるという問題を解決することができる。更に、研磨により基板の薄膜化を行ったのちにウェットエッチングを行うことにより、ウェットエッチングのみによる場合に比べて短時間で薄膜化を行うことができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体レーザの共振器方向に対して垂直方向の断面構成を表すものである。この半導体レーザは、ｐ型半導体よりなる基板１０の一面側に、基板１０側から順に積層されたｐ型半導体層２０，活性層３０およびｎ型半導体層４０を有している。基板１０，ｐ型半導体層２０，活性層３０およびｎ型半導体層４０は、短周期型周期律表における３Ｂ族元素のうちの少なくとも１種と短周期型周期律表における５Ｂ族元素のうちの少なくとも窒素とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体によりそれぞれ構成されている。窒化物系ＩＩＩ−Ｖ族化合物半導体としては、例えばＧａＮ，ＩｎＮもしくはＡｌＮまたはこれらの混晶、および、ＧａＩｎＮＡｓまたはＧａＩｎＮＰなどのＶ族混晶が挙げられる。

基板１０は、例えば、厚みが４００μｍ程度であり、ｐ型不純物としてマグネシウム（Ｍｇ）を添加したｐ型ＧａＮにより構成されている。

ｐ型半導体層２０は、例えば、基板１０の側から順に積層されたｐ側コンタクト層２１およびｐ型クラッド層２２を有している。ｐ側コンタクト層２１は、例えば、厚みが３μｍ程度であり、ｐ型不純物としてマグネシウムを添加したｐ型ＧａＮにより構成されている。ｐ型クラッド層２２は、例えば、厚みが６００ｎｍ程度であり、ｐ型不純物としてマグネシウムを添加したｐ型ＡｌＧａＮ混晶により構成されている。

活性層３０は、例えば、厚みが３ｎｍ程度であり、組成の異なるＧａ_x Ｉｎ_1-x Ｎ（但し、ｘ≧０）混晶層を積層した多重量子井戸構造を有している。

ｎ型半導体層４０は、例えば、活性層３０の側から順に積層されたｎ型クラッド層４１およびｎ側コンタクト層４２を有している。ｎ型クラッド層４１は、例えば、厚みが６００ｎｍ程度であり、ｎ型不純物としてケイ素（Ｓｉ）を添加したｎ型ＡｌＧａＮ混晶により構成されている。ｎ側コンタクト層４２は、例えば、厚みが２００ｎｍ程度であり、ｎ型不純物としてケイ素を添加したｎ型ＧａＮにより構成されている。なお、ｎ型クラッド層４１の一部およびｎ側コンタクト層４２は、共振器方向に延長された突条構造５０をなしており、電流狭窄を行うようになっている。突条構造５０の幅は、例えば１μｍないし数μｍである。

また、この半導体レーザでは、ｐ側コンタクト層２１が、後述するように、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この半導体レーザでは、ドライエッチングでｐ側コンタクト層２１に発生したダメージによる悪影響を防止し、信頼性を向上させることができるようになっている。

ｐ側コンタクト層２１に形成されたダメージ回復面６１には、ｐ側電極７１が形成されている。ｐ側電極７１は、例えば、第１層にパラジウム（Ｐｄ）またはニッケル（Ｎｉ）よりなる層を有し、パラジウム（Ｐｄ）／白金 （Ｐｔ）／金（Ａｕ）、または、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）がｐ側コンタクト層２１側からこの順に積層された構造を有している。なお、白金（Ｐｔ）層は必ずしも含まれていなくてもよく、省略することが可能である。

ｎ側コンタクト層４２における突条構造５０の上面には、ｎ側電極７２が形成されている。ｎ側電極７２は、例えば、第１層にチタン（Ｔｉ）よりなる層を有し、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）がｎ側コンタクト層４２側からこの順に積層された構造を有している。なお、白金（Ｐｔ）層は必ずしも含まれていなくてもよく、省略することが可能である。

更に、この半導体レーザでは、共振器方向において対向する一対の側面が共振器端面となっており、一対の共振器端面には図示しない一対の反射鏡膜がそれぞれ形成されている。これら一対の反射鏡膜のうち一方は低反射率となるように、他方は高反射率となるように反射率がそれぞれ調整されている。これにより、活性層３０において発生した光は一対の反射鏡膜の間を往復して増幅され、低反射率の反射鏡膜からレーザビームとして出射するようになっている。

この半導体レーザは、例えば、次のようにして製造することができる。なお、ここでは複数の半導体レーザを製造する場合を例に挙げて説明する。

図２および図３は、その製造工程を１つの半導体レーザ形成領域について表すものである。まず、例えば、複数の半導体レーザ形成領域を有すると共に、ｐ型半導体、例えばｐ型ＧａＮよりなる基板１０を用意する。次いで、この基板１０に、図２（Ａ）に示したように、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法により、ｐ型ＧａＮよりなるｐ側コンタクト層２１，ｐ型ＡｌＧａＮ混晶よりなるｐ型クラッド層２２，ＧａＩｎＮ混晶よりなる活性層３０、ｎ型ＡｌＧａＮ混晶よりなるｎ型クラッド層４１およびｎ型ＧａＮよりなるｎ側コンタクト層４２を順次成長させる。

続いて、図２（Ｂ）に示したように、例えば蒸着法またはスパッタ法を用いて、ｎ側コンタクト層４２の上に、二酸化ケイ素などの絶縁材料またはフォトレジストよりなる周期的なストライプ状のマスク８１を形成する。このとき、例えば半導体レーザの幅を４００μｍとする場合、マスク８１を２００μｍの幅、４００μｍの間隔（ピッチ）で形成する。

そののち、図２（Ｃ）に示したように、このマスク８１を利用して、例えば塩素または塩化ホウ素などの塩素系ガスを用いたＲＩＥなどのドライエッチングにより、例えば１μｍないし３μｍ程度のエッチング量でエッチングし、ｎ側コンタクト層４２，ｎ型クラッド層４１，活性層３０，ｐ型クラッド層２２およびｐ側コンタクト層２１の一部を選択的に除去し、ｐ側コンタクト層２１を表面に露出させる。このとき、露出したｐ側コンタクト層２１の表面はドライエッチングによりダメージを受け、ｎ型ないし高抵抗のダメージ層８２となっている。そののち、図３（Ａ）に示したように、マスク８１を除去する。

マスク８１を除去したのち、図３（Ｂ）に示したように、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、ｐ側コンタクト層２１の表面にダメージ回復面６１が形成される。このとき、ウェットエッチング方法としては、例えば、リン酸を用いた３５０℃ないし４００℃程度の液相エッチング、または塩酸を用いた７００℃程度の気相エッチングなどを用いることができる。

ウェットエッチングのエッチング量は、例えば０．０１μｍ以上とすることが好ましい。例えば水酸化カリウムを用いて室温付近で行うエッチングのような、表面状態の改質や、エッチング量が例えば１ｎｍ以下という原子層オーダーのエッチングでは、ダメージ層８２を完全に除去することができないからである。更に、エッチング量を例えば０．１μｍ以上とすれば、ダメージ層８２を完全に除去することができるのでより好ましい。エッチング量の制御は、溶液の濃度、温度および浸漬時間などを制御することにより可能である。

なお、ウェットエッチングによるエッチング量を例えば数μｍとすることにより、ドライエッチングにより形成された段差の位置も同様に数μｍ程度ずれる可能性がある。しかしながら、図３（Ｂ）に示した工程では、まだ突条構造５０（図１参照）などの微細な構造が形成されておらず、また、突条構造５０の形成予定位置と段差との距離（図１における距離Ｗ０）は例えば１０μｍないし５０μｍ程度と大きいので、ウェットエッチングによる数μｍ程度のずれは許容される。

また、ウェットエッチングによりｎ側コンタクト層４２の厚みも減少するので、図２（Ａ）に示した工程においてｎ側コンタクト層４２を厚めに形成しておくようにすれば、ｎ側電極７２との電気的接続を良好に行うことができる。

ウェットエッチングによりｐ側コンタクト層２１にダメージ回復面６１を形成したのち、図３（Ｃ）に示したように、例えば蒸着法を用いてｎ側コンタクト層４２の上に二酸化ケイ素よりなるストライプ状のマスク（図示せず）を形成する。次いで、このマスクを利用してｎ側コンタクト層４２およびｎ型クラッド層４１の一部を選択的にエッチングし、ｎ型クラッド層４１の上部およびｎ側コンタクト層４２を細い帯状とし、突条構造５０を形成する。

突条構造５０を形成するためのエッチング工程は、ダメージ層８２を除去してダメージ回復面６１を形成するためのウェットエッチングとは別の工程で行うことが好ましい。また、突条構造５０を形成するためのエッチング方法としては、ウェットエッチングを用いるのではなく、微細なパターニング、すなわち、０．１μｍないし数μｍ程度の精度を必要とするパターニングが可能な方法を用いることが好ましく、具体的には例えばＲＩＥなどのドライエッチングを用いることが好ましい。

突条構造５０を形成したのち、図１に示したように、ｐ側コンタクト層２１に形成されたダメージ回復面６１に、第１層に例えばパラジウム（Ｐｄ）またはニッケル（Ｎｉ）よりなる層を有するｐ側電極７１を形成する。具体的には、ｐ側コンタクト層２１に形成されたダメージ回復面６１に、パラジウム（Ｐｄ）／白金 （Ｐｔ）／金（Ａｕ）、または、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）を順次蒸着し、ｐ側電極７１を形成する。なお、白金（Ｐｔ）層は省略してもよい。また、ｎ側コンタクト層４２における突条構造５０の上面に、第１層に例えばチタン（Ｔｉ）よりなる層を有するｎ側電極７２を形成する。具体的には、突条構造５０の上面に、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）を順次蒸着してｎ側電極７２を形成する。なお、白金（Ｐｔ）層は省略してもよい。

ｎ側電極７２を形成したのち、基板１０を研磨により薄膜化する。次いで、共振器方向に対して垂直に分割する。これにより、一対の共振器端面が形成される。そののち、共振器端面に図示しない反射鏡膜をそれぞれ形成する。更に、各半導体レーザの形成領域に対応させて共振器方向と平行に分割する。以上により、図１に示した半導体レーザが複数完成する。

この半導体レーザでは、ｎ側電極７２とｐ側電極７１との間に所定の電圧が印加されると、活性層３０に電流が注入され、電子−正孔再結合により発光が起こる。この光は、図示しない反射鏡膜により反射され、その間を往復しレーザ発振を生じ、レーザビームとして外部に出射される。ここでは、ｐ側コンタクト層２１をドライエッチングで加工することにより発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっており、このダメージ回復面６１にｐ側電極７１が設けられているので、ダメージ層８２による悪影響が防止され、ｐ側コンタクト層２１とｐ側電極７１との導通性が高くなっている。よって、信頼性が向上する。

また、この半導体レーザでは、突条構造５０が、抵抗率または電極との接触抵抗がｐ型半導体層２０よりも低いｎ型半導体層４０に設けられているので、突条構造５０の幅が１μｍないし２μｍと狭い場合でも動作電圧の上昇に対する影響が抑制される。更に、ｐ側コンタクト層２１とｐ側電極７１との接触面積が図２５に示した従来構造よりも広くなるので、接触抵抗は若干高くても、動作電圧の上昇に対する影響は小さくなる。よって、動作電圧が低くなる。

これに対して、例えば図２５に示した従来構造では、幅の狭い突起構造５０が、抵抗率または電極との接触抵抗の高いｐ側コンタクト層１２１およびｐ型クラッド層１２２に設けられており、かつ、狭い面積でｐ側電極１７１とｐ側コンタクト層１２１とを接触させていたので、動作電圧が極めて高くなってしまっていた。

このように本実施の形態では、ｎ型半導体層４０，活性層３０およびｐ型半導体層２０をドライエッチングで加工したのち、ｐ側コンタクト層２１に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にｐ側電極７１を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。また、ｎ型半導体層４０，活性層３０およびｐ型半導体層２０に対して段差構造などのパターニングをドライエッチングにより良好に行うことができ、ウェットエッチングによるパターニングが困難であるという問題を解決することができる。

更に、突条構造５０を、抵抗率または電極との接触抵抗がｐ型半導体層２０よりも低いｎ型半導体層４０に設けることができるので、突条構造５０の幅が１μｍないし２μｍと狭い場合でも動作電圧の上昇に対する影響を抑制することができる。加えて、ｐ側コンタクト層２１とｐ側電極７１との接触面積を従来構造よりも広くすることができるので、接触抵抗は若干高くなっても、動作電圧の上昇に対する影響を小さくすることができる。よって、動作電圧を低くすることができる。

なお、図２および図３では、ドライエッチングの際にｐ側コンタクト層２１を表面に露出させる場合について示したが、ドライエッチングによりｐ型クラッド層２２を表面に露出させ、ウェットエッチングによりｐ側コンタクト層２１を表面に露出させるようにしてもよい。

また、図３（Ａ）および図３（Ｂ）では、マスク８１を除去したのち基板１０，ｎ側コンタクト層２１およびｎ側コンタクト層４２の全面にわたって無選択的に、全面ウェットエッチングを行う場合について示したが、必要に応じて、微細なパターニングを伴わないウェットエッチングを行うようにしてもよい。ここで「微細なパターニングを伴わないウェットエッチング」とは、例えば１μｍ以下のパターニング精度を伴わないウェットエッチングをいう。

（第１の実施の形態の変形例）
図４は、第１の実施の形態の変形例に係る半導体レーザの構成を表すものである。この半導体レーザは、ｐ側コンタクト層２１の一部に、ＧａＩｎＮ混晶よりなるＧａＩｎＮコンタクト層２１Ａが形成されており、このＧａＩｎＮコンタクト層２１Ａに形成されたダメージ回復面６１に、ｐ側電極７１が設けられていることを除いては、第１の実施の形態の半導体レーザと同様である。よって、対応する構成要素には同一の符号を付して説明する。

この半導体レーザでは、ＧａＩｎＮコンタクト層２１Ａを、ＧａＮよりもバンドギャップの小さいＧａＩｎＮ混晶により構成することにより、ＧａＩｎＮコンタクト層２１Ａとｐ側電極７１との導通性を向上させることができるようになっている。ＧａＩｎＮコンタクト層２１Ａを構成するＧａＩｎＮ混晶は、マグネシウム（Ｍｇ）が添加されていてもよい。また、ＧａＩｎＮコンタクト層２１Ａを構成するＧａＩｎＮ混晶は、インジウム組成が窒素組成の１０％を超えていれば、バンドギャップを小さくして抵抗率を下げることができるので、より好ましい。ただし、インジウム組成は、高すぎると結晶品質が悪化するので、あまり高くなりすぎないようにすることが望ましい。

この半導体レーザは、例えば、第１の実施の形態と同様にして製造することができる。また、この半導体レーザの作用は、第１の実施の形態と同様である。

このように本変形例では、ＧａＩｎＮ混晶よりなるＧａＩｎＮコンタクト層２１Ａに形成されたダメージ回復面６１に、ｐ側電極７１を設けるようにしたので、ＧａＩｎＮコンタクト層２１Ａとｐ側電極７１との導通を向上させることができる。

（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る半導体レーザの構成を表すものである。この半導体レーザは、基板１０の裏側に形成されたダメージ回復面６１に、ｐ側電極７１が設けられていることを除いては、第１の実施の形態の半導体レーザと同様である。よって、対応する構成要素には同一の符号を付して説明する。

この半導体レーザでは、基板１０が、後述するように、研磨で加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この半導体レーザでは、研磨により基板１０の裏側に発生したダメージ層８２による悪影響を防止し、基板１０とｐ側電極７１との導通性を高め、素子の信頼性を向上させることができるようになっている。

この半導体レーザは、例えば、次のようにして製造することができる。なお、ここでは複数の半導体レーザを製造する場合を例に挙げて説明する。

図６は、その製造工程を１つの半導体レーザ形成領域について表すものである。まず、図６（Ａ）に示したように、基板１０に、例えばＭＯＣＶＤ法により、ｐ側コンタクト層２１，ｐ型クラッド層２２，活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２を順次成長させる。

次いで、図６（Ｂ）に示したように、基板１０の裏側を研磨して薄膜化する。このとき、基板１０の裏側には、研磨の機械的損傷により、ダメージ層８２が形成される。

続いて、図６（Ｃ）に示したように、第１の実施の形態と同様にして、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、基板１０の裏側にダメージ回復面６１が形成される。

そののち、図５に示したように、第１の実施の形態と同様にして突条構造５０を形成し、基板１０の裏側に形成されたダメージ回復面６１にｐ側電極７１を形成し、突条構造５０の上面にｎ側電極７２を形成する。ｎ側電極７２を形成したのち、共振器方向に対して垂直に分割して、一対の共振器端面を形成し、共振器端面に図示しない反射鏡膜をそれぞれ形成する。更に、各半導体レーザの形成領域に対応させて共振器方向と平行に分割する。以上により、図５に示した半導体レーザが複数完成する。

また、この半導体レーザは、次のようにして製造することもできる。

まず、図６（Ａ）に示した工程により、基板１０に、例えばＭＯＣＶＤ法により、ｐ側コンタクト層２１，ｐ型クラッド層２２，活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２を順次成長させる。

次いで、図６（Ｂ）に示した工程により、基板１０の裏側を研磨して薄膜化する。このとき、基板１０の裏側には、研磨の機械的損傷により、ダメージ層８２が形成される。

続いて、図７（Ａ）に示したように、第１の実施の形態と同様にして突条構造５０を形成し、突条構造５０の上面にｎ側電極７２を形成する。

そののち、図７（Ｂ）に示したように、基板１０の表側全面に、例えば二酸化ケイ素または窒化ケイ素（ＳｉＮ）よりなる厚みが数μｍ程度の保護膜８３を形成し、第１の実施の形態と同様にしてウェットエッチングを行う。これにより、ダメージ層８２が除去され、基板１０の裏側にダメージ回復面６１が形成される。このとき、保護膜８３が基板１０の表側全面に設けられているので、基板１０の端を除くほとんどの領域はウェットエッチングにより侵食されず保護される。

基板１０の裏側にダメージ回復面６１を形成したのち、ＣＦ₄ またはＳＦ₆ などのフッ素系ガスを用いたドライエッチングにより、保護膜８３を除去する。

保護膜８３を除去したのち、共振器方向に対して垂直に分割して、一対の共振器端面を形成し、共振器端面に図示しない反射鏡膜をそれぞれ形成する。更に、各半導体レーザの形成領域に対応させて共振器方向と平行に分割する。以上により、図５に示した半導体レーザが複数完成する。

この半導体レーザの作用は、第１の実施の形態と同様である。

このように本実施の形態では、基板１０の裏側を研磨で加工したのち、基板１０の裏側に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にｐ側電極７１を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。また、研磨により基板１０の薄膜化を行ったのちにウェットエッチングを行うことにより、ウェットエッチングのみによる場合に比べて短時間で薄膜化を行うことができる。

なお、本実施の形態では、研磨により基板１０の裏側に発生したダメージ層８２をウェットエッチングで除去してダメージ回復面６１を形成する場合について説明したが、本実施の形態は、研磨などの物理的原因によるダメージ層８２に限らず、図６（Ａ）に示した結晶成長工程での熱履歴などにより基板１０の裏側に付着した汚れまたは自然酸化膜などについても、同様に適用することができる。

（第３の実施の形態）
図８は、本発明の第３の実施の形態に係る半導体レーザの構成を表すものである。この半導体レーザは、突条構造５０の両側にダメージ回復面６１を有していることを除いては、第１の実施の形態の半導体レーザと同様である。よって、対応する構成要素には同一の符号を付して説明する。また、第１の実施の形態と製造工程が重複する部分については、図２および図３を参照して説明する。

この半導体レーザでは、突条構造５０の両側にダメージ回復面６１を有することにより、横方向の電流広がりを低減し、発光に寄与しない無効電流の増大を抑制することができることができるようになっている。

この半導体レーザは、例えば、次のようにして製造することができる。なお、ここでは複数の半導体レーザを製造する場合を例に挙げて説明する。

まず、図２（Ａ）に示した工程により、基板１０に、例えばＭＯＣＶＤ法により、ｐ側コンタクト層２１，ｐ型クラッド層２２，活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２を順次成長させる。

続いて、図２（Ｂ）に示した工程により、例えば蒸着法またはスパッタ法を用いて、ｎ側コンタクト層４２の上にマスク８１を形成する。

そののち、図２（Ｃ）に示した工程により、このマスク８１を利用して、例えば塩素または塩化ホウ素などの塩素系ガスを用いたＲＩＥなどのドライエッチングにより、ｎ側コンタクト層４２，ｎ型クラッド層４１，活性層３０，ｐ型クラッド層２２およびｐ側コンタクト層２１の一部を選択的に除去し、ｐ側コンタクト層２１を表面に露出させる。そののち、図３（Ａ）に示した工程により、マスク８１を除去する。

マスク８１を除去したのち、図３（Ｂ）に示した工程により、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、ｐ側コンタクト層２１の表面にダメージ回復面６１が形成される。

ウェットエッチングによりｐ側コンタクト層２１にダメージ回復面６１を形成したのち、図３（Ｃ）に示した工程により、ｎ側コンタクト層４２およびｎ型クラッド層４１の一部を選択的にエッチングし、突条構造５０を形成する。このとき、突条構造５０の両側には、図９（Ａ）に示したように、ドライエッチングによるダメージ層８２が形成されている。

ここで、突条構造５０の両側におけるｎ型クラッド層４１の厚さｄ（ダメージ層８２の厚さを含まない）は、突条構造５０とそれ以外の領域における屈折率差などの光学的特性を考慮して設計され、一般的には、ダメージ層８２が活性層３０に届かないように、例えばｄ＞０．１μｍと厚くされている。しかしながら、本実施の形態では、突条構造５０が、移動度の高いｎ側コンタクト層４２およびｎ型クラッド層４１に形成されているので、ｎ側電極７２から注入された電流がｎ型クラッド層４１内で横方向に広がりやすく、発光に寄与しない無効電流が増大してしまうおそれがある。よって、電流閉じ込めという点からはｄが厚いほど好ましくない。

また、突条構造５０の両側のｎ型クラッド層４１に形成されるダメージ層８２はｎ＋層となるため、横方向の電流広がりが更に助長され、素子特性を低下させる原因となるおそれがある。

このようなことから、図９（Ｂ）に示したように、第１の実施の形態と同様にして、例えば０．１μｍないし０．２μｍ程度のエッチング量で、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、突条構造５０の両側にダメージ回復面６１が形成される。よって、横方向の電流広がりを低減し、発光に寄与しない無効電流の増大を抑制することができる。

なお、突条構造５０の幅は１μｍないし３μｍ程度であり、設計誤差ΔＷ＝±０．２μｍ程度であるので、ウェットエッチングにより突条構造５０の幅が狭くなっても設計誤差の範囲内に制御可能である。あるいは、このウェットエッチング量を見込んで、ウェットエッチング前の突条構造５０の幅を、その分広めに作製するようにしてもよい。

突条構造５０の両側にダメージ回復面６１を形成したのち、第１の実施の形態と同様にして、ｐ側コンタクト層２１に形成されたダメージ回復面６１にｐ側電極７１を形成し、突条構造５０の上面にｎ側電極７２を形成する。

ｎ側電極７２を形成したのち、基板１０を研磨により薄膜化する。次いで、共振器方向に対して垂直に分割する。これにより、一対の共振器端面が形成される。そののち、共振器端面に図示しない反射鏡膜をそれぞれ形成する。更に、各半導体レーザの形成領域に対応させて共振器方向と平行に分割する。以上により、図８に示した半導体レーザが複数完成する。

この半導体レーザでは、ｎ側電極７２とｐ側電極７１との間に所定の電圧が印加されると、活性層３０に電流が注入され、電子−正孔再結合により発光が起こる。この光は、図示しない反射鏡膜により反射され、その間を往復しレーザ発振を生じ、レーザビームとして外部に出射される。ここでは、突条構造５０の両側に発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっているので、横方向の電流広がりが低減され、発光に寄与しない無効電流の増大が抑制されている。よって、信頼性が向上する。

このように本実施の形態では、突条構造５０の両側にダメージ回復面６１を形成するようにしたので、横方向の電流広がりを低減し、素子の信頼性を向上させることができる。

（第４の実施の形態）
図１０は、本発明の第４の実施の形態に係る半導体レーザの構成を表すものである。この半導体レーザは、突条構造５０の上面に、ドライエッチングで加工することにより形成されたダメージ層８２を有することを除いては、第１の実施の形態の半導体レーザと同様である。よって、対応する構成要素には同一の符号を付して説明する。また、第１の実施の形態と製造工程が重複する部分については、図２および図３を参照して説明する。

この半導体レーザでは、突条構造５０の上面に、ドライエッチングで加工することにより意図的にｎ＋化されたダメージ層８２が形成されることにより、ｎ側コンタクト層４２とｎ側電極７２との導通性をより高めることができるようになっている。ダメージ層８２の厚みは特に限定されないが、例えば０．１μｍ以下とされている。

この半導体レーザは、例えば、次のようにして製造することができる。なお、ここでは複数の半導体レーザを製造する場合を例に挙げて説明する。

まず、図２（Ａ）に示した工程により、基板１０に、例えばＭＯＣＶＤ法により、ｐ側コンタクト層２１，ｐ型クラッド層２２，活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２を順次成長させる。

続いて、図２（Ｂ）に示した工程により、例えば蒸着法またはスパッタ法を用いて、ｎ側コンタクト層４２の上にマスク８１を形成する。

そののち、図２（Ｃ）に示した工程により、このマスク８１を利用して、例えば塩素または塩化ホウ素などの塩素系ガスを用いたＲＩＥなどのドライエッチングにより、ｎ側コンタクト層４２，ｎ型クラッド層４１，活性層３０，ｐ型クラッド層２２およびｐ側コンタクト層２１の一部を選択的に除去し、ｐ側コンタクト層２１を表面に露出させる。そののち、図３（Ａ）に示した工程により、マスク８１を除去する。

マスク８１を除去したのち、図３（Ｂ）に示した工程により、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、ｐ側コンタクト層２１の表面にダメージ回復面６１が形成される。

ウェットエッチングによりｐ側コンタクト層２１にダメージ回復面６１を形成したのち、図３（Ｃ）に示した工程により、ｎ側コンタクト層４２およびｎ型クラッド層４１の一部を選択的にエッチングし、突条構造５０を形成する。

突条構造５０を形成したのち、図１１に示したように、突条構造５０の上面に、ドライエッチングで加工することによりダメージ層８２を形成する。

突条構造５０の上面にダメージ層８２を形成したのち、図１０に示したように、第１の実施の形態と同様にして、ｐ側コンタクト層２１に形成されたダメージ回復面６１にｐ側電極７１を形成する。また、同じく図１０に示したように、第１の実施の形態と同様にして、突条構造５０の上面に形成されたダメージ層８２の上にｎ側電極７２を形成する。

ｎ側電極７２を形成したのち、基板１０を研磨により薄膜化する。次いで、共振器方向に対して垂直に分割する。これにより、一対の共振器端面が形成される。そののち、共振器端面に図示しない反射鏡膜をそれぞれ形成する。更に、各半導体レーザの形成領域に対応させて共振器方向と平行に分割する。以上により、図１０に示した半導体レーザが複数完成する。

この半導体レーザの作用は、第１の実施の形態と同様である。

このように本実施の形態では、突条構造５０の上面に、ドライエッチングで加工することによりダメージ層８２を形成するようにしたので、ｎ側コンタクト層４２とｎ側電極７２との導通性をより高めることができる。

（第４の実施の形態の変形例）
図１２は、本発明の第４の実施の形態の変形例に係る半導体レーザの突条構造の構成を拡大して表すものである。この半導体レーザは、突条構造５０の上面に形成されたダメージ層８２が、表面に凹凸構造８２Ａを有することを除いては、第４の実施の形態の半導体レーザと同様である。よって、対応する構成要素には同一の符号を付して説明する。また、第１の実施の形態と製造工程が重複する部分については、図２および図３を参照して説明する。

この半導体レーザでは、突条構造５０の上面に形成されたダメージ層８２が、凹凸構造８２Ａを有することにより、ｎ側コンタクト層４２とｎ側電極７２との接触面積を増大して導通性をより高めることができると共に、ｎ側コンタクト層４２とｎ側電極７２の密着性を向上させることができるようになっている。

この半導体レーザは、第４の実施の形態と同様にして製造することができる。また、ダメージ層８２の凹凸構造８２Ａは、突条構造５０の上面をドライエッチングにより加工する際に、マスクを用いることにより容易に形成することができる。

この半導体レーザの作用は、第１の実施の形態と同様である。

このように本変形例では、突条構造５０の上面に形成されたダメージ層８２の表面に、凹凸構造８２Ａを設けるようにしたので、ｎ側コンタクト層４２とｎ側電極７２との導通性および密着性をより高めることができる。

（第５の実施の形態）
図１３は、本発明の第５の実施の形態の変形例に係る電界効果トランジスタの構成を表すものである。この電界効果トランジスタは、例えば、厚みが４３０μｍ程度であり、絶縁体であるサファイア（Ａｌ₂ Ｏ₃ ）よりなる基板２１０のｃ面に、バッファ層２１１を介してチャネル層２１２およびゲート絶縁膜２１３が順に積層された構成を有している。

バッファ層２１１は、例えば、厚みが２μｍ程度であり、高抵抗の真性ＧａＮにより構成されている。なお、このバッファ層２１１は、チャネル層２１２の構成材料とは異なる導電型を有するＧａＮにより構成されていてもよい。チャネル層２１２は、例えば、厚みが５００ｎｍ程度であり、ｎ型不純物としてケイ素を添加したｎ型ＧａＮよりなる電子伝導層、または、ｐ型不純物としてマグネシウムを添加したｐ型Ｇａｎよりなる正孔伝導層である。ゲート絶縁膜２１３は、例えば、厚みが１００ｎｍ程度であり、窒化アルミニウム（ＡｌＮ）により構成された半導体絶縁層または高抵抗層である。

ゲート絶縁膜２１３の上には、ゲート絶縁膜２１３の開口２１３Ａを介してチャネル層２１３と電気的に接続されたソース電極２７１と、ゲート絶縁膜２１３の開口２１３Ｂを介してチャネル層２１３と電気的に接続されたドレイン電極２７２とが設けられている。また、ソース電極２７１とドレイン電極２７２との間にゲート電極２７３が設けられている。ソース電極２７１およびドレイン電極２７２は、例えば、第１層にチタン（Ｔｉ）よりなる層を有し、チタン（Ｔｉ）／アルミニウム（Ａｌ）／金（Ａｕ）がチャネル層２１２側からこの順に積層された構造を有している。ゲート電極２７３は、例えば白金（Ｐｔ）により構成されている。

また、この電界効果トランジスタでは、チャネル層２１２が、後述するように、第１の実施の形態と同様にドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この電界効果トランジスタでは、ドライエッチングでチャネル層２１２に発生したダメージによる悪影響を防止し、チャネル層２１２とソース電極２７１およびドレイン電極２７２との導通性を高め、信頼性を向上させることができるようになっている。

この電界効果トランジスタは、例えば、次のようにして製造することができる。

まず、図１４（Ａ）に示したように、サファイアよりなる基板２１０を用意し、この基板２１０のｃ面に、例えばＭＯＣＶＤ法により、上述した厚みおよび材料よりなるバッファ層２１１，チャネル層２１２およびゲート絶縁膜２１３をそれぞれ形成する。

次いで、図１４（Ｂ）に示したように、例えばＲＩＥなどのドライエッチングにより、ゲート絶縁膜２１３を選択的に除去して開口２１３Ａ，２１３Ｂを形成する。このとき、開口２１３Ａ，２１３Ｂ内に露出したチャネル層２１２の表面には、ドライエッチングによりダメージ層８２が発生する。

続いて、図１４（Ｃ）に示したように、第１の実施の形態と同様にして、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、チャネル層２１２の表面にダメージ回復面６１が形成される。

そののち、図１３に示したように、開口２１３Ａ内のダメージ回復面６１にソース電極２７１を形成し、開口２１３Ｂ内のダメージ回復面６１にドレイン電極２７２を形成する。また、ゲート絶縁膜２１３上にゲート電極２７３を形成する。以上により、図１３に示した電界効果トランジスタが完成する。

この電界効果トランジスタでは、ゲート電極２７３に加える電圧を制御することによりソース電極２７１とドレイン電極２７２との間でチャネル層２１２内を流れる電流が制御される。ここでは、ドライエッチングによりチャネル層２１２に発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっており、このダメージ回復面６１にソース電極２７１およびドレイン電極２７２が設けられているので、ダメージ層８２による悪影響が防止され、チャネル層２１２とソース電極２７１およびドレイン電極２７２との導通性が高くなっている。よって、信頼性が向上する。

このように本実施の形態では、ドライエッチングによりチャネル層２１２に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にソース電極２７１およびドレイン電極２７２を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。

（第６の実施の形態）
図１３は、本発明の第５の実施の形態の変形例に係るバイポーラトランジスタの構成を表すものである。このバイポーラトランジスタは、基板３１０に、コレクタ領域３１１，ベース領域３１２およびエミッタ領域３１３が順に積層された縦型のものである。

基板３１０は、例えば、厚みが４３０μｍ程度であり、サファイアにより構成されている。コレクタ領域３１１，ベース領域３１２およびエミッタ領域３１３は、例えばＧａＮにより構成されており、コレクタ領域３１１とエミッタ領域３１３とは同一の導電性を有し、ベース領域３１２は、コレクタ領域３１１およびエミッタ領域３１３とは異なる導電性を有している。

コレクタ領域３１１にはコレクタ電極３７１が設けられ、ベース領域３１２にはベース電極３７２が設けられ、エミッタ領域３１３にはエミッタ電極３７３が設けられている。コレクタ電極３７１，ベース電極３７２およびエミッタ電極３７３は、例えば、ｐ型導電性を有する領域の上に設けられる場合には、第１層にパラジウム（Ｐｄ）またはニッケル（Ｎｉ）よりなる層を有し、パラジウム（Ｐｄ）／白金 （Ｐｔ）／金（Ａｕ）、または、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）が順に積層された構造を有し、ｎ型導電性を有する領域上に設けられる場合には、第１層にチタン（Ｔｉ）よりなる層を有し、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）が順に積層された構造を有している。

また、このバイポーラトランジスタでは、コレクタ領域３１１およびベース領域３１２が、後述するように、第１の実施の形態と同様にドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、このバイポーラトランジスタでは、ドライエッチングでコレクタ領域３１１およびベース領域３１２に発生したダメージによる悪影響を防止し、コレクタ領域３１１とコレクタ電極３７１との導通性、およびベース領域３１２とべース電極３７２との導通性を高め、信頼性を向上させることができるようになっている。

このバイポーラトランジスタは、例えば、次のようにして製造することができる。

まず、図１６（Ａ）に示したように、上述した材料よりなる基板３１０を用意し、この基板３１０上に、例えばＭＯＣＶＤ法により、上述した材料よりなるコレクタ領域３１１，ベース領域３１２およびエミッタ領域３１３をそれぞれ形成する。

次いで、図１６（Ｂ）に示したように、例えばＲＩＥなどのドライエッチングにより、エミッタ領域３１３を選択的に除去してベース領域３１２を表面に露出させる。更に、同じく図１６（Ｂ）に示したように、エミッタ領域３１３およびベース領域３１２を選択的に除去してコレクタ領域３１１を表面に露出させる。このとき、露出したコレクタ領域３１１およびベース領域３１２の表面には、ドライエッチングによりダメージ層８２が発生する。

続いて、図１６（Ｃ）に示したように、第１の実施の形態と同様にして、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、コレクタ領域３１１およびベース領域３１２の表面にダメージ回復面６１が形成される。

そののち、図１５に示したように、コレクタ領域３１１のダメージ回復面６１にコレクタ電極３７１を形成し、ベース領域３１２のダメージ回復面６１にベース電極３７２を形成する。また、エミッタ領域３１３上にエミッタ電極３７３を形成する。以上により、図１５に示したバイポーラトランジスタが完成する。

このバイポーラトランジスタでは、ベース領域３１２とエミッタ領域３１３との間に流れる電流を制御することによりコレクタ領域３１１とエミッタ領域３１３との間を流れる電流が制御される。ここでは、ドライエッチングによりコレクタ領域３１１およびベース領域３１２に発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっており、このダメージ回復面６１にコレクタ電極３７１およびベース電極３７２が設けられているので、ダメージ層８２による悪影響が防止され、コレクタ領域３１１とコレクタ電極３７１との導通性、およびベース領域３１２とベース電極３７２との導通性が高くなっている。よって、信頼性が向上する。

このように本実施の形態では、ドライエッチングによりコレクタ領域３１１およびベース領域３１２に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にコレクタ電極３７１およびベース電極３７２を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。また、エミッタ領域３１３，ベース領域３１２およびコレクタ領域３１１に対して段差構造などのパターニングをドライエッチングにより良好に行うことができ、ウェットエッチングによるパターニングが困難であるという問題を解決することができる。

（第７の実施の形態）
図１７は、本発明の第７の実施の形態に係る半導体レーザの構成を表すものである。この半導体レーザは、ｎ型半導体よりなる基板４１０上に、ｎ型半導体層４０としてｎ側コンタクト層４２およびｎ型クラッド層４１、活性層３０、並びにｐ型半導体層２０としてｐ型クラッド層２２およびｐ側コンタクト層２１を有していることを除いては、第１の実施の形態と同様である。よって、対応する構成要素には同一の符号を付して説明する。

基板４１０は、例えばｎ型不純物として酸素またはケイ素を添加したｎ型ＧａＮにより構成されている。ｎ型半導体層４０としてのｎ側コンタクト層４２およびｎ型クラッド層４１、活性層３０、並びにｐ型半導体層２０としてのｐ型クラッド層２２およびｐ側コンタクト層２１は、第１の実施の形態と同様に構成されている。ｐ型クラッド層２２の一部およびｐ側コンタクト層２１は、共振器方向に延長された突条構造５０をなしている。

また、この半導体レーザでは、ｎ側コンタクト層４２が、後述するように、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この半導体レーザでは、ドライエッチングでｎ側コンタクト層４２に発生したダメージによる悪影響を防止し、信頼性を向上させることができるようになっている。

突条構造５０の上面にはｐ側電極７１が設けられ、ｎ側コンタクト層４２に形成されたダメージ回復面６１には、ｎ側電極７２が設けられている。

この半導体レーザは、例えば、次のようにして製造することができる。なお、ここでは複数の半導体レーザを製造する場合を例に挙げて説明する。

まず、図１８（Ａ）に示したように、基板４１０上に、ｎ側コンタクト層４２，ｎ型クラッド層４１，活性層３０，ｐ型クラッド層２２およびｐ側コンタクト層２１を順に積層する。

次いで、同じく図１８（Ａ）に示したように、図示しないマスクを用いたドライエッチングにより、ｐ側コンタクト層２１，ｐ型クラッド層２２，活性層３０，ｎ型クラッド層４１およびｎ側コンタクト層４２の一部を選択的に除去し、ｎ側コンタクト層４２を露出させる。このとき、ｎ側コンタクト層４４２の表面には、ドライエッチングによりダメージ層８２が発生する。このダメージ層８２は、ドライエッチング条件によりｎ＋層になる場合もあるが高抵抗層となってしまう場合もあり、高抵抗層となってしまった場合にはｎ側電極７２との導通性に影響を及ぼすおそれがある。

そこで、図１８（Ｂ）に示したように、第１の実施の形態と同様にして、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、ｎ側コンタクト層４２の表面にダメージ回復面６１が形成される。

そののち、図１７に示したように、ドライエッチングによりｐ型クラッド層２２およびｐ側コンタクト層２１を選択的に除去して細い帯状とし、突条構造５０を形成する。突条構造５０を形成したのち、同じく図１７に示したように、突条構造５０の上にｐ側電極７１を設け、ｎ側コンタクト層４２のダメージ回復面６１にｎ側電極７２を設ける。ｎ側電極７２を形成したのち、基板４１０を研磨により薄膜化し、分割および反射鏡膜の形成を行う。以上により、図１７に示した半導体レーザが複数完成する。

この半導体レーザでは、ｎ側電極７２とｐ側電極７１との間に所定の電圧が印加されると、活性層３０に電流が注入され、電子−正孔再結合により発光が起こる。この光は、図示しない反射鏡膜により反射され、その間を往復しレーザ発振を生じ、レーザビームとして外部に出射される。ここでは、ｎ側コンタクト層４２をドライエッチングで加工することにより発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっており、このダメージ回復面６１にｎ側電極７２が設けられているので、ダメージ層８２による悪影響が防止され、ｎ側コンタクト層４２とｎ側電極７２との導通性が高くなっている。よって、信頼性が向上する。

このように本実施の形態では、ｐ型半導体層２０，活性層３０およびｎ型半導体層４０をドライエッチングで加工したのち、ｎ側コンタクト層４２に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にｎ側電極７２を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。

（第８の実施の形態）
図１９は、本発明の第８の実施の形態に係る半導体レーザの構成を表すものである。この半導体レーザは、基板５１０が絶縁体であるサファイアにより構成されていることを除いては、第１の実施の形態と同様である。よって、対応する構成要素には同一の符号を付して説明する。

この半導体レーザでは、第１の実施の形態と同様に、ｐ側コンタクト層２１が、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この半導体レーザでは、ドライエッチングでｐ側コンタクト層２１に発生したダメージによる悪影響を防止し、信頼性を向上させることができるようになっている。

この半導体レーザは、絶縁体よりなる基板５１０を用いることを除いては、第１の実施の形態と同様にして製造することができる。また、この半導体レーザの作用および効果は、第１の実施の形態と同様である。

なお、本実施の形態では、基板５１０上に、第１の実施の形態と同様に、ｐ型半導体層２０、活性層３０およびｎ型半導体層４０が基板５１０側からこの順に形成された場合について説明したが、基板５１０上に、第７の実施の形態と同様に、ｎ型半導体層４０、活性層３０およびｐ型半導体層２０が基板５１０側からこの順に形成された構造としてもよい。その場合は、第７の実施の形態と同様に、ｎ側コンタクト層４２を、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層とすれば、ドライエッチングでｎ側コンタクト層４２に発生したダメージによる悪影響を防止して信頼性を向上させることができる。

（第９の実施の形態）
図２０は、本発明の第９の実施の形態に係る発光ダイオード（Light Emitting Diode；ＬＥＤ）の構成を表すものである。この発光ダイオードは、例えば、ｐ型ＧａＮなどのｐ型半導体よりなる基板６１０上に、ｐ型半導体層６２０，発光層６３０およびｎ型半導体層６４０が順に積層された構成を有している。ｐ型半導体層６２０上にはｐ側電極６７１が設けられ、ｎ型半導体層６４０上にはｎ側電極６７２が設けられている。ｎ側電極６７２は、透明電極６７２Ａと、パッド電極６７２Ｂとを有しており、発光層６３０で発生した光はｎ型半導体層６４０および透明電極６７２Ａを透過して取り出されるようになっている。

この発光ダイオードでは、ｐ型半導体層６２０が、後述するように、ドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面６１を有する被加工層となっている。これにより、この発光ダイオードでは、ドライエッチングでｐ型半導体層６２０に発生したダメージによる悪影響を防止し、ｐ型半導体層６２０とｐ側電極６７１との導通性を高め、信頼性を向上させることができるようになっている。

この発光ダイオードは、例えば次のようにして製造することができる。

まず、図２１（Ａ）に示したように、基板６１０に、例えばＭＯＣＶＤ法により、ｐ型半導体層６２０，発光層６３０およびｎ型半導体層６４０を順次成長させる。

次いで、図２１（Ｂ）に示したように、マスク８１を利用して、例えばＲＩＥなどのドライエッチングにより、ｎ型半導体層６４０，発光層６３０およびｐ型半導体層６２０の一部を選択的に除去し、ｐ型半導体層６２０を表面に露出させる。このとき、露出したｐ型半導体層６２０の表面には、ドライエッチングによりダメージ層８２が発生する。

続いて、マスク８１を除去し、図２１（Ｃ）に示したように、第１の実施の形態と同様にして、ウェットエッチングを行う。これにより、ダメージ層８２が除去され、ｐ型半導体層６２０の表面にダメージ回復面６１が形成される。

そののち、図２０に示したように、ｐ型半導体層６２０に形成されたダメージ回復面６１にｐ側電極６７１を形成し、ｎ型半導体層６４０にｎ側電極６７２を形成する。以上により、図２０に示した発光ダイオードが完成する。

この発光ダイオードでは、ｎ側電極６７２とｐ側電極６７１との間に所定の電圧が印加されると、発光層６３０に電流が注入され、電子−正孔再結合により発光が起こる。この光は、ｎ型半導体層６４０および透明電極６７２Ａを透過して取り出される。ここでは、ｐ型半導体層６２０をドライエッチングで加工することにより発生したダメージ層８２がウェットエッチングで除去されることによりダメージ回復面６１となっており、このダメージ回復面６１にｐ側電極６７１が設けられているので、ダメージ層８２による悪影響が防止され、ｐ型半導体層６２０とｐ側電極６７１との導通性が高くなっている。よって、信頼性が向上する。

このように本実施の形態では、ｎ型半導体層６４０，発光層６３０およびｐ型半導体層６２０をドライエッチングで加工したのち、ｐ型半導体層６２０に発生したダメージ層８２をウェットエッチングで除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にｐ側電極６７１を設けるようにしたので、ダメージ層８２による悪影響を防止し、素子の信頼性を向上させることができる。また、ｎ型半導体層６４０，発光層６３０およびｐ型半導体層６２０に対して段差構造などのパターニングをドライエッチングにより良好に行うことができ、ウェットエッチングによるパターニングが困難であるという問題を解決することができる。

なお、本実施の形態では、ｎ側電極６７２が透明電極６７２Ａとパッド電極６７２Ｂとを有しており、発光層６３０で発生した光がｎ型半導体層６４０および透明電極６７２Ａを透過して取り出される場合について説明したが、図２２に示したように、ｎ側電極６７２を金属電極により構成し、発光層６３０で発生した光を基板６１０側から取り出すようにしてもよい。

また、本実施の形態では、ｐ側電極６７１およびｎ側電極６７２が基板６１０の同一面側に設けられている場合について説明したが、図２３に示したように、ｐ側電極６７１を基板６１０の裏側に設けるようにしてもよい。あるいは、図２４に示したように、ｎ側電極６７２を金属電極により構成すると共に、ｐ側電極６７１を透明電極６７１Ａおよびパッド電極６７１Ｂにより構成し、発光層６３０で発生した光を基板６１０側から取り出すようにしてもよい。これらの場合においても、例えば、研磨などの物理的原因により基板６１０の裏側に形成されたダメージ層８２、または結晶成長工程での熱履歴などにより基板６１０の裏側に付着した汚れあるいは自然酸化膜などを、ウェットエッチングにより除去することによりダメージ回復面６１を形成し、このダメージ回復面６１にｐ側電極６７１を設けるようにすることができる。これにより、基板６１０の裏側に発生したダメージ層８２などによる悪影響を防止し、基板６１０とｐ側電極６７１との導通性を高め、素子の信頼性を向上させることができる。

更に、本実施の形態では、基板６１０がｐ型ＧａＮなどのｐ型半導体により構成されている場合について説明したが、基板６１０は、サファイアなどの絶縁体により構成されていてもよい。この場合、図２２に示した構成と同様に、ｎ側電極を金属電極により構成し、発光層で発生した光をサファイア基板側から取り出すようにしてもよい。

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、第３の実施の形態、第４の実施の形態および第４の実施の形態の変形例は、第１の実施の形態だけでなく、第１の実施の形態の変形例または第２の実施の形態にも同様に適用することができる。

また、例えば、上記実施の形態において説明した各層の材料および厚さ、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚さとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、第７の実施の形態では、基板４１０がｎ型半導体により構成された場合について説明したが、基板４１０はサファイアなどの絶縁体により構成されていてもよい。

更に、第８の実施の形態では、基板５１０がサファイアなどの絶縁体により構成されたことを除いては第１の実施の形態と同一の構成を有する場合について説明したが、第２の実施の形態および第４の実施の形態についても、第８の実施の形態と同様に、ｐ型半導体よりなる基板１０の代わりに、サファイアなどの絶縁体よりなる基板を有していてもよい。

加えて、例えば、第６の実施の形態では、コレクタ領域３１１，ベース領域３１２およびエミッタ領域３１３がすべてＧａＮにより構成されたホモバイポーラトランジスタの場合について説明したが、例えばベース領域３１２がＧａＮまたはＧａＩｎＮ混晶により構成され、コレクタ領域３１１およびエミッタ領域３１３がＧａＮまたはＡｌＧａＮ混晶により構成されたヘテロバイポーラトランジスタにも適用可能である。

更にまた、上記実施の形態では、半導体レーザ、電界効果トランジスタ、バイポーラトランジスタまたは発光ダイオードの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。

本発明は、半導体レーザおよび発光ダイオードのみならず、フォトディテクタ（Photo Ditector；ＰＤ）などの他の光素子にも適用可能である。また、電界効果トランジスタまたはバイポーラトランジスタ以外の電子素子にも適用することができる。更に、これらの光素子または電子素子を用いた集積素子に応用することができる。

本発明の第１の実施の形態に係る半導体レーザの構成を表す断面図である。 図１に示した半導体レーザの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 第１の実施の形態の変形例に係る半導体レーザの構成を表す断面図である。 本発明の第２の実施の形態に係る半導体レーザの構成を表す断面図である。 図５に示した半導体レーザの製造方法を工程順に表す断面図である。 図５に示した半導体レーザの他の製造方法を工程順に表す断面図である。 本発明の第３の実施の形態に係る半導体レーザの構成を表す断面図である。 図８に示した半導体レーザの製造方法を工程順に表す断面図である。 本発明の第４の実施の形態に係る半導体レーザの構成を表す断面図である。 図１０に示した半導体レーザの製造方法を工程順に表す断面図である。 本発明の第４の実施の形態の変形例に係る半導体レーザの構成を表す一部拡大断面図である。 本発明の第５の実施の形態に係る電界効果トランジスタの構成を表す断面図である。 図１３に示した電界効果トランジスタの製造方法を工程順に表す断面図である。 本発明の第６の実施の形態に係るバイポーラトランジスタの構成を表す断面図である。 図１５に示したバイポーラトランジスタの製造方法を工程順に表す断面図である。 本発明の第７の実施の形態に係る半導体レーザの構成を表す断面図である。 図１７に示した半導体レーザの製造方法を工程順に表す断面図である。 本発明の第８の実施の形態に係る半導体レーザの構成を表す断面図である。 図２０（Ａ）は、本発明の第９の実施の形態に係る発光ダイオードを基板の発光層が形成された側から見た構成を表す平面図であり、図２０（Ｂ）は、図２０（Ａ）のＸＸＢ−ＸＸＢ線に沿った断面図である。 図２０に示した発光ダイオードの製造方法を工程順に表す断面図である。 図２２（Ａ）は、第９の実施の形態の一変形例に係る発光ダイオードを基板の発光層が形成された側から見た構成を表す平面図であり、図２２（Ｂ）は、図２２（Ａ）のＸＸＩＩＢ−ＸＸＩＩＢ線に沿った断面図である。 図２３（Ａ）は、第９の実施の形態の他の変形例に係る発光ダイオードを基板の発光層が形成された側から見た構成を表す平面図であり、図２３（Ｂ）は、図２３（Ａ）のＸＸＩＩＩＢ−ＸＸＩＩＩＢ線に沿った断面図である。 図２４（Ａ）は、第９の実施の形態の更に他の変形例に係る発光ダイオードを基板の発光層が形成された側から見た構成を表す平面図であり、図２４（Ｂ）は、図２４（Ａ）のＸＸＩＶＢ−ＸＸＩＶＢ線に沿った断面図であり、図２４（Ｃ）は、図２４（Ａ）および図２４（Ｂ）に示した発光ダイオードを基板の裏側から見た構成を表す平面図である。 従来の半導体レーザの製造方法を工程順に表す断面図である。

符号の説明

１０，６１０…基板（ｐ型半導体）、２０，６２０…ｐ型半導体層、２１…ｐ側コンタクト層、２１Ａ…ＧａＩｎＮコンタクト層、２２…ｐ型クラッド層、３０…活性層、４０，６４０…ｎ型半導体層、４１…ｎ型クラッド層、４２…ｎ側コンタクト層、５０…突条構造、６１…ダメージ回復面、７１，６７１…ｐ側電極、７２，６７２…ｎ側電極、８１…マスク、８２…ダメージ層、８２Ａ…凹凸構造、８３…保護膜，２１０…基板（Ａｌ₂ Ｏ₃ ）、２１１…バッファ層、２１２…チャネル層、２１３…ゲート絶縁膜、２７１…ソース電極、２７２…ドレイン電極、２７３…ゲート電極、３１０…基板、３１１…コレクタ領域、３１２…ベース領域、３１３…エミッタ領域、３７１…コレクタ電極、３７２…ベース電極、３７３…エミッタ電極、４１０…基板（ｎ型半導体）、５１０…基板（絶縁体）、６３０…発光層、６７１Ａ，６７２Ａ…透明電極、６７１Ｂ，６７２Ｂ…パッド電極

Claims (25)

1. 基板と、
   ３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくとも窒素（Ｎ）とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体により構成され、前記基板に形成された半導体層と、
   前記基板または前記半導体層を研磨またはドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面を有する被加工層と
   を備えたことを特徴とする半導体素子。
2. 前記ウェットエッチングがリン酸または塩酸を含むエッチング液またはエッチングガスを用いて行われた
   ことを特徴とする請求項１記載の半導体素子。
3. 前記ウェットエッチングが０．０１μｍ以上のエッチング量で行われた
   ことを特徴とする請求項１記載の半導体素子。
4. 前記半導体層は、前記基板側から順に、第１導電型半導体層、活性層および第２導電型半導体層を含む
   ことを特徴とする請求項１記載の半導体素子。
5. 前記基板はｐ型半導体により構成され、前記第１導電型半導体層はｐ側コンタクト層およびｐ型クラッド層を含み、前記第２導電型半導体層はｎ型クラッド層およびｎ側コンタクト層を含む
   ことを特徴とする請求項４記載の半導体素子。
6. 前記ｐ側コンタクト層が被加工層であり、前記ｐ側コンタクト層に形成されたダメージ回復面にｐ側電極が設けられている
   ことを特徴とする請求項５記載の半導体素子。
7. 前記基板が被加工層であり、前記基板の裏側に形成されたダメージ回復面にｐ側電極が設けられている
   ことを特徴とする請求項５記載の半導体素子。
8. 前記ｎ型クラッド層および前記ｎ側コンタクト層は電流狭窄のための突条構造をなす
   ことを特徴とする請求項５記載の半導体素子。
9. 前記ｎ型クラッド層が被加工層であると共に前記突条構造の両側にダメージ回復面を有する
   ことを特徴とする請求項８記載の半導体素子。
10. 前記ｎ側コンタクト層は、前記突条構造の上面に、ドライエッチングで加工することにより形成されたダメージ層を有する
    ことを特徴とする請求項８記載の半導体素子。
11. 前記ダメージ層は、表面に凹凸構造を有する
    ことを特徴とする請求項１０記載の半導体素子。
12. 前記基板はｎ型半導体により構成され、前記第１導電型半導体層はｎ側コンタクト層およびｎ型クラッド層を含み、前記第２導電型半導体層はｐ型クラッド層およびｐ側コンタクト層を含む
    ことを特徴とする請求項４記載の半導体素子。
13. 前記ｎ側コンタクト層が被加工層であり、前記ｎ側コンタクト層に形成されたダメージ回復面にｎ側電極が設けられている
    ことを特徴とする請求項１２記載の半導体素子。
14. 前記基板が被加工層であり、前記基板の裏側に形成されたダメージ回復面にｎ側電極が設けられている
    ことを特徴とする請求項１２記載の半導体素子。
15. 前記基板は絶縁体により構成され、前記第１導電型半導体層はｐ側コンタクト層およびｐ型クラッド層を含み、前記第２導電型半導体層はｎ型クラッド層およびｎ側コンタクト層を含む
    ことを特徴とする請求項４記載の半導体素子。
16. 前記ｐ側コンタクト層が被加工層であり、前記ｐ側コンタクト層に形成されたダメージ回復面にｐ側電極が設けられている
    ことを特徴とする請求項１５記載の半導体素子。
17. 前記半導体層は、ｎ型半導体またはｐ型半導体よりなるチャネル層を含む
    ことを特徴とする請求項１記載の半導体素子。
18. 前記チャネル層が被加工層であり、前記チャネル層に形成されたダメージ回復面に電極が設けられている
    ことを特徴とする請求項１７記載の半導体素子。
19. 前記半導体層は、ｎ型半導体またはｐ型半導体よりなるコレクタ領域、ベース領域およびエミッタ領域を含む
    ことを特徴とする請求項１記載の半導体素子。
20. 前記コレクタ領域および前記ベース領域が被加工層であり、前記コレクタ領域および前記ベース領域に形成されたダメージ回復面に電極が設けられている
    ことを特徴とする請求項１９記載の半導体素子。
21. 前記基板は絶縁体により構成されている
    ことを特徴とする請求項１記載の半導体素子。
22. 前記基板は半導体により構成されている
    ことを特徴とする請求項１記載の半導体素子。
23. 基板に、３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくとも窒素（Ｎ）とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体よりなる半導体層を形成する工程と、
    前記基板または前記半導体層を研磨またはドライエッチングで加工したのちウェットエッチングを行うことにより形成されたダメージ回復面を有する被加工層を形成する工程と
    を含むことを特徴とする半導体素子の製造方法。
24. 前記ウェットエッチングをリン酸または塩酸を含むエッチング液またはエッチングガスを用いて行う
    ことを特徴とする請求項２３記載の半導体素子の製造方法。
25. 前記ウェットエッチングを０．０１μｍ以上のエッチング量で行う
    ことを特徴とする請求項２３記載の半導体素子の製造方法。
    
    
    

Images