JP2005266888A - 不揮発性記憶装置の初期化方法 - Google Patents

Abstract

【課題】不揮発性記憶装置の初期化処理に必要な時間を短縮し、よりセットアップ時間の短い携帯機器を実現する。
【解決手段】不揮発性記憶装置に搭載されている複数のフラッシュメモリ１，２に対して、電源投入後に必ず実施する初期化処理として、フラッシュメモリ１に対して読み出しコマンドを発行する第１のステップ（ｔ７０１〜ｔ７０２）と、第１のステップ後でフラッシュメモリ１が読み出し処理中でまだデータを読み出せない期間にフラッシュメモリに対して読み出しコマンドを発行する第２のステップ（ｔ７０２〜ｔ７０３）と、フラッシュメモリ１のデータが読み出せる状態になった後にフラッシュメモリ１のデータを読み出す第３のステップ（ｔ７０４〜ｔ７０５）を実行する。これにより、フラッシュメモリ２に対する読み出しビジー時間（ｔ７０３〜ｔ７０５）を短縮することができる。
【選択図】図７

Description

本発明は、不揮発性の半導体メモリを使用した不揮発性記憶装置において、電源投入後などに実行される初期化方法に関する。

近年、フィルム交換の手間無しに多くの写真を撮影できるデジタルカメラを含め携帯機器の市場が急成長している。デジタルカメラ等携帯機器に求められる機能・性能として様々なものがあるが、その中でデジタルカメラであれば電源を投入してから撮影可能な状態になるまでの起動時間、つまり携帯機器としてのセットアップ時間（電源投入後使用可能となるまでの時間）というのもひとつの要素である。その起動時間にはデジタルカメラをはじめとして様々な携帯機器の外部記憶として使用されているフラッシュメモリを主な記憶媒体とした不揮発性メモリの初期化時間というのが無視できない。不揮発性メモリとして、その初期化時間を短縮することは、システムとしての携帯機器の性能を左右する大きなパラメータである。

例えば、特許文献１には、読み出しを行う必要のある物理ブロックまたは部分物理ブロックの数を削減し、不揮発性記憶装置の初期化時間を短縮するものである。
特開２００３−６７２４４号公報（図１を参照）

従来の不揮発性記憶装置の制御方法においても、初期化時間の短縮を行うことができる。しかしながら、不揮発性記憶装置の記憶容量は年々拡大の一途をたどり、その記憶容量に比例し、初期化時間が長くなるのは避けられなかった。

本発明は、上記従来の問題点を解決するためのもので、電源投入後やリセット後の初期化処理において、各フラッシュメモリの制御を独立に行うことにより、従来以上に初期化時間の短い不揮発性記憶装置、または、ユーザの利便性の高いセットアップ時間の短い携帯機器を提供する。

上記課題を解決するために、本発明の不揮発性記憶装置の初期化方法は、独立してデータの書き込み消去を行うことができる複数の物理ブロックからなる不揮発性メモリと、複数の不揮発性メモリを制御するためのコントローラとを備えた不揮発性記憶装置の初期化処理であって、コントローラが第１の不揮発性メモリに対して読み出しコマンドを発行する第１のステップと、読み出しコマンドにより第１の不揮発性メモリが読み出し処理中で、まだデータを読み出せない期間に、コントローラが第２の不揮発性メモリに対して読み出しコマンドを発行する第２のステップと、第１の不揮発性メモリのデータが読み出せる状態になった後に第１の不揮発性メモリのデータをコントローラが読み出す第３のステップとを実行する。

これによって、不揮発性記憶装置の初期化におけるテーブル作成時間を大幅に短縮することができ、記憶媒体として不揮発性記憶装置を用いる場合には、よりセットアップ時間の短い携帯機器を実現することができる、という効果が得られる。

本発明の請求項１に記載の発明は、独立してデータの書き込み消去を行うことができる複数の物理ブロックからなる不揮発性メモリと、複数の前記不揮発性メモリを制御するためのコントローラとを備えた不揮発性記憶装置の初期化処理であって、前記コントローラが第１の不揮発性メモリに対して読み出しコマンドを発行する第１のステップと、前記読み出しコマンドにより前記第１の不揮発性メモリが読み出し処理中で、まだデータを読み出せない期間に、前記コントローラが第２の不揮発性メモリに対して読み出しコマンドを発行する第２のステップと、前記第１の不揮発性メモリのデータが読み出せる状態になった後に前記第１の不揮発性メモリのデータを前記コントローラが読み出す第３のステップとを実行する不揮発性記憶装置の初期化方法である。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記コントローラは、消去済テーブルを備え、前記消去済テーブルは、初期化によって前記複数の不揮発性メモリの前記物理ブロックが消去済であるか書き込み済みであるかの情報を記憶する。

また、請求項３に記載の発明は、請求項１に記載の発明において、前記コントローラは、論理アドレスを物理アドレスに変換するための論物変換テーブルを備え、前記論物変換テーブルは、初期化によって前記複数の不揮発性メモリの前記物理ブロックが、どの論理アドレスに対応するかの情報を記憶する。

これらによって、第1の不揮発性メモリの読み出しを待たずに、第２の不揮発性メモリに読み出しコマンドを発行するので、初期化処理に係る複数の不揮発性メモリの読み出し処理をパラレル処理することで、初期化時間の短縮を行うことができる。

以下、本発明の実施の形態について、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態１による不揮発性記憶装置の構成を示すブロック図である。本実施の形態では、不揮発性記憶装置をメモリーカードとし、初期化方法は、メモリーカードに内蔵されるコントローラで実行されるものとする。

図１は、本実施の形態によるメモリーカード内部の構成を示すブロック図である。図１において、１０１はメモリーカード、１０２はコントローラ、１０９及び１１０はフラッシュメモリである。フラッシュメモリ１０９、１１０の詳細については、図３を用いて別途説明する。

１０３はコントローラ内部でメモリーカードの制御を行うＭＣＵ、１０４はメモリーカード１０１の外部にあるホスト機器（図示せず）とのインターフェイスを行うホストインターフェースである。１０５はメモリーカード１０１の内部にあるフラッシュメモリ１０９、フラッシュメモリ１１０とのインターフェイスを行うフラッシュインターフェイスで、フラッシュメモリ１０９，１１０への一方向出力である制御線と双方向のデータ線とフラッシュメモリからの一方向入力であるビジー線を用いてフラッシュメモリの制御を行う。このインターフェイスの詳細については、図２を用いて別途説明する。

１０６はホストインターフェース１０４とフラッシュインターフェイス１０５の間にあり、外部のホスト機器からの書き込みデータをメモリーカード１０１のフラッシュメモリ１０９、フラッシュメモリ１１０に書き込む時、または外部ホスト機器への読み出しデータをメモリーカード１０１のフラッシュメモリ１０９、１１０から読み出す時に使用される、バッファＲＡＭである。１０７はフラッシュメモリ１０９、１１０内部の物理ブロック単位に１ビットの情報で、消去済であるか書き込み済みであるかを示す消去済テーブルである。消去済テーブルの構成例については、図４を用いて別途説明する。

１０８はどの論理ブロックアドレスのデータがフラッシュメモリ１０９、１１０のどの物理ブロックに書き込まれているかを示す論物変換テーブルである。論物変換テーブルの構成例については、図５を用いて別途説明する。

図２は、フラッシュインターフェイス１０５とフラッシュメモリ１０９、１１０間のインターフェイスの詳細を示すブロック図である。

図２において、フラッシュインターフェイス１０６からフラッシュメモリ１０９、フラッシュメモリ１１０に共通に結線されている信号は、フラッシュインターフェイス１０６の制御信号であるコマンドラッチイネーブル（ＣＬＥ）、アドレスラッチイネーブル（ＡＬＥ）、ライトイネーブル（／ＷＥ）、リードイネーブル（／ＲＥ）の４本と、双方向のデータ線であるＩ／Ｏ０〜７の８本である。フラッシュインターフェイス１０６からフラッシュメモリ１０９、フラッシュメモリ１１０に対して個別に結線されている信号は、フラッシュインターフェイス１０６の制御信号であるチップイネーブル（／ＣＥ）とフラッシュインターフェイス１０６へ状態を示す信号であるレディー／ビジー（Ｒ／Ｂ）ある。

フラッシュインターフェイス１０６はフラッシュメモリ１０９、フラッシュメモリ１１０に個別に接続されたチップイネーブル信号（／ＣＥ１、／ＣＥ２）とレディー／ビジー信号（Ｒ／Ｂ１、Ｒ／Ｂ２）とを用いてフラッシュメモリ１０９とフラッシュメモリ１１０とを独立に制御する。また、その他の信号はコントローラ１０２とフラッシュメモリ１０９、フラッシュメモリ１１０間の配線を減らすために共用する。

図３は、フラッシュメモリ１０９、フラッシュメモリ１１０の内部の構成を示す概念図である。フラッシュメモリ１０９、フラッシュメモリ１１０は、それぞれＰＢ０〜１０２３の番号が振られた複数（ここでは１０２４個）の物理ブロックから構成される。物理ブロックはデータの消去を行う単位であり、消去済テーブル１０７や論物変換テーブル１０８は物理ブロック単位でデータの管理を行っている。一つの物理ブロックの容量は１２８ｋＢであり、従って、フラッシュメモリ１１１の容量は１２８ＭＢとなる。

図４は、フラッシュメモリ１０９，１１０内部の物理ブロックの内部の構成を示す概念図である。物理ブロックは、ＰＰ０〜６３の番号が振られた複数（ここでは６４）の物理ページから構成される。物理ページは容量が２ｋＢでデータを書き込むためのデータ領域と、管理情報を書き込むための６４Ｂの管理領域からなり、合計（２ｋ＋６４）Ｂの容量を持つ。物理ページはデータの書き込みを行う単位であり、その先頭ページであるＰＰ０の管理領域には、その物理ブロックに書き込まれたデータの論理アドレス情報も同時に書き込まれている。この論理アドレスを基に、メモリーカード１０１への電源投入後の初期化時間に、消去済テーブル１０７や論物変換テーブル１０８を作成する。

図５は、消去済テーブル１０７の内部のデータ構成を示す概念図である。消去済テーブル１０７はメモリーカード１０１内部に搭載されているフラッシュメモリ、ここではフラッシュメモリ１０９とフラッシュメモリ１１０の内部の物理ブロック全てに対して、その物理ブロックが消去済であるのか、書き込み済みであるのかを１ビットの情報として示す。消去済であればデータ“１”で、書き込み済みであればデータ“０”である。各々のフラッシュメモリにそれぞれ１０２４個の物理ブロックが存在しているので、２つのフラッシュメモリでは合計２０４８個の物理ブロックがある。２０４８ビットの情報を記憶するために２５６バイトのテーブルで管理する。消去済テーブル１０７の前半部分のアドレス０から１２７まで、図面中の上半分はフラッシュメモリ１０９に対応する領域であり、消去済テーブル１０７の後半部分のアドレス１２８から２５５まで、図面中の下半分はフラッシュメモリ１１０に対応する領域である。

アドレスの０にはフラッシュメモリ１０９の物理ブロックＰＢ０〜７の情報が記憶されており、ＰＢ０に対応する左のビットが０であるのでフラッシュメモリ１０９の物理ブロックＰＢ０はデータ書込み済みであることを示す。また左から２番目、３番目のビットも０であるのでフラッシュメモリ１０９の物理ブロックＰＢ１，ＰＢ２ともにデータが書き込み済みであることを示す。左から４番目以降右端までビットが１であるので、フラッシュメモリ１０９の物理ブロックＰＢ３〜７は全て消去済みであることを示している。

消去済テーブル１０７はホストからデータの書き込みを行う際に、データの書き込みを行ってもよい消去済の物理ブロックのアドレスを検索するときに使用する。

メモリーカード１０１への電源投入後のメモリーカード１０１の初期化時間において、メモリーカード１０１に搭載されている全てのフラッシュメモリの全ての物理ブロックの先頭ページＰＰ０の管理領域を読み出すことにより、その物理ブロックが消去済の物理ブロックであるのか、それともデータが書き込まれたブロックであるのかを判定し、消去済テーブル１０７を完成させる。

図６は、論物変換テーブル１０８の内部のデータ構成を示す概念図である。論物変換テーブル１０８はメモリーカード１０１内部のフラッシュメモリ１０９、フラッシュメモリ１１０に書き込まれているデータの論理アドレスと物理アドレスを変換するためのテーブルである。ホストから指定される論理アドレスを論物変換テーブル１０８のアドレスとして、フラッシュメモリ１０９、フラッシュメモリ１１０の物理アドレスを論物変換テーブル１０８のデータとして記憶している。論物変換テーブル１０８のデータはフラッシュメモリ１０９とフラッシュメモリ１１０とを連続して記憶させているので０〜１０２３まではフラッシュメモリ１０９の物理ブロックアドレスを示し、１０２４〜２０４７はフラッシュメモリ１１０の物理ブロックアドレスを示している。

例えば論理アドレス０のデータはフラッシュメモリ１０９、フラッシュメモリ１１０のどの物理ブロックに書き込まれているかというと、論物変換テーブル１０８のアドレス０のデータが０であるのでフラッシュメモリ１０９の物理ブロックＰＢ０に書き込まれているということがわかる。

次に論理アドレス１のデータはフラッシュメモリ１０９、フラッシュメモリ１１０のどの物理ブロックに書き込まれているかというと、論物変換テーブル１０８のアドレス１のデータが２０４７であるのでフラッシュメモリ１１０の物理ブロックＰＢ１０２３に書き込まれているということがわかる。

次に論理アドレス２のデータはフラッシュメモリ１０９、フラッシュメモリ１１０のどの物理ブロックに書き込まれているかというと、論物変換テーブル１０８のアドレス２のデータが２０４８であるのでフラッシュメモリ１０９、フラッシュメモリ１１０のいずれにもデータが存在しない。つまり論理アドレス２のデータはアロケートされていないということがわかる。

以下、同様にして、論物変換テーブル１０８を参照することによって、ホストから指定する論理アドレスに対応するデータがどのフラッシュメモリのどの物理ブロックに書き込まれているかというのがわかる。

論物変換テーブル１０８は、ホストからのデータの読出しを行う際にデータを読み出すべきフラッシュメモリとその物理ブロックのアドレスを得るために使われる。また、ホストからのデータの書き込みを行った後に旧データとなり消去を行うべき物理ブロックのアドレスとフラッシュメモリを得るために使われる。

メモリーカード１０１への電源投入後のメモリーカード１０１初期化時間において、メモリーカード１０１に搭載されている全てのフラッシュメモリの全ての物理ブロックの先頭ページＰＰ０の管理領域を読み出すことにより、その物理ブロックに書き込まれているデータがどの論理アドレスのデータなのかを読み出して論物変換テーブル１０８を完成させる。

図９は、従来技術を説明するための図面で、電源投入後のメモリーカード１０１初期化処理時の消去済テーブル１０７と論物変換テーブル１０８作成のためのフラッシュメモリ１０９、フラッシュメモリ１１０に対する読出し時のタイミングチャートで、ひとつの物理ブロックに対する部分だけを示している。

最初に時間ｔ９０１でフラッシュインターフェイス１０５からの制御信号チップイネーブル（／ＣＥ）が”Ｌ”になり、ｔ９０２までの期間にその他の制御線からフラッシュメモリに対して読出しコマンドを発行する。このコマンド発行に必要な時間ｔ９０１〜ｔ９０２はコマンド発行とアドレス指定のみを行うので１μｓ以下と短い。

フラッシュインターフェイス１０６から読出しコマンドが発行されたｔ９０２以降は、フラッシュメモリはレディー／ビジー信号（Ｒ／Ｂ）を”Ｌ”にして読み出し処理中であることを示す。そしてｔ９０３でレディー／ビジー信号が解除されて”Ｈ”になるが、このレディー／ビジー信号が”Ｌ”である時間を読み出しビジー時間という、読み出しビジー時間ｔ９０２〜ｔ９０３はフラッシュメモリのデータを読み出すための期間で２５μｓと長い。

最後に時間ｔ９０３〜ｔ９０４でフラッシュメモリから管理領域のみのデータを読み出す。このデータは論理アドレスを含む数バイト程度なので１μｓ以下の短時間行われる。

この結果、一つの物理ブロックの管理領域の論理アドレス情報を読み出すために必要な時間のほとんどは読み出しビジー時間（ｔ９０２〜ｔ９０３）が占めることとなる。

図１０は、従来技術を説明するための図面で、電源投入後のメモリーカード１０１初期化処理時の消去済テーブル１０７と論物変換テーブル１０８作成のためのフラッシュメモリ１０９、フラッシュメモリ１１０に対する読出し時のタイミングチャートで、全ての物理ブロックに対する部分を示している。

最初にｔ１００１からフラッシュメモリ１０９の物理ブロックＰＢ０に対する読出しを行う。図１０のタイミングチャートでフラッシュメモリ１読出しのラインのＰＢ０と書かれた部分がそれに相当し、図９に示したｔ９０１〜ｔ９０４の処理がこれに相当する。ほぼ読み出しビジー時間である２５μｓに等しい。次にフラッシュメモリ１０９のＰＢ１に対する読出しを行い、順次最後のブロックであるＰＢ１０２３までをｔ１００２まで読み出す。フラッシュメモリ１０９に含まれる全物理ブロックの先頭ページＰＰ０を読み出すための時間は、概ね「読み出しビジー時間×全物理ブロック数」なので、２５μｓ×１０２４＝２５．６ｍｓ、である。

次にｔ１００２からはフラッシュメモリ１１０の物理ブロックの読出しを行う。フラッシュメモリ１０９と同様に物理ブロックＰＢ０〜ＰＢ１０２３の先頭ページＰＰ０をｔ１００３まで読み出す。この時間もフラッシュメモリ１０９と同様で２５．６ｍｓである。

結果としてフラッシュメモリ１０９とフラッシュメモリ１１０の全物理ブロックの先頭ページＰＰ０を読み出して消去済テーブル１０７と論物変換テーブル１０８を作成するのに必要なｔ１００１〜ｔ１００３の時間は５１．２ｍｓである。

上記の様に、従来の手法では、不揮発性メモリーカードの電源投入後の初期化処理に要する時間は、５１．２ｍｓと長い、という課題が存在していた。

これに対し、本実施の形態における不揮発性記憶装置では、図７，８に示す初期化方法を実行する。

図７は、本実施の形態における、電源投入後のメモリーカード１０１初期化処理時の消去済テーブル１０７と論物変換テーブル１０８作成のためのフラッシュメモリ１０９、フラッシュメモリ１１０に対する読出し時のタイミングチャートで、フラッシュメモリ１０９とフラッシュメモリ１１０の、それぞれひとつの物理ブロックに対する部分だけを示している。

最初に時間ｔ７０１でフラッシュインターフェイス１０５からフラッシュメモリ１０９への制御信号チップイネーブル１（／ＣＥ１）が”Ｌ”になりフラッシュメモリ１０９に対して、ｔ７０２までの期間にその他の制御線からフラッシュメモリに対して読出しコマンドを発行する。この期間フラッシュメモリ１１０への制御信号チップイネーブル２（／ＣＥ２）は”Ｈ”であるので、このコマンドに対してフラッシュメモリ１１０は動作しない。ｔ７０２でコマンド発行を終えフラッシュメモリ１０９への制御信号チップイネーブル１が”Ｈ”になる。そしてフラッシュメモリ１０９のレディー／ビジー１信号（Ｒ／Ｂ１）は読出しビジー期間を示す”Ｌ”になる。このコマンド発行に必要な時間ｔ７０１〜ｔ７０２はコマンド発行とアドレス指定のみを行うので１μｓ以下と短い。

次に時間ｔ７０２でフラッシュインターフェイス１０６からフラッシュメモリ１１０への制御信号チップイネーブル２（／ＣＥ２）が”Ｌ”になりフラッシュメモリ１０９に対して、ｔ７０３までの期間にその他の制御線からフラッシュメモリに対して読出しコマンドを発行する。この期間フラッシュメモリ１０９への制御信号チップイネーブル１（／ＣＥ１）は”Ｈ”であるので、このコマンドに対してフラッシュメモリ１０９は動作しない。ｔ７０３でコマンド発行を終え、フラッシュメモリ１１０への制御信号チップイネーブル２（／ＣＥ２）が”Ｈ”になる。そしてフラッシュメモリ１１０のレディー／ビジー２信号（Ｒ／Ｂ２）は読出しビジー期間を示す”Ｌ”になる。このコマンド発行に必要な時間ｔ７０２〜ｔ７０３はコマンド発行とアドレス指定のみを行うので１μｓ以下と短い。

次にｔ７０４でフラッシュメモリ１０９のレディー／ビジー１信号（Ｒ／Ｂ１）が”Ｈ”となり、ｔ７０５までの期間フラッシュメモリ１０９の管理領域のデータの読出しを始める。このデータは論理アドレスを含む数バイト程度なのでｔ７０４〜ｔ７０５の読出しは１μｓ以下の短時間行われる。

最後にｔ７０５でフラッシュメモリ１１０のレディー／ビジー２信号（Ｒ／Ｂ２）が”Ｈ”であることを確認してｔ７０６までの期間フラッシュメモリ１１０の管理領域のデータの読出しをはじめる。このデータは論理アドレスを含む数バイト程度なのでｔ７０５〜ｔ７０６の読出しは１μｓ以下の短時間行われる。

この結果、フラッシュメモリ１０９とフラッシュメモリ１１０の、それぞれひとつの物理ブロックに対する先頭ページＰＰ０の管理領域の読出しに要する時間は、ほぼ読出しビジー時間に等しく２５μｓである。

図８は、本実施の形態における、電源投入後のメモリーカード１０１初期化処理時の消去済テーブル１０７と論物変換テーブル１０８作成のためのフラッシュメモリ１０９、フラッシュメモリ１１０に対する読出し時のタイミングチャートで、全ての物理ブロックに対する部分を示している。

最初にｔ８０１からフラッシュメモリ１０９とフラッシュメモリ１１０の各々の物理ブロックＰＢ０に対する読出しを行う。図８に示すタイミングチャートで、フラッシュメモリ１，２同時読出しのラインのＰＢ０と書かれた部分がそれに相当し、図７に示したｔ７０１〜ｔ７０６の処理がこれに相当する。ＰＢ０と書かれた部分の処理に要する時間は、ほぼ読み出しビジー時間である２５μｓに等しい。次にフラッシュメモリ１０９とフラッシュメモリ１１０の各々の物理ブロックＰＢ１に対する読出しを行い、順次最後の物理ブロックであるＰＢ１０２３までをｔ８０１まで読み出す。従って、フラッシュメモリ１０９とフラッシュメモリ１１０に含まれる全物理ブロックの先頭ページＰＰ０を読み出すための時間は、概ね「読み出しビジー時間×全物理ブロック数」となるので、２５μｓ×１０２４＝２５．６ｍｓ、である。

結果として、フラッシュメモリ１０９とフラッシュメモリ１１０の全物理ブロックの先頭ページＰＰ０を読み出して、消去済テーブル１０７と論物変換テーブル１０８を作成するのに必要なｔ８０１〜ｔ８０２の時間は、概略２５．６ｍｓである。これは、図１０に示した従来技術によるものと比べ、略半分の時間となる。

以上のように本実施の形態においては、不揮発性メモリ（フラッシュメモリ）を有するメモリーカード１０１の初期化時間を短縮するために、コントローラ１０２は、これにつながる複数のフラッシュメモリ１０９，フラッシュメモリ１１０を独立して制御し、フラッシュメモリ１０９が読み出しビジーの期間中にフラッシュメモリ１１０に対するコマンドを発行し、それぞれの読出しビジー期間がオーバーラップするように物理ブロックのデータを読み出すことで、初期化における消去済テーブル１０７と論物変換テーブル１０８作成の時間を半減している。

なお、本実施の形態においては、フラッシュメモリが２つの場合について説明を行ったが、本発明の効果は２つの場合に限定されるものではなく、３個以上、例えば４個のフラッシュメモリの読出しビジー時間をオーバーラップさせることにより初期化時間を短縮することは同様に実現できる。

また、本実施の形態による初期化方法は、１つのフラッシュメモリ内のデータを読み出す時間を短縮する技術と組み合わせて利用可能なことは言うまでもない。

本発明にかかる不揮発性記憶装置の初期化方法は、初期化におけるテーブル作成時間を大幅に短縮することができるという特有の効果を有し、メモリーカード等の不揮発性記憶装置としては勿論、不揮発性記憶装置を記録媒体に用いる携帯機器、電子機器の制御方法等として有用である。

本発明の実施の形態によるメモリーカード内部の構成を示すブロック図 同メモリーカードのコントローラとフラッシュメモリのインターフェイスの詳細を示すブロック図 同メモリーカードのフラッシュメモリ内部の構成を示す概念図 同メモリーカードのフラッシュメモリの物理ブロックの内部の構成を示す概念図 同メモリーカードの消去済テーブルのデータ構成を示す概念図 同メモリーカードの論物変換テーブルのデータ構成を示す概念図 同メモリーカードの物理ブロックの読出しの動作を示すタイミングチャート 同メモリーカードの初期化時の動作を示すタイミングチャート 従来のメモリーカードの物理ブロックの読出しの動作を示すタイミングチャート 従来のメモリーカードの初期化時の動作を示すタイミングチャート

符号の説明

１０１ メモリーカード
１０２ コントローラ
１０３ ＭＣＵ
１０４ ホストインターフェース
１０５ フラッシュインターフェイス
１０６ バッファＲＡＭ
１０７ 消去済テーブル
１０８ 論物変換テーブル
１０９、１１０ フラッシュメモリ

Claims (3)

1. 独立してデータの書き込み消去を行うことができる複数の物理ブロックからなる不揮発性メモリと、複数の前記不揮発性メモリを制御するためのコントローラとを備えた不揮発性記憶装置の初期化処理であって、
   前記コントローラが第１の不揮発性メモリに対して読み出しコマンドを発行する第１のステップと、
   前記読み出しコマンドにより前記第１の不揮発性メモリが読み出し処理中で、まだデータを読み出せない期間に、前記コントローラが第２の不揮発性メモリに対して読み出しコマンドを発行する第２のステップと、
   前記第１の不揮発性メモリのデータが読み出せる状態になった後に前記第１の不揮発性メモリのデータを前記コントローラが読み出す第３のステップとを実行することを特徴とする不揮発性記憶装置の初期化方法。
2. 前記コントローラは、消去済テーブルを備え、前記消去済テーブルは、初期化によって前記複数の不揮発性メモリの前記物理ブロックが消去済であるか書き込み済みであるかの情報を記憶することを特徴とする請求項１記載の不揮発性記憶装置の初期化方法。
3. 前記コントローラは、論理アドレスを物理アドレスに変換するための論物変換テーブルを備え、前記論物変換テーブルは、初期化によって前記複数の不揮発性メモリの前記物理ブロックが、どの論理アドレスに対応するかの情報を記憶することを特徴とする請求項１記載の不揮発性記憶装置の初期化方法。

Images