JP2005260866A - Fractional n frequency synthesizer device - Google Patents
Fractional n frequency synthesizer device Download PDFInfo
- Publication number
- JP2005260866A JP2005260866A JP2004073217A JP2004073217A JP2005260866A JP 2005260866 A JP2005260866 A JP 2005260866A JP 2004073217 A JP2004073217 A JP 2004073217A JP 2004073217 A JP2004073217 A JP 2004073217A JP 2005260866 A JP2005260866 A JP 2005260866A
- Authority
- JP
- Japan
- Prior art keywords
- current
- offset
- offset current
- phase
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、基準周波数を有理数倍した任意周波数の出力信号が得られるフラクショナルN周波数シンセサイザ装置に関するものである。 The present invention relates to a fractional N frequency synthesizer device capable of obtaining an output signal having an arbitrary frequency obtained by multiplying a reference frequency by a rational number.
PLL(フェーズ・ロック・ループ)回路を用いた周波数シンセサイザ装置において、基準信号の周波数(基準周波数)よりも細かい周波数ステップで出力信号の周波数を変化させるために、整数の分周比をNからN+1に周期的に変化させることで分周比Nと分周比N+1のデューティ比により決まる平均分周比がNよりも大きく且つN+1よりも小さい有理数の値を持ち得るようにした、いわゆるフラクショナルN周波数シンセサイザ装置が従来より提供されている。 In a frequency synthesizer device using a PLL (phase lock loop) circuit, an integer frequency division ratio is changed from N to N + 1 in order to change the frequency of the output signal at a frequency step finer than the frequency of the reference signal (reference frequency). So that the average frequency division ratio determined by the duty ratio of the frequency division ratio N and the frequency division ratio N + 1 can have a rational value larger than N and smaller than N + 1. Synthesizer devices are conventionally provided.
この種のフラクショナルN周波数シンセサイザ装置の基本構成を図13に示す。位相比較器1は、一定周波数(基準周波数)Frefの基準信号に対する比較信号の位相差Δφを求める。チャージポンプ回路2は、図14に示すように出力端に電流ICP(source)を吐き出す第1の電流源2Aと、出力端から電流ICP(sink)を吸い込む第2の電流源2Bとを具備する。第2の電流源2Bは、位相差Δφが正、すなわち、比較信号が基準信号に対して進み位相の場合に位相比較器1から出力される指令DNに応じて電流ICP(sink)を吸い込む。このとき、チャージポンプ回路2の出力電流ICPは正となる。一方、第1の電流源2Aは、位相差Δφが負、すなわち、比較信号が基準信号に対して遅れ位相の場合に位相比較器1から出力される指令UPに応じて電流ICP(source)を吐き出す。このとき、チャージポンプ回路2の出力電流ICPは負となる。
FIG. 13 shows the basic configuration of this type of fractional N frequency synthesizer device. The
ループフィルタ3は低域通過フィルタからなり、チャージポンプ回路2の出力電流ICP(ICP(source)とICP(sink)の合成値)を積分することで出力電流ICPの符号と出力時間に応じたレベルを持つ直流電圧(制御電圧)Vctに変換する。電圧制御発振器4は制御電圧によりその発振周波数Fvcoが変化する発振器であり、ループフィルタ3で変換された制御電圧Vctの増減に比例して発振周波数Fvcoが増減する。分周器5は、N(正の整数)とN+1の2通りの分周比が選択可能であって、電圧制御発振器4の出力信号を選択された分周比N又はN+1で分周して得られる比較信号を位相比較器1に出力する。つまり、位相比較器1、チャージポンプ回路2、ループフィルタ3、電圧制御発振器4、分周器5によりPLL(フェーズ・ロック・ループ)が形成されている。
The
一方、アキュムレータ6は、外部から入力されるフラクショナル値Fを比較信号の周期毎に累算し、例えばn(正の整数)ビット構成であれば累算値が2n以上になるとオーバーフロー信号を分周器5に出力する。分周器5ではアキュムレータ6からオーバーフロー信号OFが入力されると、オーバーフロー信号OFが入力された比較信号の周期の間は分周比をNからN+1に変化させる。すなわち、分周器5の分周比をフラクショナル値Fに応じた割合でNとN+1に周期的に変化させることによって、電圧制御発振器4の発振周波数Fvcoは基準周波数Frefに分周比Nを乗じた周波数Fref×Nと、基準周波数Frefに分周比N+1を乗じた周波数Fref×(N+1)との平均となり、Fvco=Fref×(N+F/2n)と表されるから、基準周波数Frefよりも細かい周波数ステップ(Fref/2n)で出力信号の周波数Fvcoを変化させることができる。
On the other hand, the
但し、このようなフラクショナルN周波数シンセサイザ装置においては、出力信号のスペクトラム内に不要な側波帯(スプリアス)がノイズとして生じてしまうので、かかるスプリアスノイズを低減する技術が種々提案されている(例えば、特許文献1参照)。
ところで、フラクショナルN周波数シンセサイザ装置の出力信号には上記スプリアスノイズの他に、位相比較器1で求まる位相差Δφとチャージポンプ回路2の出力電流量(出力電流ICPと位相差Δφに応じた出力時間との積)との非線形性に起因した位相ノイズが含まれている。すなわち、回路素子の特性のばらつきや浮遊容量の影響等により、位相差Δφの符号が正負反転するゼロクロス点を含む微小な範囲において位相比較器1で求めた位相差Δφとチャージポンプ回路2の出力電流量との線形性を維持することができず、出力信号の発振周波数Fvcoに生じる中心からのゆらぎ(位相ノイズ)が大きくなっていた。
Incidentally, in addition to the above spurious noise, the output signal of the fractional N frequency synthesizer device includes the phase difference Δφ obtained by the
本発明は上記事情に鑑みて為されたものであり、その目的は、位相ノイズの低減を可能としたフラクショナルN周波数シンセサイザ装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a fractional N frequency synthesizer device capable of reducing phase noise.
請求項1の発明は、上記目的を達成するために、一定周波数の基準信号と比較信号の位相差を求める位相比較器と、位相比較器で求めた位相差に対応する正又は負の電流を出力するチャージポンプ回路と、チャージポンプ回路から出力される正又は負の電流を積分して制御電圧に変換するループフィルタと、ループフィルタで変換された制御電圧に応じて出力信号の発振周波数を変化させる電圧制御発振器と、正の整数で表される分周比が可変であって電圧制御発振器の出力信号を選択された分周比で分周して得られる比較信号を位相比較器に出力する分周器と、外部から入力されるフラクショナル値に応じて分周器の分周比を複数種類の値に変化させるアキュムレータと、チャージポンプ回路の出力電流にオフセット電流を重畳するオフセット電流重畳手段とを備えたことを特徴とする。 In order to achieve the above object, a first aspect of the present invention provides a phase comparator for obtaining a phase difference between a reference signal having a constant frequency and a comparison signal, and a positive or negative current corresponding to the phase difference obtained by the phase comparator. The output charge pump circuit, the loop filter that integrates the positive or negative current output from the charge pump circuit and converts it to the control voltage, and the oscillation frequency of the output signal changes according to the control voltage converted by the loop filter A voltage controlled oscillator to be output and a comparison signal obtained by dividing the output signal of the voltage controlled oscillator by a selected frequency dividing ratio, which is variable in a positive integer, is output to the phase comparator. A frequency divider, an accumulator that changes the division ratio of the frequency divider to multiple values in accordance with an externally input fractional value, and an offset that superimposes an offset current on the output current of the charge pump circuit. Characterized by comprising a preparative current superposition means.
この発明によれば、チャージポンプ回路の出力電流にオフセット電流を重畳したことにより、位相差の符号が正負反転するゼロクロス点を含む微小な範囲からオフセット電流による位相分だけ正負何れかにシフトさせ、位相差とチャージポンプ回路の出力電流量との線形性が維持可能な領域で動作させることができ、これらの非線形性に起因する位相ノイズの低減が可能となる。 According to the present invention, the offset current is superimposed on the output current of the charge pump circuit, so that the phase difference by the phase of the offset current is shifted to either positive or negative from a minute range including the zero cross point where the sign of the phase difference is reversed. It is possible to operate in a region where the linearity between the phase difference and the output current amount of the charge pump circuit can be maintained, and it is possible to reduce phase noise due to these nonlinearities.
請求項2の発明は、請求項1の発明において、オフセット電流重畳手段は、一端がチャージポンプ回路の出力端に接続されるとともに他端が電源又はグランドに接続される抵抗素子からなることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the offset current superimposing means comprises a resistance element having one end connected to the output end of the charge pump circuit and the other end connected to a power supply or ground. And
この発明によれば、オフセット電流重畳手段を抵抗素子の追加のみで実現できるから、回路構成の複雑化やコストの上昇を最小限に抑えることができる。 According to the present invention, since the offset current superimposing means can be realized only by adding a resistance element, the complexity of the circuit configuration and the increase in cost can be minimized.
請求項3の発明は、請求項1又は2の発明において、オフセット電流値が可変である前記オフセット電流重畳手段を備えたことを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the invention, the offset current superimposing means whose offset current value is variable is provided.
この発明によれば、オフセット電流値を最適な値に調整することができる。 According to the present invention, the offset current value can be adjusted to an optimum value.
請求項4の発明は、請求項1の発明において、チャージポンプ回路は、出力端に負の電流を供給する第1の電流源と、出力端に正の電流を供給する第2の電流源を有し、位相比較器で求める位相差の絶対値が所定の閾値以下となるロック状態のときに、第1又は第2の電流源のうちでオフセット電流と同符号の電流を供給する側の電流源を停止させる電流源停止手段を備えたことを特徴とする。 According to a fourth aspect of the present invention, in the first aspect of the invention, the charge pump circuit includes a first current source that supplies a negative current to the output terminal, and a second current source that supplies a positive current to the output terminal. A current on the side of supplying a current having the same sign as the offset current in the first or second current source when the absolute value of the phase difference obtained by the phase comparator is a predetermined threshold value or less. Current source stop means for stopping the source is provided.
この発明によれば、ロック状態に於いて第1及び第2の電流源を両方とも動作させている場合に比較してロック状態が維持しやすい。 According to the present invention, the locked state can be easily maintained as compared with the case where both the first and second current sources are operated in the locked state.
請求項5の発明は、請求項1の発明において、チャージポンプ回路は、出力端に正又は負の電流を供給する2つの電流源を有し、オフセット電流重畳手段は、2つの電流源に各々並列接続された2つのオフセット電流源を有し、互いに並列に接続されていない電流源とオフセット電流源の2組の組み合わせのうちの何れか一つを選択し且つ選択した電流源とオフセット電流源のみを動作させる選択手段を備えたことを特徴とする。 According to a fifth aspect of the present invention, in the first aspect of the invention, the charge pump circuit has two current sources for supplying a positive or negative current to the output terminal, and the offset current superimposing means is provided for each of the two current sources. A current source and an offset current source selected from any one of two combinations of a current source and an offset current source that have two offset current sources connected in parallel and are not connected in parallel to each other It is characterized by comprising selection means for operating only the above.
この発明によれば、2つの電流源のうちから線形性に優れたものだけを選択して動作させることで位相ノイズをさらに低減することができる。 According to the present invention, it is possible to further reduce phase noise by selecting and operating only one having excellent linearity from the two current sources.
請求項6の発明は、請求項1〜5の何れかの発明において、オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら電圧制御発振器の出力信号における位相ノイズを計測し、位相ノイズを最小とするオフセット電流の最適値を求め、オフセット電流重畳手段におけるオフセット電流値を前記最適値に設定するオフセット電流値設定手段を備えたことを特徴とする。
The invention of
この発明によれば、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できる。 According to the present invention, the most effective offset current value for reducing phase noise can be easily set.
請求項7の発明は、請求項1〜5の何れかの発明において、オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら位相比較器で求める位相差を観測し、当該位相差の符号が正又は負の何れか一方のみとなるようにオフセット電流重畳手段におけるオフセット電流値を設定するオフセット電流値設定手段を備えたことを特徴とする。
The invention of
この発明によれば、位相差がゼロクロス点を含む範囲内とならないようにオフセット電流値を最適値に設定し、位相ノイズを確実に低減することができる。 According to the present invention, the offset current value is set to an optimum value so that the phase difference does not fall within the range including the zero cross point, and the phase noise can be reliably reduced.
本発明によれば、チャージポンプ回路の出力電流にオフセット電流を重畳したことにより、位相差の符号が正負反転するゼロクロス点を含む微小な範囲からオフセット電流による位相分だけ正負何れかにシフトさせ、位相差とチャージポンプ回路の出力電流量との線形性が維持可能な領域で動作させることができ、これらの非線形性に起因する位相ノイズの低減が可能になるという効果がある。 According to the present invention, by superimposing the offset current on the output current of the charge pump circuit, the phase difference is shifted from positive to negative by a phase corresponding to the offset current from a minute range including the zero cross point where the sign of the phase difference is reversed. It is possible to operate in a region where the linearity between the phase difference and the output current amount of the charge pump circuit can be maintained, and it is possible to reduce the phase noise caused by these nonlinearities.
(実施形態1)
図2に本実施形態の回路ブロックを示す。但し、図13に示した基本構成と共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 1)
FIG. 2 shows a circuit block of this embodiment. However, the same components as those in the basic configuration shown in FIG.
本実施形態はチャージポンプ回路2の構成に特徴があり、図1に示すようにチャージポンプ回路2の出力電流ICPに正のオフセット電流Ioffsetを重畳するオフセット電流源2Cが第2の電流源2Bと並列に接続されている。このオフセット電流源2Cは、第1又は第2の電流源2A,2Bのように位相比較器1で求まる位相差Δφに応じた出力時間だけ電流を出力するものではなく、位相差Δφに関係なく常時正のオフセット電流Ioffsetを出力している。而して、チャージポンプ回路2の出力電流ICPに重畳されたオフセット電流Ioffsetの分だけ電圧制御発振器4の出力信号の位相が遅れ、基準信号と比較信号(電圧制御発振器4の出力信号)の位相差(位相オフセット)ΔΦは、ΔΦ=−Ioffset/ICP(source)×2π[ラジアン]、時間で表すとΔΦ=−Ioffset/ICP(source)×(1/Fref)[秒]となる。
The present embodiment is characterized by the configuration of the
ここで、基準信号に対する比較信号の位相差Δφと、チャージポンプ回路2の出力電流ICPと出力時間の積で表される出力電流量との関係を図3に示す。なお、図3における横軸は位相差Δφを示し、基準信号に対して比較信号が進み位相であれば符号が正、遅れ位相であれば符号が負となり、縦軸はオフセット電流Ioffsetを除くチャージポンプ回路2の出力電流ICPのみの出力電流量を示し、出力電流ICPが吐き出される場合を負、引き込まれる場合を正としている。位相差Δφと出力電流量の関係は常に線形性を有することが理想であるが、図3の実線で示すように位相差Δφの符号が反転するゼロクロス点(原点)付近では位相比較器1とチャージポンプ回路2の出力時間が極めて短くなり、浮遊容量などの影響によって出力電流ICPのオン・オフが遅れてしまうので、位相差Δφと出力電流量との線形性が維持できなくなってしまう。したがって、従来のように位相差Δφのゼロクロス点を含む領域で位相比較器1並びにチャージポンプ回路1を動作させると、上述の非線形性に起因して電圧制御発振器4の出力信号における位相ノイズが増大することになる。
Here, the relationship between the phase difference Δφ of the comparison signal with respect to the reference signal and the output current amount represented by the product of the output current ICP of the
一方、本実施形態ではオフセット電流源2Cによりチャージポンプ回路2の出力電流ICPに常時正のオフセット電流Ioffsetを重畳しているから、図4(b)に示すように基準信号VFrefに対して比較信号VF(N/N+1)が常に位相オフセットΔΦだけ遅れ位相となり、位相比較器1で求められる位相差には位相オフセットΔΦが常に含まれることになる。つまり、チャージポンプ回路2の出力電流量が位相オフセットΔΦに対応するオフセット電流量と釣り合ったときに位相比較器1で求められる位相差が位相オフセットΔΦと略一致してPLLがロック状態となるから、チャージポンプ回路2の出力電流量は実質的に位相オフセットΔΦに対する比較信号の位相差Δφに応じて増減することになる。
On the other hand, in the present embodiment, since the offset
而して、図3に示すようにチャージポンプ回路2の出力電流ICPにオフセット電流Ioffsetを重畳すれば、基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ負の方向へシフトさせることができるから、位相比較器1並びにチャージポンプ回路1を、ゼロクロス点を含む非線形な領域ではなく線形性を有する領域で動作させることができる。図5は位相オフセットΔΦ[ラジアン]と位相ノイズ[dBc/Hz]との関係を示す特性図であり、位相オフセットΔΦがゼロとなるゼロクロス点(横軸の原点)及び2nπ(nは整数)となる点の近傍で位相ノイズが増大していることが判る。したがって、上述のように位相比較器1並びにチャージポンプ回路1をゼロクロス点を含む非線形な領域ではなく線形性を有する領域、つまり、図5においてゼロから望ましくは±πの範囲で位相ノイズが低くなる点に位相オフセットΔΦを設定することにより、位相差と出力電流量の非線形性に起因する位相ノイズの低減が可能となる。なお、本実施形態ではオフセット電流源2Cを第2の電流源2Bと並列に接続して位相オフセットΔΦを遅れ位相としたが、オフセット電流源2Cを第1の電流源2Aと並列に接続すれば位相オフセットΔΦを進み位相とし、図3及び図4(c)に示すように基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ正の方向へシフトさせてもよく、この場合にも線形性を有する領域で位相比較器1並びにチャージポンプ回路1を動作させて位相ノイズの低減が可能である。
Thus, if the offset current Ioffset is superimposed on the output current ICP of the
また、本実施形態ではオフセット電流重畳手段としてオフセット電流源2Cを用いたが、図6に示すように第2の電流源2B(あるいは第1の電流源2Aでも可)と並列に接続した抵抗素子Rをオフセット電流重畳手段としてもよく、オフセット電流重畳手段を抵抗素子Rの追加のみで実現できるから、回路構成の複雑化やコストの上昇を最小限に抑えることができるという利点がある。
In the present embodiment, the offset
ここで、既に説明したように位相オフセットΔΦはΔΦ=−Ioffset/ICP(source)×2π[ラジアン]で示され、その値を最適値に設定するためには第1の電流源2Aの出力電流ICP(source)の電流値に応じてオフセット電流Ioffsetを調整する必要がある。また、位相オフセットΔΦの最適値はアキュムレータ6の次数mによっても変化し、例えば、従来周知のΔΣ変調器でアキュムレータ6を構成した場合であれば、次数mが増えるにつれて、位相ノイズのレベルが高くなるゼロクロス付近での位相範囲も拡がるから、次数mに応じて位相オフセットΔΦの最適値を調整する必要がある。そこで、図7に示すように電流値が可変であるオフセット電流源2Cや、あるいは図8に示すように抵抗値が可変である抵抗素子Rをオフセット電流重畳手段に用いれば、オフセット電流Ioffsetの電流値を簡単に最適値に調整することができて望ましい。なお、オフセット電流Ioffsetの電流値を変えるには、例えばオフセット電流源2Cを複数個のNMOS(N型のMOSFET)の並列回路で構成した場合であれば、同時に動作させるNMOSの個数を制御することによりオフセット電流Ioffsetを容易に増減することができるし、抵抗素子Rを使用する場合であれば、抵抗素子とアナログスイッチの直列回路を第1又は第2の電流源2A,2Bに複数並列接続し、外部からアナログスイッチのオン・オフを切り換えて複数の抵抗素子の合成抵抗を増減することによりオフセット電流Ioffsetの増減が可能である。
Here, as already described, the phase offset ΔΦ is represented by ΔΦ = −Ioffset / ICP (source) × 2π [radian], and in order to set the value to the optimum value, the output current of the first
ところで、本実施形態では、図2に示すようにPLLがロック状態か否かを判定し、ロック状態であればPLLロック信号を出力するPLLロック判定部7を備えている。このPLLロック判定部7は、分周器5で分周された比較信号の位相を基準信号の位相と比較し、両者の位相差が所定の範囲内に収まっている場合にロック状態と判定している。
By the way, in this embodiment, as shown in FIG. 2, it is determined whether or not the PLL is in the locked state, and if it is in the locked state, a PLL
(実施形態2)
本実施形態はチャージポンプ回路2の構成に特徴があり、その他の構成は実施形態1と共通である。したがって、実施形態1と共通の構成要素には同一の符号を付して図示並びに説明を省略する。
(Embodiment 2)
The present embodiment is characterized in the configuration of the
本実施形態におけるチャージポンプ回路2は、図9に示すように第2の電流源2Bの機能をオフセット電流源2Cで担い、第1の電流源2Aとオフセット電流源2Cのみで構成されている。すなわち、オフセット電流源2Cは、位相比較器1で求められる位相差Δφに応じてオフセット電流Ioffsetを増減することにより、実施形態1における第2の電流源2Bの機能を担っている。例えば、オフセット電流源2Cを複数個のNMOSの並列回路で構成し、位相比較器1により位相差Δφに応じて同時に動作させるNMOSの個数を制御することによりオフセット電流Ioffsetを増減すればよい。
As shown in FIG. 9, the
而して、本実施形態においても実施形態1と同様に、チャージポンプ回路2の出力電流ICPにオフセット電流Ioffsetを重畳して基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ負の方向へシフトさせ、位相比較器1並びにチャージポンプ回路1を線形性を有する領域で動作させることができて位相ノイズの低減が可能であり、しかも、第1の電流源2Aとオフセット電流源2Cのみでチャージポンプ回路2が構成されるから、第1及び第2の電流源2A,2Bとオフセット電流源2Cとで構成する場合に比較してチャージポンプ回路2の回路構成が簡素化できるという利点がある。なお、第1の電流源2Aの機能を第2の電流源2Bと直列接続されたオフセット電流源2Cで担い、第2の電流源2Bとオフセット電流源2Cのみでチャージポンプ回路2を構成しても同様の作用効果を奏することはいうまでもない。
Thus, also in the present embodiment, as in the first embodiment, the reference point for obtaining the phase difference between the reference signal and the comparison signal by superimposing the offset current Ioffset on the output current ICP of the
(実施形態3)
本実施形態はチャージポンプ回路2の構成に特徴があり、その他の構成は実施形態1と共通である。したがって、実施形態1と共通の構成要素には同一の符号を付して図示並びに説明を省略する。
(Embodiment 3)
The present embodiment is characterized in the configuration of the
本実施形態におけるチャージポンプ回路2は、図10に示すように第1及び第2の電流源2A,2Bと、第1の電流源2Aに並列接続された第1のオフセット電流源2C1及び第2の電流源2Bに並列接続された第2のオフセット電流源2C2と、位相比較器1から与えられる指令UP,DNを各々出力するか否かを選択するマルチプレクサ(又は選択回路)2a,2bと、第1及び第2のオフセット電流源2C1,2C2の何れか一方のみを択一的に選択して動作させる選択回路2cとを有する。なお、マルチプレクサ2a,2b並びに選択回路2は、何れもCPUを主構成要素とする制御部(図示せず)から与えられる命令により、上記選択動作を行う。
As shown in FIG. 10, the
選択手段である制御部では、マルチプレクサ2aの出力を許可しマルチプレクサ2bの出力を禁止して第1の電流源2Aのみを動作させる場合、動作させない第2の電流源2Bに並列接続された第2のオフセット電流源2C2を選択回路2cで選択して動作させ且つ第1のオフセット電流源2C1を動作させず、マルチプレクサ2bの出力を許可しマルチプレクサ2aの出力を禁止して第2の電流源2Bのみを動作させる場合、動作させない第1の電流源2Aに並列接続された第1のオフセット電流源2C1を選択回路2cで選択して動作させ且つ第2のオフセット電流源2C2を動作させない、というように互いに並列に接続されていない第1の電流源2Aと第2のオフセット電流源2C2及び第2の電流源2Bと第1のオフセット電流源2C1の2組の組み合わせのうちの何れか一つを選択し且つ選択した電流源とオフセット電流源のみを動作させる。なお、第1及び第2の電流源2A,2Bと第1及び第2のオフセット電流源2C1,2C2は、例えば、複数個のNMOSの並列回路で構成され、制御部により同時に動作させるNMOSの個数を制御することで出力電流ICP(source),ICP(sink)並びにオフセット電流Ioffsetの調整が可能である。
In the control unit as selection means, when the output of the
而して、回路部品の特性のばらつきなどが原因で第1及び第2の電流源2A,2Bの線形性に差が生じることがあるから、第1の電流源2Aと第2の電流源2Bのうちから線形性に優れたものだけを動作させることにより位相ノイズをさらに低減することができる。
Thus, there may be a difference in linearity between the first and second
(実施形態4)
図11に本実施形態の回路ブロックを示す。但し、本実施形態の基本構成は実施形態1と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 4)
FIG. 11 shows a circuit block of this embodiment. However, since the basic configuration of the present embodiment is the same as that of the first embodiment, common components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、チャージポンプ回路2の出力電流に重畳するオフセット電流Ioffsetを最適値に設定するオフセット電流値設定手段を備えた点に特徴があり、CPUや不揮発性のメモリ並びに外部とのインタフェース等で構成される制御部8と、チャージポンプ回路2の出力電流ICPに直流電流を重畳する直流電流源9と、電圧制御発振器4の出力信号における位相ノイズを測定する位相ノイズ測定部10とでオフセット電流値設定手段が構成されている。なお、直流電流源9は電流値が可変であって、制御部8からの指示により電流値を変化させながらチャージポンプ回路2の出力電流ICPに直流電流を重畳する。
The present embodiment is characterized in that it includes an offset current value setting means for setting an offset current Ioffset superimposed on the output current of the
次に、オフセット電流値設定手段によりオフセット電流Ioffsetを最適値に設定する手順を説明する。制御部8は、直流電流源9に指示を与えてチャージポンプ回路2の出力電流ICPに重畳する直流電流を増減させながら、位相ノイズ測定部10による位相ノイズの測定値を取得し、PLLロック判定部7からPLLロック信号が出力されているときの位相ノイズ測定値をそのときの直流電流値とともにメモリに記憶する。そして、制御部8はメモリに記憶されたデータに基づいて位相ノイズ測定値を最小とする直流電流の最適値を決定し、例えばオフセット電流源2Cを複数個のNMOSの並列回路で構成し、同時に動作させるNMOSの個数を制御することでオフセット電流Ioffsetを最適値に一致させる。
Next, a procedure for setting the offset current Ioffset to an optimum value by the offset current value setting means will be described. The
このように本実施形態では、直流電流(オフセット電流Ioffset)を変化させながら電圧制御発振器4の出力信号における位相ノイズを測定し、位相ノイズを最小とするオフセット電流Ioffsetの最適値を求め、オフセット電流Ioffsetの電流値をその最適値に設定するようにしたので、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できるものである。
As described above, in this embodiment, the phase noise in the output signal of the voltage controlled
(実施形態5)
図12に本実施形態の回路ブロックを示す。但し、本実施形態の基本構成は実施形態1と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 5)
FIG. 12 shows a circuit block of this embodiment. However, since the basic configuration of the present embodiment is the same as that of the first embodiment, common components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、チャージポンプ回路2の出力電流に重畳するオフセット電流Ioffsetを最適値に設定するオフセット電流値設定部11を備えた点に特徴がある。このオフセット電流値設定部11は、CPUやメモリ並びに外部とのインタフェースなどで構成され、オフセット電流源2Cを制御してチャージポンプ回路2の出力電流ICPに重畳するオフセット電流Ioffsetを増減しながら位相比較器1で求めた位相オフセットΔΦを取り込み、位相オフセットΔΦが適切な値となるときのオフセット電流Ioffsetの最適値を決定し、例えばオフセット電流源2Cを複数個のNMOSの並列回路で構成し、同時に動作させるNMOSの個数を制御することでオフセット電流Ioffsetを最適値に一致させる。なお、位相オフセットΔΦの適切な値は、位相ノイズが最小となるようにアキュムレータ6の構成から理論的に求めることが可能である。
The present embodiment is characterized in that an offset current
このように本実施形態では、オフセット電流Ioffsetを変化させながら位相オフセットΔΦを観測し、位相オフセットΔΦを適切な値とするオフセット電流Ioffsetの最適値を求め、オフセット電流Ioffsetの電流値をその最適値に設定するようにしたので、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できるものである。 As described above, in the present embodiment, the phase offset ΔΦ is observed while changing the offset current Ioffset, the optimum value of the offset current Ioffset with the phase offset ΔΦ as an appropriate value is obtained, and the current value of the offset current Ioffset is determined as the optimum value. Therefore, the most effective offset current value for reducing phase noise can be easily set.
1 位相比較器
2 チャージポンプ回路
2A 第1の電流源
2B 第2の電流源
2C オフセット電流源
3 ループフィルタ
4 電圧制御発振器
5 分周器
6 アキュムレータ
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073217A JP4033154B2 (en) | 2004-03-15 | 2004-03-15 | Fractional N frequency synthesizer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004073217A JP4033154B2 (en) | 2004-03-15 | 2004-03-15 | Fractional N frequency synthesizer device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260866A true JP2005260866A (en) | 2005-09-22 |
JP4033154B2 JP4033154B2 (en) | 2008-01-16 |
Family
ID=35086129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004073217A Expired - Fee Related JP4033154B2 (en) | 2004-03-15 | 2004-03-15 | Fractional N frequency synthesizer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4033154B2 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008064945A1 (en) * | 2006-11-29 | 2008-06-05 | Robert Bosch Gmbh | Charge pump |
US7876136B2 (en) | 2007-04-04 | 2011-01-25 | Samsung Electronics Co., Ltd. | Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same |
JP2013223075A (en) * | 2012-04-16 | 2013-10-28 | Lapis Semiconductor Co Ltd | Pll frequency synthesizer, semiconductor integrated device and radio communication equipment |
EP3138201A1 (en) * | 2014-04-30 | 2017-03-08 | Qualcomm Incorporated | Low noise phase locked loops |
JP2019118063A (en) * | 2017-12-27 | 2019-07-18 | ラピスセミコンダクタ株式会社 | Semiconductor device and test method |
CN111010173A (en) * | 2019-12-20 | 2020-04-14 | 湖北大学 | Adaptive decimal frequency synthesizer burr removing system and method |
JP2020077960A (en) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | PLL synthesizer circuit |
JP2021002800A (en) * | 2019-06-24 | 2021-01-07 | 株式会社デンソー | PLL circuit |
JP2021136574A (en) * | 2020-02-27 | 2021-09-13 | セイコーエプソン株式会社 | Charge pump circuit, pll circuit, and oscillator |
EP4191887A4 (en) * | 2020-08-31 | 2023-10-04 | Huawei Technologies Co., Ltd. | Phase-locked loop and radio frequency transceiver |
-
2004
- 2004-03-15 JP JP2004073217A patent/JP4033154B2/en not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008064945A1 (en) * | 2006-11-29 | 2008-06-05 | Robert Bosch Gmbh | Charge pump |
US7876136B2 (en) | 2007-04-04 | 2011-01-25 | Samsung Electronics Co., Ltd. | Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same |
JP2013223075A (en) * | 2012-04-16 | 2013-10-28 | Lapis Semiconductor Co Ltd | Pll frequency synthesizer, semiconductor integrated device and radio communication equipment |
EP3138201A1 (en) * | 2014-04-30 | 2017-03-08 | Qualcomm Incorporated | Low noise phase locked loops |
JP2017518685A (en) * | 2014-04-30 | 2017-07-06 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Low noise phase lock loop |
JP7041512B2 (en) | 2017-12-27 | 2022-03-24 | ラピスセミコンダクタ株式会社 | Semiconductor devices and test methods |
JP2019118063A (en) * | 2017-12-27 | 2019-07-18 | ラピスセミコンダクタ株式会社 | Semiconductor device and test method |
JP7151391B2 (en) | 2018-11-07 | 2022-10-12 | 株式会社デンソー | PLL synthesizer circuit |
JP2020077960A (en) * | 2018-11-07 | 2020-05-21 | 株式会社デンソー | PLL synthesizer circuit |
JP2021002800A (en) * | 2019-06-24 | 2021-01-07 | 株式会社デンソー | PLL circuit |
JP7275900B2 (en) | 2019-06-24 | 2023-05-18 | 株式会社デンソー | PLL circuit |
CN111010173A (en) * | 2019-12-20 | 2020-04-14 | 湖北大学 | Adaptive decimal frequency synthesizer burr removing system and method |
CN111010173B (en) * | 2019-12-20 | 2023-05-23 | 湖北大学 | Adaptive fractional frequency synthesizer burr removal system and method |
JP2021136574A (en) * | 2020-02-27 | 2021-09-13 | セイコーエプソン株式会社 | Charge pump circuit, pll circuit, and oscillator |
JP7388240B2 (en) | 2020-02-27 | 2023-11-29 | セイコーエプソン株式会社 | Charge pump circuit, PLL circuit and oscillator |
EP4191887A4 (en) * | 2020-08-31 | 2023-10-04 | Huawei Technologies Co., Ltd. | Phase-locked loop and radio frequency transceiver |
Also Published As
Publication number | Publication date |
---|---|
JP4033154B2 (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085101B2 (en) | Spread spectrum clock generation device | |
US9048848B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation | |
US7405627B2 (en) | PLL frequency synthesizer | |
JP4496322B2 (en) | Jitter-compensated N-divided frequency synthesizer | |
US9030241B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching | |
JP4033154B2 (en) | Fractional N frequency synthesizer device | |
US8264258B1 (en) | Phase lock loop circuit | |
US7605664B2 (en) | All digital phase locked loop system and method | |
JP2006222939A (en) | Pll circuit | |
JP2006180349A (en) | Phase locked loop circuit and semiconductor integrated circuit | |
KR100918860B1 (en) | Frequency synthesizer having loop filter compensation circuit | |
US7123065B1 (en) | Method of improving lock acquisition times in systems with a narrow frequency range | |
JP2005236431A (en) | Frequency synthesizer | |
US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
JP2006217509A (en) | Pll frequency synthesizer | |
KR20160022071A (en) | Phase locked loop apparatus having multiple negative feedback loops | |
JP2013058904A (en) | Phase synchronization circuit and television signal reception circuit | |
US8102215B2 (en) | Compensated high-speed PLL circuit | |
JP2007281895A (en) | Frequency synthesizer | |
JP5754336B2 (en) | PLL circuit | |
US20050266816A1 (en) | PLL synthesizer | |
JP5793127B2 (en) | Frequency synthesizer | |
JP5415229B2 (en) | Frequency synthesizer | |
JP2013125992A (en) | Oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |