JP2005260866A - Fractional n frequency synthesizer device - Google Patents

Fractional n frequency synthesizer device Download PDF

Info

Publication number
JP2005260866A
JP2005260866A JP2004073217A JP2004073217A JP2005260866A JP 2005260866 A JP2005260866 A JP 2005260866A JP 2004073217 A JP2004073217 A JP 2004073217A JP 2004073217 A JP2004073217 A JP 2004073217A JP 2005260866 A JP2005260866 A JP 2005260866A
Authority
JP
Japan
Prior art keywords
current
offset
offset current
phase
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004073217A
Other languages
Japanese (ja)
Other versions
JP4033154B2 (en
Inventor
Masanobu Ogawa
正信 小川
Hideki Kasai
秀樹 笠井
Itsuki Shigezumi
厳 茂住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2004073217A priority Critical patent/JP4033154B2/en
Publication of JP2005260866A publication Critical patent/JP2005260866A/en
Application granted granted Critical
Publication of JP4033154B2 publication Critical patent/JP4033154B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a fractional N frequency synthesizer device for making a phase noise reduced. <P>SOLUTION: An offset current source 2C for superposing a negative offset current Ioffset to an output current ICP of a charge pomp circuit 2 is connected in parallel with a second current source 2B. Therefore, a phase comparator 1 and the charge pomp circuit 2 can be made to be operated within an area having linearity not within a nonlinear area including a zero-cross point by making a reference point for acquiring a phase difference between a reference signal and a comparison signal to be shifted by a phase offset ΔΦ to a negative direction. As a result, the phase noise caused by non-linearity of the phase difference and the amount of output currents can be reduced. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、基準周波数を有理数倍した任意周波数の出力信号が得られるフラクショナルＮ周波数シンセサイザ装置に関するものである。   The present invention relates to a fractional N frequency synthesizer device capable of obtaining an output signal having an arbitrary frequency obtained by multiplying a reference frequency by a rational number.

ＰＬＬ（フェーズ・ロック・ループ）回路を用いた周波数シンセサイザ装置において、基準信号の周波数（基準周波数）よりも細かい周波数ステップで出力信号の周波数を変化させるために、整数の分周比をＮからＮ＋１に周期的に変化させることで分周比Ｎと分周比Ｎ＋１のデューティ比により決まる平均分周比がＮよりも大きく且つＮ＋１よりも小さい有理数の値を持ち得るようにした、いわゆるフラクショナルＮ周波数シンセサイザ装置が従来より提供されている。   In a frequency synthesizer device using a PLL (phase lock loop) circuit, an integer frequency division ratio is changed from N to N + 1 in order to change the frequency of the output signal at a frequency step finer than the frequency of the reference signal (reference frequency). So that the average frequency division ratio determined by the duty ratio of the frequency division ratio N and the frequency division ratio N + 1 can have a rational value larger than N and smaller than N + 1. Synthesizer devices are conventionally provided.

この種のフラクショナルＮ周波数シンセサイザ装置の基本構成を図１３に示す。位相比較器１は、一定周波数（基準周波数）Ｆrefの基準信号に対する比較信号の位相差Δφを求める。チャージポンプ回路２は、図１４に示すように出力端に電流ＩＣＰ(source)を吐き出す第１の電流源２Ａと、出力端から電流ＩＣＰ(sink)を吸い込む第２の電流源２Ｂとを具備する。第２の電流源２Ｂは、位相差Δφが正、すなわち、比較信号が基準信号に対して進み位相の場合に位相比較器１から出力される指令ＤＮに応じて電流ＩＣＰ(sink)を吸い込む。このとき、チャージポンプ回路２の出力電流ＩＣＰは正となる。一方、第１の電流源２Ａは、位相差Δφが負、すなわち、比較信号が基準信号に対して遅れ位相の場合に位相比較器１から出力される指令ＵＰに応じて電流ＩＣＰ(source)を吐き出す。このとき、チャージポンプ回路２の出力電流ＩＣＰは負となる。 FIG. 13 shows the basic configuration of this type of fractional N frequency synthesizer device. The phase comparator 1 obtains a phase difference Δφ of a comparison signal with respect to a reference signal having a constant frequency (reference frequency) Fref. As shown in FIG. 14, the charge pump circuit 2 includes a first current source 2A that discharges the current ICP (source) to the output terminal, and a second current source 2B that sucks the current ICP (sink) from the output terminal. . The second current source 2B sucks the current ICP (sink) in accordance with the command DN output from the phase comparator 1 when the phase difference Δφ is positive, that is, when the comparison signal is in the lead phase with respect to the reference signal. At this time, the output current ICP of the charge pump circuit 2 becomes positive. On the other hand, the first current source 2A generates a current ICP (source) in response to a command UP output from the phase comparator 1 when the phase difference Δφ is negative, that is, when the comparison signal is delayed with respect to the reference signal. Exhale. At this time, the output current ICP of the charge pump circuit 2 becomes negative.

ループフィルタ３は低域通過フィルタからなり、チャージポンプ回路２の出力電流ＩＣＰ（ＩＣＰ(source)とＩＣＰ(sink)の合成値）を積分することで出力電流ＩＣＰの符号と出力時間に応じたレベルを持つ直流電圧（制御電圧）Ｖctに変換する。電圧制御発振器４は制御電圧によりその発振周波数Ｆvcoが変化する発振器であり、ループフィルタ３で変換された制御電圧Ｖctの増減に比例して発振周波数Ｆvcoが増減する。分周器５は、Ｎ（正の整数）とＮ＋１の２通りの分周比が選択可能であって、電圧制御発振器４の出力信号を選択された分周比Ｎ又はＮ＋１で分周して得られる比較信号を位相比較器１に出力する。つまり、位相比較器１、チャージポンプ回路２、ループフィルタ３、電圧制御発振器４、分周器５によりＰＬＬ（フェーズ・ロック・ループ）が形成されている。 The loop filter 3 is composed of a low-pass filter, and integrates the output current ICP (the combined value of ICP (source) and ICP (sink)) of the charge pump circuit 2 to integrate the level of the output current ICP with the output time. Is converted to a DC voltage (control voltage) Vct. The voltage controlled oscillator 4 is an oscillator whose oscillation frequency Fvco changes with the control voltage, and the oscillation frequency Fvco increases or decreases in proportion to the increase or decrease of the control voltage Vct converted by the loop filter 3. The frequency divider 5 can select two frequency division ratios of N (positive integer) and N + 1, and divides the output signal of the voltage controlled oscillator 4 by the selected frequency division ratio N or N + 1. The obtained comparison signal is output to the phase comparator 1. That is, the phase comparator 1, the charge pump circuit 2, the loop filter 3, the voltage control oscillator 4, and the frequency divider 5 form a PLL (phase lock loop).

一方、アキュムレータ６は、外部から入力されるフラクショナル値Ｆを比較信号の周期毎に累算し、例えばｎ（正の整数）ビット構成であれば累算値が２n以上になるとオーバーフロー信号を分周器５に出力する。分周器５ではアキュムレータ６からオーバーフロー信号ＯＦが入力されると、オーバーフロー信号ＯＦが入力された比較信号の周期の間は分周比をＮからＮ＋１に変化させる。すなわち、分周器５の分周比をフラクショナル値Ｆに応じた割合でＮとＮ＋１に周期的に変化させることによって、電圧制御発振器４の発振周波数Ｆvcoは基準周波数Ｆrefに分周比Ｎを乗じた周波数Ｆref×Ｎと、基準周波数Ｆrefに分周比Ｎ＋１を乗じた周波数Ｆref×（Ｎ＋１）との平均となり、Ｆvco＝Ｆref×（Ｎ＋Ｆ／２n）と表されるから、基準周波数Ｆrefよりも細かい周波数ステップ（Ｆref／２n）で出力信号の周波数Ｆvcoを変化させることができる。 On the other hand, the accumulator 6 accumulates the fractional value F inputted from the outside for each period of the comparison signal. For example, in the case of n (positive integer) bit configuration, the accumulator 6 divides the overflow signal when the accumulated value becomes 2 n or more. Output to the peripheral 5. When the overflow signal OF is input from the accumulator 6, the frequency divider 5 changes the frequency division ratio from N to N + 1 during the period of the comparison signal to which the overflow signal OF is input. That is, by periodically changing the frequency division ratio of the frequency divider 5 to N and N + 1 at a rate corresponding to the fractional value F, the oscillation frequency Fvco of the voltage controlled oscillator 4 multiplies the reference frequency Fref by the frequency division ratio N. The frequency Fref × N and the frequency Fref × (N + 1) obtained by multiplying the reference frequency Fref by the frequency division ratio N + 1 are expressed as Fvco = Fref × (N + F / 2 n ). The frequency Fvco of the output signal can be changed with fine frequency steps (Fref / 2 n ).

但し、このようなフラクショナルＮ周波数シンセサイザ装置においては、出力信号のスペクトラム内に不要な側波帯（スプリアス）がノイズとして生じてしまうので、かかるスプリアスノイズを低減する技術が種々提案されている（例えば、特許文献１参照）。
特開２００２−５７５７９公報 However, in such a fractional N frequency synthesizer device, unnecessary sidebands (spurious) are generated as noise in the spectrum of the output signal, and various techniques for reducing such spurious noise have been proposed (for example, , See Patent Document 1).
JP 2002-57579 A

ところで、フラクショナルＮ周波数シンセサイザ装置の出力信号には上記スプリアスノイズの他に、位相比較器１で求まる位相差Δφとチャージポンプ回路２の出力電流量（出力電流ＩＣＰと位相差Δφに応じた出力時間との積）との非線形性に起因した位相ノイズが含まれている。すなわち、回路素子の特性のばらつきや浮遊容量の影響等により、位相差Δφの符号が正負反転するゼロクロス点を含む微小な範囲において位相比較器１で求めた位相差Δφとチャージポンプ回路２の出力電流量との線形性を維持することができず、出力信号の発振周波数Ｆvcoに生じる中心からのゆらぎ（位相ノイズ）が大きくなっていた。   Incidentally, in addition to the above spurious noise, the output signal of the fractional N frequency synthesizer device includes the phase difference Δφ obtained by the phase comparator 1 and the output current amount of the charge pump circuit 2 (the output time corresponding to the output current ICP and the phase difference Δφ). And phase noise due to nonlinearity. That is, the phase difference Δφ obtained by the phase comparator 1 and the output of the charge pump circuit 2 in a very small range including the zero cross point where the sign of the phase difference Δφ is reversed between positive and negative due to variations in characteristics of circuit elements and the influence of stray capacitance. The linearity with the current amount could not be maintained, and the fluctuation (phase noise) from the center that occurred in the oscillation frequency Fvco of the output signal was large.

本発明は上記事情に鑑みて為されたものであり、その目的は、位相ノイズの低減を可能としたフラクショナルＮ周波数シンセサイザ装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a fractional N frequency synthesizer device capable of reducing phase noise.

請求項１の発明は、上記目的を達成するために、一定周波数の基準信号と比較信号の位相差を求める位相比較器と、位相比較器で求めた位相差に対応する正又は負の電流を出力するチャージポンプ回路と、チャージポンプ回路から出力される正又は負の電流を積分して制御電圧に変換するループフィルタと、ループフィルタで変換された制御電圧に応じて出力信号の発振周波数を変化させる電圧制御発振器と、正の整数で表される分周比が可変であって電圧制御発振器の出力信号を選択された分周比で分周して得られる比較信号を位相比較器に出力する分周器と、外部から入力されるフラクショナル値に応じて分周器の分周比を複数種類の値に変化させるアキュムレータと、チャージポンプ回路の出力電流にオフセット電流を重畳するオフセット電流重畳手段とを備えたことを特徴とする。   In order to achieve the above object, a first aspect of the present invention provides a phase comparator for obtaining a phase difference between a reference signal having a constant frequency and a comparison signal, and a positive or negative current corresponding to the phase difference obtained by the phase comparator. The output charge pump circuit, the loop filter that integrates the positive or negative current output from the charge pump circuit and converts it to the control voltage, and the oscillation frequency of the output signal changes according to the control voltage converted by the loop filter A voltage controlled oscillator to be output and a comparison signal obtained by dividing the output signal of the voltage controlled oscillator by a selected frequency dividing ratio, which is variable in a positive integer, is output to the phase comparator. A frequency divider, an accumulator that changes the division ratio of the frequency divider to multiple values in accordance with an externally input fractional value, and an offset that superimposes an offset current on the output current of the charge pump circuit. Characterized by comprising a preparative current superposition means.

この発明によれば、チャージポンプ回路の出力電流にオフセット電流を重畳したことにより、位相差の符号が正負反転するゼロクロス点を含む微小な範囲からオフセット電流による位相分だけ正負何れかにシフトさせ、位相差とチャージポンプ回路の出力電流量との線形性が維持可能な領域で動作させることができ、これらの非線形性に起因する位相ノイズの低減が可能となる。   According to the present invention, the offset current is superimposed on the output current of the charge pump circuit, so that the phase difference by the phase of the offset current is shifted to either positive or negative from a minute range including the zero cross point where the sign of the phase difference is reversed. It is possible to operate in a region where the linearity between the phase difference and the output current amount of the charge pump circuit can be maintained, and it is possible to reduce phase noise due to these nonlinearities.

請求項２の発明は、請求項１の発明において、オフセット電流重畳手段は、一端がチャージポンプ回路の出力端に接続されるとともに他端が電源又はグランドに接続される抵抗素子からなることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the offset current superimposing means comprises a resistance element having one end connected to the output end of the charge pump circuit and the other end connected to a power supply or ground. And

この発明によれば、オフセット電流重畳手段を抵抗素子の追加のみで実現できるから、回路構成の複雑化やコストの上昇を最小限に抑えることができる。   According to the present invention, since the offset current superimposing means can be realized only by adding a resistance element, the complexity of the circuit configuration and the increase in cost can be minimized.

請求項３の発明は、請求項１又は２の発明において、オフセット電流値が可変である前記オフセット電流重畳手段を備えたことを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the invention, the offset current superimposing means whose offset current value is variable is provided.

この発明によれば、オフセット電流値を最適な値に調整することができる。   According to the present invention, the offset current value can be adjusted to an optimum value.

請求項４の発明は、請求項１の発明において、チャージポンプ回路は、出力端に負の電流を供給する第１の電流源と、出力端に正の電流を供給する第２の電流源を有し、位相比較器で求める位相差の絶対値が所定の閾値以下となるロック状態のときに、第１又は第２の電流源のうちでオフセット電流と同符号の電流を供給する側の電流源を停止させる電流源停止手段を備えたことを特徴とする。   According to a fourth aspect of the present invention, in the first aspect of the invention, the charge pump circuit includes a first current source that supplies a negative current to the output terminal, and a second current source that supplies a positive current to the output terminal. A current on the side of supplying a current having the same sign as the offset current in the first or second current source when the absolute value of the phase difference obtained by the phase comparator is a predetermined threshold value or less. Current source stop means for stopping the source is provided.

この発明によれば、ロック状態に於いて第１及び第２の電流源を両方とも動作させている場合に比較してロック状態が維持しやすい。   According to the present invention, the locked state can be easily maintained as compared with the case where both the first and second current sources are operated in the locked state.

請求項５の発明は、請求項１の発明において、チャージポンプ回路は、出力端に正又は負の電流を供給する２つの電流源を有し、オフセット電流重畳手段は、２つの電流源に各々並列接続された２つのオフセット電流源を有し、互いに並列に接続されていない電流源とオフセット電流源の２組の組み合わせのうちの何れか一つを選択し且つ選択した電流源とオフセット電流源のみを動作させる選択手段を備えたことを特徴とする。   According to a fifth aspect of the present invention, in the first aspect of the invention, the charge pump circuit has two current sources for supplying a positive or negative current to the output terminal, and the offset current superimposing means is provided for each of the two current sources. A current source and an offset current source selected from any one of two combinations of a current source and an offset current source that have two offset current sources connected in parallel and are not connected in parallel to each other It is characterized by comprising selection means for operating only the above.

この発明によれば、２つの電流源のうちから線形性に優れたものだけを選択して動作させることで位相ノイズをさらに低減することができる。   According to the present invention, it is possible to further reduce phase noise by selecting and operating only one having excellent linearity from the two current sources.

請求項６の発明は、請求項１〜５の何れかの発明において、オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら電圧制御発振器の出力信号における位相ノイズを計測し、位相ノイズを最小とするオフセット電流の最適値を求め、オフセット電流重畳手段におけるオフセット電流値を前記最適値に設定するオフセット電流値設定手段を備えたことを特徴とする。   The invention of claim 6 is the invention according to any one of claims 1 to 5, wherein the offset current superimposing means whose offset current value is variable and phase noise in the output signal of the voltage controlled oscillator are measured while changing the offset current. And an offset current value setting means for obtaining an optimum value of the offset current that minimizes the phase noise and setting the offset current value in the offset current superimposing means to the optimum value.

この発明によれば、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できる。   According to the present invention, the most effective offset current value for reducing phase noise can be easily set.

請求項７の発明は、請求項１〜５の何れかの発明において、オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら位相比較器で求める位相差を観測し、当該位相差の符号が正又は負の何れか一方のみとなるようにオフセット電流重畳手段におけるオフセット電流値を設定するオフセット電流値設定手段を備えたことを特徴とする。   The invention of claim 7 is the invention according to any one of claims 1 to 5, wherein the offset current superimposing means whose offset current value is variable and a phase difference obtained by a phase comparator while changing the offset current are observed, An offset current value setting unit is provided for setting an offset current value in the offset current superimposing unit so that the sign of the phase difference is only one of positive and negative.

この発明によれば、位相差がゼロクロス点を含む範囲内とならないようにオフセット電流値を最適値に設定し、位相ノイズを確実に低減することができる。   According to the present invention, the offset current value is set to an optimum value so that the phase difference does not fall within the range including the zero cross point, and the phase noise can be reliably reduced.

本発明によれば、チャージポンプ回路の出力電流にオフセット電流を重畳したことにより、位相差の符号が正負反転するゼロクロス点を含む微小な範囲からオフセット電流による位相分だけ正負何れかにシフトさせ、位相差とチャージポンプ回路の出力電流量との線形性が維持可能な領域で動作させることができ、これらの非線形性に起因する位相ノイズの低減が可能になるという効果がある。   According to the present invention, by superimposing the offset current on the output current of the charge pump circuit, the phase difference is shifted from positive to negative by a phase corresponding to the offset current from a minute range including the zero cross point where the sign of the phase difference is reversed. It is possible to operate in a region where the linearity between the phase difference and the output current amount of the charge pump circuit can be maintained, and it is possible to reduce the phase noise caused by these nonlinearities.

（実施形態１）
図２に本実施形態の回路ブロックを示す。但し、図１３に示した基本構成と共通の構成要素には同一の符号を付して説明を省略する。 (Embodiment 1)
FIG. 2 shows a circuit block of this embodiment. However, the same components as those in the basic configuration shown in FIG.

本実施形態はチャージポンプ回路２の構成に特徴があり、図１に示すようにチャージポンプ回路２の出力電流ＩＣＰに正のオフセット電流Ｉoffsetを重畳するオフセット電流源２Ｃが第２の電流源２Ｂと並列に接続されている。このオフセット電流源２Ｃは、第１又は第２の電流源２Ａ，２Ｂのように位相比較器１で求まる位相差Δφに応じた出力時間だけ電流を出力するものではなく、位相差Δφに関係なく常時正のオフセット電流Ｉoffsetを出力している。而して、チャージポンプ回路２の出力電流ＩＣＰに重畳されたオフセット電流Ｉoffsetの分だけ電圧制御発振器４の出力信号の位相が遅れ、基準信号と比較信号（電圧制御発振器４の出力信号）の位相差（位相オフセット）ΔΦは、ΔΦ＝−Ｉoffset／ＩＣＰ(source)×２π［ラジアン］、時間で表すとΔΦ＝−Ｉoffset／ＩＣＰ(source)×（１／Ｆref）［秒］となる。 The present embodiment is characterized by the configuration of the charge pump circuit 2. As shown in FIG. 1, the offset current source 2C that superimposes the positive offset current Ioffset on the output current ICP of the charge pump circuit 2 is the second current source 2B. Connected in parallel. The offset current source 2C does not output a current for an output time corresponding to the phase difference Δφ obtained by the phase comparator 1, unlike the first or second current sources 2A and 2B, and is independent of the phase difference Δφ. A positive offset current Ioffset is always output. Thus, the phase of the output signal of the voltage controlled oscillator 4 is delayed by the offset current Ioffset superimposed on the output current ICP of the charge pump circuit 2, and the level of the reference signal and the comparison signal (output signal of the voltage controlled oscillator 4) is increased. The phase difference (phase offset) ΔΦ is ΔΦ = −Ioffset / ICP (source) × 2π [radian], and expressed in time, ΔΦ = −Ioffset / ICP (source) × (1 / Fref) [second].

ここで、基準信号に対する比較信号の位相差Δφと、チャージポンプ回路２の出力電流ＩＣＰと出力時間の積で表される出力電流量との関係を図３に示す。なお、図３における横軸は位相差Δφを示し、基準信号に対して比較信号が進み位相であれば符号が正、遅れ位相であれば符号が負となり、縦軸はオフセット電流Ｉoffsetを除くチャージポンプ回路２の出力電流ＩＣＰのみの出力電流量を示し、出力電流ＩＣＰが吐き出される場合を負、引き込まれる場合を正としている。位相差Δφと出力電流量の関係は常に線形性を有することが理想であるが、図３の実線で示すように位相差Δφの符号が反転するゼロクロス点（原点）付近では位相比較器１とチャージポンプ回路２の出力時間が極めて短くなり、浮遊容量などの影響によって出力電流ＩＣＰのオン・オフが遅れてしまうので、位相差Δφと出力電流量との線形性が維持できなくなってしまう。したがって、従来のように位相差Δφのゼロクロス点を含む領域で位相比較器１並びにチャージポンプ回路１を動作させると、上述の非線形性に起因して電圧制御発振器４の出力信号における位相ノイズが増大することになる。   Here, the relationship between the phase difference Δφ of the comparison signal with respect to the reference signal and the output current amount represented by the product of the output current ICP of the charge pump circuit 2 and the output time is shown in FIG. The horizontal axis in FIG. 3 indicates the phase difference Δφ, the sign is positive if the comparison signal is ahead in phase with respect to the reference signal, and the sign is negative if the phase is delayed, and the vertical axis is charge excluding the offset current Ioffset. The output current amount of only the output current ICP of the pump circuit 2 is shown, and the case where the output current ICP is discharged is negative, and the case where it is drawn is positive. It is ideal that the relationship between the phase difference Δφ and the output current amount always has linearity, but as shown by the solid line in FIG. 3, the phase comparator 1 and the phase comparator 1 are near the zero cross point (origin) where the sign of the phase difference Δφ is reversed. Since the output time of the charge pump circuit 2 becomes extremely short and the on / off state of the output current ICP is delayed due to the influence of the stray capacitance or the like, the linearity between the phase difference Δφ and the output current amount cannot be maintained. Therefore, when the phase comparator 1 and the charge pump circuit 1 are operated in a region including the zero cross point of the phase difference Δφ as in the prior art, phase noise in the output signal of the voltage controlled oscillator 4 increases due to the above-described nonlinearity. Will do.

一方、本実施形態ではオフセット電流源２Ｃによりチャージポンプ回路２の出力電流ＩＣＰに常時正のオフセット電流Ｉoffsetを重畳しているから、図４（ｂ）に示すように基準信号ＶFrefに対して比較信号ＶF(N/N+1)が常に位相オフセットΔΦだけ遅れ位相となり、位相比較器１で求められる位相差には位相オフセットΔΦが常に含まれることになる。つまり、チャージポンプ回路２の出力電流量が位相オフセットΔΦに対応するオフセット電流量と釣り合ったときに位相比較器１で求められる位相差が位相オフセットΔΦと略一致してＰＬＬがロック状態となるから、チャージポンプ回路２の出力電流量は実質的に位相オフセットΔΦに対する比較信号の位相差Δφに応じて増減することになる。 On the other hand, in the present embodiment, since the offset current source 2C always superimposes the positive offset current Ioffset on the output current ICP of the charge pump circuit 2, it is compared with the reference signal V Fref as shown in FIG. The signal VF (N / N + 1) is always delayed by the phase offset ΔΦ, and the phase difference obtained by the phase comparator 1 always includes the phase offset ΔΦ. That is, when the output current amount of the charge pump circuit 2 is balanced with the offset current amount corresponding to the phase offset ΔΦ, the phase difference obtained by the phase comparator 1 substantially coincides with the phase offset ΔΦ and the PLL is locked. The output current amount of the charge pump circuit 2 substantially increases or decreases according to the phase difference Δφ of the comparison signal with respect to the phase offset ΔΦ.

而して、図３に示すようにチャージポンプ回路２の出力電流ＩＣＰにオフセット電流Ｉoffsetを重畳すれば、基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ負の方向へシフトさせることができるから、位相比較器１並びにチャージポンプ回路１を、ゼロクロス点を含む非線形な領域ではなく線形性を有する領域で動作させることができる。図５は位相オフセットΔΦ［ラジアン］と位相ノイズ［ｄＢｃ／Ｈｚ］との関係を示す特性図であり、位相オフセットΔΦがゼロとなるゼロクロス点（横軸の原点）及び２ｎπ（ｎは整数）となる点の近傍で位相ノイズが増大していることが判る。したがって、上述のように位相比較器１並びにチャージポンプ回路１をゼロクロス点を含む非線形な領域ではなく線形性を有する領域、つまり、図５においてゼロから望ましくは±πの範囲で位相ノイズが低くなる点に位相オフセットΔΦを設定することにより、位相差と出力電流量の非線形性に起因する位相ノイズの低減が可能となる。なお、本実施形態ではオフセット電流源２Ｃを第２の電流源２Ｂと並列に接続して位相オフセットΔΦを遅れ位相としたが、オフセット電流源２Ｃを第１の電流源２Ａと並列に接続すれば位相オフセットΔΦを進み位相とし、図３及び図４（ｃ）に示すように基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ正の方向へシフトさせてもよく、この場合にも線形性を有する領域で位相比較器１並びにチャージポンプ回路１を動作させて位相ノイズの低減が可能である。   Thus, if the offset current Ioffset is superimposed on the output current ICP of the charge pump circuit 2 as shown in FIG. 3, the reference point for obtaining the phase difference between the reference signal and the comparison signal is shifted in the negative direction by the phase offset ΔΦ. Therefore, the phase comparator 1 and the charge pump circuit 1 can be operated in a region having linearity instead of a non-linear region including a zero cross point. FIG. 5 is a characteristic diagram showing the relationship between the phase offset ΔΦ [radian] and the phase noise [dBc / Hz]. The zero cross point (the origin of the horizontal axis) at which the phase offset ΔΦ becomes zero and 2nπ (n is an integer) It can be seen that the phase noise increases in the vicinity of the point. Therefore, as described above, the phase comparator 1 and the charge pump circuit 1 are not in a non-linear region including a zero cross point but in a region having linearity, that is, in the range from zero to preferably ± π in FIG. By setting the phase offset ΔΦ at the point, it is possible to reduce the phase noise caused by the nonlinearity of the phase difference and the output current amount. In the present embodiment, the offset current source 2C is connected in parallel with the second current source 2B and the phase offset ΔΦ is set as a lagging phase. However, if the offset current source 2C is connected in parallel with the first current source 2A. The phase offset ΔΦ may be a leading phase, and the reference point for obtaining the phase difference between the reference signal and the comparison signal may be shifted in the positive direction by the phase offset ΔΦ as shown in FIGS. 3 and 4C. In addition, the phase noise can be reduced by operating the phase comparator 1 and the charge pump circuit 1 in a region having linearity.

また、本実施形態ではオフセット電流重畳手段としてオフセット電流源２Ｃを用いたが、図６に示すように第２の電流源２Ｂ（あるいは第１の電流源２Ａでも可）と並列に接続した抵抗素子Ｒをオフセット電流重畳手段としてもよく、オフセット電流重畳手段を抵抗素子Ｒの追加のみで実現できるから、回路構成の複雑化やコストの上昇を最小限に抑えることができるという利点がある。   In the present embodiment, the offset current source 2C is used as the offset current superimposing means. However, as shown in FIG. 6, a resistance element connected in parallel with the second current source 2B (or the first current source 2A is acceptable). R may be used as the offset current superimposing means, and the offset current superimposing means can be realized only by adding the resistance element R. Therefore, there is an advantage that the complexity of the circuit configuration and the cost increase can be minimized.

ここで、既に説明したように位相オフセットΔΦはΔΦ＝−Ｉoffset／ＩＣＰ(source)×２π［ラジアン］で示され、その値を最適値に設定するためには第１の電流源２Ａの出力電流ＩＣＰ(source)の電流値に応じてオフセット電流Ｉoffsetを調整する必要がある。また、位相オフセットΔΦの最適値はアキュムレータ６の次数ｍによっても変化し、例えば、従来周知のΔΣ変調器でアキュムレータ６を構成した場合であれば、次数ｍが増えるにつれて、位相ノイズのレベルが高くなるゼロクロス付近での位相範囲も拡がるから、次数ｍに応じて位相オフセットΔΦの最適値を調整する必要がある。そこで、図７に示すように電流値が可変であるオフセット電流源２Ｃや、あるいは図８に示すように抵抗値が可変である抵抗素子Ｒをオフセット電流重畳手段に用いれば、オフセット電流Ｉoffsetの電流値を簡単に最適値に調整することができて望ましい。なお、オフセット電流Ｉoffsetの電流値を変えるには、例えばオフセット電流源２Ｃを複数個のＮＭＯＳ（Ｎ型のＭＯＳＦＥＴ）の並列回路で構成した場合であれば、同時に動作させるＮＭＯＳの個数を制御することによりオフセット電流Ｉoffsetを容易に増減することができるし、抵抗素子Ｒを使用する場合であれば、抵抗素子とアナログスイッチの直列回路を第１又は第２の電流源２Ａ，２Ｂに複数並列接続し、外部からアナログスイッチのオン・オフを切り換えて複数の抵抗素子の合成抵抗を増減することによりオフセット電流Ｉoffsetの増減が可能である。 Here, as already described, the phase offset ΔΦ is represented by ΔΦ = −Ioffset / ICP (source) × 2π [radian], and in order to set the value to the optimum value, the output current of the first current source 2A It is necessary to adjust the offset current Ioffset according to the current value of ICP (source) . The optimum value of the phase offset ΔΦ also changes depending on the order m of the accumulator 6. For example, when the accumulator 6 is configured by a conventionally known ΔΣ modulator, the level of phase noise increases as the order m increases. Since the phase range in the vicinity of the zero cross is also expanded, it is necessary to adjust the optimum value of the phase offset ΔΦ according to the order m. Therefore, if an offset current source 2C having a variable current value as shown in FIG. 7 or a resistance element R having a variable resistance value as shown in FIG. It is desirable that the value can be easily adjusted to the optimum value. In order to change the current value of the offset current Ioffset, for example, when the offset current source 2C is configured by a parallel circuit of a plurality of NMOSs (N-type MOSFETs), the number of NMOSs to be operated simultaneously is controlled. The offset current Ioffset can be easily increased / decreased, and if the resistance element R is used, a plurality of series circuits of resistance elements and analog switches are connected in parallel to the first or second current source 2A, 2B. The offset current Ioffset can be increased or decreased by increasing or decreasing the combined resistance of the plurality of resistance elements by switching on and off the analog switch from the outside.

ところで、本実施形態では、図２に示すようにＰＬＬがロック状態か否かを判定し、ロック状態であればＰＬＬロック信号を出力するＰＬＬロック判定部７を備えている。このＰＬＬロック判定部７は、分周器５で分周された比較信号の位相を基準信号の位相と比較し、両者の位相差が所定の範囲内に収まっている場合にロック状態と判定している。   By the way, in this embodiment, as shown in FIG. 2, it is determined whether or not the PLL is in the locked state, and if it is in the locked state, a PLL lock determining unit 7 that outputs a PLL lock signal is provided. The PLL lock determination unit 7 compares the phase of the comparison signal divided by the frequency divider 5 with the phase of the reference signal, and determines that the phase is locked when the phase difference between the two is within a predetermined range. ing.

（実施形態２）
本実施形態はチャージポンプ回路２の構成に特徴があり、その他の構成は実施形態１と共通である。したがって、実施形態１と共通の構成要素には同一の符号を付して図示並びに説明を省略する。 (Embodiment 2)
The present embodiment is characterized in the configuration of the charge pump circuit 2, and the other configurations are the same as those in the first embodiment. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals, and illustration and description thereof are omitted.

本実施形態におけるチャージポンプ回路２は、図９に示すように第２の電流源２Ｂの機能をオフセット電流源２Ｃで担い、第１の電流源２Ａとオフセット電流源２Ｃのみで構成されている。すなわち、オフセット電流源２Ｃは、位相比較器１で求められる位相差Δφに応じてオフセット電流Ｉoffsetを増減することにより、実施形態１における第２の電流源２Ｂの機能を担っている。例えば、オフセット電流源２Ｃを複数個のＮＭＯＳの並列回路で構成し、位相比較器１により位相差Δφに応じて同時に動作させるＮＭＯＳの個数を制御することによりオフセット電流Ｉoffsetを増減すればよい。   As shown in FIG. 9, the charge pump circuit 2 in the present embodiment has the function of the second current source 2B by the offset current source 2C, and is configured only by the first current source 2A and the offset current source 2C. That is, the offset current source 2C has the function of the second current source 2B in the first embodiment by increasing or decreasing the offset current Ioffset according to the phase difference Δφ obtained by the phase comparator 1. For example, the offset current source 2C may be configured by a plurality of NMOS parallel circuits, and the offset current Ioffset may be increased or decreased by controlling the number of NMOSs that are simultaneously operated according to the phase difference Δφ by the phase comparator 1.

而して、本実施形態においても実施形態１と同様に、チャージポンプ回路２の出力電流ＩＣＰにオフセット電流Ｉoffsetを重畳して基準信号と比較信号の位相差を求める基準点を位相オフセットΔΦだけ負の方向へシフトさせ、位相比較器１並びにチャージポンプ回路１を線形性を有する領域で動作させることができて位相ノイズの低減が可能であり、しかも、第１の電流源２Ａとオフセット電流源２Ｃのみでチャージポンプ回路２が構成されるから、第１及び第２の電流源２Ａ，２Ｂとオフセット電流源２Ｃとで構成する場合に比較してチャージポンプ回路２の回路構成が簡素化できるという利点がある。なお、第１の電流源２Ａの機能を第２の電流源２Ｂと直列接続されたオフセット電流源２Ｃで担い、第２の電流源２Ｂとオフセット電流源２Ｃのみでチャージポンプ回路２を構成しても同様の作用効果を奏することはいうまでもない。   Thus, also in the present embodiment, as in the first embodiment, the reference point for obtaining the phase difference between the reference signal and the comparison signal by superimposing the offset current Ioffset on the output current ICP of the charge pump circuit 2 is negative by the phase offset ΔΦ. The phase comparator 1 and the charge pump circuit 1 can be operated in a region having linearity, and phase noise can be reduced. Moreover, the first current source 2A and the offset current source 2C can be reduced. Since the charge pump circuit 2 is configured only by this, the circuit configuration of the charge pump circuit 2 can be simplified as compared with the case where the first and second current sources 2A and 2B and the offset current source 2C are configured. There is. The function of the first current source 2A is handled by the offset current source 2C connected in series with the second current source 2B, and the charge pump circuit 2 is configured only by the second current source 2B and the offset current source 2C. Needless to say, there are similar effects.

（実施形態３）
本実施形態はチャージポンプ回路２の構成に特徴があり、その他の構成は実施形態１と共通である。したがって、実施形態１と共通の構成要素には同一の符号を付して図示並びに説明を省略する。 (Embodiment 3)
The present embodiment is characterized in the configuration of the charge pump circuit 2, and the other configurations are the same as those in the first embodiment. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals, and illustration and description thereof are omitted.

本実施形態におけるチャージポンプ回路２は、図１０に示すように第１及び第２の電流源２Ａ，２Ｂと、第１の電流源２Ａに並列接続された第１のオフセット電流源２Ｃ１及び第２の電流源２Ｂに並列接続された第２のオフセット電流源２Ｃ２と、位相比較器１から与えられる指令ＵＰ，ＤＮを各々出力するか否かを選択するマルチプレクサ（又は選択回路）２ａ，２ｂと、第１及び第２のオフセット電流源２Ｃ１，２Ｃ２の何れか一方のみを択一的に選択して動作させる選択回路２ｃとを有する。なお、マルチプレクサ２ａ，２ｂ並びに選択回路２は、何れもＣＰＵを主構成要素とする制御部（図示せず）から与えられる命令により、上記選択動作を行う。 As shown in FIG. 10, the charge pump circuit 2 according to the present embodiment includes a first current source 2A, a second current source 2B, a first offset current source 2C 1 connected in parallel to the first current source 2A, Second offset current source 2C 2 connected in parallel to two current sources 2B and multiplexers (or selection circuits) 2a and 2b for selecting whether or not to output commands UP and DN given from phase comparator 1 respectively. And a selection circuit 2c that selectively operates only one of the first and second offset current sources 2C 1 and 2C 2 . Note that the multiplexers 2a and 2b and the selection circuit 2 perform the selection operation in accordance with a command given from a control unit (not shown) whose main component is a CPU.

選択手段である制御部では、マルチプレクサ２ａの出力を許可しマルチプレクサ２ｂの出力を禁止して第１の電流源２Ａのみを動作させる場合、動作させない第２の電流源２Ｂに並列接続された第２のオフセット電流源２Ｃ2を選択回路２ｃで選択して動作させ且つ第１のオフセット電流源２Ｃ1を動作させず、マルチプレクサ２ｂの出力を許可しマルチプレクサ２ａの出力を禁止して第２の電流源２Ｂのみを動作させる場合、動作させない第１の電流源２Ａに並列接続された第１のオフセット電流源２Ｃ1を選択回路２ｃで選択して動作させ且つ第２のオフセット電流源２Ｃ2を動作させない、というように互いに並列に接続されていない第１の電流源２Ａと第２のオフセット電流源２Ｃ2及び第２の電流源２Ｂと第１のオフセット電流源２Ｃ1の２組の組み合わせのうちの何れか一つを選択し且つ選択した電流源とオフセット電流源のみを動作させる。なお、第１及び第２の電流源２Ａ，２Ｂと第１及び第２のオフセット電流源２Ｃ1，２Ｃ2は、例えば、複数個のＮＭＯＳの並列回路で構成され、制御部により同時に動作させるＮＭＯＳの個数を制御することで出力電流ＩＣＰ(source)，ＩＣＰ(sink)並びにオフセット電流Ｉoffsetの調整が可能である。 In the control unit as selection means, when the output of the multiplexer 2a is permitted and the output of the multiplexer 2b is prohibited and only the first current source 2A is operated, the second current source 2B that is not operated is connected in parallel. The offset current source 2C 2 is selected and operated by the selection circuit 2c, and the first offset current source 2C 1 is not operated, the output of the multiplexer 2b is permitted, the output of the multiplexer 2a is inhibited, and the second current source when operating the 2B only, not operated first offset current source 2C 1 the selection circuit is operated by selecting at 2c and the second offset current source 2C 2 connected in parallel to the first current source 2A is not operated The first current source 2A and the second offset current source 2C 2 and the second current source 2B and the first offset current source 2C which are not connected in parallel with each other. One of the two combinations of 1 is selected and only the selected current source and offset current source are operated. The first and second current sources 2A, 2B and the first and second offset current sources 2C 1 , 2C 2 are composed of, for example, a plurality of NMOS parallel circuits and are operated simultaneously by the control unit. The output currents ICP (source) and ICP (sink) and the offset current Ioffset can be adjusted by controlling the number of signals.

而して、回路部品の特性のばらつきなどが原因で第１及び第２の電流源２Ａ，２Ｂの線形性に差が生じることがあるから、第１の電流源２Ａと第２の電流源２Ｂのうちから線形性に優れたものだけを動作させることにより位相ノイズをさらに低減することができる。   Thus, there may be a difference in linearity between the first and second current sources 2A and 2B due to variations in the characteristics of circuit components, etc., so the first current source 2A and the second current source 2B. The phase noise can be further reduced by operating only those having excellent linearity.

（実施形態４）
図１１に本実施形態の回路ブロックを示す。但し、本実施形態の基本構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。 (Embodiment 4)
FIG. 11 shows a circuit block of this embodiment. However, since the basic configuration of the present embodiment is the same as that of the first embodiment, common components are denoted by the same reference numerals and description thereof is omitted.

本実施形態は、チャージポンプ回路２の出力電流に重畳するオフセット電流Ｉoffsetを最適値に設定するオフセット電流値設定手段を備えた点に特徴があり、ＣＰＵや不揮発性のメモリ並びに外部とのインタフェース等で構成される制御部８と、チャージポンプ回路２の出力電流ＩＣＰに直流電流を重畳する直流電流源９と、電圧制御発振器４の出力信号における位相ノイズを測定する位相ノイズ測定部１０とでオフセット電流値設定手段が構成されている。なお、直流電流源９は電流値が可変であって、制御部８からの指示により電流値を変化させながらチャージポンプ回路２の出力電流ＩＣＰに直流電流を重畳する。   The present embodiment is characterized in that it includes an offset current value setting means for setting an offset current Ioffset superimposed on the output current of the charge pump circuit 2 to an optimum value, such as a CPU, a nonvolatile memory, an external interface, and the like. Are offset by a control unit 8 comprising: a DC current source 9 that superimposes a DC current on the output current ICP of the charge pump circuit 2, and a phase noise measurement unit 10 that measures the phase noise in the output signal of the voltage controlled oscillator 4. Current value setting means is configured. The direct current source 9 has a variable current value, and superimposes the direct current on the output current ICP of the charge pump circuit 2 while changing the current value according to an instruction from the control unit 8.

次に、オフセット電流値設定手段によりオフセット電流Ｉoffsetを最適値に設定する手順を説明する。制御部８は、直流電流源９に指示を与えてチャージポンプ回路２の出力電流ＩＣＰに重畳する直流電流を増減させながら、位相ノイズ測定部１０による位相ノイズの測定値を取得し、ＰＬＬロック判定部７からＰＬＬロック信号が出力されているときの位相ノイズ測定値をそのときの直流電流値とともにメモリに記憶する。そして、制御部８はメモリに記憶されたデータに基づいて位相ノイズ測定値を最小とする直流電流の最適値を決定し、例えばオフセット電流源２Ｃを複数個のＮＭＯＳの並列回路で構成し、同時に動作させるＮＭＯＳの個数を制御することでオフセット電流Ｉoffsetを最適値に一致させる。   Next, a procedure for setting the offset current Ioffset to an optimum value by the offset current value setting means will be described. The control unit 8 gives an instruction to the DC current source 9 to increase / decrease the DC current superimposed on the output current ICP of the charge pump circuit 2 and acquire the phase noise measurement value by the phase noise measurement unit 10 to determine the PLL lock. The phase noise measurement value when the PLL lock signal is output from the unit 7 is stored in the memory together with the DC current value at that time. Then, the control unit 8 determines the optimum value of the direct current that minimizes the measured phase noise value based on the data stored in the memory. For example, the offset current source 2C is configured by a plurality of NMOS parallel circuits, and at the same time By controlling the number of NMOSs to be operated, the offset current Ioffset is matched with the optimum value.

このように本実施形態では、直流電流（オフセット電流Ｉoffset）を変化させながら電圧制御発振器４の出力信号における位相ノイズを測定し、位相ノイズを最小とするオフセット電流Ｉoffsetの最適値を求め、オフセット電流Ｉoffsetの電流値をその最適値に設定するようにしたので、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できるものである。   As described above, in this embodiment, the phase noise in the output signal of the voltage controlled oscillator 4 is measured while changing the direct current (offset current Ioffset), the optimum value of the offset current Ioffset that minimizes the phase noise is obtained, and the offset current is obtained. Since the current value of Ioffset is set to the optimum value, an offset current value that is most effective for reducing phase noise can be easily set.

（実施形態５）
図１２に本実施形態の回路ブロックを示す。但し、本実施形態の基本構成は実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。 (Embodiment 5)
FIG. 12 shows a circuit block of this embodiment. However, since the basic configuration of the present embodiment is the same as that of the first embodiment, common components are denoted by the same reference numerals and description thereof is omitted.

本実施形態は、チャージポンプ回路２の出力電流に重畳するオフセット電流Ｉoffsetを最適値に設定するオフセット電流値設定部１１を備えた点に特徴がある。このオフセット電流値設定部１１は、ＣＰＵやメモリ並びに外部とのインタフェースなどで構成され、オフセット電流源２Ｃを制御してチャージポンプ回路２の出力電流ＩＣＰに重畳するオフセット電流Ｉoffsetを増減しながら位相比較器１で求めた位相オフセットΔΦを取り込み、位相オフセットΔΦが適切な値となるときのオフセット電流Ｉoffsetの最適値を決定し、例えばオフセット電流源２Ｃを複数個のＮＭＯＳの並列回路で構成し、同時に動作させるＮＭＯＳの個数を制御することでオフセット電流Ｉoffsetを最適値に一致させる。なお、位相オフセットΔΦの適切な値は、位相ノイズが最小となるようにアキュムレータ６の構成から理論的に求めることが可能である。   The present embodiment is characterized in that an offset current value setting unit 11 that sets the offset current Ioffset superimposed on the output current of the charge pump circuit 2 to an optimum value is provided. The offset current value setting unit 11 includes a CPU, a memory, an external interface, and the like. The offset current value setting unit 11 controls the offset current source 2C and performs phase comparison while increasing / decreasing the offset current Ioffset superimposed on the output current ICP of the charge pump circuit 2. The phase offset ΔΦ obtained by the device 1 is taken in and the optimum value of the offset current Ioffset when the phase offset ΔΦ becomes an appropriate value is determined. For example, the offset current source 2C is constituted by a plurality of NMOS parallel circuits, and at the same time By controlling the number of NMOSs to be operated, the offset current Ioffset is matched with the optimum value. An appropriate value of the phase offset ΔΦ can be theoretically obtained from the configuration of the accumulator 6 so that the phase noise is minimized.

このように本実施形態では、オフセット電流Ｉoffsetを変化させながら位相オフセットΔΦを観測し、位相オフセットΔΦを適切な値とするオフセット電流Ｉoffsetの最適値を求め、オフセット電流Ｉoffsetの電流値をその最適値に設定するようにしたので、位相ノイズの低減に最も効果的なオフセット電流値が容易に設定できるものである。   As described above, in the present embodiment, the phase offset ΔΦ is observed while changing the offset current Ioffset, the optimum value of the offset current Ioffset with the phase offset ΔΦ as an appropriate value is obtained, and the current value of the offset current Ioffset is determined as the optimum value. Therefore, the most effective offset current value for reducing phase noise can be easily set.

実施形態１におけるチャージポンプ回路を示す回路構成図である。1 is a circuit configuration diagram showing a charge pump circuit in Embodiment 1. FIG. 同上の回路ブロック図である。It is a circuit block diagram same as the above. 同上における位相差とチャージポンプ回路の出力電流量との関係を示す特性図である。It is a characteristic view which shows the relationship between the phase difference in the same as the above, and the output current amount of a charge pump circuit. 同上の動作説明用のタイムチャートである。It is a time chart for operation | movement description same as the above. 同上における位相ノイズと位相オフセットとの関係を示す特性図である。It is a characteristic view which shows the relationship between the phase noise and phase offset in the same as the above. 同上におけるチャージポンプ回路の他の構成を示す回路構成図である。It is a circuit block diagram which shows the other structure of the charge pump circuit same as the above. 同上におけるチャージポンプ回路のさらに他の構成を示す回路構成図である。It is a circuit block diagram which shows the further another structure of the charge pump circuit same as the above. 同上におけるチャージポンプ回路の別の構成を示す回路構成図である。It is a circuit block diagram which shows another structure of the charge pump circuit same as the above. 実施形態２におけるチャージポンプ回路を示す回路構成図である。FIG. 5 is a circuit configuration diagram showing a charge pump circuit in a second embodiment. 実施形態３におけるチャージポンプ回路を示す回路構成図である。FIG. 5 is a circuit configuration diagram illustrating a charge pump circuit according to a third embodiment. 実施形態４の回路ブロック図である。FIG. 6 is a circuit block diagram of a fourth embodiment. 実施形態５の回路ブロック図である。FIG. 9 is a circuit block diagram of a fifth embodiment. フラクショナルＮ周波数シンセサイザ装置の基本構成を示す回路ブロック図である。It is a circuit block diagram which shows the basic composition of a fractional N frequency synthesizer apparatus. 同上におけるチャージポンプ回路の回路構成図である。It is a circuit block diagram of the charge pump circuit in the same as the above.

符号の説明Explanation of symbols

１ 位相比較器
２ チャージポンプ回路
２Ａ 第１の電流源
２Ｂ 第２の電流源
２Ｃ オフセット電流源
３ ループフィルタ
４ 電圧制御発振器
５ 分周器
６ アキュムレータ DESCRIPTION OF SYMBOLS 1 Phase comparator 2 Charge pump circuit 2A 1st current source 2B 2nd current source 2C Offset current source 3 Loop filter 4 Voltage control oscillator 5 Frequency divider 6 Accumulator

Claims (7)

一定周波数の基準信号と比較信号の位相差を求める位相比較器と、位相比較器で求めた位相差に対応する正又は負の電流を出力するチャージポンプ回路と、チャージポンプ回路から出力される正又は負の電流を積分して制御電圧に変換するループフィルタと、ループフィルタで変換された制御電圧に応じて出力信号の発振周波数を変化させる電圧制御発振器と、正の整数で表される分周比が可変であって電圧制御発振器の出力信号を選択された分周比で分周して得られる比較信号を位相比較器に出力する分周器と、外部から入力されるフラクショナル値に応じて分周器の分周比を複数種類の値に変化させるアキュムレータと、チャージポンプ回路の出力電流にオフセット電流を重畳するオフセット電流重畳手段とを備えたことを特徴とするフラクショナルＮ周波数シンセサイザ装置。   A phase comparator for obtaining a phase difference between a reference signal having a constant frequency and a comparison signal, a charge pump circuit for outputting a positive or negative current corresponding to the phase difference obtained by the phase comparator, and a positive output from the charge pump circuit. Alternatively, a loop filter that integrates a negative current into a control voltage, a voltage-controlled oscillator that changes the oscillation frequency of the output signal according to the control voltage converted by the loop filter, and a frequency division represented by a positive integer A frequency divider that outputs a comparison signal obtained by dividing the output signal of the voltage controlled oscillator by a selected division ratio to the phase comparator, and a fractional value input from the outside An accumulator that changes the frequency division ratio of the frequency divider to a plurality of values and offset current superimposing means that superimposes the offset current on the output current of the charge pump circuit. Kushonaru N frequency synthesizer device. オフセット電流重畳手段は、一端がチャージポンプ回路の出力端に接続されるとともに他端が電源又はグランドに接続される抵抗素子からなることを特徴とする請求項１記載のフラクショナルＮ周波数シンセサイザ装置。   2. The fractional N frequency synthesizer device according to claim 1, wherein the offset current superimposing means comprises a resistance element having one end connected to the output end of the charge pump circuit and the other end connected to a power supply or ground. オフセット電流値が可変である前記オフセット電流重畳手段を備えたことを特徴とする請求項１又は２記載のフラクショナルＮ周波数シンセサイザ装置。   3. The fractional N frequency synthesizer device according to claim 1, further comprising an offset current superimposing unit whose offset current value is variable. チャージポンプ回路は、出力端に負の電流を供給する第１の電流源と、出力端に正の電流を供給する第２の電流源を有し、位相比較器で求める位相差の絶対値が所定の閾値以下となるロック状態のときに、第１又は第２の電流源のうちでオフセット電流と同符号の電流を供給する側の電流源を停止させる電流源停止手段を備えたことを特徴とする請求項１記載のフラクショナルＮ周波数シンセサイザ装置。   The charge pump circuit has a first current source that supplies a negative current to the output terminal and a second current source that supplies a positive current to the output terminal, and the absolute value of the phase difference obtained by the phase comparator is A current source stop means is provided for stopping a current source on the side of supplying a current having the same sign as the offset current among the first or second current sources when the lock state is a predetermined threshold value or less. The fractional N frequency synthesizer device according to claim 1. チャージポンプ回路は、出力端に正又は負の電流を供給する２つの電流源を有し、オフセット電流重畳手段は、２つの電流源に各々並列接続された２つのオフセット電流源を有し、互いに並列に接続されていない電流源とオフセット電流源の２組の組み合わせのうちの何れか一つを選択し且つ選択した電流源とオフセット電流源のみを動作させる選択手段を備えたことを特徴とする請求項１記載のフラクショナルＮ周波数シンセサイザ装置。   The charge pump circuit has two current sources for supplying a positive or negative current to the output terminal, and the offset current superimposing means has two offset current sources connected in parallel to the two current sources, respectively. A selection unit that selects any one of two combinations of a current source and an offset current source that are not connected in parallel and operates only the selected current source and the offset current source is provided. The fractional N frequency synthesizer device according to claim 1. オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら電圧制御発振器の出力信号における位相ノイズを計測し、位相ノイズを最小とするオフセット電流の最適値を求め、オフセット電流重畳手段におけるオフセット電流値を前記最適値に設定するオフセット電流値設定手段とを備えたことを特徴とする請求項１〜５の何れかに記載のフラクショナルＮ周波数シンセサイザ装置。   The offset current superimposing means whose offset current value is variable, and measuring the phase noise in the output signal of the voltage controlled oscillator while changing the offset current, obtaining the optimum value of the offset current that minimizes the phase noise, and offset current superposition 6. A fractional N frequency synthesizer device according to claim 1, further comprising offset current value setting means for setting an offset current value in said means to the optimum value. オフセット電流値が可変である前記オフセット電流重畳手段と、オフセット電流を変化させながら位相比較器で求める位相差を観測し、当該位相差の符号が正又は負の何れか一方のみとなるようにオフセット電流重畳手段におけるオフセット電流値を設定するオフセット電流値設定手段を備えたことを特徴とする請求項１〜５の何れかに記載のフラクショナルＮ周波数シンセサイザ装置。   The offset current superimposing means whose offset current value is variable, and the phase difference obtained by the phase comparator while changing the offset current are observed, and the offset of the phase difference is positive or negative. 6. The fractional N frequency synthesizer device according to claim 1, further comprising offset current value setting means for setting an offset current value in the current superimposing means.
JP2004073217A 2004-03-15 2004-03-15 Fractional N frequency synthesizer device Expired - Fee Related JP4033154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004073217A JP4033154B2 (en) 2004-03-15 2004-03-15 Fractional N frequency synthesizer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073217A JP4033154B2 (en) 2004-03-15 2004-03-15 Fractional N frequency synthesizer device

Publications (2)

Publication Number Publication Date
JP2005260866A true JP2005260866A (en) 2005-09-22
JP4033154B2 JP4033154B2 (en) 2008-01-16

Family

ID=35086129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073217A Expired - Fee Related JP4033154B2 (en) 2004-03-15 2004-03-15 Fractional N frequency synthesizer device

Country Status (1)

Country Link
JP (1) JP4033154B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008064945A1 (en) * 2006-11-29 2008-06-05 Robert Bosch Gmbh Charge pump
US7876136B2 (en) 2007-04-04 2011-01-25 Samsung Electronics Co., Ltd. Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
JP2013223075A (en) * 2012-04-16 2013-10-28 Lapis Semiconductor Co Ltd Pll frequency synthesizer, semiconductor integrated device and radio communication equipment
EP3138201A1 (en) * 2014-04-30 2017-03-08 Qualcomm Incorporated Low noise phase locked loops
JP2019118063A (en) * 2017-12-27 2019-07-18 ラピスセミコンダクタ株式会社 Semiconductor device and test method
CN111010173A (en) * 2019-12-20 2020-04-14 湖北大学 Adaptive decimal frequency synthesizer burr removing system and method
JP2020077960A (en) * 2018-11-07 2020-05-21 株式会社デンソー PLL synthesizer circuit
JP2021002800A (en) * 2019-06-24 2021-01-07 株式会社デンソー PLL circuit
JP2021136574A (en) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 Charge pump circuit, pll circuit, and oscillator
EP4191887A4 (en) * 2020-08-31 2023-10-04 Huawei Technologies Co., Ltd. Phase-locked loop and radio frequency transceiver

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008064945A1 (en) * 2006-11-29 2008-06-05 Robert Bosch Gmbh Charge pump
US7876136B2 (en) 2007-04-04 2011-01-25 Samsung Electronics Co., Ltd. Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
JP2013223075A (en) * 2012-04-16 2013-10-28 Lapis Semiconductor Co Ltd Pll frequency synthesizer, semiconductor integrated device and radio communication equipment
EP3138201A1 (en) * 2014-04-30 2017-03-08 Qualcomm Incorporated Low noise phase locked loops
JP2017518685A (en) * 2014-04-30 2017-07-06 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Low noise phase lock loop
JP7041512B2 (en) 2017-12-27 2022-03-24 ラピスセミコンダクタ株式会社 Semiconductor devices and test methods
JP2019118063A (en) * 2017-12-27 2019-07-18 ラピスセミコンダクタ株式会社 Semiconductor device and test method
JP7151391B2 (en) 2018-11-07 2022-10-12 株式会社デンソー PLL synthesizer circuit
JP2020077960A (en) * 2018-11-07 2020-05-21 株式会社デンソー PLL synthesizer circuit
JP2021002800A (en) * 2019-06-24 2021-01-07 株式会社デンソー PLL circuit
JP7275900B2 (en) 2019-06-24 2023-05-18 株式会社デンソー PLL circuit
CN111010173A (en) * 2019-12-20 2020-04-14 湖北大学 Adaptive decimal frequency synthesizer burr removing system and method
CN111010173B (en) * 2019-12-20 2023-05-23 湖北大学 Adaptive fractional frequency synthesizer burr removal system and method
JP2021136574A (en) * 2020-02-27 2021-09-13 セイコーエプソン株式会社 Charge pump circuit, pll circuit, and oscillator
JP7388240B2 (en) 2020-02-27 2023-11-29 セイコーエプソン株式会社 Charge pump circuit, PLL circuit and oscillator
EP4191887A4 (en) * 2020-08-31 2023-10-04 Huawei Technologies Co., Ltd. Phase-locked loop and radio frequency transceiver

Also Published As

Publication number Publication date
JP4033154B2 (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US8085101B2 (en) Spread spectrum clock generation device
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US7405627B2 (en) PLL frequency synthesizer
JP4496322B2 (en) Jitter-compensated N-divided frequency synthesizer
US9030241B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
JP4033154B2 (en) Fractional N frequency synthesizer device
US8264258B1 (en) Phase lock loop circuit
US7605664B2 (en) All digital phase locked loop system and method
JP2006222939A (en) Pll circuit
JP2006180349A (en) Phase locked loop circuit and semiconductor integrated circuit
KR100918860B1 (en) Frequency synthesizer having loop filter compensation circuit
US7123065B1 (en) Method of improving lock acquisition times in systems with a narrow frequency range
JP2005236431A (en) Frequency synthesizer
US7116178B2 (en) Voltage-controlled oscillator with gain proportional to operating frequency
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
JP2006217509A (en) Pll frequency synthesizer
KR20160022071A (en) Phase locked loop apparatus having multiple negative feedback loops
JP2013058904A (en) Phase synchronization circuit and television signal reception circuit
US8102215B2 (en) Compensated high-speed PLL circuit
JP2007281895A (en) Frequency synthesizer
JP5754336B2 (en) PLL circuit
US20050266816A1 (en) PLL synthesizer
JP5793127B2 (en) Frequency synthesizer
JP5415229B2 (en) Frequency synthesizer
JP2013125992A (en) Oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees