JP2005260297A - 無線通信装置 - Google Patents

無線通信装置 Download PDF

Info

Publication number
JP2005260297A
JP2005260297A JP2004065013A JP2004065013A JP2005260297A JP 2005260297 A JP2005260297 A JP 2005260297A JP 2004065013 A JP2004065013 A JP 2004065013A JP 2004065013 A JP2004065013 A JP 2004065013A JP 2005260297 A JP2005260297 A JP 2005260297A
Authority
JP
Japan
Prior art keywords
lan
buffer
wired
wireless
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004065013A
Other languages
English (en)
Inventor
Katsuhiro Asano
勝洋 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004065013A priority Critical patent/JP2005260297A/ja
Publication of JP2005260297A publication Critical patent/JP2005260297A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

【課題】 高スループットを実現するための無線通信装置を提供することを目的とする。
【解決手段】 LANと無線回線の間でデータを転送する無線通信装置であって、有線通信部が受信したデータを格納するLAN受信バッファ21と、LAN受信バッファ21のデータを転送するLAN受信データ転送部22と、LAN受信データ転送部22の出力を格納する無線送信バッファ23と、無線回線に対して送信と受信を行う無線通信部13と、無線通信部13の出力を格納する無線受信バッファ33と、無線受信バッファ33のデータを転送するLAN送信データ転送部32と、LAN送信データ転送部32の出力を格納するLAN送信バッファ31と、LANに対して送信と受信を行う有線通信部と、各部を制御するCPU11と、アクセスの衝突を防止するバス調停部12とを備えた。
【選択図】 図1

Description

本発明は、有線回線と無線回線の間でデータを転送する無線通信装置に関するものである。
従来の無線通信装置について説明する。図3は、従来の無線通信装置の構成の一例を示すブロック図である。この無線通信装置は、CPU(Central Processing Unit)1、物理層インタフェース2、MAC(Media Access Control)処理部3、LAN(Local Area Network)バッファバス調停部4、LANバッファ5、無線バッファバス調停部6、無線バッファ7、無線通信部8から構成される。物理層インタフェース2は、外部のLANに接続されている。無線通信部8は、外部の無線回線に接続されている。また、CPU1、LANバッファバス調停部4、無線バッファバス調停部6はバスを介して接続されている。
次に、従来の無線通信装置の動作について説明する。まず、LANから無線回線へデータを転送する場合の無線通信装置の動作について説明する。物理層インタフェース2は、LANから受信したLAN信号の信号レベルを変換し、MAC処理部3へ出力する。MAC処理部3はLAN信号から受信すべきLANフレームを抽出し、LANバッファバス調停部4を介してLANバッファ5に一旦蓄積する。物理層インタフェース2とMAC処理部3の接続には、MII(Media Independent Interface)を用いるのが一般的である。次に、CPU1は、LANバッファバス調停部4を介してLANバッファ5からLANフレームを読み出し、無線回線のためのフレーミングやスクランブル等を施して無線フレームを生成し、無線バッファバス調停部6を介して無線バッファ7に一旦蓄積する。次に、無線通信部8は、無線バッファバス調停部6を介して無線バッファ7から無線フレームを読み出して無線信号に変換し、無線回線へ出力する。
次に、無線回線からLANへデータを転送する場合の無線通信装置の動作について説明する。無線通信部8は、無線回線から受信した無線信号から無線フレームを抽出し、無線バッファバス調停部6を介して無線バッファ7に一旦蓄積する。次に、CPU1は、無線バッファバス調停部6を介して無線バッファ7から無線フレームを読み出し、LANフレームを生成し、LANバッファバス調停部4を介してLANバッファ5に一旦蓄積する。次に、MAC処理部3は、LANバッファバス調停部4を介してLANバッファ5からLANフレームを読み出し、LAN信号を生成し、物理層インタフェース2へ出力する。物理層インタフェース2は、LAN信号の信号レベルを変換し、LANへ出力する。
上述したいずれの場合においても、LANバッファ5にはCPU1とMAC処理部3の両方がアクセスするため、LANバッファバス調停部4はアクセスが競合しないように制御を行う。同様に、無線バッファ7にはCPU1と無線通信部8の両方がアクセスするため、無線バッファバス調停部6は競合しないようにアクセスの制御を行う。
このような無線通信装置の一例として特許文献1が提案されている。
特開2001−16219号公報 (第4−6頁、第1図)
上述したような無線通信装置においては、一般に用いられている転送速度100Mbps等の高速なLANと接続され、LANの転送速度を有効に利用するためにスループットの向上が要求される。しかしながら、LANと無線回線の間を流れるデータは、単一の経路を通って転送されており、スループットを向上させるためには、無線通信装置のバスの転送速度を上げ、高い処理能力を持つCPUを使わなければならないため、コストが高くなるという問題があった。
また、CPUに、動作するためのプログラムコードを内部に格納できないものを使用した場合、プログラムコードの読み出しにもバスを使用するため、さらにバスの占有時間が増加し、スループットの向上が困難となるという問題があった。
本発明は上述した問題点を解決するためになされたものであり、高スループットを実現するための無線通信装置を提供することを目的とする。
上述した課題を解決するため、本発明に係る無線通信装置は、有線回線と無線回線の間でデータを転送する無線通信装置であって、複数のポートを備え、バスに接続された第1のポートから入力されたデータを格納し、前記第1のポートと第2のポートは同時にアクセス可能である有線受信バッファと、バスに接続され、前記有線受信バッファに格納されたデータを前記有線受信バッファの第2のポートから読み出し、転送する有線受信データ転送部と、前記有線受信データ転送部から転送されたデータを格納する無線送信バッファと、前記無線送信バッファから前記無線回線へデータを送信するとともに、前記無線回線からデータを受信する無線通信部と、前記無線通信部が前記無線回線から受信したデータを格納する無線受信バッファと、バスに接続され、前記無線受信バッファに格納されたデータを転送する有線送信データ転送部と、複数のポートを備え、前記有線送信データ転送部から第1のポートに転送されたデータを格納し、前記第1のポートとバスに接続された第2のポートは同時にアクセス可能である有線送信バッファと、前記有線送信バッファの第2のポートからバスを介して入力されたデータを前記有線回線へ送信するとともに、前記有線回線から受信したデータを前記有線受信バッファへ出力する有線通信部と、バスに接続され、前記無線通信装置の各部を制御する制御部と、前記バスを介したアクセスの衝突を防止するための制御を行うバス調停部とを備えてなることを特徴とするものである。
また、前記無線通信装置において、前記制御部は、有線受信に関わる制御を行う有線受信制御部と、有線送信に関わる制御を行う有線送信制御部からなることを特徴とするものである。
なお、本実施例における有線回線とはLANのことであり、有線通信部とは物理層インタフェース2とMAC処理部3のことであり、有線受信バッファとはLAN受信バッファ21のことであり、有線送信バッファとはLAN送信バッファ31のことであり、有線受信データ転送部とはLAN受信データ転送部22のことであり、有線送信データ転送部とはLAN送信データ転送部32のことであり、制御部とはCPU11のことであり、有線受信制御部とはMAC/LAN受信制御CPU41のことであり、有線送信制御部とはLAN送信制御CPU42のことである。
本発明によれば、CPUの処理能力を高めることなく、スループットを向上させることができるため、スループット向上のためのコストを低減することができる。
以下、本発明の実施例について図面を参照しつつ説明する。
まず、実施例1に係る無線通信装置の構成について説明する。図1は、実施例1に係る無線通信装置の構成の一例を示すブロック図である。図1において、図3と同一符号は図3に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施例に係る無線通信装置は、CPU11、物理層インタフェース2、MAC処理部3、バス調停部12、LAN受信バッファ21、LAN受信データ転送部22、無線送信バッファ23、無線通信部13、無線受信バッファ33、LAN送信データ転送部32、LAN送信バッファ31を備える。
次に、本実施例に係る無線通信装置の動作について説明する。CPU11は、MAC処理部3に対する初期設定とLAN送信の制御とLAN受信の制御や、LAN受信データ転送部21とLAN送信データ転送部31に対する制御を行う。CPU11、MAC処理部3、LAN受信バッファ21、LAN送信バッファ31、LAN受信データ転送部22、LAN送信データ転送部32は、バスで接続され、バスによるアクセスはバス調停部12で制御される。
まず、LANから無線回線へデータを転送する場合の無線通信装置の動作について説明する。物理層インタフェース2は、LANから受信したLAN信号の信号レベルを変換し、MAC処理部3へ出力する。MAC処理部3はLAN信号から受信すべきLANフレームを抽出し、バス調停部12を介してLAN受信バッファ21に一旦蓄積する。次に、CPU11は、LAN受信バッファ21に蓄積されたLANフレームのデータ長等の情報を参照し、LAN受信データ転送部22に対して無線フレームを生成するためのフレーミングやスクランブル等の制御を行う。LAN受信データ転送部22はCPU11の制御に従って、LAN受信バッファ21の指定された先頭アドレスから指定された長さのデータを読み出し、フレーミングやスクランブル等を施して無線フレームを生成し、無線送信バッファ23へ書き込む。次に、無線通信部13は、無線送信バッファ23から無線フレームを読み出して無線信号に変換し、無線回線へ出力する。
ここで、LAN受信バッファ21は、2つのポートからの同時アクセスが可能な構成とし、1つのポートはバスを介したMAC処理部3による書き込みを行うポートとし、他の1つのポートはLAN受信データ転送部22による読み出しまたはCPU11による読み書きを行うポートとすることにより、互いのアクセスが競合することを防ぐ。ここで、CPU11によるLAN受信バッファ21と無線送信バッファ23へのアクセスは、LAN受信データ転送部22を介して行う。
次に、無線回線からLANへデータを転送する場合の無線通信装置の動作について説明する。無線通信部13は、無線回線から受信した無線信号から無線フレームを抽出し、無線受信バッファ33に一旦蓄積する。次に、CPU11は、LAN送信データ転送部32に対してLANフレームを生成するための制御を行う。LAN送信データ転送部32はCPU11の制御に従って、無線受信バッファ33の指定された先頭アドレスから指定された長さのデータを読み出し、LANフレームを生成し、LAN送信バッファ31へ書き込む。次に、MAC処理部3は、バス調停部12を介してLAN送信バッファ31からLANフレームを読み出し、LAN信号を生成し、物理層インタフェース2へ出力する。物理層インタフェース2は、LAN信号の信号レベルを変換し、LANへ出力する。
ここで、LAN送信バッファ31はLAN受信バッファ21と同様、2つのポートからの同時アクセスが可能な構成とし、1つのポートはLAN送信データ転送部32による書き込みまたはCPU11による読み書きを行うポートとし、他の1つのポートはバスを介したMAC処理部3による読み出しを行うポートとすることにより、互いのアクセスが競合しないようにする。ここで、CPU11による無線受信バッファ33とLAN送信バッファ31へのアクセスは、LAN送信データ転送部32を介して行う。
上述した実施例においては、LAN受信バッファ21とLAN送信バッファ31がそれぞれ2つのポートを持つ場合について説明したが、LAN受信バッファ21に対して、LAN受信データ転送部22とCPU11は同時にアクセスを行うことができない。また、LAN送信バッファ31に対して、LAN送信データ転送部32とCPU11は同時にアクセスを行うことができない。ここで、LAN受信バッファ21が3つ以上のポートを備えることにより、LAN受信データ転送部22とCPU11は同時にアクセスを行うことができる。また、LAN送信バッファ31も同様に3つ以上のポートを備えることにより、LAN送信データ転送部32とCPU11は同時にアクセスを行うことができる。このようにLAN受信バッファ21やLAN送信バッファ31のポート数を増やすことにより、さらにスループットの高いシステムとすることができる。
まず、実施例2に係る無線通信装置の構成について説明する。図2は、実施例2に係る無線通信装置の構成の一例を示すブロック図である。図2において、図1と同一符号は図1に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施例では、CPU11の代わりに、MAC/LAN受信制御CPU41とLAN送信制御CPU42を備える。
MAC処理部3の制御とLAN受信に関わる制御は、MAC/LAN受信制御CPU41が行い、LAN送信に関わる制御は、LAN送信制御CPU42が行う。なお、MAC/LAN受信制御CPU41はLAN送信を検知することができないため、LAN送信制御CPU42はLAN送信開始時にMAC/LAN受信制御CPU41へ制御信号を送信することにより、LAN送信開始を通知する。LAN送信開始を通知されたMAC/LAN受信制御CPU41は、MAC処理部3に対してLAN送信の制御を行う。
上述の構成において、実施例1の構成と同様の性能を得ようとすれば、実施例2におけるMAC/LAN受信制御CPU41とLAN送信制御CPU42は、実施例1の構成に用いるCPU11の半分の処理能力で済む。また、MAC/LAN受信制御CPU41とLAN送信制御CPU42に、より高性能なCPUを用いれば、無線回線やLANの帯域が広い場合にもスループットの高いシステムを構成することができる。
実施例1に係る無線通信装置の構成の一例を示すブロック図である。 実施例2に係る無線通信装置の構成の一例を示すブロック図である。 従来の無線通信装置の構成の一例を示すブロック図である。
符号の説明
11 CPU、2 物理層インタフェース、3 MAC処理部、12 バス調停部、21 LAN受信バッファ、22 LAN受信データ転送部、23 無線送信バッファ、13 無線通信部、31 LAN送信バッファ、32 LAN送信データ転送部、33 無線受信バッファ、41 MAC/LAN受信制御CPU、42 LAN送信制御CPU。

Claims (1)

  1. 有線回線と無線回線の間でデータを転送する無線通信装置であって、
    複数のポートを備え、バスに接続された第1のポートから入力されたデータを格納し、前記第1のポートと第2のポートは同時にアクセス可能である有線受信バッファと、
    バスに接続され、前記有線受信バッファに格納されたデータを前記有線受信バッファの第2のポートから読み出し、転送する有線受信データ転送部と、
    前記有線受信データ転送部から転送されたデータを格納する無線送信バッファと、
    前記無線送信バッファから前記無線回線へデータを送信するとともに、前記無線回線からデータを受信する無線通信部と、
    前記無線通信部が前記無線回線から受信したデータを格納する無線受信バッファと、
    バスに接続され、前記無線受信バッファに格納されたデータを転送する有線送信データ転送部と、
    複数のポートを備え、前記有線送信データ転送部から第1のポートに転送されたデータを格納し、前記第1のポートとバスに接続された第2のポートは同時にアクセス可能である有線送信バッファと、
    前記有線送信バッファの第2のポートからバスを介して入力されたデータを前記有線回線へ送信するとともに、前記有線回線から受信したデータを前記有線受信バッファへ出力する有線通信部と、
    バスに接続され、前記無線通信装置の各部を制御する制御部と、
    前記バスを介したアクセスの衝突を防止するための制御を行うバス調停部と、
    を備えてなる無線通信装置。
JP2004065013A 2004-03-09 2004-03-09 無線通信装置 Withdrawn JP2005260297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004065013A JP2005260297A (ja) 2004-03-09 2004-03-09 無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004065013A JP2005260297A (ja) 2004-03-09 2004-03-09 無線通信装置

Publications (1)

Publication Number Publication Date
JP2005260297A true JP2005260297A (ja) 2005-09-22

Family

ID=35085646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004065013A Withdrawn JP2005260297A (ja) 2004-03-09 2004-03-09 無線通信装置

Country Status (1)

Country Link
JP (1) JP2005260297A (ja)

Similar Documents

Publication Publication Date Title
US8060672B2 (en) Event signaling between peripheral modules and a processing unit
EP1775896B1 (en) Network on chip system employing an Advanced Extensible Interface (AXI) protocol
KR920004147B1 (ko) 동작모드설정 가능한 lan간 결합장치
JP2006254450A (ja) 大域的非同期ネットワークオンチップシステムにおける通信ノードアーキテクチャ
JP2006217476A (ja) 通信方法、通信システム及び有線/無線ブリッジ装置
WO1994022093A2 (en) Method and apparatus for dynamic, multispeed bus architecture with speed messages independent of data signal transfers
US20050174877A1 (en) Bus arrangement and method thereof
US7436761B2 (en) Apparatus and method for connecting fibre channel devices via bypass buffers
US20040268009A1 (en) Transceiving network controller and method for controlling buffer memory allocation and data flow
US7346078B2 (en) Processing of received data within a multiple processor device
US8325768B2 (en) Interleaving data packets in a packet-based communication system
JP4104939B2 (ja) マルチプロセッサシステム
JP2005260297A (ja) 無線通信装置
US6857033B1 (en) I/O node for a computer system including an integrated graphics engine and an integrated I/O hub
JP2007028616A (ja) マルチメディア情報を高速シリアル伝送する両方向通信装置及び方法
JP4125933B2 (ja) 共通メモリを備えたプロセッサシステム
JP6785009B2 (ja) 通信装置、及び、通信装置の制御方法
KR101345437B1 (ko) 칩들간의 통신을 위한 인터페이스 장치 및 방법
JP2003289315A (ja) パケット転送装置およびパケット転送方法
JP2009093283A (ja) マルチチップシステムおよび半導体装置
JP2001257686A (ja) 計算機システム及び計算機システムのデータ通信方法
EP1459191B1 (en) Communication bus system
JP2007034893A (ja) データ処理モジュール及びそのメッセージの送信準備方法
JP2502769B2 (ja) 通信制御装置
JP2004054419A (ja) ノード間トランザクション処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605