JP2005260128A - 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ - Google Patents
半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ Download PDFInfo
- Publication number
- JP2005260128A JP2005260128A JP2004072375A JP2004072375A JP2005260128A JP 2005260128 A JP2005260128 A JP 2005260128A JP 2004072375 A JP2004072375 A JP 2004072375A JP 2004072375 A JP2004072375 A JP 2004072375A JP 2005260128 A JP2005260128 A JP 2005260128A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- grooves
- wlcsp
- recesses
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01066—Dysprosium [Dy]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体素子の占有面積を増加させることなく放熱特性を向上させることができ、さらには、半導体素子の向きを判別することができ、さらに加えて素子固有の情報を持たせることができる半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を提供する。
【解決手段】 本発明のＷＬＣＳＰは、シリコン基板１の実装面１ａとは反対側の裏面１ｂに溝３を複数本、互いに平行に形成したことを特徴とする。
【選択図】 図１
【解決手段】 本発明のＷＬＣＳＰは、シリコン基板１の実装面１ａとは反対側の裏面１ｂに溝３を複数本、互いに平行に形成したことを特徴とする。
【選択図】 図１
Description
本発明は、半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）に関し、特に、半導体素子の占有面積を拡大することなく放熱効果を向上させることが可能な技術に関するものである。
近年、ＩＣ、ＬＳＩ等の半導体装置の高速化、高集積化に伴い、半導体装置からの発熱を効率よく放出するために様々な構造のものが提案され、実用に供されている。
一方、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアルインタイプの半導体素子に替わってチップサイズの半導体素子が用いられてきている。
一方、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアルインタイプの半導体素子に替わってチップサイズの半導体素子が用いられてきている。
チップサイズの半導体素子としては、例えば、半導体素子が金属バンプを介してキャリア用基板に接続され、このキャリア用基板の下面にプリント配線基板上に実装するための金属バンプが形成されたチップサイズパッケージ（ＣＳＰ）があり、最近では、電子回路が形成された半導体基板の実装面に外部接続用の金属パッドが形成されたウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）も提案されている。
例えば、従来のＣＳＰでは、半導体素子の放熱性を高めるために、実装面とは反対側の平坦面に貼り付けた熱伝導性シートに金属放熱体を接触させ、この金属放熱体に形成された複数の溝それぞれに金属放熱板を挿入し、この金属放熱板により半導体素子から発生する熱を放熱した構造（例えば、特許文献１参照）、このＣＳＰの実装面とは反対側の平坦面に表面が高低差を有する凹凸面とされた凹凸皮膜が形成され、この凹凸皮膜により半導体素子から発生する熱を放熱した構造（例えば、特許文献２参照）等が提案されている。
特開平１０−３２１７７５号公報
特開平１１−６７９９８号公報
ところで、従来の金属放熱板を用いた構造では、ＣＳＰの実装面とは反対側の平坦面に金属放熱体を設けたものであるから、この平坦面の表面積が限られてしまい、放熱効果が限定的なものとなるという問題点があった。
また、凹凸皮膜を形成した構造では、表面を凹凸面としたために表面積が若干増加し、放熱効果も増加するものの、表面積が限られてしまい、放熱効果が限定的なものとなるという問題点は相変わらず残る。
さらに、従来のＷＬＣＳＰの場合には、表面の面積が非常に狭いために、その表面にマーキングスペースを取る余裕がなく、素子の向き等を判別することができないという問題点もあった。
また、凹凸皮膜を形成した構造では、表面を凹凸面としたために表面積が若干増加し、放熱効果も増加するものの、表面積が限られてしまい、放熱効果が限定的なものとなるという問題点は相変わらず残る。
さらに、従来のＷＬＣＳＰの場合には、表面の面積が非常に狭いために、その表面にマーキングスペースを取る余裕がなく、素子の向き等を判別することができないという問題点もあった。
本発明は、上記の事情に鑑みてなされたものであって、半導体素子の占有面積を増加させることなく放熱特性を向上させることができ、さらには、半導体素子の向きを判別することができ、さらに加えて素子固有の情報を持たせることができる半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージを提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージを提供した。
すなわち、本発明の半導体素子は、電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成してなることを特徴とする。
この半導体素子では、電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成したことにより、この溝または凹部が形成された分、主面の表面積が拡大し、前記電子回路から発生する熱を放熱するための表面積が増加する。その結果、半導体基板の占有面積を増加させることなく放熱特性が向上する。
すなわち、本発明の半導体素子は、電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成してなることを特徴とする。
この半導体素子では、電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成したことにより、この溝または凹部が形成された分、主面の表面積が拡大し、前記電子回路から発生する熱を放熱するための表面積が増加する。その結果、半導体基板の占有面積を増加させることなく放熱特性が向上する。
前記主面上に、前記半導体基板より熱伝導率の高い高熱伝導物質を介して放熱部材を設けてもよい。
この様な構成とすることにより、前記電子回路から発生する熱が容易に放熱され、放熱特性がさらに向上する。
この様な構成とすることにより、前記電子回路から発生する熱が容易に放熱され、放熱特性がさらに向上する。
前記溝を複数本とし、これらの溝を前記主面上の一方向に沿って互いに平行に形成してなることが好ましい。
前記複数本の溝のうち、配列方向の両端の溝それぞれの前記半導体基板の端からの距離は、互いに異なることが好ましい。
この様な構成とすることにより、放熱特性が向上することに加えて、これらの溝全体の形状により、主面の方向性を示すことが可能になる。
前記複数本の溝のうち、配列方向の両端の溝それぞれの前記半導体基板の端からの距離は、互いに異なることが好ましい。
この様な構成とすることにより、放熱特性が向上することに加えて、これらの溝全体の形状により、主面の方向性を示すことが可能になる。
前記複数本の溝のうち、配列方向の両端の溝の幅を互いに異なることとしてもよい。
この様な構成によっても、放熱特性が向上することに加えて、これらの溝全体の形状により、主面の方向性を示すことが可能になる。
この様な構成によっても、放熱特性が向上することに加えて、これらの溝全体の形状により、主面の方向性を示すことが可能になる。
前記複数本の溝それぞれの幅、隣り合う溝との間隔、のいずれか一方または双方を変化させることにより、これらの溝に識別情報を付与したこととしてもよい。
この様な構成とすることにより、放熱特性の向上及び主面の方向性に加えて、これらの溝全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことが可能になる。これにより、半導体素子の識別や管理が容易になる。
この様な構成とすることにより、放熱特性の向上及び主面の方向性に加えて、これらの溝全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことが可能になる。これにより、半導体素子の識別や管理が容易になる。
前記凹部を複数個とし、これらの凹部を前記主面上に規則的にまたは無秩序に形成してなることが好ましい。
前記主面上に、前記凹部が形成されない領域を設けてもよい。
この様な構成とすることにより、放熱特性が向上することに加えて、この凹部が形成されない領域により、主面の方向性を示すことが可能になる。
前記主面上に、前記凹部が形成されない領域を設けてもよい。
この様な構成とすることにより、放熱特性が向上することに加えて、この凹部が形成されない領域により、主面の方向性を示すことが可能になる。
前記複数個の凹部のうち、少なくとも１つの凹部をその形状または大きさが他の凹部と異なることとしてもよい。
この様な構成によっても、放熱特性が向上することに加えて、形状または大きさが他の凹部と異なる凹部により、主面の方向性を示すことが可能になる。
この様な構成によっても、放熱特性が向上することに加えて、形状または大きさが他の凹部と異なる凹部により、主面の方向性を示すことが可能になる。
前記複数個の凹部の開口の幅、隣り合う凹部との間隔、のいずれか一方または双方を変化させることにより、これらの凹部に識別情報を付与したこととしてもよい。
この様な構成とすることにより、放熱特性の向上及び主面の方向性に加えて、凹部の開口の幅、隣り合う凹部との間隔を変化させることにより、これらの凹部全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことが可能になる。これにより、半導体素子の識別や管理が容易になる。
この様な構成とすることにより、放熱特性の向上及び主面の方向性に加えて、凹部の開口の幅、隣り合う凹部との間隔を変化させることにより、これらの凹部全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことが可能になる。これにより、半導体素子の識別や管理が容易になる。
本発明のウエハレベル・チップサイズ・パッケージは、本発明の半導体素子を備えてなることを特徴とする。
このウエハレベル・チップサイズ・パッケージでは、本発明の半導体素子を備えたことにより、放熱特性が向上し、さらに、主面の方向性を示すことが可能になり、さらに加えて、識別情報を付与することで半導体素子の識別や管理が容易になる。
このウエハレベル・チップサイズ・パッケージでは、本発明の半導体素子を備えたことにより、放熱特性が向上し、さらに、主面の方向性を示すことが可能になり、さらに加えて、識別情報を付与することで半導体素子の識別や管理が容易になる。
本発明の半導体素子によれば、電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成したので、半導体基板の占有面積を増加させることなく、その主面の表面積を拡大させることができ、その結果、放熱特性を向上させることができる。
前記主面上に、前記半導体基板より熱伝導率の高い高熱伝導物質を介して放熱部材を設ければ、前記電子回路から発生する熱を容易に放熱させることができ、放熱特性をさらに向上させることができる。
複数本の溝のうち、配列方向の両端の溝それぞれの前記半導体基板の端からの距離を互いに異なることとするか、あるいは、配列方向の両端の溝の幅を互いに異なることとすれば、放熱特性を向上させ得ることに加えて、これらの溝全体の形状により、主面の方向性を示すことができる。
前記複数本の溝それぞれの幅、隣り合う溝との間隔、のいずれか一方または双方を変化させれば、放熱特性の向上及び主面の方向性に加えて、これらの溝全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことができ、したがって、半導体素子の識別や管理を容易に行うことができる。
前記主面上に複数の凹部を規則的にまたは無秩序に形成し、かつ、この主面上に前記凹部が形成されない領域を設けるとするか、あるいは、少なくとも１つの凹部をその形状または大きさが他の凹部と異なることとすれば、放熱特性を向上させ得ることに加えて、この凹部が形成されない領域により、主面の方向性を示すことができる。
前記主面上に複数の凹部を規則的にまたは無秩序に形成し、かつ、この主面上に前記凹部が形成されない領域を設けるとするか、あるいは、少なくとも１つの凹部をその形状または大きさが他の凹部と異なることとすれば、放熱特性を向上させ得ることに加えて、この凹部が形成されない領域により、主面の方向性を示すことができる。
前記複数個の凹部の開口の幅、隣り合う凹部との間隔、のいずれか一方または双方を変化させれば、放熱特性の向上及び主面の方向性に加えて、これらの凹部全体の形状に付与される識別情報を半導体レーザ等の発光素子を用いて容易に読み出すことができ、したがって、半導体素子の識別や管理を容易に行うことができる。
本発明のウエハレベル・チップサイズ・パッケージによれば、本発明の半導体素子を備えたので、半導体基板の専有面積を増加させることなく、その放熱特性を向上させることができ、さらに、主面の方向性を示すことができ、さらに加えて、識別情報を付与することで半導体素子の識別や管理を容易に行うことができる。
本発明の半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージの各実施の形態について図面に基づき説明する。
「第１の実施形態」
図１は本発明の第１の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す斜視図、図２は同正面図、図３は同側面図であり、図において、符号１は集積回路（電子回路：図示略）等が形成された平面視矩形状のシリコン基板（半導体基板）、２はシリコン基板１の実装面１ａの周縁部に沿って矩形状に配置された縦断面が半楕円形状の外部接続用の金属パッド、３は実装面１ａとは反対側の裏面（主面）１ｂに互いに平行に形成された断面矩形状の溝である。
「第１の実施形態」
図１は本発明の第１の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す斜視図、図２は同正面図、図３は同側面図であり、図において、符号１は集積回路（電子回路：図示略）等が形成された平面視矩形状のシリコン基板（半導体基板）、２はシリコン基板１の実装面１ａの周縁部に沿って矩形状に配置された縦断面が半楕円形状の外部接続用の金属パッド、３は実装面１ａとは反対側の裏面（主面）１ｂに互いに平行に形成された断面矩形状の溝である。
ここで、溝３の深さｄは、深ければ深い程、裏面１ｂの表面積を増大させることができるが、深すぎた場合、シリコン基板１の強度が低下するので、シリコン基板１の厚みｔの２０％〜５０％程度が好ましい。
例えば、シリコン基板１の大きさを５ｍｍ角、その厚みｔを５００μｍとしたとき、溝３の深さｄは１００〜２５０μｍ、好ましくは１５０±３０μｍとなる。また、幅ｗは２００〜５００μｍ、好ましくは２５０±２５μｍ、溝３の間隔ｓは２００〜５００μｍ程、好ましくは２５０±２５μｍである。
例えば、溝３が５〜１０本程度となるように形成することができる。
例えば、シリコン基板１の大きさを５ｍｍ角、その厚みｔを５００μｍとしたとき、溝３の深さｄは１００〜２５０μｍ、好ましくは１５０±３０μｍとなる。また、幅ｗは２００〜５００μｍ、好ましくは２５０±２５μｍ、溝３の間隔ｓは２００〜５００μｍ程、好ましくは２５０±２５μｍである。
例えば、溝３が５〜１０本程度となるように形成することができる。
このＷＬＣＳＰを作製するには、まず、シリコン基板１の実装面１ａに集積回路、必要に応じて各種センサ等の素子を、この実装面１ａの周縁部に金属パッド２を形成するためのバンプ（図示略）を、それぞれ形成し、これらの上にバンプを除きパッシベーション膜を形成してこれらの回路や素子を保護する。
次いで、シリコン基板１の裏面１ｂに、グラインダ等の切削装置を用いて溝３を形成する。
この様にして、本実施形態のＷＬＣＳＰを作製することができる。
次いで、シリコン基板１の裏面１ｂに、グラインダ等の切削装置を用いて溝３を形成する。
この様にして、本実施形態のＷＬＣＳＰを作製することができる。
本実施形態のＷＬＣＳＰによれば、シリコン基板１の実装面１ａとは反対側の裏面１ｂに溝３を複数本、互いに平行に形成したので、シリコン基板１の占有面積を増加させることなしに裏面１ｂの表面積を拡大させることができ、その結果、ＷＬＣＳＰの放熱特性を向上させることができる。
本実施形態のＷＬＣＳＰの製造方法によれば、シリコン基板１の裏面１ｂに、グラインダ等の切削装置を用いて溝３を形成するので、簡単な装置のみでしかも安価に溝３を形成することができ、製造コストを増大させる虞もない。
「第２の実施形態」
図４は本発明の第２の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３をグラインダ等の切削装置を用いて形成したために、溝３の断面が矩形状となったのに対し、本実施形態のＷＬＣＳＰでは、シリコン基板１の結晶面に沿って異方性エッチングを施したために、裏面１ｂに形成された溝１１の断面が三角形状となっている点である。
図４は本発明の第２の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３をグラインダ等の切削装置を用いて形成したために、溝３の断面が矩形状となったのに対し、本実施形態のＷＬＣＳＰでは、シリコン基板１の結晶面に沿って異方性エッチングを施したために、裏面１ｂに形成された溝１１の断面が三角形状となっている点である。
この溝１１の断面が三角形状であることから、第１の実施形態の溝３と同等の放熱特性を有するためには、溝１１の幅ｗ及び深さｄを調整する必要がある。
幅ｗ及び深さｄは、異方性エッチングの際のエッチング液の組成及びエッチング条件を変えることにより、調整することができる。
例えば、シリコン基板１の実装面１ａとは反対側の裏面１ｂに二酸化ケイ素層を一部形成し、この二酸化ケイ素層で覆われていないシリコン基板１の一部を、水酸化カリウム水溶液を用いて９０℃にてエッチングすることができる。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
幅ｗ及び深さｄは、異方性エッチングの際のエッチング液の組成及びエッチング条件を変えることにより、調整することができる。
例えば、シリコン基板１の実装面１ａとは反対側の裏面１ｂに二酸化ケイ素層を一部形成し、この二酸化ケイ素層で覆われていないシリコン基板１の一部を、水酸化カリウム水溶液を用いて９０℃にてエッチングすることができる。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
「第３の実施形態」
図５は本発明の第３の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、配列方向の両端の溝３、３それぞれのシリコン基板１の端からの距離が等しいのに対し、本実施形態のＷＬＣＳＰでは、配列方向の一方の端の溝３のシリコン基板１の端からの距離Ｄ１と、他方の端の溝３のシリコン基板１の端からの距離Ｄ２が異なる点である。
図５は本発明の第３の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、配列方向の両端の溝３、３それぞれのシリコン基板１の端からの距離が等しいのに対し、本実施形態のＷＬＣＳＰでは、配列方向の一方の端の溝３のシリコン基板１の端からの距離Ｄ１と、他方の端の溝３のシリコン基板１の端からの距離Ｄ２が異なる点である。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
しかも、一方の溝３のシリコン基板１の端からの距離Ｄ１と、他方の溝３のシリコン基板１の端からの距離Ｄ２が互いに異なるので、これらの距離Ｄ１、Ｄ２の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの方向を検知することができる。
しかも、一方の溝３のシリコン基板１の端からの距離Ｄ１と、他方の溝３のシリコン基板１の端からの距離Ｄ２が互いに異なるので、これらの距離Ｄ１、Ｄ２の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの方向を検知することができる。
「第４の実施形態」
図６は本発明の第４の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３、３、…の幅ｗが全て同一であったのに対し、本実施形態のＷＬＣＳＰでは、配列方向の一方の端の溝２１の幅ｗ２が他の溝３、３、…の幅ｗと異なる点である。
図６は本発明の第４の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３、３、…の幅ｗが全て同一であったのに対し、本実施形態のＷＬＣＳＰでは、配列方向の一方の端の溝２１の幅ｗ２が他の溝３、３、…の幅ｗと異なる点である。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
しかも、一方の端の溝２１の幅ｗ２が他の溝３、３、…の幅ｗと異なるので、これらの幅ｗ、ｗ２の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの方向を検知することができる。
しかも、一方の端の溝２１の幅ｗ２が他の溝３、３、…の幅ｗと異なるので、これらの幅ｗ、ｗ２の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの方向を検知することができる。
「第５の実施形態」
図７は本発明の第５の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３、３、…の幅ｗが全て同一であったのに対し、本実施形態のＷＬＣＳＰでは、幅の異なる複数種の溝３１〜３３を所定の間隔で形成することにより、これらの溝３１〜３３全体にバーコード等の情報識別機能を持たせた点である。
ここでは、幅ｗ１の溝３１、幅ｗ２の溝３２、幅ｗ３の溝３３という様に、幅が異なる３種類の溝３１〜３３をバーコード等の情報識別機能を有するように、所定の規則に従って形成した。
図７は本発明の第５の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す正面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、溝３、３、…の幅ｗが全て同一であったのに対し、本実施形態のＷＬＣＳＰでは、幅の異なる複数種の溝３１〜３３を所定の間隔で形成することにより、これらの溝３１〜３３全体にバーコード等の情報識別機能を持たせた点である。
ここでは、幅ｗ１の溝３１、幅ｗ２の溝３２、幅ｗ３の溝３３という様に、幅が異なる３種類の溝３１〜３３をバーコード等の情報識別機能を有するように、所定の規則に従って形成した。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
しかも、幅が異なる３種類の溝３１〜３３を所定の規則に従って形成することとしたので、これらの幅ｗ１〜ｗ３の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの向きを識別することができ、これらの溝３１〜３３を含めた全体の形状という形でＷＬＣＳＰに付与された個々の識別情報を、半導体レーザ等を用いて容易に読み出すことができる。したがって、個々のＷＬＣＳＰ、またはそれらに搭載されたチップの識別や管理を容易に行うことができる。
しかも、幅が異なる３種類の溝３１〜３３を所定の規則に従って形成することとしたので、これらの幅ｗ１〜ｗ３の違いを半導体レーザ等を用いて検知することにより、裏面１ｂの向きを識別することができ、これらの溝３１〜３３を含めた全体の形状という形でＷＬＣＳＰに付与された個々の識別情報を、半導体レーザ等を用いて容易に読み出すことができる。したがって、個々のＷＬＣＳＰ、またはそれらに搭載されたチップの識別や管理を容易に行うことができる。
なお、ここでは、幅が異なる３種類の溝３１〜３３を所定の規則に従って形成することとしたが、溝３１〜３３の幅を同一とし、隣り合う溝間の間隔を変えることによっても、溝３１〜３３全体に識別情報を付与することができる。
この場合、間隔の違いを半導体レーザ等を用いて検知することにより、上記のＷＬＣＳＰと全く同様に、これらの溝３１〜３３全体の形状に付与される識別情報を読み出すことができる。
この場合、間隔の違いを半導体レーザ等を用いて検知することにより、上記のＷＬＣＳＰと全く同様に、これらの溝３１〜３３全体の形状に付与される識別情報を読み出すことができる。
「第６の実施形態」
図８は本発明の第６の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す平面図、図９は図８のＡ−Ａ線に沿う断面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂに溝３を複数本互いに平行に形成したのに対し、本実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂに同一半径の穴４１をマトリックス状に形成し、さらに、この裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けた点である。
図８は本発明の第６の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す平面図、図９は図８のＡ−Ａ線に沿う断面図であり、本実施形態のＷＬＣＳＰが第１の実施形態のＷＬＣＳＰと異なる点は、第１の実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂに溝３を複数本互いに平行に形成したのに対し、本実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂに同一半径の穴４１をマトリックス状に形成し、さらに、この裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けた点である。
穴４１の深さｄは、シリコン基板１の厚みｔの２０％〜５０％程度が好ましい。
例えば、シリコン基板１の大きさを５ｍｍ角、その厚みｔを５００μｍとした場合、穴４１の深さｄは１００〜２５０μｍ、好ましくは１８０±３０μｍ、また、半径ｒは２００〜３００μｍ、好ましくは２５０±２５μｍ、穴４１の間隔ｓは１００〜２００μｍ、好ましくは２５０±２５μｍである。
例えば、穴４１が５〜１０個程度となるように形成することができる。
例えば、シリコン基板１の大きさを５ｍｍ角、その厚みｔを５００μｍとした場合、穴４１の深さｄは１００〜２５０μｍ、好ましくは１８０±３０μｍ、また、半径ｒは２００〜３００μｍ、好ましくは２５０±２５μｍ、穴４１の間隔ｓは１００〜２００μｍ、好ましくは２５０±２５μｍである。
例えば、穴４１が５〜１０個程度となるように形成することができる。
このＷＬＣＳＰを作製するには、まず、シリコン基板１の実装面１ａに集積回路、必要に応じて各種センサ等の素子を、この実装面１ａの周縁部に金属パッド２を形成するためのバンプ（図示略）を、それぞれ形成し、これらの上にバンプを除きパッシベーション膜を形成してこれらの回路や素子を保護する。
次いで、シリコン基板１の裏面１ｂに、公知のフォトリソグラフィ技術により、感光性樹脂を塗布し、その後パターニングし、このパターニングされた感光性樹脂をマスクとして等方性エッチングまたは異方性エッチングにより穴４１を形成する。
エッチングは、ドライエッチング、ウェットエッチングのいずれも可能である。また、エッチングを施す替わりに、第１の実施形態と同様に、切削装置を用いて穴４１を加工してもよい。
以上により、本実施形態のＷＬＣＳＰを作製することができる。
エッチングは、ドライエッチング、ウェットエッチングのいずれも可能である。また、エッチングを施す替わりに、第１の実施形態と同様に、切削装置を用いて穴４１を加工してもよい。
以上により、本実施形態のＷＬＣＳＰを作製することができる。
本実施形態のＷＬＣＳＰにおいても、第１の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
しかも、シリコン基板１の裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けたので、この領域４２を半導体レーザ等にて検知することにより、裏面１ｂの方向を検知することができる。
しかも、シリコン基板１の裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けたので、この領域４２を半導体レーザ等にて検知することにより、裏面１ｂの方向を検知することができる。
なお、ここでは、同一半径の穴４１をマトリックス状に形成したが、半径が異なる複数種の穴をマトリックス状に形成してもよい。
この場合、半径が異なる複数種の穴全体に識別情報を付与することができる。したがって、それぞれの穴の半径の違いを半導体レーザ等を用いて検知することにより、これらの穴全体に付与される識別情報を読み出すことができる。
この場合、半径が異なる複数種の穴全体に識別情報を付与することができる。したがって、それぞれの穴の半径の違いを半導体レーザ等を用いて検知することにより、これらの穴全体に付与される識別情報を読み出すことができる。
「第７の実施形態」
図１０は本発明の第７の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す平面図であり、本実施形態のＷＬＣＳＰが第６の実施形態のＷＬＣＳＰと異なる点は、第６の実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けたのに対し、本実施形態のＷＬＣＳＰでは、この角部に、穴４１と異なる半径の穴５１を形成した点である。
本実施形態のＷＬＣＳＰにおいても、第６の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
図１０は本発明の第７の実施形態のウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を示す平面図であり、本実施形態のＷＬＣＳＰが第６の実施形態のＷＬＣＳＰと異なる点は、第６の実施形態のＷＬＣＳＰでは、シリコン基板１の裏面１ｂの１つの角部に穴４１を形成しない平坦な領域４２を設けたのに対し、本実施形態のＷＬＣＳＰでは、この角部に、穴４１と異なる半径の穴５１を形成した点である。
本実施形態のＷＬＣＳＰにおいても、第６の実施形態のＷＬＣＳＰと同等の効果を奏することができる。
本発明は、集積回路等が形成されたシリコン基板１の実装面１ａとは反対側の裏面１ｂに、放熱用の溝３、１１、２１、３１〜３３または凹部４１を形成したものであるから、ＷＬＣＳＰはもちろんのこと、この種以外のＣＳＰ、あるいはボール・グリッド・アレイ（ＢＧＡ）等の半導体チップにも適用可能であり、その工業的効果は非常に大きなものである。
１…シリコン基板、１ａ…実装面、１ｂ…裏面、２…金属パッド、３、１１、２１、３１〜３３…溝、４１、５１…穴、４２…平坦な領域。
Claims (11)
- 電子回路が形成された半導体基板の実装面とは反対側の主面に、放熱用の溝または凹部を形成してなることを特徴とする半導体素子。
- 前記主面上に、前記半導体基板より熱伝導率の高い高熱伝導物質を介して放熱部材を設けてなることを特徴とする請求項１記載の半導体素子。
- 前記溝を複数本とし、これらの溝を前記主面上の一方向に沿って互いに平行に形成してなることを特徴とする請求項１または２記載の半導体素子。
- 前記複数本の溝のうち、配列方向の両端の溝それぞれの前記半導体基板の端からの距離は、互いに異なることを特徴とする請求項３記載の半導体素子。
- 前記複数本の溝のうち、配列方向の両端の溝の幅は、互いに異なることを特徴とする請求項３記載の半導体素子。
- 前記複数本の溝それぞれの幅、隣り合う溝との間隔、のいずれか一方または双方を変化させることにより、これらの溝に識別情報を付与したことを特徴とする請求項３記載の半導体素子。
- 前記凹部を複数個とし、これらの凹部を前記主面上に規則的にまたは無秩序に形成してなることを特徴とする請求項１または２記載の半導体素子。
- 前記主面上に、前記凹部が形成されない領域を設けてなることを特徴とする請求項７記載の半導体素子。
- 前記複数個の凹部のうち、少なくとも１つの凹部はその形状または大きさが他の凹部と異なることを特徴とする請求項７または８記載の半導体素子。
- 前記複数個の凹部の開口の幅、隣り合う凹部との間隔、のいずれか一方または双方を変化させることにより、これらの凹部に識別情報を付与したことを特徴とする請求項７または８記載の半導体素子。
- 請求項１ないし１０のいずれか１項記載の半導体素子を備えてなることを特徴とするウエハレベル・チップサイズ・パッケージ。
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004072375A JP2005260128A (ja) | 2004-03-15 | 2004-03-15 | 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ |
| SG200800506-8A SG139753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor device |
| SG200501504A SG115753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
| US11/076,055 US7830011B2 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
| CN 200710142760 CN101197349A (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
| CN 200520011879 CN2842732Y (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
| CN 200710142759 CN101197340A (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
| CN 200620121220 CN2909532Y (zh) | 2004-03-15 | 2005-03-11 | 半导体器件 |
| CNA2005100741688A CN1681117A (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
| CN 200620121221 CN2909524Y (zh) | 2004-03-15 | 2005-03-11 | 半导体元件 |
| TW094107609A TWI264828B (en) | 2004-03-15 | 2005-03-11 | Semiconductor element and wafer level chip size package therefor |
| KR1020050021177A KR100686986B1 (ko) | 2004-03-15 | 2005-03-14 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| KR1020060102739A KR20060121777A (ko) | 2004-03-15 | 2006-10-23 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| KR1020060121567A KR100834206B1 (ko) | 2004-03-15 | 2006-12-04 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
| KR1020070042278A KR20070064564A (ko) | 2004-03-15 | 2007-05-01 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004072375A JP2005260128A (ja) | 2004-03-15 | 2004-03-15 | 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005260128A true JP2005260128A (ja) | 2005-09-22 |
Family
ID=35085538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004072375A Pending JP2005260128A (ja) | 2004-03-15 | 2004-03-15 | 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2005260128A (ja) |
| CN (5) | CN101197349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224783A (ja) * | 2008-03-17 | 2009-10-01 | Robert Bosch Gmbh | 半導体構成素子を備える装置、および半導体構成素子を備える装置の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5500936B2 (ja) * | 2009-10-06 | 2014-05-21 | イビデン株式会社 | 回路基板及び半導体モジュール |
| JP2012256737A (ja) * | 2011-06-09 | 2012-12-27 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| CN102914497A (zh) * | 2012-10-24 | 2013-02-06 | 华东光电集成器件研究所 | 一种键合强度测量装置 |
| CN105676899A (zh) * | 2016-03-01 | 2016-06-15 | 侯如升 | 一种全自动粘合机稳压器 |
| US10020335B2 (en) | 2016-09-09 | 2018-07-10 | Omnivision Technologies, Inc. | Short-resistant chip-scale package |
| CN110941156B (zh) * | 2018-09-25 | 2023-08-25 | 富士胶片商业创新有限公司 | 图像形成装置及基板 |
| CN113380723A (zh) * | 2021-04-29 | 2021-09-10 | 苏州通富超威半导体有限公司 | 一种封装结构 |
| CN114121898B (zh) * | 2022-01-28 | 2022-07-08 | 甬矽电子(宁波)股份有限公司 | 晶圆级芯片封装结构、封装方法和电子设备 |
-
2004
- 2004-03-15 JP JP2004072375A patent/JP2005260128A/ja active Pending
-
2005
- 2005-03-11 CN CN 200710142760 patent/CN101197349A/zh active Pending
- 2005-03-11 CN CN 200520011879 patent/CN2842732Y/zh not_active Expired - Fee Related
- 2005-03-11 CN CN 200620121221 patent/CN2909524Y/zh not_active Expired - Fee Related
- 2005-03-11 CN CN 200710142759 patent/CN101197340A/zh active Pending
- 2005-03-11 CN CN 200620121220 patent/CN2909532Y/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224783A (ja) * | 2008-03-17 | 2009-10-01 | Robert Bosch Gmbh | 半導体構成素子を備える装置、および半導体構成素子を備える装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101197340A (zh) | 2008-06-11 |
| CN2909532Y (zh) | 2007-06-06 |
| CN2842732Y (zh) | 2006-11-29 |
| CN2909524Y (zh) | 2007-06-06 |
| CN101197349A (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100955936B1 (ko) | 반도체 패키지 모듈용 방열 장치 및 이를 갖는 반도체패키지 모듈 | |
| US20050199995A1 (en) | Semiconductor element and wafer level chip size package therefor | |
| TWI652788B (zh) | 晶片封裝結構及晶片封裝結構陣列 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
| KR100790990B1 (ko) | 냉각통로를 갖는 적층형 반도체 소자 | |
| TWI593121B (zh) | 感測器裝置及其形成方法 | |
| KR20160121764A (ko) | 방열막을 구비한 반도체 패키지 및 그 제조방법 | |
| US20060278974A1 (en) | Method for forming wafer-level heat spreader structure and package structure thereof | |
| JP2005260128A (ja) | 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ | |
| US7723843B2 (en) | Multi-package module and electronic device using the same | |
| US20050093090A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11296004B2 (en) | Semiconductor package including heat redistribution layers | |
| TW201444041A (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
| CN112542432B (zh) | 半导体封装件及其制作方法 | |
| US20090189255A1 (en) | Wafer having heat dissipation structure and method of fabricating the same | |
| US20160268373A1 (en) | Semiconductor apparatus having heat dissipating function and electronic equipment comprising same | |
| JP4345584B2 (ja) | 半導体素子の製造方法、及び、ウエハレベル・チップサイズ・パッケージの製造方法 | |
| JP4305674B2 (ja) | 半導体装置 | |
| JP2007243104A (ja) | 半導体ウェハ | |
| JP2007180098A (ja) | 半導体装置及びその製造方法 | |
| KR100709454B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100805931B1 (ko) | 단일체 방열판 구조를 갖는 반도체 칩 | |
| JP2017220582A (ja) | 半導体装置及びその製造方法 | |
| JP2006165121A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20061124 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |