JP2005260040A - ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法 - Google Patents

ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法 Download PDF

Info

Publication number
JP2005260040A
JP2005260040A JP2004070493A JP2004070493A JP2005260040A JP 2005260040 A JP2005260040 A JP 2005260040A JP 2004070493 A JP2004070493 A JP 2004070493A JP 2004070493 A JP2004070493 A JP 2004070493A JP 2005260040 A JP2005260040 A JP 2005260040A
Authority
JP
Japan
Prior art keywords
film
forming
silicon film
oxide film
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004070493A
Other languages
English (en)
Inventor
Akio Machida
暁夫 町田
Takahiro Kamei
隆広 亀井
Yoshiyuki Kawana
喜之 川名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004070493A priority Critical patent/JP2005260040A/ja
Priority to US11/039,996 priority patent/US7435668B2/en
Priority to KR1020050008494A priority patent/KR20050081174A/ko
Priority to TW094103857A priority patent/TWI266352B/zh
Priority to CNA2005100081565A priority patent/CN1655326A/zh
Publication of JP2005260040A publication Critical patent/JP2005260040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D5/00Bulkheads, piles, or other structural elements specially adapted to foundation engineering
    • E02D5/74Means for anchoring structural elements or bulkheads
    • E02D5/76Anchorings for bulkheads or sections thereof in as much as specially adapted therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D17/00Excavations; Bordering of excavations; Making embankments
    • E02D17/02Foundation pits
    • E02D17/04Bordering surfacing or stiffening the sides of foundation pits
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D5/00Bulkheads, piles, or other structural elements specially adapted to foundation engineering
    • E02D5/22Piles
    • E02D5/24Prefabricated piles
    • E02D5/28Prefabricated piles made of steel or other metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00Miscellaneous
    • E02D2600/20Miscellaneous comprising details of connection between elements
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00Miscellaneous
    • E02D2600/30Miscellaneous comprising anchoring details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

【課題】 有害な不純物気体を用いる必要がなく、大掛かりな装置を用いる必要がなく、使用する装置内や配管内の汚染等の問題も少なく、ドーパントの使用量も少なくて済み、人体や環境への負荷が少なく、しかもプラスチック基板等の低融点基板や大面積基板を使用する場合に適合したドーピング方法およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】 ドーパント不純物イオンを含む溶液16をシリコン膜13の表面に付着させて溶液層17を形成した後、この溶液層17を乾燥させることにより不純物含有層からなる化合物層18を形成する。次に、エネルギービーム19を照射して熱処理を行うことにより、化合物層18を不純物拡散源としてシリコン膜13に不純物原子を拡散させてソース領域20およびドレイン領域21を形成する。この後、化合物層18を除去する。
【選択図】 図1

Description

この発明は、ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法に関し、例えば、薄膜半導体素子の製造に適用して好適なものである。
高度情報化時代の進展に伴い、入出力装置の重要性が急激に増しており、装置の高機能化が求められている。さらに、近年携帯端末機の普及は目覚ましく、それに伴い、従来のガラス基板に対して、軽量性、可とう性、非破壊性等に優れているプラスチック基板上への薄膜トランジスタ(TFT:Thin Film Transistor)作製技術が望まれている。このような状況の中で、TFTを用いたアクティブマトリクス型液晶表示装置(AM−LCD)や、密着型イメージセンサ(CIS)等の研究開発が活発に行われている。
シリコンからなる半導体膜をチャンネルに用いたTFTを、キャリア走行層(活性層)の構成材料から分類すると、非晶質シリコン(アモルファスシリコン:a−Si)からなる半導体膜を用いたものと、結晶相を有する多結晶質シリコン(非単結晶の結晶質シリコン)からなる半導体膜を用いたものとに分類することができる。多結晶質シリコンとしては主として多結晶シリコン(poly−Si)または微結晶シリコン(c−Si)が知られている。
多結晶シリコン、微結晶シリコン等の多結晶質シリコンからなる半導体は、アモルファスシリコンからなる半導体と比較してキャリアの移動度が10倍から100倍程度大きいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。また、多結晶質シリコンを活性層に用いたTFTは高速動作が可能なことから、近年では各種論理回路(例えば、ドミノ論理回路、CMOSトランスミッションゲート回路)やこれらを用いたマルチプレクサ、EPROM、EEPROM、CCD、RAM、さらには液晶表示装置、エレクトロルミネセンス表示装置等の駆動回路等を構成するスイッチング素子としても注目されている。また、近年、このような多結晶質シリコンをチャンネル半導体膜として用いたTFTをスイッチング素子および周辺駆動回路を構成する素子として採用したアクティブマトリクス型液晶表示装置が注目されている。それは、安価な非結晶質のガラス基板を用いて低温成膜可能な多結晶質シリコン半導体膜を用いてTFTアレイを構成することにより、反射型で、大面積、高精細、高画質かつ安価なパネルディスプレイ(例えば、フラット型テレビジョン)を実現できる可能性があるからである。
ところで、多結晶シリコンTFTは製造工程上、プロセス最高温度が1000℃程度に達することから、この多結晶シリコンTFT製造用の絶縁基板としては耐熱性に優れた石英ガラス等が用いられている。すなわち、製造プロセス上、比較的低融点のガラス基板を使用することは困難とされている。しかしながら、液晶表示装置の低コスト化のためには低融点ガラス基板材料の使用が不可欠である。そこで近年、プロセス最高温度が600℃以下になる所謂低温プロセスの開発が進められ、実際にデバイスの作製が行われている。さらに、最近では、より低温で大面積化が容易であるプラスチック基板を用いることも検討されている。プラスチック基板の変形温度は、耐熱性のある材料によって形成された場合でも、せいぜい200℃である。したがって、基板がプラスチックにより形成されている場合には、全てのプロセスを200℃以下という従来に比較して超低温の条件で行わざるを得ない。
液晶表示装置の大型化に伴い、低温プロセスによる多結晶シリコンTFTでは、大面積の半導体膜にスループット良く不純物を注入できるイオンドーピング法やプラズマドーピング法が用いられている。イオンドーピング法は、不純物気体をイオン化した後、質量分離を行うことなく電界加速して大面積の半導体膜に一括して不純物イオンを照射するものであり、プラズマドーピング法は、不純物気体と成膜ガスとを同時にイオン化し、基板表面に不純物イオンとともに成膜を行う方法である。これに対し、イオンインプランテーション(イオン注入)法は不純物イオンの質量分離を行った後、イオンビームにして半導体膜に照射するものである。このイオンインプランテーション法では、打ち込むイオンのエネルギーにより基板の温度が上がるため、低融点のプラスチック基板には向かないほか、ビームによるスキャンを用いることや装置の大きさを考えると大面積プロセスには向いていない。上述のようにイオンドーピング法やプラズマドーピング法は大面積化に有利であるが、一方で、これらのプロセスでは半導体膜中に水素を多量に含んでしまうため、プラスチック基板を用いる場合のようにさらに低温でのプロセスが必要な場合には水素抜きに必要な温度(400〜460℃)に加熱することができず、その後のエキシマーレーザーによる結晶化(ELA:Eximer Laser Anneal)時に内部の水素が噴出して半導体膜を破壊してしまうという問題が起こってしまう。また、原理上、自己整合型のプロセスには向かない等の問題もある。
最近、200℃以下の超低温プロセスでドーピング可能な方法としてLIMPID(Laser-Induced Melting of Predeposited Impurity Doping)法が注目されている。これは不純物気体をイオン化し、半導体膜表面に不純物イオンを吸着させた後、エキシマーレーザーにより膜中に不純物を溶かし込む方法で、膜中に水素を取り込まないだけでなく、自己整合化プロセスにも最適であり、低温プロセスへの最適性と併せて注目されている(特許文献1−4)。
特開昭61−138131号公報 特開昭62−2531号公報 特開昭62−264619号公報 特開平9−293878号公報
一方、近年、従来のブラウン管を用いたCRTタイプのテレビに代わって、薄くて軽い大型平面テレビへの市場のニーズは急速に拡大している。低価格の大型液晶平面型ディスプレイの作製のために、製造ラインのスループットを上げる努力が行われている。すなわち、一枚の基板、所謂マザーガラスから数枚のディスプレイパネルを一度に作製してしまう方法がそれに当たる。
上述のように、エキシマーレーザーを用いたLIMPID法は自己整合化プロセスにも最適であり、低温プロセスへの最適性と併せて注目されている。
しかしながら、LIMPID法では、不純物気体にフォスフィン(PH3 )やジボラン(B2 6 )といった有毒な不純物気体を用いる必要がある。このため、基板を真空排気されたチャンバーの中に設置してプラズマにより不純物気体の分解を行ったり、クロスコンタミネーション防止のために不純物種ごとにチャンバーを代えたりする必要がある。また、チャンバー内や配管内の汚染等も問題となる。さらに、吸着処理中に必要以上の不純物気体を流すために人体や環境への負荷が大きくなる。
一方、平面型ディスプレイの大型化に伴い、マザーガラスと呼ばれるガラス基板のサイズはメートルサイズとなり、従来の真空プロセスでディスプレイを作製するためには、真空チャンバーの大型化、搬送ロボットの大型化、それに伴う生産ライン、クリーンルームの大型化は極限にまで達しており、設備投資にかけなければならない費用は膨大となっている。
したがって、この発明が解決しようとする課題は、有害な不純物気体を用いる必要がなく、大掛かりな装置を用いる必要がなく、使用する装置内や配管内の汚染等の問題も少なく、ドーパントの使用量も少なくて済み、人体や環境への負荷が少なく、しかもプラスチック基板等の低融点基板や大面積基板を使用する場合に適合したドーピング方法ならびにこのドーピング方法を用いた半導体装置の製造方法および電子応用装置の製造方法を提供することにある。
この発明が解決しようとする他の課題は、真空レスのプロセスの使用により設備投資を抑えて低コストで半導体装置を製造することができる半導体装置の製造方法およびこれを用いた電子応用装置の製造方法を提供することにある。
上記課題を解決するために、この発明の第1の発明は、
ドーパント不純物イオンを含む溶液を基体の表面の少なくとも一部に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
熱処理を行うことにより、上記化合物層を不純物拡散源として上記基体に不純物原子を拡散させる工程と、
上記基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
ことを特徴とするドーピング方法である。
ドーパント不純物イオンを含む溶液は、典型的には、塗布、散布(あるいは噴霧)、印刷等により基体の表面に付着させる。この溶液中のドーパント不純物イオンの濃度は、基体の表面に吸着させるドーパント不純物イオンの量に応じて選ばれ、目的の濃度のものを容易に調製可能である。印刷方法はコンタクトプリント法に限らず、インプリント法、スクリーン印刷、グラビア印刷、オフセット印刷等様々な方法を用いることが可能である。基体は典型的には半導体基体であるが、酸化物等に代表される絶縁体材料ないし誘電体材料(強誘電体材料を含む)、超伝導体材料、非線形光学材料等からなる各種の基体であってもよい。具体例を挙げると、基体が非線形光学材料であるLiNbO3 からなり、これにTiを拡散させる場合である。基体が半導体基体である場合の典型的な例は、ドーパント不純物イオンがV族元素またはIII族元素のイオンで基体がIV族元素(シリコン、ゲルマニウム等)の材料からなる場合であり、V族元素のイオンは具体的には例えばリン(P)イオンでそのときの化合物層はリン化合物からなり、III族元素のイオンは具体的には例えばホウ素(B)イオンでそのときの化合物層はホウ素化合物からなる。
不純物原子を拡散させるための熱処理は、典型的にはエネルギービームを用いて行う。このエネルギービームは、基体の表面の不純物原子を拡散させようとする領域に選択的に照射してもよいし、この領域を含むより大きな領域あるいは基体の表面の全面に照射しても良い。このエネルギービームとしては、エキシマーレーザー、YAGレーザー、ファイバーレーザー、ルビーレーザー、Arレーザー等の各種のレーザーによるパルスまたは連続発振レーザービーム、電子ビーム、赤外線ランプやカーボンヒーター等による赤外線、紫外線ランプによる紫外線等を用いることができる。
基体はそれ自体が膜であっても良いが、典型的には、結晶性または非晶質の基板上に膜を形成したものである。基体が半導体基体である場合、この半導体基体は、例えば非晶質基板上に半導体膜を形成したものである。この半導体膜は、例えば、ポリシラン系化合物の堆積物、ポリシラン系化合物の縮重合体の堆積物、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン等からなるものであるが、GaAs、GaN等のIII−V族化合物半導体、ZnSe等のII−VI族化合物半導体等の各種の化合物半導体からなる膜であっても良い。上記の非晶質基板としては、ガラスや有機高分子材料(プラスチック)からなるもののように、低耐熱性(低融点)であるが安価で大面積のものが容易に得られるものが好適に用いられる。
基体あるいは半導体基体が可とう性を有するもの(例えば、プラスチック基板上に半導体膜を形成したもの)である場合、上記のドーピング方法を構成する工程のうち、少なくとも一つの工程あるいは全部の工程を所謂ロール・ツー・ロール(Roll to Roll)プロセスで行うようにしても良い。このロール・ツー・ロールプロセスでは、例えば、第1のローラに、例えば透明プラスチックフィルムなどのテープ状の基板を巻き付けておき、この基板に対して所定のプロセスを施した後、この基板を巻き取り用の第2のローラで巻き取っていく。このようにすることにより、短時間で効率的に工程を実行することが可能である。
この発明の第2の発明は、
ドーパント不純物イオンを含む溶液を半導体基体の表面の少なくとも一部に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
熱処理を行うことにより、上記化合物層を不純物拡散源として上記半導体基体に不純物原子を拡散させる工程と、
上記半導体基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
ことを特徴とする半導体装置の製造方法である。
半導体装置は各種のものであって良いが、典型的には、例えば薄膜トランジスタ(TFT)等の薄膜半導体素子である。薄膜トランジスタの場合には、半導体基体上にゲート絶縁膜およびゲート電極を形成する工程を有する。このゲート絶縁膜は各種の成膜技術等により形成することができ、その材料としても各種のものを用いることができるが、塗布型の絶縁体材料であるシラノール系化合物またはその縮重合体を用いることにより、簡便に形成することができる。同様に、ゲート電極は各種の成膜技術等により形成することができ、その材料としても各種のものを用いることができるが、微粒子を溶媒に溶かした後に塗布し、これを焼結させて金属膜を形成する塗布型の金属材料からなる膜やめっき膜等を用いることにより、簡便に形成することができる。
この第2の発明においては、その性質に反しない限り、第1の発明に関連して述べたことが成立する。
この発明の第3の発明は、
基板上に非晶質シリコン膜を形成する工程と、
上記非晶質シリコン膜にエネルギービームを照射することにより上記非晶質シリコン膜を改質して結晶性シリコン膜を形成する工程と、
上記結晶性シリコン膜上にゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にゲート電極を形成する工程と、
ドーパント不純物イオンを含む溶液を上記ゲート電極の両側の部分における上記結晶性シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記ゲート電極をマスクとして上記結晶性シリコン膜に不純物原子を拡散させてソース領域およびドレイン領域を形成する工程と、
上記結晶性シリコン膜に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この第3の発明においては、その性質に反しない限り、第1および第2の発明に関連して述べたことが成立する。
この発明の第4の発明は、
ドーパント不純物イオンを含む溶液を半導体基体の表面の少なくとも一部に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
熱処理を行うことにより、上記化合物層を不純物拡散源として上記半導体基体に不純物原子を拡散させる工程と、
上記半導体基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
ことを特徴とする電子応用装置の製造方法である。
この発明の第5の発明は、
基板上に非晶質シリコン膜を形成する工程と、
上記非晶質シリコン膜にエネルギービームを照射することにより上記非晶質シリコン膜を改質して結晶性シリコン膜を形成する工程と、
上記結晶性シリコン膜上にゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にゲート電極を形成する工程と、
ドーパント不純物イオンを含む溶液を上記ゲート電極の両側の部分における上記結晶性シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記ゲート電極をマスクとして上記結晶性シリコン膜に不純物原子を拡散させてソース領域およびドレイン領域を形成する工程と、
上記結晶性シリコン膜に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
ことを特徴とする電子応用装置の製造方法である。
第4および第5の発明において、電子応用装置には、各種のものが含まれ、例えば液晶表示装置その他の画像表示装置等が含まれる。半導体基体は、例えば、ディスプレイのバックパネルである。
この第4および第5の発明においては、その性質に反しない限り、第1および第2の発明に関連して述べたことが成立する。
この発明の第6の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第7の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第8の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第9の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第10の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に常圧CVDプロセスにより酸化膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第11の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程と、
上記酸化膜上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第12の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
上記酸化膜上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第13の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程と、
上記第2の酸化膜上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記第1の酸化膜および上記第2の酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第14の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程と、
上記酸化膜を緻密化した後、上記酸化膜上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第15の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程と、
上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
上記溶液を乾燥させて金属微粒子層を形成する工程と、
上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第16の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
上記溶液を乾燥させて金属微粒子層を形成する工程と、
上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第17の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を塗布、噴霧または印刷により付着させる工程と、
上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程と、
上記第2の酸化膜上に金属微粒子を含む溶液を付着させる工程と、
上記溶液を乾燥させて金属微粒子層を形成する工程と、
上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記第1の酸化膜および上記第2の酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
この発明の第18の発明は、
非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を塗布、噴霧または印刷により付着させる工程と、
上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程と、
上記酸化膜を緻密化した後、上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
上記溶液を乾燥させて金属微粒子層を形成する工程と、
上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
上記金属膜をマスクとして上記酸化膜を除去する工程と、
上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
ことを特徴とする半導体装置の製造方法である。
第6〜第18の発明において、エネルギービームを用いた熱処理は、例えば、半導体レーザーまたはYAGレーザーを用いたレーザービームの選択的な照射により行う。また、オゾン酸化プロセスまたはリモートプラズマ酸化プロセスは、好適には、10-2Torr以上の雰囲気または部分排気のみを行った常圧下で行う(簡便な排気システムで可能な低真空状態を含む)。さらに、好適には、全ての工程を、10-2Torr以上の雰囲気または部分排気のみを行った常圧下で行う。また、好適には、少なくとも一つの工程をロール・ツー・ロールプロセスで行い、最も好適には、全ての工程をロール・ツー・ロールプロセスで行う。
また、シリコン膜または酸化膜、第1の酸化膜もしくは上記第2の酸化膜をパターニングするためには、ウエットエッチングを用いてもよいが、常圧プラズマを用いることにより良好にエッチングすることができる。
この第6〜第18の発明においては、その性質に反しない限り、第1〜第5の発明に関連して述べたことが成立する。
また、この第6〜第18の発明は、第4および第5の発明と同様に、電子応用装置の製造に適用することができるものである。
さらに、この第6〜第18の発明は、第1〜第5の発明の工程と適宜組み合わせることが可能である。
上述のように構成されたこの発明においては、従来のLIMPID法を用いる場合のように大きな真空排気設備やプラズマ発生装置を必要とせず、必要な量の溶液を基板上に塗布、散布、印刷等する簡易な装置と、この溶液を乾燥させるホットプレートのような簡易な装置とがあれば、エネルギービーム照射等による熱処理前のドーパント不純物イオンの基体の表面への吸着が可能となり、不純物物質の使用量や、設備投資の額を大幅に削減することが可能となる。また、ドーパント不純物イオンの濃度を溶液濃度や塗布量で容易に制御することができるため、基体あるいは半導体基体、例えば半導体膜に拡散されて活性化される不純物原子量を容易に制御することが可能である。さらに、熱処理にエネルギービーム照射を用いることにより、プラスチック基板やガラス基板のような低融点の基板を用いることができる。
また、低温でしかも真空レス、すなわち真空装置を用いないでシリコン膜、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極等を全て形成することができるため、プラスチック基板等の可とう性基板を用いたロール・ツー・ロールプロセス等で半導体装置を製造することができる。このため、設備投資を抑えて、半導体装置を製造することができる。
この発明によれば、不純物原子をドーピングする場合に、有害な不純物気体を用いる必要がなく、大掛かりな装置を必要とせず、使用する装置内や配管内の汚染等の問題も少なく、必要な箇所だけに溶液を付着させることによりドーパントの使用量も少なくて済み、人体や環境への負荷が少なく、しかもプラスチック基板等の低融点基板や大面積基板を使用する場合に適合している。そして、このドーピング方法を用いることにより、薄膜半導体素子等の半導体装置や、液晶表示装置等の電子応用装置を低コストで製造することができる。
また、真空レスのプロセスの使用により、設備投資を抑えて低コストで半導体装置を製造することができる。このため、大型液晶平面型ディスプレイ等の電子応用装置を低コストで製造することができる。
以下、この発明の実施形態について図面を参照しながら説明する。
図1A〜Eはこの発明の第1の実施形態によるシリコンTFTの製造方法を示す。実際には同一基板上に多数のシリコンTFTが同時に形成されるが、以下においてはその一つのシリコンTFTの部分のみ図示する。
この第1の実施形態においては、図1Aに示すように、まず、例えばガラスまたはプラスチックからなる基板11上にSiO2 膜、SiN膜等のバッファ層12を形成した後、このバッファ層12上に、例えばアモルファスシリコンまたは微結晶シリコンからなる島状の所定形状のシリコン膜13、所定形状のゲート絶縁膜14および所定形状のゲート電極15を形成する。
バッファ層12およびシリコン膜13の成膜には、化学気相成長(CVD:Chemical Vapor Deposition)法、スパッタリング法、蒸着法等の公知の真空成膜技術のほか、公知の各種の印刷手法等を用いることができる。シリコン膜13の成膜には、ポリシラン系化合物等の公知の塗布型材料を塗布し、公知のアニールプロセスを施す方法を用いることもできる。このシリコン膜13は、アモルファスシリコンまたは微結晶シリコンそのままの状態でも良いが、望ましくはトランジスタの特性向上を図るためにレーザービーム、電子ビーム等のエネルギービームを照射して結晶化する。このとき公知のように、使用するエネルギービームの種類、エネルギー密度、照射時間等の照射条件によってシリコン膜13は微結晶シリコンから単結晶シリコンまで結晶化の程度が変わる。島状のシリコン膜13を得るためには、通常のリソグラフィー技術によるパターニングを用いても良いし、印刷手法等により最初から島状の形状に成膜するようにしても良い。
ゲート絶縁膜14としては、CVD法、スパッタリング法、蒸着法等の公知の真空成膜技術もしくは、スピン・オン・グラス(SOG:Spin on Glass)法、有機金属分解(MOD:Metal Organic Decomposition)法、金属膜の陽極酸化法、ゾルゲル法、印刷手法等により成膜されるSiO2 膜、無機系SOG膜、有機系SOG膜等の層間絶縁膜等として通常使用される絶縁膜あるいは誘電体膜を用いることができる。所定形状のゲート絶縁膜14を得るためには、通常のリソグラフィー技術によるパターニングを用いても良いし、印刷手法等により最初からその所定の形状に成膜するようにしても良い。
ゲート電極15としては、CVD法、スパッタリング法、蒸着法等の公知の真空成膜技術もしくは、金属微粒子を塗布して焼結する方法、めっき法、印刷手法等により成膜されるアルミニウム膜、アルミニウム合金膜等の金属または合金膜、不純物がドープされた多結晶シリコン膜、ポリサイド膜等を用いることができる。所定形状のゲート電極15を得るためには、通常のリソグラフィー技術によるパターニングを用いても良いし、印刷手法等により最初からその所定の形状に成膜するようにしても良い。
次に、図1Bに示すように、所定のドーパント不純物イオンを含む溶液、例えば、ホウ酸(H3 BO3 )を含む水溶液あるいはリン酸(H3 PO3 )、二リン酸(ピロリン酸)(H2 2 7 2-)、三リン酸(トリポリリン酸)(H3 3 10 2-)の水溶液等の溶液を所定の濃度で作製し、この溶液16を、ゲート電極15まで形成した上記の基板11の表面のうち、少なくともゲート電極15の両側の部分のシリコン膜13の表面に塗布、散布、印刷等の手法により付着させて溶液層17を形成する。図1Bにおいては、ゲート電極15の表面およびバッファ層12の表面にも溶液層17が形成されている場合が示されている。
次に、乾燥またはアニールを行うことにより溶液層17から溶媒を蒸発させて、図1Cに示すように、ドーパント不純物含有層からなる化合物層18を形成する。ここで、溶液層17から溶媒を完全に蒸発させることは必ずしも必要ではなく、後述のエネルギービームの照射時に支障を生じない限り、溶媒が多少残留しても構わない。
次に、図1Dに示すように、基板11の表面にエネルギービーム19を照射して化合物層18およびその直下のシリコン膜13を加熱することにより、この化合物層18からドーパント不純物をシリコン膜13中に拡散させる。このとき、ゲート電極15がマスクとなることにより、シリコン膜13のうちのゲート電極15の直下の部分を除く領域の表面部にそのドーパント不純物が拡散し、そのドーパント不純物がn型不純物であるかp型不純物であるかに応じてn型またはp型のソース領域20およびドレイン領域21がゲート電極15に対して自己整合的に形成される。この後、好適には、基板11の表面を純水等により洗浄して、シリコン膜13中に取り込まれなかった過剰のドーパント不純物を含む化合物層18を除去する。
次に、図1Eに示すように、基板11の全面に層間絶縁膜22を形成する。この層間絶縁膜22としては、ゲート絶縁膜14と同様に、CVD法、スパッタリング法、蒸着法等の公知の真空成膜技術もしくは、SOG法、MOD法、ゾルゲル法、印刷手法等により成膜されるSiO2 膜、無機系SOG膜、有機系SOG膜等の層間絶縁膜等として通常使用される絶縁膜あるいは誘電体膜を用いることができる。次に、この層間絶縁膜22の所定部分をエッチング除去してソース領域20およびドレイン領域21上にそれぞれコンタクトホール23、24を形成する。次に、それぞれコンタクトホール23、24を通じてソース電極25およびドレイン電極26を形成する。
以上のようにして、目的とするシリコンTFTが製造される。
以上のように、この第1の実施形態によれば、シリコン膜13の表面にドーパント不純物イオンを含む溶液層17を形成し、この溶液層17を乾燥またはアニールすることによりドーパント不純物含有層からなる化合物層18を形成した後、エネルギービーム19を照射することにより化合物層18からドーパント不純物原子をシリコン膜13中に拡散させてソース領域20およびドレイン領域21を形成することができる。この方法では、大きな真空排気設備やプラズマ発生装置が不要で、基板11上に必要な量の溶液16を塗布、散布、印刷等する簡易な装置と、溶液層17を乾燥させるホットプレートのような簡易な装置とがあれば、エネルギービーム19の照射による熱処理前のドーパント不純物イオンの基板11、特にシリコン膜13の表面への吸着が可能となり、ドーパント不純物物質の使用量や設備投資の額を大幅に削減することが可能となる。また、溶液16中のドーパント不純物イオンの濃度や塗布、散布、印刷等の量を高い精度でしかも容易に制御することができるため、シリコン膜13中に拡散させる不純物原子量を高い精度でしかも容易に制御することが可能である。さらに、この方法では、有害な不純物気体を用いないで済むばかりでなく、溶液16自体の使用量も必要最小限にすることができるため、人体や環境への負荷が少ない。また、不純物原子を拡散させるための熱処理にエネルギービーム19の照射を用いていることにより、基板11の表面の化合物層18およびシリコン膜13を局部的にしかも高温に加熱することができるため、低融点のガラスまたはプラスチックからなる基板11を溶融させることなく、シリコン膜13をドーパント不純物の拡散に必要な温度に加熱することができ、拡散を支障なく行うことができる。また、プラスチックまたはガラスからなる基板11は大面積のものを安価に入手することができるため、大型液晶表示装置等の電子応用装置を低コストで製造するのに好適である。
実施例1によるシリコンTFTの製造方法を図2A〜Eおよび図3A〜Dに示す。
図2Aに示すように、まず、基板11上にバッファ層12を形成した後、このバッファ層12上にアモルファスシリコンまたは微結晶シリコンからなる所定形状のシリコン膜13を形成する。
次に、図2Bに示すように、レーザービーム等のエネルギービーム27をシリコン膜13に照射することにより結晶化を行う。
次に、図2Cに示すように、全面にゲート絶縁膜14を成膜した後、このゲート絶縁膜14をエッチングにより最終的な形状より少し広めの形状にパターニングする。
次に、図2Dに示すように、ゲート絶縁膜14上にゲート電極材料(図示せず)を形成した後、このゲート電極材料をエッチングにより所定形状にパターニングしてゲート電極15を形成する。このゲート電極15の形成の際に下地のゲート絶縁膜14も同様な形状にパターニングされる。
次に、図2Eに示すように、ドーピング不純物イオンを含む溶液16を、ゲート電極15まで形成された基板11の表面に塗布し、シリコン膜13の表面等に溶液層17を形成する。
次に、図3Aに示すように、基板11をホットプレートに載せて加熱する等することにより溶液層17を乾燥させてドーパント不純物含有層からなる化合物層18を形成する。
次に、図3Bに示すように、基板11に対してレーザービーム等のエネルギービーム19を照射して化合物層18から不純物原子をシリコン膜13に拡散させることによりソース領域20およびドレイン領域21をゲート電極15に対して自己整合的に形成する。この後、残りの化合物層18を純水洗浄により除去する。
次に、図3Cに示すように、基板11の全面に層間絶縁膜22を成膜した後、この層間絶縁膜22の所定部分をエッチング除去してコンタクトホール23、24を形成する。次に、全面にAl、Al合金等の電極材料を成膜した後、この電極材料をエッチングにより所定形状にパターニングしてソース電極25およびドレイン電極26を形成する。
次に、図3Dに示すように、全面に層間絶縁膜28を成膜し、さらにこの層間絶縁膜28の表面を平坦化した後、この層間絶縁膜28の所定部分をエッチング除去することによりドレイン電極26上にビアホール29を形成する。次に、このビアホール29の内部にタングステン(W)等の金属を埋め込むことによりコンタクトプラグ30を形成する。
実施例2では、実施例1と同様にして、図4Aに示すように、所定形状のシリコン膜13の形成まで行う。
次に、実施例1と同様にして、図4Bに示すように、シリコン膜13上に最終的な形状より少し広めの形状のゲート絶縁膜14を形成する。
次に、実施例1と同様にして、図4Cに示すように、ゲート絶縁膜14上にゲート電極15を形成する。
次に、実施例1と同様にして、図4Dに示すように、シリコン膜13の表面等にドーピング不純物イオンを含む溶液層17を形成する。
この後、実施例1と同様にして、溶液層17の乾燥による化合物層18の形成からコンタクトプラグ30の形成までの工程を進める。
図5は、上記の実施形態によるシリコンTFTの製造方法をアクティブマトリクス型液晶表示装置の画素スイッチングトランジスタの製造に適用した場合の構造例を示す断面図である。
図5に示すように、この例では、例えば透明ガラスまたは透明プラスチックからなる基板11上にバッファ層12を形成し、その上に実施例1または2の方法により画素スイッチングトランジスタとしてのシリコンTFT31を二次元アレイ状に形成する。
次に、層間絶縁膜28上にインジウム−スズ酸化物(ITO)等の透明電極32を形成する。この透明電極32はシリコンTFT31のドレイン電極26と接続されている。
次に、透明基板33上に透明電極34を形成し、その上にカラーフィルタ35を形成したものと、透明電極32まで形成した上記の基板11とを対向させ、その間に液晶36を封入する。符号37はスペーサを示す。
基板11の裏面にはバックライト部38を形成する。
図6A〜Eはこの発明の第2の実施形態によるシリコンTFTの製造方法を示す。実際には同一基板上に多数のシリコンTFTが同時に形成されるが、以下においてはその一つのシリコンTFTの部分のみ図示する。
この第2の実施形態においては、図6Aに示すように、まず、基板11上にバッファ層12を形成する。
基板11としては、非晶質基板であるガラス基板、石英基板、サファイア基板、プラスチック基板等を用いるか、アルミニウム、ステンレス鋼等の金属基板を用いる。基板11の厚さは1mm以下であることが望ましく、この場合はロール・ツー・ロールプロセスが可能となり、量産化に適している。基板11として金属基板を用いるときには、バッファ層12として、ケイ素酸化物、ケイ素窒化物、ケイ素炭化物等の膜のほか、Ti、Al、Zr、Hf等の酸化膜を用いても構わない。これらの膜の形成には、CVD、スパッタ、蒸着等公知の真空成膜技術もしくは、無機系SOG、有機系SOG等の層間絶縁膜等として通常使用される絶縁層の形成技術を用いることができる。さらに、金属膜の陽極酸化で形成される誘電体膜やゾルゲル法やMOD法等の公知の技術で形成されたものでもよい。また、基板11としてプラスチック基板を用いる場合、このプラスチック基板を構成する有機材料としては、PET(ポリエチレンテレフタレート)、ポリエチレンナフタレートあるいはポリカーボネート等のポリエステル類、ポリプロピレン等のポリオレフィン類、ポリフェニリンスルフィド等のポリフェニリンスルフィド類、ポリアミド類、芳香族ポリアミド類、ポリエーテルケトン類またはポリイミド類、アクリル系樹脂、PMMA(ポリメタクリル酸メチル)等の高分子材料が好ましく、特に、ポリエチレンテレフタレート,アセテート、ポリフェニリンスルフィド、ポリカーボネート、PES(ポリエーテルサルフォン)、ポリスチレン、ナイロン、ポリプロピレン、ポリ塩化ビニル、アクリル系樹脂、PMMA等の汎用的なプラスチック基板は好適に用いることができる。
プラスチック基板の厚さは薄い方が好ましく、例えば200μm程度とする。これは、TFTに柔軟性を付与するとともに、TFTを小型化するためである。このプラスチック基板の表面には有機高分子層のコーティングを行っておくことが好ましい。この有機高分子層は、例えば、厚さが10μm程度であり、基板11よりも熱膨張係数が小さな有機材料により構成されている。この有機高分子層としては、プラスチック基板に対して所謂ハードコーティング材料といわれるような、比較的高温の200℃まである程度の硬度を維持し、高い緻密性と大きい硬度とを有するものを用いることが好ましい。このようなコーティング材料としては、光学的もしくは熱的なプロセスにより変形して生じる3次元縮重合によって結合している、アクリル樹脂、エポキシ樹脂、あるいはこれらを含む高分子材料等が挙げられる。
アクリル樹脂を含むコーティング材料としては、アクリル樹脂系の高分子材料もしくはアクリル系樹脂と他の樹脂を含むような複合高分子系プラスチック材料が挙げられる。このようなコーティング材料として、例えば、各種の多官能性アクリレート化合物、例えばエチレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ビスフェノール−Aジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリストール等や、或いは2,2−ビス(4´−ヒドロキシフェニル)ヘキサフルオロプロパンまたはそのアルキレングリコールエーテルとイソシアナートアルキル(メタ)アクリレートとを反応させることによって製造する二官能性アクリレート化合物等が好適に使われる。このとき共重合させられるコモノマーの種類は用途分野により異なり、共重合可能なモノマーはすべて使用できる。
これらのコーティング材料は通常、約100〜1000の分子量を有し、単一の不飽和または二、三もしくはそれ以上の多不飽和部位を有するモノマーからなる。コーティング材料の組成は、99〜100重量%が反応性成分および固体材料からなっているとよく、99.9〜100重量%が反応性成分および固体材料からなっているとさらによく、約100重量%が反応性成分および固体材料からなっていると最もよい。固体材料としてはポリマー性物質やコロイダルシリカのような非揮発性の固体材料がある。適切なポリマー材料としてはセルロースアセテートブチレートがある。また、これらのコーティング材料としては、紫外線に露出されると100%が固形分に変換できるものが好ましい。これらの材料には、光照射による、コーティング材料の硬化を可能にするために必要な量の光開始剤を含有させてある。なお、レゾルシノールモノベンゾエートのような潜在性紫外線遮断材を一定量含有していてもよい。
一方、エポキシ樹脂を含むコーティング材料としては、有機ケイ素化合物およびその加水分解物のエポキシシランと総称される物質ならびに、その加水分解物からなるものが挙げられる。このようなコーティング材料として、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシエトキシシラン、γ−グリシドキシプロピルトリアセトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリエトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシエトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリアセトキシシラン、γ−グリシドキシプロピルジメトキシメチルシラン、γ−グリシドキシプロピルジエトキシメチルシラン、γ−グリシドキシプロピルジメトキシエトキシメチルシラン、γ−グリシドキシプロピルジアセトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジメトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジエトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジメトキシエトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジアセトキシメチルシラン、γ−グリシドキシプロピルジメトキシエチルシラン、γ−グリシドキシプロピルジエトキシエチルシラン、γ−グリシドキシプロピルジメトキシエトキシエチルシラン、γ−グリシドキシプロピルジアセトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジメトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジエトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジメトキシエトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルジアセトキシエチルシラン、γ−グリシドキシプロピルジメトキシイソプロピルシラン、γ−グリシドキシプロピルジエトキシイソプロピルシラン、γ−グリシドキシプロピルジメトキシエトキシイソプロピルシラン、γ−グリシドキシプロピルジアセトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルジエトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルジエトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルジメトキシエトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルジアセトキシイソプロピルシラン、γ−グリシドキシプロピルメトキシジメチルシラン、γ−グリシドキシプロピルエトキシジメチルシラン、γ−グリシドキシプロピルメトキシエトキシジメチルシラン、γ−グリシドキシプロピルアセトキシジメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシジメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシジメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシジメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルアセトキシジメチルシラン、γ−グリシドキシプロピルメトキシジエチルシラン、γ−グリシドキシプロピルエトキシジエチルシラン、γ−グリシドキシプロピルメトキシエトキシジエチルシラン、γ−グリシドキシプロピルアセトキシジエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシジエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシジエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシジエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルアセトキシジエチルシラン、γ−グリシドキシプロピルメトキシジイソプロピルシラン、γ−グリシドキシプロピルエトキシジイソプロピルシラン、γ−グリシドキシプロピルメトキシエトキシジイソプロピルシラン、γ−グリシドキシプロピルアセトキシジイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシジイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシジイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシジイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルアセトキシジイソプロピルシラン、γ−グリシドキシプロピルメトキシエトキシメチルシラン、γ−グリシドキシプロピルアセトキシメトキシメチルシラン、γ−グリシドキシプロピルアセトキシエトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシアセトキシメチルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシアセトキシメチルシラン、γ−グリシドキシプロピルメトキシエトキシエチルシラン、γ−グリシドキシプロピルアセトキシメトキシエチルシラン、γ−グリシドキシプロピルアセトキシエトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシアセトキシエチルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシアセトキシエチルシラン、γ−グリシドキシプロピルメトキシエトキシイソプロピルシラン、γ−グリシドキシプロピルアセトキシメトキシイソプロピルシラン、γ−グリシドキシプロピルアセトキシエトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシエトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルメトキシアセトキシイソプロピルシラン、β−(3、4−エポキシシクロヘキシル)エチルエトキシアセトキシイソプロピルシラン、グリシドキシメチルトリメトキシシラン、グリシドキシメチルトリエトキシシラン、α−グリシドキシエチルトリメトキシシラン、α−グリシドキシメチルトリメトキシシラン、β−グリシドキシエチルトリメトキシシラン、β−グリシドキシメチルトリメトキシシラン、α−グリシドキシプロピルトリメトキシシラン、α−グリシドキシプロピルトリエトキシシラン、β−グリシドキシプロピルトリメトキシシラン、β−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリプロポキシシラン、γ−グリシドキシプロピルトリブトキシシラン、γ−グリシドキシプロピルトリフェノキシシラン、α−グリシドキシブチルトリメトキシシラン、α−グリシドキシブチルトリエトキシシラン、β−グリシドキシブチルトリメトキシシラン、β−グリシドキシブチルトリエトキシシラン、γ−グリシドキシブチルトリメトキシシラン、γ−グリシドキシブチルトリエトキシシラン、(3、4−エポキシシクロヘキシル)メチルトリメトキシシラン、(3、4−エポキシシクロヘキシル)メチルトリエトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリプロポキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリプトキシシラン、β−(3、4−エポキシシクロヘキシル)エチルトリフェノキシシラン、γ−(3、4−エポキシシクロヘキシル)プロピルトリメトキシシラン、γ−(3、4−エポキシシクロヘキシル)プロピルトリエトキシシラン、δ−(3、4−エポキシシクロヘキシル)ブチルトリメトキシシラン、δ−(3、4−エポキシシクロヘキシル)ブチルトリエトキシシラン、グリシドキシメチルメチルジメトキシシラン、グリシドキシメチルメチルジエトキシシラン、α−グリシドキシエチルメチルジメトキシシラン、α−グリシドキシエチルメチルジエトキシシラン、β−グリシドキシエチルメチルジメトキシシラン、β−グリシドキシエチルメチルジエトキシシラン、α−グリシドキシプロピルメチルジメトキシシラン、α−グリシドキシプロピルメチルジエトキシシラン、β−グリシドキシプロピルメチルジメトキシシラン、β−グリシドキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、γ−グリシドキシプロピルメチルジプロポキシシラン、γ−グリシドキシプロピルメチルジブトキシシラン、γ−グリシドキシプロピルメチルジメトキシエトキシシラン、γ−グリシドキシプロピルメチルジフェノキシシラン、γ−グリシドキシプロピルエチルジメトキシシラン、γ−グリシドキシプロピルエチルジエトキシシラン、γ−グリシドキシプロピルエチルジプロポキシシラン、γ−グリシドキシプロピルビニルジメトキシシラン、γ−グリシドキシプロピルビニルジエトキシシラン等が挙げられる。
これらのコーティング材料は、1種で使用してもよいが、目的に応じて2種以上を混合して使用してもよい。これらコーティング材料は、他のシラン化合物と混合して使用することも可能である。例えば、メチルトリメトキシシラン、メチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリアセトキシシラン、ビニルトリメトキシエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、アメノメチルトリメトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、フエニルトリメトキシシラン、フエニルトリエトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリエトキシシラン、3、3、3−トリフルオロプロピルトリメトキシシラン等の各種トリアルコキシシラン、トリアシロキシシランあるいはトリアルコキシアルコキシシラン化合物、ジメチルジメトキシシラン、ジフエニルジメトキシシラン、メチルフエニルジメトキシシラン、メチルビニルジメトキシシラン、ジメチルジエトキシシラン等のジアルコキシシラン化合物、メチルシリケート、エチルシリケート、イソプロピルシリケート、n−プロピルシリケート、n−ブチルシリケート、t−ブチルシリケート、sec−ブチルシリケート等の4官能のシラン化合物等が挙げられる。
以上、所謂ハードコーティング材料といわれるような、3次元的な縮重合による結合により高い緻密性と高い硬度を持つようなアクリル系樹脂の高分子材料、またはアクリル系樹脂と他の樹脂を含むような複合高分子系プラスチック材料や、有機ケイ素化合物およびその加水分解物のエポキシ系樹脂ならびに、その加水分解物からなるハードコーティング材料は無数に存在し、前述の材料群が一例に過ぎないことはいうまでもない。
上記の有機高分子層の形成方法としては、上述したアクリル樹脂、エポキシ樹脂、あるいはこれらを含む高分子材料に、必要に応じてフィラー、水あるいは有機溶媒を混合し、これをペイントシェーカー、サンドミル、パールミル、ボールミル、アトライター、ロールミル、高速インペラー分散機、ジェットミル、高速衝撃ミル、超音波分散機等によって分散し、コーティング材料とする。このときにハードコート材とプラスチック基板との密着性が悪い場合は、接着層を介して形成されていることが望ましい。接着層はプラスチックフィルム製造時に同時に表面に形成することもあるし、後から塗布することもある。
次に、このコーティング材料を、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて、片面または両面上に単層もしくは多層に分けて塗付する。なお、コーティング材料が溶媒を含んでいる場合は、塗付後に熱乾燥を行う。
次に、必要に応じて、ポリシラザン系化合物を含む溶液またはシロキサン系化合物を含む溶液で、CH3 基の含有量を0〜50重量%、好ましくは0〜30重量%の材料を、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて塗付させ、乾燥、熱処理又は紫外線照射等を行うことにより、無機系(一部有機成分を含む)のバッファ層12を形成する。熱処理は必要に応じて、水蒸気雰囲気中で行うこともある。無機系(一部有機成分を含む)のバッファ層12は、ハードコート材と合わせて強固な熱的バッファ層を形成し、基板表面側からの比較的高温での熱処理に対して熱的に強いフィルムとなりプロセス上非常に有利である。
次に、バッファ層12上に、例えばアモルファスシリコンまたは微結晶シリコンからなる島状の所定形状のシリコン膜13を形成する。このシリコン膜13は、アモルファスシリコンまたは微結晶シリコンそのままの状態でも良いが、望ましくはトランジスタの特性向上を図るためにレーザービーム、電子ビーム等のエネルギービームを照射して結晶化する。このとき公知のように、使用するエネルギービームの種類、エネルギー密度、照射時間等の照射条件によってシリコン膜13は微結晶シリコンから単結晶シリコンまで結晶化の程度が変わる。
このシリコン膜13の形成は、ポリシラン化合物を溶媒に混ぜた溶液をバッファ層12上に塗布し、乾燥を行い、さらにアニールを行うことにより形成する。塗布は、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて、単層もしくは多層に分けて行う。このときに、エッチングによるパターニングの工程を避ける目的で、チャンネルの形状に合わせてパターニングした形状に印刷することがより望ましい。溶媒としては、例えば、ジエチルエーテル、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフランテトラヒドロピラン、1, 2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサン、テトラヒドロフラン等のエーテル系溶媒や、n−ペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、スチレン、ジシクロペンタン、ベンゼン、トルエン、キシレン、クメン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン等の炭化水素系溶媒、およびプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、塩化メチレン、クロロホルム等の極性溶媒がある。これらの溶媒は、1種で使用してもよいが、目的に応じて2種以上を混合して使用してもよい。上記の溶媒を使用する場合、その混合比率は、所望のシリコン膜13の厚さに応じて適宜調製する。基板上に塗布された溶液は乾燥、ベークの工程によりシリコン膜13となる。また、必要に応じて、シリコン系ナノ微粒子を分散させた溶液を用いることで、形成するシリコン膜13の結晶化率を変えることも可能である。
シリコン膜13の形成方法の実施例を挙げると次のとおりである。ただし、ここでは基板11としてガラス基板を用い、その上に直接シリコン膜13を形成する場合を考える。まず、溶媒とポリシラン化合物により溶液の調製を行う。次に、調製した溶液40gを窒素雰囲気下で均一分散させる。このように調整したシラン組成物をアルゴン雰囲気下、ガラス基板上に3000rpmでスピンコートし、200℃で2分間プリベークした後、400℃で10分間焼成したものと、350℃で20分間焼成したものと、300℃で1時間焼成したものと、250℃で1時間焼成したものとを作製した。その結果、ガラス基板上に非晶質性のシリコン膜が約100nmの膜厚で形成された。このシリコン膜に対するFT−IRの評価では、400℃で10分間焼成したものと、350℃で20分間焼成したものと、300℃で1時間焼成したものとに関しては、Si−Hの結合ピークが見られたが、Si−H2 や、Si−H3 または−(Si−H2 n −のピークは全く見られず、良好なアモルファスシリコンの膜であることが確認された。250℃で1時間焼成したものでは、僅かにSi−H2 のショルダーピークが見られたが非常に僅かなピークであり、これも比較的良好なシリコン膜が形成されていると考えられる。
次に、図6Bに示すように、得られたシリコン膜13の表面に薄い酸化膜39を形成する。この酸化膜39の形成は、続いて行う塗布型絶縁膜の膜質次第では省略することもできるし、逆にここで形成した酸化膜39の厚さ次第では、塗布型絶縁膜の形成を省略することも可能である。すなわち、この酸化膜39は、ゲート絶縁膜の一部または全体として用いることができる。具体的な酸化膜39の形成方法について説明する。この酸化膜39の形成は、常圧CVDプロセス(簡便な排気システムで可能な低真空状態は含む)による表面酸化プロセス、またはオゾン酸化プロセスで行う。常圧プラズマソースは、電極間に基板を挟み込み、プラズマを照射するダイレクト方式と、ドライヤのようにプラズマを基板に吹き付けるリモート方式が知られているが、基板へのプラズマダメージが少ない常圧リモートプラズマがより望ましい。基板はダイレクトプラズマの場合は固定またはスキャンで、リモートプラズマの場合はスキャンにより処理される。常圧プラズマより、プラズマ中の活性種である電子、イオン、ラジカルを暴露させる処理により膜の改質が行われることになる。基板温度は室温から450℃以下の温度とする。使用するガスとしては、酸素やNOx 系のガスを使用可能である。酸素を使用する場合は完全な常圧も可能であるが、酸化力の強いガスを使用する場合は、環境や体への影響を考慮して、プロセス室全体をチャンバーのようにして覆って、簡単な排気設備で局所排気的に排気を行うことが望ましいが、この場合も背圧で10kPaより低いような真空雰囲気は必要とはしない。
酸化膜39の形成方法の実施例を挙げると次のとおりである。アモルファスのシリコン膜13が上を向くようにして基板11を常圧CVDチャンバーに導入した。基板の温度は250℃に設定した。プラズマの発生は、平行平板電極に酸素ガスを50〜300sccmで導入し、13.56MHzのRF電源でプラズマ発生RFパワー600W、バイアスRFパワー20〜25Wを印加することにより行った。スキャン速度は1〜240mm/minまで変化させた。条件を制御することにより、シリコン膜13の表面に10〜40nm程度の厚さの酸化膜39を形成することができたことが、2次イオン質量分析(SIMS)と走査型電子顕微鏡(SEM)とによる評価で確認された。
酸化膜39をオゾン酸化プロセスにより形成する場合には、オゾンガスで発生した高密度のオゾン雰囲気中に基板11を導入し、オゾンガスを照射することによりシリコン膜13の表面の改質を行う。基板温度は室温から450℃以下の温度とする。より具体的な実施例として一例を示すと、アモルファスのシリコン膜13が上を向くようにして基板11を装置に導入し、基板温度を250℃に設定した。シリコン膜13の表面を20〜120秒間暴露させると、表面に上記と同様に10〜40nm程度の厚さの酸化膜39を形成することができた。さらに望ましくは、上記の表面改質プロセスでシリコン膜13の表面を酸化膜に改質後、これを犠牲酸化層として除去し、改めて上述の様々な手法で酸化膜39を形成することが可能である。
次に、図6Cに示すように、酸化膜39上に塗布型の酸化膜40を形成する。これらの酸化膜39、40の全体がゲート絶縁膜14となる。この酸化膜40の材料は、シロキサン系化合物またはポリシラザン系化合物を主成分としたもので、化合物中のCH3 基の量が0〜50重量%のもの、望ましくは0〜30重量%のものがよい。溶媒としては、例えば、ジエチルエーテル、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフランテトラヒドロピラン、1, 2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサン、テトラヒドロフラン等のエーテル系溶媒や、n−ペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、スチレン、ジシクロペンタン、ベンゼン、トルエン、キシレン、クメン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン等の炭化水素系溶媒、およびプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、塩化メチレン、クロロホルム等の極性溶媒がある。これらの溶媒は、1種で使用してもよいが、目的に応じて2種以上を混合して使用してもよい。上記の溶媒を使用する場合、その混合比率は、所望の酸化膜40の厚さに応じて適宜調製する。塗布は、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて、単層もしくは多層に分けて行う。このときに、エッチングによるパターニングの工程を避ける目的で、チャンネルの形状に合わせてパターニングした形状に印刷することがより望ましい。基板上に塗布された溶液は乾燥、ベークの工程によりシリコン酸化物系絶縁膜となる。
酸化膜40の形成方法の実施例を挙げると次のとおりである。ただし、ここではガラス基板上に直接形成する場合について説明する。まず、ポリシラザン系化合物をキシレン溶媒に溶かして、ガラス基板上にスピンコーティングを行った。スピンコートは1200rpmで行い、次にプリベイクを110℃で1分行った後、150℃、250℃、350℃で30分ホットプレートでアニールした。その結果、ガラス基板上にシリコン酸化膜が約200nmの膜厚で形成された。350℃で30分アニールしたシリコン酸化膜は4〜5MV/cmの良好な絶縁耐圧が得られた。さらに、別の実施例としては、ポリシラザン系化合物をキシレン溶媒に溶かして、スピンコーティングを行った。スピンコートは3500rpmで行い、次にプリベイクを110℃で1分間ホットプレート上で行った。その後全面露光を3秒行い、加湿し(25℃80%RHで4分)、ポストベイクとして150℃で3分加熱後、350℃で30分のアニールをホットプレート上で行った。350℃で30分アニールしたシリコン酸化膜は5MV/cm以上の良好な絶縁耐圧が得られた。
続いて、必要に応じて、得られた酸化膜40の改質を行う。特に低温でアニールした酸化膜40に関しては、膜中に未反応の欠陥中心が存在し、電気的特性の劣化を招くため、この方法が有効となる。処理は上述の常圧CVDプロセスまたはオゾン酸化プロセスで行う。この場合も、基板へのプラズマダメージが少ない常圧リモートプラズマがより望ましい。基板温度は室温から450℃の温度で行う。使用するガスは酸素、NOX 系のガスが使用可能である。酸素を使用する場合は完全な常圧も可能であるが、酸化力の強いガスを使用する場合は、環境や体への影響を考慮して、プロセス室全体をチャンバーのようにして覆って、簡単な排気設備で局所排気的に排気を行うことが望ましいが、この場合も背圧で10kPaより低いような真空雰囲気は必要とはしない。この場合も上述のプロセスと同様である。より具体的な実施例として一例を示すと、塗布型の酸化膜40が上を向くようにして基板11を常圧CVDチャンバーに導入する。基板の温度は250℃に設定した。プラズマの発生は平行平板電極に酸素ガスを50sccm〜300sccmで導入し、13.56MHzのRF電源でプラズマ発生パワー600W、バイアスRFパワー20〜25Wを印加することにより行った。スキャン速度は1〜210mm/minまで変化させ、必要に応じて数回繰り返した。この結果、200〜350℃で成膜した酸化膜40の耐圧が平均で約1MV/cm向上した。また、ゲートキャパシタとして形成した時のヒステリシス特性を抑えることができた。
印刷でシリコン膜13や酸化膜39、40がアイランド化(島状化)されていない場合には、以下の手法でパターニングを行う。ただし、ここでは、バッファ層12がSiO2 膜であり、その上にアモルファスのシリコン膜13が形成され、このシリコン膜13上にSiO2 膜からなる酸化膜39、40が形成されている場合を考える。
まず、酸化膜40上にレジストを印刷する。レジストの塗布は、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて、単層もしくは多層に分けて行う。このときに、マスクを用いて露光しても良いが、工程を減らす目的で、チャンネルの形状に合わせたパターン形状に印刷することが望ましい。この結果、露光・現像後に所望のアイランド形状にレジスト膜が形成される。
次に、このレジスト膜を用いて、最初にSiO2 膜からなる酸化膜40、39を常圧プラズマを用いてエッチングする。このために、酸化膜40が上側を向くようにして基板11を常圧CVDチャンバーに導入する。基板11の温度は80℃に設定した。プラズマの発生は平行平板電極にCHF3 とO2 との混合ガスを導入し、RFパワー35Wでエッチングを行った。このとき、酸化膜40、39を構成するSiO2 膜は34nm/s、シリコン膜13は3.3nm/sのエッチング速度でエッチングされた。この結果、シリコン膜13に対してエッチング選択比約10で酸化膜40、39のエッチングが可能であった。
続いて、シリコン膜13を常圧プラズマを用いてエッチングする。基板11の温度は80℃に設定した。プラズマの発生は平行平板電極にSF6 ガスを50sccm導入し、RFパワー35Wとしてエッチングを行った。このとき、シリコン膜13は50nm/s、シリコン膜13の下地のバッファ層12を構成するSiO2 膜は8nm/sでエッチングされた。この結果、下地のバッファ層12を構成するSiO2 膜に対してエッチング選択比約6.3でシリコン膜13のエッチングが可能であった。同様に、SF6 ガスを40sccm導入し、RFパワーを2Wとしてエッチングを行ったが、このとき、シリコン膜13は18nm/s、下地のバッファ層12を構成するSiO2 膜は0.7nm/sでエッチングされた。この結果、下地のバッファ層12を構成するSiO2 膜に対してエッチング選択比約25.7でシリコン膜13のエッチングが可能であった。いずれの場合も、環境や体への影響を考慮して、プロセス室全体をチャンバーのようにして覆って、簡単な排気設備で局所排気的に排気を行い、除害装置を用いて排気することが望ましい。
次に、図6Dに示すように、ゲート電極15を形成する。このゲート電極15の形成は、めっき用のプリカーサー(前駆物質)を印刷するか、金属ナノ微粒子を溶媒に分散して塗布し、これを焼結させても構わない。印刷の手法は、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いて塗付して行うことができる。このとき、ゲート電極15の形状で印刷しておくことが望ましいが、難しい場合は、レジスト材料を上記印刷手法で印刷し、エッチングマスクとして電極のパターニングを行う。めっき法を使用する場合は、プリカーサー印刷後、鍍金浴で鍍金を行い、洗浄、乾燥、ポストベークを行う。一方、金属ナノ微粒子を溶媒に分散して塗布し焼結させる場合の具体的な実施例の一例を挙げる。Agのナノ微粒子(平均粒径10nmφ)を溶媒に分散させ、スピンコーティング法でガラス基板上に塗布を行った。すなわち、ガラス基板上に1000〜5000rpmでスピンコートし、大気中で200℃で60分間ホットプレートでアニールした。その結果、3500rpmでガラス基板上に金属光沢を持った銀の膜が約300nmの厚さで形成された。EDXの分析からはAgのピークが観測され、不純物の炭素は非常に僅かなピークが観測される程度であった。Agの粒径は60nm程度まで粒成長をしていることがSEMによる観察から観測された。レジストをスクリーン印刷で印刷し、エッチングを行い、パターニングが可能であることを確認した。さらにパターニングしたゲート電極15にAuメッキを施した。言うまでもなく、鍍金はしなくても構わないし、Ni、Cu、Ag等他の金属を用いても構わない
次に、ゲート電極15をマスクとして酸化膜39、40をエッチングする。このエッチングは、フッ酸とフッ化アンモニウムとの混酸水溶液を用いて行った。ガラス基板の場合は、裏面にレジストをスピンコートしてから基板ごと溶液中に浸漬してエッチングを行うことが可能であった。
次に、図7Aに示すように、所定のドーパント不純物イオンを含む溶液、例えば、ホウ酸(H3 BO3 )またはホウ砂(四ホウ酸ナトリウム)を含む水溶液あるいはリン酸(H3 PO3 )、二リン酸(ピロリン酸)(H2 2 7 2-)、三リン酸(トリポリリン酸)(H3 3 10 2-)の水溶液等の溶液を所定の濃度で作製し、この溶液16を、ゲート電極15まで形成した上記の基板11の表面のうち、少なくともゲート電極15の両側の部分のシリコン膜13の表面に塗布、散布、印刷等の手法により付着させて溶液層17を形成する。図7Aにおいては、ゲート電極15の表面およびバッファ層12の表面にも溶液層17が形成されている場合が示されている。溶液16の塗布方法としては、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いることができる。
次に、乾燥またはアニールを行うことにより溶液層17から溶媒を蒸発させて、図1Cに示すと同様に、ドーパント不純物含有層からなる化合物層18を形成する。ここで、溶液層17から溶媒を完全に蒸発させることは必ずしも必要ではなく、後述のエネルギービームの照射時に支障を生じない限り、溶媒が多少残留しても構わない。
次に、図7Bに示すように、基板11の表面にエネルギービーム19を照射して化合物層18およびその直下のシリコン膜13を加熱することにより、この化合物層18からドーパント不純物をシリコン膜13中に拡散させる。このとき、ゲート電極15がマスクとなることにより、シリコン膜13のうちのゲート電極15の直下の部分を除く領域の表面部にそのドーパント不純物が拡散し、そのドーパント不純物がn型不純物であるかp型不純物であるかに応じてn型またはp型のソース領域20およびドレイン領域21がゲート電極15に対して自己整合的に形成される。この後、好適には、基板11の表面を純水等により洗浄して、シリコン膜13中に取り込まれなかった過剰のドーパント不純物を含む化合物層18を除去する。
エネルギービーム19としては、好適にはレーザービームが用いられる。具体的には、GaN系半導体レーザーによる波長405nmのレーザービーム、XeClエキシマーレーザーによる波長308nmのレーザービーム、KrFエキシマーレーザーによる波長248nmのレーザービーム、ArFエキシマーレーザーによる波長193nmのレーザービーム等が用いられる。図8に示すように、これらの波長のレーザービームは、いずれもシリコン膜13に対して十分に大きな吸収係数を有する。図8において、αは吸収係数、λは波長である。
ソース領域20およびドレイン領域21の形成方法の実施例を挙げると次のとおりである。上述の手法により、シリコン膜13上にゲート絶縁膜14およびゲート電極15をパターニングした後、その上から0.2Mホウ酸水溶液をスピンコートした。このスピンコートは2000rpmで行い、その後アルゴン雰囲気中で200℃、20分間ホットプレートで乾燥させる。続いて、レーザービームを照射した。レーザービームとしては、200mm×400mmの矩形状に成形したXeClエキシマーレーザーによる波長308nmのものを用い、ビームの短軸方向をスキャンさせながら、アルゴン雰囲気中で同じエリアに1パルス25nsの260mJ/cm2 のレーザービームが50ショット照射される条件で照射を行った。このとき、膜のアブレーションを避ける目的で、レーザービーム短軸側の断面プロファイルはかなりエッジ部分を鈍らせた形に光学的に加工した。レーザービーム照射の結果、厚さ100nmのシリコン膜13のシート抵抗で300Ω/□が得られた。これにより、ソース領域20およびドレイン領域21に8×1019/cm3 程度のドーピングがされていると期待される。また、この後でシリコン膜13を純水で洗浄し、ゲート電極15上等に存在する過剰な不純物を洗い流した。この手法により、ゲート電極15の両側の部分の領域のシリコン膜13だけが活性化され、ゲート電極15に対して自己整合的にソース領域20およびドレイン領域21が形成される。
ソース領域20およびドレイン領域21の形成方法の別の実施例を挙げると次のとおりである。上述の手法により、シリコン膜13上にゲート絶縁膜14およびゲート電極15をパターニングした後、その上から0.1Mホウ酸水溶液をスピンコートした。このスピンコートは2000rpmで行い、その後アルゴン雰囲気中で200℃、20分間ホットプレートで乾燥させる。続いて200mWの、青紫色GaN系半導体レーザーによる波長405nmのレーザービームを照射した。レーザービームは長軸10μm、短軸15μmの楕円形状に成形し、アラインメントを行って、ゲート電極15の両側の部分のエリアが同時にまたは、片側ずつ照射されるようにした。アルゴン雰囲気中で100kHz〜100MHzで実験を行った。レーザービーム照射の結果、厚さ100nmのシリコン膜13のシート抵抗で1×104 Ω/□が得られた。これにより、ソース領域20およびドレイン領域21に4×1017/cm3 程度のドーピングが可能であることがわかった。
ソース領域20およびドレイン領域21の形成方法のさらに別の実施例を挙げると次のとおりである。上述の手法により、シリコン膜13上にゲート絶縁膜14およびゲート電極15をパターニングした後、その上から0.05Mホウ酸水溶液をスピンコートした。このスピンコートは2000rpmで行い、その後アルゴン雰囲気中で200℃、20分間ホットプレートで乾燥させる。続いて、レーザービームを照射した。レーザービームとしては、2mm×2mmの矩形状に成形したYAGIレーザーによる波長355nmのものを用い、アラインメントを行って、ゲート電極15の両側の部分のエリアが同時にまたは、片側ずつ照射されるようにした。照射時間は15〜150nsで実験を行った。レーザービーム照射の結果、厚さ100nmのシリコン膜13のシート抵抗で1kΩ/□が得られた。これにより、ソース領域20およびドレイン領域21に4×1018/cm3 程度のドーピングがされていると期待される。また、この後でシリコン膜13を純水で洗浄し、ゲート電極15上等に存在する過剰な不純物を洗い流した。この手法により、ゲート電極15の両側の部分の領域のシリコン膜13だけが活性化され、ゲート電極15に対して自己整合的にソース領域20およびドレイン領域21が形成される。
ソース領域20およびドレイン領域21の形成方法のもう一つの実施例を挙げると次のとおりである。上述の手法により、シリコン膜13上にゲート絶縁膜14およびゲート電極15をパターニングした後、その上から0.15Mリン酸水溶液をスピンコートした。このスピンコートは1500rpmで行い、その後アルゴン雰囲気中で200℃、20分間ホットプレートで乾燥させる。続いて、200mWの、青紫色GaN系半導体レーザーによる波長405nmのレーザービームを照射した。レーザービームは長軸10μm、短軸15μmの楕円形状に成形し、アラインメントを行って、ゲート電極15の両側の部分のエリアが同時にまたは、片側ずつ照射されるようにした。アルゴン雰囲気中で100kHz〜100MHzで実験を行った。レーザービーム照射の結果、厚さ100nmのシリコン膜13のシート抵抗で2kΩ/□が得られた。これにより、ソース領域20およびドレイン領域21に4×1018/cm3 程度のドーピングが可能であることがわかった。
次に、図7Cに示すように、ソース領域20およびドレイン領域21上にそれぞれソース電極25およびドレイン電極26を形成する。これらのソース電極25およびドレイン電極26の形成には、ゲート電極15の形成方法と全く同じ手法を用いることができる。具体的には、例えば、めっき用のプリカーサーを印刷するか、金属ナノ微粒子を溶媒に分散して塗布し、これを焼結させることで形成可能である。印刷の手法としては、スピンコーティング法、エアドクターコーティング法、ブレードコーティング法、ナイフコーティング法、リバースコーティング法、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング法、スプレーコーティング法、スロットオリフィスコーティング法、カレンダーコーティング法、電着コーティング法、ディップコーティング法、ダイコーティング法等のコーティング法や、フレキソ印刷法等の凸版印刷法、ダイレクトグラビア印刷法やオフセットグラビア印刷法等の凹版印刷法、オフセット印刷法等の平板印刷法、スクリーン印刷法等の孔版印刷法等の印刷手法を用いることができる。このとき、ソース電極25およびドレイン電極26の形状で印刷しておくことが望ましいが、難しい場合は、レジスト材料を上記印刷手法で印刷し、これをエッチングマスクとして電極のパターニングを行う。めっき法を使用する場合は、プリカーサー印刷後、鍍金浴で鍍金を行い、洗浄、乾燥、ポストベークを行う。鍍金を行ってソース電極25およびドレイン電極26を形成する具体的な実施例は、ゲート電極15と同じなので省略する。
次に、図7Dに示すように、全面にパッシベーション用の層間絶縁膜28を成膜し、さらにこの層間絶縁膜28の表面を平坦化した後、この層間絶縁膜28の所定部分をエッチング除去することによりドレイン電極26上にビアホール29を形成する。この層間絶縁膜28としてはシリコン酸化膜等の酸化膜を用いることができ、この酸化膜としては、例えば酸化膜40と同様に、塗布型酸化膜を用いることができる。この塗布型酸化膜の厚さは溶媒濃度を調整して必要に応じて変更する。このとき、塗布型酸化膜は印刷でビアホール29の形状を作製しておくと便利である。次に、ビアホール29の内部にW等の金属を埋め込むことによりコンタクトプラグ30を形成する。この後、層間絶縁膜28上にコンタクトプラグ30にコンタクトするようにITO等の透明電極32を形成する。この透明電極32はコンタクトプラグ30を介してドレイン電極26と接続されている。
透明電極32としては、例えば、PEDOT−PSS(3-4-ethylendioxythiophenone/doped with polystylene sulfic acid)を用いることができる。溶媒としては、例えば、ジエチルエーテル、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフランテトラヒドロピラン、1, 2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサン、テトラヒドロフラン等のエーテル系溶媒や、n−ペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、スチレン、ジシクロペンタン、ベンゼン、トルエン、キシレン、クメン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン等の炭化水素系溶媒、およびプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、塩化メチレン、クロロホルム等の極性溶媒がある。これらの溶媒は、1種で使用してもよいが、目的に応じて2種以上を混合して使用してもよい。上記の溶媒を使用する場合、その混合比率は、所望の透明電極32の厚さに応じて適宜調製する。また必要に応じて、金属ナノ微粒子を分散させたものを用いる。金属微粒子の材料としてはAu、Ag、Pt、Ru等の貴金属が望ましいが、他のAl、Cu、Ni、Zn、In、Cr等の金属でも構わない。金属微粒子の粒径は100nm以下、望ましくは20nm以下が良い。より具体的な実施例を説明する。すなわち、PEDOT−PSSの原液にAgナノ粒子を分散させ、スピンコートを1000rpmで行った。その後、窒素雰囲気で150℃、1時間アニールした。これによって、厚さ250nmのPEDOT−PSS膜が得られた。このPEDOT−PSS膜のシート抵抗は15Ω/□で光線透過率は80%であった。
なお、表示システムによっては、透明電極32の代わりに金属電極を用いることができる。この金属電極は、ゲート電極15と同様な方法により形成することができる。
以上のようにして、目的とするシリコンTFTが製造される。
この第2の実施形態によれば、塗布プロセスやプラズマ酸化プロセス等の低温でしかも真空レスのプロセスのみを用いてシリコンTFTを容易に製造することができる。このため、シリコンTFTの製造のための設備投資を大幅に抑えることができ、低コストでシリコンTFTを製造することができる。そして、基板11としてプラスチック基板等の可とう性の基板を用いることにより、ロール・ツー・ロールプロセスでディスプレイパネルを製造することができる。これによって、例えば、大型液晶平面型ディスプレイの製造が可能となる。
実施例4では、シリコンTFTを有するディスプレイパネルをロール・ツー・ロールプロセスで製造する場合について説明する。この製造方法を図9〜図16に示す。
図9に示すように、まず、ローラ41に巻かれたテープ状の基板11をローラ42〜51を介して送り出し、容器52に入れられたバッファ層材料の溶液53を通して基板11上に溶液53を付着させ、これを熱処理装置54に通してアニールすることによりバッファ層12を形成する。
次に、図10に示すように、ローラ51からローラ55〜60を介して基板11を送り出し、容器56内で印刷により基板11上にポリシラン化合物を塗布形成し、これを熱処理装置62に通してアニールすることによりシリコン膜13を形成する。
次に、図11に示すように、ローラ60からローラ63〜69を介して基板11を送り出し、容器71内でプラズマ照射装置72を用いて常圧プラズマ処理によりシリコン膜13の表面に酸化膜39を形成し、容器73内で印刷により酸化膜39上に塗布型酸化膜形成用の溶液を塗布形成し、これを熱処理装置74に通してアニールすることにより酸化膜40を形成する。
次に、図12に示すように、ローラ70からローラ75〜90を介して基板11を送り出し、容器91内で印刷により酸化膜40上にゲート電極形成用の材料の溶液を塗布形成し、これを容器92内の鍍金浴93に通してめっきを行い、さらに容器95内の洗浄液96に通して洗浄を行い、これを熱処理装置96に通してアニールすることによりゲート電極15を形成する。
次に、図13に示すように、ローラ90からローラ97〜108を介して基板11を送り出し、容器109内でエッチング液110に通して酸化膜39、40のエッチングを行い、さらに容器111内の洗浄液112に通して洗浄を行い、これを乾燥装置113に通して乾燥を行う。
次に、図14に示すように、ローラ108からローラ114〜131を介して基板11を送り出し、容器132内でドーパント不純物イオンを含む溶液133に通して溶液を付着させ、これを乾燥装置134に通して乾燥を行い、容器135内でコンピュータ136により制御してレーザー137によりレーザービームを照射して不純物をゲート電極15をマスクとしてシリコン膜13中に拡散させてソース領域20およびドレイン領域21を形成し、さらに容器138内の洗浄液139に通して洗浄を行う。
次に、図15に示すように、ローラ131からローラ140〜155を介して基板11を送り出し、容器156内で印刷によりソース領域20およびドレイン領域21上にソース電極およびドレイン電極形成用の材料の溶液を塗布形成し、これを容器157内の鍍金浴158に通してめっきを行い、さらに容器159内の洗浄液160に通して洗浄を行い、これを熱処理装置161に通してアニールすることによりソース電極25およびドレイン電極26を形成する。
次に、図16に示すように、ローラ155からローラ162〜174を介して基板11を送り出し、容器175内で塗布型酸化膜形成用の溶液を塗布形成し、これを熱処理装置176に通してアニールすることにより層間絶縁膜28を形成し、容器177内で印刷により層間絶縁膜28上に透明電極形成用の材料の溶液を塗布形成し、これを熱処理装置178に通してアニールすることにより透明電極32を形成する。
以上、この発明の実施形態および実施例について具体的に説明したが、この発明は、上述の実施形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態および実施例において挙げた構造、形状、材料、原料、プロセス等はあくまでも例に過ぎず、必要に応じてこれらと異なる構造、形状、材料、原料、プロセス等を用いてもよい。
この発明の第1の実施形態によるシリコンTFTの製造方法を説明するための断面図である。 この発明の第1の実施形態の実施例1によるシリコンTFTの製造方法を説明するための断面図である。 この発明の第1の実施形態の実施例1によるシリコンTFTの製造方法を説明するための断面図である。 この発明の第1の実施形態の実施例2によるシリコンTFTの製造方法を説明するための断面図である。 この発明の第1の実施形態の実施例3によるアクティブマトリクス型液晶表示装置の製造方法を説明するための断面図である。 この発明の第2の実施形態によるシリコンTFTの製造方法を説明するための断面図である。 この発明の第2の実施形態によるシリコンTFTの製造方法を説明するための断面図である。 レーザービームの波長による吸収係数の変化を示す略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。 この発明の第2の実施形態の実施例によるディスプレイパネルの製造方法を説明するための略線図である。
符号の説明
11…基板、13…シリコン膜、14…ゲート絶縁膜、15…ゲート電極、16…溶液、17…溶液層、18…化合物層、19、27…エネルギービーム、20…ソース領域、21…ドレイン領域、31…シリコンTFT、36…液晶、39、40…酸化膜、41〜51、55〜60、63〜70、75〜90、97〜108、114〜131、140〜155、162〜174…ローラ

Claims (42)

  1. ドーパント不純物イオンを含む溶液を基体の表面の少なくとも一部に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    熱処理を行うことにより、上記化合物層を不純物拡散源として上記基体に不純物原子を拡散させる工程と、
    上記基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
    ことを特徴とするドーピング方法。
  2. 上記溶液を塗布、散布または印刷により付着させることを特徴とする請求項1記載のドーピング方法。
  3. 上記基体が半導体基体であることを特徴とする請求項1記載のドーピング方法。
  4. 上記ドーパント不純物イオンがV族元素またはIII族元素のイオンであり、上記基体がIV族元素の材料からなることを特徴とする請求項1記載のドーピング方法。
  5. 上記ドーパント不純物イオンがリンイオンであり、上記化合物層がリン化合物からなることを特徴とする請求項1記載のドーピング方法。
  6. 上記ドーパント不純物イオンがホウ素イオンであり、上記化合物層がホウ素化合物からなることを特徴とする請求項1記載のドーピング方法。
  7. 上記熱処理をエネルギービームを用いて行うことを特徴とする請求項1記載のドーピング方法。
  8. 上記エネルギービームがレーザービーム、電子ビーム、赤外線ランプによる赤外線または紫外線ランプによる紫外線であることを特徴とする請求項7記載のドーピング方法。
  9. 上記基体が非晶質基板上に半導体膜を形成したものであることを特徴とする請求項1記載のドーピング方法。
  10. 上記半導体膜が、ポリシラン系化合物の堆積物、ポリシラン系化合物の縮重合体の堆積物、非晶質シリコン、微結晶シリコン、多結晶シリコンまたは単結晶シリコンからなることを特徴とする請求項9記載のドーピング方法。
  11. 上記非晶質基板がガラスからなることを特徴とする請求項9記載のドーピング方法。
  12. 上記非晶質基板が有機高分子材料からなることを特徴とする請求項9記載のドーピング方法。
  13. 上記エネルギービームがレーザービームであり、このレーザービームを上記基体の表面に選択的に照射することにより上記熱処理を行うことを特徴とする請求項7記載のドーピング方法。
  14. 少なくとも一つの上記工程をロール・ツー・ロールプロセスで行うことを特徴とする請求項1記載のドーピング方法。
  15. 全ての上記工程をロール・ツー・ロールプロセスで行うことを特徴とする請求項1記載のドーピング方法。
  16. ドーパント不純物イオンを含む溶液を半導体基体の表面の少なくとも一部に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    熱処理を行うことにより、上記化合物層を不純物拡散源として上記半導体基体に不純物原子を拡散させる工程と、
    上記半導体基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  17. 上記半導体装置が薄膜半導体素子であることを特徴とする請求項16記載の半導体装置の製造方法。
  18. 上記半導体基体上にゲート絶縁膜およびゲート電極を形成する工程を有することを特徴とする請求項16記載の半導体装置の製造方法。
  19. 上記ゲート絶縁膜がシラノール系化合物またはその縮重合体からなることを特徴とする請求項18記載の半導体装置の製造方法。
  20. 上記ゲート電極が塗布型の金属材料からなる膜またはめっき膜からなることを特徴とする請求項18記載の半導体装置の製造方法。
  21. 基板上に非晶質シリコン膜を形成する工程と、
    上記非晶質シリコン膜にエネルギービームを照射することにより上記非晶質シリコン膜を改質して結晶性シリコン膜を形成する工程と、
    上記結晶性シリコン膜上にゲート絶縁膜を形成する工程と、
    上記ゲート絶縁膜上にゲート電極を形成する工程と、
    ドーパント不純物イオンを含む溶液を上記ゲート電極の両側の部分における上記結晶性シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記ゲート電極をマスクとして上記結晶性シリコン膜に不純物原子を拡散させてソース領域およびドレイン領域を形成する工程と、
    上記結晶性シリコン膜に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  22. ドーパント不純物イオンを含む溶液を半導体基体の表面の少なくとも一部に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    熱処理を行うことにより、上記化合物層を不純物拡散源として上記半導体基体に不純物原子を拡散させる工程と、
    上記半導体基体に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
    ことを特徴とする電子応用装置の製造方法。
  23. 基板上に非晶質シリコン膜を形成する工程と、
    上記非晶質シリコン膜にエネルギービームを照射することにより上記非晶質シリコン膜を改質して結晶性シリコン膜を形成する工程と、
    上記結晶性シリコン膜上にゲート絶縁膜を形成する工程と、
    上記ゲート絶縁膜上にゲート電極を形成する工程と、
    ドーパント不純物イオンを含む溶液を上記ゲート電極の両側の部分における上記結晶性シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記ゲート電極をマスクとして上記結晶性シリコン膜に不純物原子を拡散させてソース領域およびドレイン領域を形成する工程と、
    上記結晶性シリコン膜に上記不純物原子を拡散させた後、上記化合物層を除去する工程とを有する
    ことを特徴とする電子応用装置の製造方法。
  24. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  25. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  26. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
    上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  27. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  28. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に常圧CVDプロセスにより酸化膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  29. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程と、
    上記酸化膜上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  30. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
    上記酸化膜上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  31. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
    上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程と、
    上記第2の酸化膜上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記第1の酸化膜および上記第2の酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  32. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程と、
    上記酸化膜を緻密化した後、上記酸化膜上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  33. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に酸化膜を形成する工程と、
    上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
    上記溶液を乾燥させて金属微粒子層を形成する工程と、
    上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  34. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
    上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
    上記溶液を乾燥させて金属微粒子層を形成する工程と、
    上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  35. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより上記シリコン膜の表面に第1の酸化膜を形成する工程と、
    上記第1の酸化膜の表面に、塗布型酸化膜の形成に用いられる溶液を塗布、噴霧または印刷により付着させる工程と、
    上記第1の酸化膜の表面に上記溶液を付着させた後、熱処理を行うことにより第2の酸化膜を形成する工程と、
    上記第2の酸化膜上に金属微粒子を含む溶液を付着させる工程と、
    上記溶液を乾燥させて金属微粒子層を形成する工程と、
    上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記第1の酸化膜および上記第2の酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  36. 非晶質基板上に形成したポリシラン化合物を熱処理することによりシリコン膜を形成する工程と、
    上記シリコン膜の表面に、塗布型酸化膜の形成に用いられる溶液を塗布、噴霧または印刷により付着させる工程と、
    上記シリコン膜の表面に上記溶液を付着させた後、熱処理を行うことにより酸化膜を形成する工程と、
    オゾン酸化プロセスまたはリモートプラズマ酸化プロセスによって上記酸化膜を緻密化する工程と、
    上記酸化膜を緻密化した後、上記酸化膜上に金属微粒子を含む溶液を付着させる工程と、
    上記溶液を乾燥させて金属微粒子層を形成する工程と、
    上記金属微粒子層上に金属膜を所定形状に鍍金する工程と、
    上記金属膜をマスクとして上記酸化膜を除去する工程と、
    上記金属膜をマスクとしてドーパント不純物イオンを含む溶液を上記シリコン膜上に付着させる工程と、
    上記溶液を乾燥させることにより不純物含有層からなる化合物層を形成する工程と、
    エネルギービームを用いて熱処理を行うことにより、上記化合物層を不純物拡散源とし、かつ、上記金属膜をマスクとして上記シリコン膜に不純物原子を拡散させる工程とを有する
    ことを特徴とする半導体装置の製造方法。
  37. 上記エネルギービームを用いた熱処理を、半導体レーザーまたはYAGレーザーを用いたレーザービームの選択的な照射により行うことを特徴とする請求項29〜36のいずれか一項記載の半導体装置の製造方法。
  38. 上記オゾン酸化プロセスまたはリモートプラズマ酸化プロセスを、10-2Torr以上の雰囲気または部分排気のみを行った常圧下で行うことを特徴とする請求項24、26、27、29、31、32、33、35または36記載の半導体装置の製造方法。
  39. 全ての上記工程を、10-2Torr以上の雰囲気または部分排気のみを行った常圧下で行うことを特徴とする請求項24〜36のいずれか一項記載の半導体装置の製造方法。
  40. 少なくとも一つの上記工程をロール・ツー・ロールプロセスで行うことを特徴とする請求項24〜36のいずれか一項記載の半導体装置の製造方法。
  41. 全ての上記工程をロール・ツー・ロールプロセスで行うことを特徴とする請求項24〜36のいずれか一項記載の半導体装置の製造方法。
  42. 上記シリコン膜または上記酸化膜、上記第1の酸化膜もしくは上記第2の酸化膜を常圧プラズマを用いてエッチングする工程を有することを特徴とする請求項24〜36のいずれか一項記載の半導体装置の製造方法。
JP2004070493A 2004-02-12 2004-03-12 ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法 Pending JP2005260040A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004070493A JP2005260040A (ja) 2004-02-12 2004-03-12 ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
US11/039,996 US7435668B2 (en) 2004-02-12 2005-01-24 Method for doping impurities, and for producing a semiconductor device and applied electronic apparatus using a solution containing impurity ions
KR1020050008494A KR20050081174A (ko) 2004-02-12 2005-01-31 도핑방법, 반도체장치의 제조방법 및 전자 응용장치의제조방법
TW094103857A TWI266352B (en) 2004-02-12 2005-02-05 Doping method, method for manufacturing semiconductor device and electronic application device
CNA2005100081565A CN1655326A (zh) 2004-02-12 2005-02-07 掺杂方法,制造半导体器件和施加电子仪器的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004034608 2004-02-12
JP2004070493A JP2005260040A (ja) 2004-02-12 2004-03-12 ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005260040A true JP2005260040A (ja) 2005-09-22

Family

ID=34840186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070493A Pending JP2005260040A (ja) 2004-02-12 2004-03-12 ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法

Country Status (5)

Country Link
US (1) US7435668B2 (ja)
JP (1) JP2005260040A (ja)
KR (1) KR20050081174A (ja)
CN (1) CN1655326A (ja)
TW (1) TWI266352B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072105A (ja) * 2006-08-24 2008-03-27 Kovio Inc プリント不揮発性メモリ
KR20100045968A (ko) * 2007-07-17 2010-05-04 코비오 인코포레이티드 씨드 인쇄 및 도금을 통한 컨택 메탈 및 배선 금속의 인쇄
JP2010136317A (ja) * 2008-03-24 2010-06-17 Ngk Insulators Ltd バルク弾性波装置の製造方法
JP2011040453A (ja) * 2009-08-07 2011-02-24 Sony Corp ドーピング方法、および半導体装置の製造方法
JP2012004231A (ja) * 2010-06-15 2012-01-05 Ihi Corp 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置
JP2012527772A (ja) * 2009-05-20 2012-11-08 ナノグラム・コーポレイション 効果的且つ効率的な設計を有するバック接点型太陽電池及び対応するパターニング法
US8785967B2 (en) 2008-10-08 2014-07-22 Samsung Display Co., Ltd. Local crystallization by heat treatment
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
US9343606B2 (en) 2007-02-16 2016-05-17 Nanogram Corporation Solar cell structures, photovoltaic panels and corresponding processes
KR20160098283A (ko) * 2013-12-16 2016-08-18 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 반도체소자 및 그 제조방법, 및 지방족 폴리카보네이트

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7286053B1 (en) 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
US7485691B1 (en) 2004-10-08 2009-02-03 Kovio, Inc Polysilane compositions, methods for their synthesis and films formed therefrom
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US7265380B2 (en) * 2005-03-25 2007-09-04 Osaka University Ambipolar organic thin-film field-effect transistor and making method
KR100713985B1 (ko) * 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
US7687327B2 (en) 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070173040A1 (en) * 2006-01-09 2007-07-26 Freescale Semiconductor, Inc. Method of reducing an inter-atomic bond strength in a substance
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
KR100763936B1 (ko) 2006-07-11 2007-10-05 인하대학교 산학협력단 유기-무기 하이브리드 재료의 제조방법
JP5026008B2 (ja) * 2006-07-14 2012-09-12 東京応化工業株式会社 膜形成組成物
US8045109B2 (en) * 2006-08-04 2011-10-25 Konica Minolta Holdings, Inc. Liquid crystal display device operated with an in-plane switching system and manufacturing method thereof
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
JP2008078166A (ja) * 2006-09-19 2008-04-03 Sony Corp 薄膜半導体装置の製造方法および薄膜半導体装置
WO2008045327A2 (en) 2006-10-06 2008-04-17 Kovio, Inc. Silicon polymers, methods of polymerizing silicon compounds, and methods of forming thin films from such silicon polymers
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7807556B2 (en) * 2006-12-05 2010-10-05 General Electric Company Method for doping impurities
JP4303308B2 (ja) * 2007-11-20 2009-07-29 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、および電子放出素子の製造方法
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
JP4314307B1 (ja) * 2008-02-21 2009-08-12 シャープ株式会社 熱交換装置
KR101596537B1 (ko) 2008-11-25 2016-02-22 씬 필름 일렉트로닉스 에이에스에이 인쇄형 안테나, 안테나 인쇄 방법, 및 인쇄형 안테나를 포함하는 디바이스
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
EP2202784B1 (en) * 2008-12-29 2017-10-25 Imec Method for manufacturing a junction
JP2010206161A (ja) * 2009-02-04 2010-09-16 Sony Corp 成膜方法および半導体装置の製造方法
US8299700B2 (en) 2009-02-05 2012-10-30 Sharp Kabushiki Kaisha Electron emitting element having an electron acceleration layer, electron emitting device, light emitting device, image display device, cooling device, and charging device
CN101814405B (zh) * 2009-02-24 2012-04-25 夏普株式会社 电子发射元件及其制造方法、使用电子发射元件的各装置
JP4732533B2 (ja) * 2009-05-19 2011-07-27 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
JP5073721B2 (ja) * 2009-05-19 2012-11-14 シャープ株式会社 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、送風装置、冷却装置、帯電装置、画像形成装置、電子線硬化装置、電子放出素子の製造方法
JP4732534B2 (ja) * 2009-05-19 2011-07-27 シャープ株式会社 電子放出素子、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
CN101930884B (zh) * 2009-06-25 2012-04-18 夏普株式会社 电子发射元件及其制造方法、电子发射装置、自发光设备、图像显示装置
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
JP4880740B2 (ja) * 2009-12-01 2012-02-22 シャープ株式会社 電子放出素子及びその製造方法、並びに、電子放出装置、帯電装置、画像形成装置、電子線硬化装置、自発光デバイス、画像表示装置、送風装置、冷却装置
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
DE102009059193B4 (de) * 2009-12-17 2024-02-15 Innolas Solutions Gmbh Verfahren zur Dotierung von Halbleitermaterialien
US8877546B2 (en) * 2010-05-28 2014-11-04 Corning Incorporated Enhanced semiconductor devices employing photoactive organic materials and methods of manufacturing same
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
KR101151255B1 (ko) * 2010-11-22 2012-06-15 앰코 테크놀로지 코리아 주식회사 반도체 칩의 재배선층 형성 장치 및 방법
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
CN102208482A (zh) * 2010-12-29 2011-10-05 袁晓 硅太阳电池片的光致热扩散制结方法
WO2012147658A1 (ja) * 2011-04-25 2012-11-01 株式会社ニコン 基板処理装置
CN102655089B (zh) * 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法
TWI448431B (zh) * 2011-11-18 2014-08-11 Ind Tech Res Inst 光學鈍化薄膜及其製造方法以及太陽能電池
WO2013116594A1 (en) * 2012-02-03 2013-08-08 Seagate Technology Llc Methods of forming layers
US9034199B2 (en) 2012-02-21 2015-05-19 Applied Materials, Inc. Ceramic article with reduced surface defect density and process for producing a ceramic article
US9212099B2 (en) 2012-02-22 2015-12-15 Applied Materials, Inc. Heat treated ceramic substrate having ceramic coating and heat treatment for coated ceramics
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
CN103887153B (zh) * 2012-12-19 2017-11-21 湖北台基半导体股份有限公司 一种Al‑Ga复合扩散掺杂方法
WO2014176396A2 (en) * 2013-04-24 2014-10-30 Natcore Technology, Inc. Method for patterned doping of a semiconductor
US9850568B2 (en) 2013-06-20 2017-12-26 Applied Materials, Inc. Plasma erosion resistant rare-earth oxide based thin film coatings
US9711334B2 (en) 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
KR20150019723A (ko) 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
KR20150026362A (ko) 2013-09-02 2015-03-11 삼성전자주식회사 방사선 검출기, 상기 방사선 검출기의 제조 방법, 및 상기 방사선 검출기를 포함하는 방사선 영상 시스템
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9725799B2 (en) 2013-12-06 2017-08-08 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
US9869013B2 (en) * 2014-04-25 2018-01-16 Applied Materials, Inc. Ion assisted deposition top coat of rare-earth oxide
US9976211B2 (en) 2014-04-25 2018-05-22 Applied Materials, Inc. Plasma erosion resistant thin film coating for high temperature application
US10249741B2 (en) * 2014-05-13 2019-04-02 Joseph T. Smith System and method for ion-selective, field effect transistor on flexible substrate
KR102252647B1 (ko) 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 및 이미지 센서
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
GB201415708D0 (en) 2014-09-05 2014-10-22 Cambridge Display Tech Ltd Semiconductor doping
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR102308905B1 (ko) * 2014-11-21 2021-10-06 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비한 유기 발광 표시 장치
US20160172188A1 (en) * 2014-12-16 2016-06-16 Samsung Sdi Co., Ltd. Rinse solution for silica thin film, method of producing silica thin film, and silica thin film
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막, 및 전자 디바이스
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
US20160322473A1 (en) * 2015-04-30 2016-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer Layer on Gate and Methods of Forming the Same
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN105140128B (zh) * 2015-09-08 2018-01-02 信利(惠州)智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10113082B2 (en) * 2016-09-19 2018-10-30 Xerox Corporation UV curable interlayer composition for printed electronics application
US10388895B2 (en) * 2017-11-07 2019-08-20 Shenzhen China Star Optoelectonics Semiconductor Display Technology Co., Ltd. Organic thin film transistor with charge injection layer and manufacturing method thereof
KR20200058622A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR102639769B1 (ko) * 2018-11-22 2024-02-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3966848B1 (en) 2019-05-08 2022-11-23 Consiglio Nazionale Delle Ricerche Molecular doping

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3420719A (en) * 1965-05-27 1969-01-07 Ibm Method of making semiconductors by laser induced diffusion
US4571366A (en) * 1982-02-11 1986-02-18 Owens-Illinois, Inc. Process for forming a doped oxide film and doped semiconductor
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
US5478776A (en) * 1993-12-27 1995-12-26 At&T Corp. Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate
US6489225B1 (en) * 1999-06-11 2002-12-03 Electron Vision Corporation Method for controlling dopant profiles and dopant activation by electron beam processing
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
JP4635410B2 (ja) * 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264027B2 (en) 2006-08-24 2012-09-11 Kovio, Inc. Printed non-volatile memory
JP2008072105A (ja) * 2006-08-24 2008-03-27 Kovio Inc プリント不揮発性メモリ
US8796774B2 (en) 2006-08-24 2014-08-05 Thin Film Electronics Asa Printed non-volatile memory
US9343606B2 (en) 2007-02-16 2016-05-17 Nanogram Corporation Solar cell structures, photovoltaic panels and corresponding processes
KR20100045968A (ko) * 2007-07-17 2010-05-04 코비오 인코포레이티드 씨드 인쇄 및 도금을 통한 컨택 메탈 및 배선 금속의 인쇄
JP2010533983A (ja) * 2007-07-17 2010-10-28 コヴィオ インコーポレイテッド シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
US8617992B2 (en) 2007-07-17 2013-12-31 Kovio, Inc. Method of forming metal silicide contact and metal interconnect
JP2014150277A (ja) * 2007-07-17 2014-08-21 Kovio Inc シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
KR101578229B1 (ko) * 2007-07-17 2015-12-16 씬 필름 일렉트로닉스 에이에스에이 씨드 인쇄 및 도금을 통한 컨택트 금속 및 배선 금속의 인쇄
JP2010136317A (ja) * 2008-03-24 2010-06-17 Ngk Insulators Ltd バルク弾性波装置の製造方法
US8785967B2 (en) 2008-10-08 2014-07-22 Samsung Display Co., Ltd. Local crystallization by heat treatment
JP2012527772A (ja) * 2009-05-20 2012-11-08 ナノグラム・コーポレイション 効果的且つ効率的な設計を有するバック接点型太陽電池及び対応するパターニング法
JP2015144291A (ja) * 2009-05-20 2015-08-06 ナノグラム・コーポレイションNanoGram Corporation 効果的且つ効率的な設計を有するバック接点型太陽電池及び対応するパターニング法
JP2011040453A (ja) * 2009-08-07 2011-02-24 Sony Corp ドーピング方法、および半導体装置の製造方法
JP2012004231A (ja) * 2010-06-15 2012-01-05 Ihi Corp 磁性半導体用基板、磁性半導体用基板の製造方法及び磁性半導体用基板の製造装置
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
US9378957B2 (en) 2011-01-31 2016-06-28 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon based inks and corresponding processes
KR20160098283A (ko) * 2013-12-16 2016-08-18 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 반도체소자 및 그 제조방법, 및 지방족 폴리카보네이트
JPWO2015093455A1 (ja) * 2013-12-16 2017-03-16 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
US10340388B2 (en) 2013-12-16 2019-07-02 Japan Advanced Institute Of Science And Technology Intermediate semiconductor device having an aliphatic polycarbonate layer
US10749034B2 (en) 2013-12-16 2020-08-18 Japan Advanced Institute Of Science And Technology Semiconductor device, method for producing same and aliphatic polycarbonate
KR102226809B1 (ko) * 2013-12-16 2021-03-10 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 반도체소자 및 그 제조방법, 및 지방족 폴리카보네이트

Also Published As

Publication number Publication date
TWI266352B (en) 2006-11-11
TW200539253A (en) 2005-12-01
CN1655326A (zh) 2005-08-17
US7435668B2 (en) 2008-10-14
US20050181566A1 (en) 2005-08-18
KR20050081174A (ko) 2005-08-18

Similar Documents

Publication Publication Date Title
JP2005260040A (ja) ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
KR100896666B1 (ko) 기능성 디바이스 및 그 제조방법
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
JP5331382B2 (ja) 半導体素子の製造方法
US6861377B1 (en) Surface treatment method, surface-treated substrate, method for forming film pattern, method for making electro-optical device, electro-optical device, and electronic apparatus
US7335539B2 (en) Method for making thin-film semiconductor device
TWI234268B (en) Manufacturing method of thin film device, optoelectronic device, and electronic machine
US10978640B2 (en) Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US9224600B2 (en) Method of manufacturing part of a thin-film device using an ink comprising a material precursor
KR102366816B1 (ko) 탄소나노튜브 박막트랜지스터 백플레인의 제조 및 그 디스플레이 통합
CN110892532A (zh) 单极性n型或p型碳纳米管晶体管及其制造方法
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US8029852B2 (en) Contact printing oxide-based electrically active micro-features
WO2014126041A1 (ja) 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
KR101992480B1 (ko) 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체
CN108831894A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN104867833A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN107731929B (zh) 薄膜晶体管的制作方法
JP2010278095A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物
JP2008028001A (ja) 薄膜トランジスタ基板及びその製造方法
JP4715149B2 (ja) 薄膜半導体装置の製造方法
CN107342298A (zh) 显示装置、阵列基板及其制造方法
JP2005123355A (ja) ポリシリコン膜の形成方法およびその方法により形成したポリシリコン膜からなる薄膜トランジスタ
Shimoda et al. Development of Thin-Film Transistors Using Liquid Silicon
Nemeth et al. Self-Assembled Monolayer Patterning for PolySi/SiO 2 Passivated Contacts