JP2005257997A - Display drive device, display device provided with the same, and driving control method thereof - Google Patents

Display drive device, display device provided with the same, and driving control method thereof Download PDF

Info

Publication number
JP2005257997A
JP2005257997A JP2004068689A JP2004068689A JP2005257997A JP 2005257997 A JP2005257997 A JP 2005257997A JP 2004068689 A JP2004068689 A JP 2004068689A JP 2004068689 A JP2004068689 A JP 2004068689A JP 2005257997 A JP2005257997 A JP 2005257997A
Authority
JP
Japan
Prior art keywords
switch
signal
display
data
switch control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004068689A
Other languages
Japanese (ja)
Other versions
JP4692871B2 (en
Inventor
Shingo Yamauchi
慎吾 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004068689A priority Critical patent/JP4692871B2/en
Publication of JP2005257997A publication Critical patent/JP2005257997A/en
Application granted granted Critical
Publication of JP4692871B2 publication Critical patent/JP4692871B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display driving device which has a mounting area reduced and has a manufacturing cost, reduced by suppressing the increase in man-hours for connection between a display panel and a driver and improves the operating characteristics (display characteristics), and to provide a display device, and a driving control method thereof. <P>SOLUTION: At least a liquid crystal display panel 110, a source driver 130, and a transfer switch circuit 140 are formed integrally on a single insulating substrate, and a display signal voltage supplied to display pixels, connected to respective data lines DL of the liquid crystal display panel 110, is converted into serial data (pixel data), wherein display data corresponding to a plurality of signal lines DL is arrayed in time division, in the source driver 130, and the serial data are outputted to the transfer switch circuit 140 through connection terminals, corresponding to the number of sets and is distributed and successively applied to the plurality of data lines DL, according to time division timings by the transfer switching circuit 140. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、アクティブマトリクス型の駆動方式に対応した表示パネルの駆動に適用することができる表示駆動装置及び該表示駆動装置を備えた表示装置並びにその駆動制御方法に関する。   The present invention relates to a display driving device that can be applied to driving a display panel that supports an active matrix driving method, a display device including the display driving device, and a drive control method thereof.

近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。   In recent years, as a display device (display) for displaying images, character information, etc. in imaging devices such as digital video cameras and digital still cameras, which are remarkably popular, and portable devices such as mobile phones and personal digital assistants (PDAs), Liquid crystal displays (LCDs) that are thin, lightweight, low power consumption, and have excellent display image quality as monitors and displays for information devices such as computers and video equipment such as televisions. Is frequently used.

以下、従来技術における液晶表示装置について、簡単に説明する。
図９は、従来技術におけるアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図であり、図１０は、従来技術におけるアクティブマトリクス型液晶表示パネルの要部構成の一例を示す等価回路図である。 Hereinafter, a conventional liquid crystal display device will be briefly described.
FIG. 9 is a block diagram showing a schematic configuration of a conventional active matrix liquid crystal display device, and FIG. 10 is an equivalent circuit diagram showing an example of a main configuration of an active matrix liquid crystal display panel in the conventional technology. .

図９、図１０に示すように、従来技術における液晶表示装置１００Ｐは、概略、表示画素Ｐｘが２次元配列（例えば、ｎ行×ｍ列に配列）された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を供給するソースドライバ１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してデータドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた共通電極（対向電極）に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を有して構成されている。   As shown in FIG. 9 and FIG. 10, the liquid crystal display device 100P according to the prior art generally includes a liquid crystal display panel (display panel) 110P in which display pixels Px are two-dimensionally arranged (for example, arranged in n rows × m columns). Based on a video signal, a gate driver (scanning driver) 120P that sequentially scans the display pixel Px group in each row of the liquid crystal display panel 110P and sets the selected state to a selected state, and a display pixel Px group in the selected row. A source driver 130P for supplying a display signal voltage, an LCD controller 150P for generating and outputting a control signal (horizontal control signal, vertical control signal, etc.) for controlling operation timing in the gate driver 120P and the source driver 130P, and a video signal Extract various timing signals (horizontal sync signal, vertical sync signal, composite sync signal, etc.) from LC Based on the display signal generation circuit 160P that generates display data composed of luminance signals and outputs the display data to the data driver 130P, and the polarity inversion signal FRP generated by the LCD controller 150P. A common signal driving amplifier (driving amplifier) 170P that applies a common signal voltage Vcom having a predetermined voltage polarity to a common electrode (counter electrode) provided in common to each display pixel Px. ing.

ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば、図９に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた上記共通電極と画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。   Here, the liquid crystal display panel 110P includes a plurality of scanning lines SL and a plurality of data lines DL arranged between the opposing transparent substrates, for example, as shown in FIG. And a plurality of display pixels (liquid crystal display pixels) Px arranged in the vicinity of the intersections of the scanning lines SL and the data lines DL. Each display pixel Px includes a pixel transistor TFT composed of a thin film transistor having a source-drain (current path) connected between the pixel electrode and the data line DL, and a gate (control terminal) connected to the scan line SL, and a pixel electrode. And a pixel capacitor (liquid crystal capacitor) Clc composed of liquid crystal molecules filled and held between the common electrode and the pixel electrode provided in common to all display pixels Px, and a pixel capacitor Clc. And an auxiliary capacitor (storage capacitor) Cs for holding the signal voltage applied to the pixel capacitor Clc.

なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個のＩＣチップ（半導体チップ）として設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。   The scanning lines SL and the data lines DL provided on the liquid crystal display panel 110P are gates provided as IC chips (semiconductor chips) separate from the liquid crystal display panel 110P via connection terminals TMg and TMs, respectively. The driver 120P and the source driver 130P are configured to be connected. In addition, an electrode (auxiliary electrode) on the other end side of the auxiliary capacitor Cs is configured to be applied with a predetermined voltage Vcs (for example, a common signal voltage Vcom) via a common connection line CL.

このような構成を有する液晶表示装置において、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群が選択状態に設定される。そして、ソースドライバ１３０Ｐは、各行の表示画素Ｐｘ群の選択タイミングに同期して、上記保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。こうした一連の動作を１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。   In the liquid crystal display device having such a configuration, the display data corresponding to the display pixels for one row of the liquid crystal display panel 110P supplied from the display signal generation circuit 160P is the horizontal control signal supplied from the LCD controller 150P. Based on this, it is sequentially captured and held by the source driver 130P. On the other hand, based on a vertical control signal supplied from the LCD controller 150P, a scanning signal is sequentially applied to each scanning line SL disposed on the liquid crystal display panel 110P by the gate driver 120P, and the display pixels Px group in each row are selected. Set to The source driver 130P supplies the display signal voltages based on the held display data to the display pixels Px simultaneously through the data lines DL in synchronization with the selection timing of the display pixels Px group in each row. By repeating such a series of operations for each row for one screen, desired image information based on the video signal is displayed on the liquid crystal display panel 110P.

なお、液晶表示装置の実装構造としては、図９、図１０に示したように、液晶表示パネル１１０Ｐを構成する（表示画素Ｐｘが形成される）ガラス基板等の絶縁性基板とは別個に、周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを設け、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐと周辺回路とを電気的に接続する構成の他、ポリシリコントランジスタを適用して、上記絶縁性基板上にゲートドライバ１２０Ｐやソースドライバ１３０Ｐを表示画素Ｐｘと一体的に形成した構成も知られており、このような表示装置については、例えば特許文献１等に開示されている。   As the mounting structure of the liquid crystal display device, as shown in FIGS. 9 and 10, separately from an insulating substrate such as a glass substrate that forms the liquid crystal display panel 110 </ b> P (where the display pixels Px are formed), In addition to the configuration in which the peripheral circuit gate driver 120P and the source driver 130P are provided and the liquid crystal display panel 110P and the peripheral circuit are electrically connected via the connection terminals TMg and TMs, a polysilicon transistor is applied, A configuration in which a gate driver 120P and a source driver 130P are formed integrally with a display pixel Px on an insulating substrate is also known, and such a display device is disclosed in, for example, Patent Document 1.

特開２０００−２６７５９０号公報 （第３頁、図１）JP 2000-267590 (3rd page, FIG. 1)

ところで、上述した従来の表示装置には、以下に示すような問題がある。すなわち、
（１）図８及び図９に示したように、液晶表示パネル１１０Ｐと周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを別個のＩＣチップとして設けた構成においては、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化して、走査ライン数及びデータライン数を増加させた場合、対応するゲートドライバやソースドライバの端子数が増加して、チップサイズ及びその実装面積が増大することによるコストの上昇を招くとともに、液晶表示パネル１１０Ｐと各ドライバとを接続するための接続端子数が増加し、接続端子間のピッチが狭くなることにより、液晶表示パネル１１０Ｐへの各ドライバの接続工数が増加するとともに、高い接続精度を必要として、製造コストが上昇するという問題を有していた。 By the way, the conventional display device described above has the following problems. That is,
(1) As shown in FIGS. 8 and 9, in the configuration in which the liquid crystal display panel 110P, the peripheral circuit gate driver 120P and the source driver 130P are provided as separate IC chips, the liquid crystal is used to improve the display image quality. When the display panel 110P is made high-definition and the number of scanning lines and the number of data lines are increased, the number of terminals of the corresponding gate driver and source driver is increased, and the chip size and the mounting area are increased. In addition to causing an increase, the number of connection terminals for connecting the liquid crystal display panel 110P and each driver is increased, and the pitch between the connection terminals is reduced, thereby increasing the man-hours for connecting each driver to the liquid crystal display panel 110P. At the same time, there is a problem that the manufacturing cost increases because high connection accuracy is required.

（２）さらには、上記の実装面積の問題を解決する技術としては、上述した特許文献１等にも示されているように、単一の絶縁性基板上に液晶表示パネルとゲートドライバやソースドライバを、ポリシリコントランジスタを適用して一体的に形成した構成が知られているが、周知のようにポリシリコントランジスタは、既に製造技術が確立され、良好な素子特性（動作特性）が得られるアモルファスシリコントランジスタに比較して、製造プロセスが煩雑で製造コストも高価であり、また、動作特性も不十分であるため、液晶表示装置の製品コストの上昇を招くとともに、安定した表示特性を得ることが難しいという問題を有している。 (2) Further, as a technique for solving the problem of the mounting area, as shown in the above-mentioned Patent Document 1 and the like, a liquid crystal display panel, a gate driver and a source are formed on a single insulating substrate. A configuration in which a driver is integrally formed by applying a polysilicon transistor is known, but as is well known, a manufacturing technique has already been established for a polysilicon transistor, and good element characteristics (operation characteristics) can be obtained. Compared to amorphous silicon transistors, the manufacturing process is complicated, the manufacturing cost is expensive, and the operating characteristics are insufficient, leading to an increase in the product cost of the liquid crystal display device and obtaining stable display characteristics. Has the problem of being difficult.

そこで、本発明は、上述した課題に鑑み、ドライバのチップサイズを縮小して、実装面積を縮小することができ、また、表示パネルとドライバとの接続工数の増加を抑制して製造コストを低減することができるとともに、動作特性（表示特性）の向上を図ることができる表示駆動装置及び該表示駆動装置を備えた表示装置並びにその駆動制御方法を提供することを目的とする。   Accordingly, in view of the above-described problems, the present invention can reduce the chip area of the driver and reduce the mounting area, and also suppress the increase in the number of connection steps between the display panel and the driver, thereby reducing the manufacturing cost. Another object of the present invention is to provide a display driving device capable of improving the operation characteristics (display characteristics), a display device including the display driving device, and a drive control method thereof.

請求項１記載の発明では、複数の表示画素が２次元配列された表示パネルに、表示データに基づく画素データを、前記複数の表示画素に接続される複数の信号ラインを介して供給する表示駆動装置において、少なくとも、前記複数の信号ラインの各々に対応する複数の信号供給ラインと、所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、前記複数の信号供給ライン群の各々における各信号供給ラインに設けられ、相互に重ならないタイミングでオンオフ制御されて、前記複数の信号ラインへの前記画素データの供給を断続する複数のスイッチ素子を一組とする複数のスイッチ素子群と、前記各スイッチ制御線における前記複数のスイッチ素子をオンオフ制御するスイッチ切換信号を所定の間隙時間を隔てて、該各スイッチ制御線に順次印加するスイッチ切換信号発生手段と、電荷を保持する電荷保持手段を有し、前記間隙時間内において、直前にスイッチ切換信号が印加された前記スイッチ制御線の電位に基づく電荷が前記電荷保持手段に保持され、当該電荷により、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させる手段を有する駆動補助手段と、を具備することを特徴とする。 According to the first aspect of the present invention, display driving is performed in which pixel data based on display data is supplied to a display panel in which a plurality of display pixels are two-dimensionally arranged via a plurality of signal lines connected to the plurality of display pixels. In the apparatus, at least a plurality of signal supply lines corresponding to each of the plurality of signal lines, a plurality of signal supply line groups each including a predetermined number of signal supply lines, and the plurality of signal supply line groups A plurality of switch element groups each including a plurality of switch elements provided on each signal supply line and controlled to be turned on and off at timings that do not overlap each other and intermittently supply the pixel data to the plurality of signal lines. And a switch switching signal for controlling on / off of the plurality of switch elements in each switch control line with a predetermined gap time therebetween, A switch switching signal generating means for sequentially applying to the control line, and a charge holding means for holding the charge, and the charge based on the potential of the switch control line to which the switch switching signal was applied immediately before the gap time. Drive assisting means having means for raising the potential of the switch control line which is held in the charge holding means and to which the switch switching signal is next applied by the charge.

請求項２記載の発明では、前記表示駆動装置は、更に、前記表示データを取り込んで並列的に保持するデータ保持部と、前記データ保持部に並列的に保持された前記表示データを、前記所定の数に応じた前記表示データごとに時分割的に配列された前記画素データに変換するデータ変換手段と、前記各スイッチ制御線に印加される前記スイッチ切換信号は、該時分割のタイミングに基づいて印加され、前記複数の信号供給ライン群の各々における前記各信号供給ラインに前記画素データが供給され、前記複数のスイッチ素子を介して、前記画素データを前記複数の信号ラインの各々に分配して順次供給するデータ分配手段と、を備えることを特徴とする。 According to a second aspect of the present invention, the display driving device further includes a data holding unit that takes in the display data and holds the display data in parallel, and the display data held in parallel in the data holding unit as the predetermined data. The data conversion means for converting the display data corresponding to the number of display data into the pixel data arranged in a time division manner, and the switch switching signal applied to each switch control line are based on the timing of the time division. The pixel data is supplied to each signal supply line in each of the plurality of signal supply line groups, and the pixel data is distributed to each of the plurality of signal lines via the plurality of switch elements. And data distribution means for sequentially supplying the data.

請求項３記載の発明では、前記電荷保持手段は、電荷を充電して保持する容量素子を備え、前記駆動補助手段は、前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を前記電荷保持手段の前記容量素子に保持する手段と、次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に、前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させる手段と、を備えることを特徴とする。 According to a third aspect of the present invention, the charge holding unit includes a capacitive element that charges and holds a charge, and the drive assisting unit immediately before the plurality of switch control lines during the gap time. Means for holding the electric charge according to the potential of the switch control line to which the high-level switch switching signal is applied, in the capacitive element of the charge holding means, and the switch switching signal at the application timing of the next switch switching signal. The switch control line to which a high-level potential is applied includes means for discharging the charge held in the capacitor element and increasing the potential of the switch control line.

請求項４記載の発明は、前記スイッチ切換信号は、接地電位より高い電位のハイレベルと接地電位より低い電位のローレベルを有するパルス波形を有し、前記駆動補助手段は、更に、前記間隙時間中に、前記スイッチ制御線の電位に基づく電荷を前記電荷保持手段の前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定する手段を有することを特徴とする。 According to a fourth aspect of the present invention, the switch switching signal has a pulse waveform having a high level that is higher than a ground potential and a low level that is lower than a ground potential. Corresponding to immediately after the charge based on the potential of the switch control line is charged in the capacitive element of the charge holding means and immediately before the charge held in the capacitive element is discharged to the switch control line side. Means is provided for temporarily setting the switch control line to the ground level.

請求項５記載の発明は、複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに対応した画像情報を表示する表示装置において、少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の各表示画素を選択状態に設定する走査駆動手段と、前記複数の信号ラインの各々に対応する複数の信号供給ラインと、所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、前記複数信号供給ライン群の各々における各信号供給ラインに設けられ、相互に重ならないタイミングでオンオフ制御されて、前記複数の信号ラインへの前記画素データの供給を断続する複数のスイッチ素子を一組とする複数のスイッチ素子群と、前記各スイッチ素子群における同時にオンオフ制御される前記複数のスイッチ素子ごとに共通に接続される複数のスイッチ制御線と、前記各スイッチ制御線における前記複数のスイッチ素子をオンオフ制御するスイッチ切換信号を所定の間隙時間を隔てて、該各スイッチ制御線に順次印加するスイッチ切換信号発生手段と、を備え、前記複数の信号供給ライン群の各々における前記各信号供給ラインに、前記所定の数に応じた前記表示データが時分割的に配列された画素データが供給され、前記各スイッチ制御線に印加される前記スイッチ切換信号は、該時分割のタイミングに基づいて印加されて、前記複数のスイッチ素子を介して、前記走査駆動手段により選択状態に設定された行の前記複数の信号ラインの各々に、前記画素データを前記時分割のタイミングに基づいて分配して順次供給するデータ分配手段と、電荷を保持する電荷保持手段を有し、前記間隙時間内において、直前にスイッチ切換信号が印加された前記スイッチ制御線の電位に基づく電荷が前記電荷保持手段に保持され、当該電荷により、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させる手段を有する駆動補助手段と、を具備することを特徴とする表示装置。   The invention according to claim 5 is a display panel in which a plurality of signal lines and a plurality of scanning lines are arranged so as to be orthogonal to each other, and a plurality of display pixels are two-dimensionally arranged in the vicinity of the intersection of the signal lines and the scanning lines. Further, in a display device that displays image information corresponding to display data, at least a scanning signal is sequentially applied to the scanning lines in each row at a predetermined timing, and each display pixel in the row is set in a selected state. Means, a plurality of signal supply lines corresponding to each of the plurality of signal lines, a plurality of signal supply line groups each including a predetermined number of signal supply lines, and each of the plurality of signal supply line groups A plurality of switch elements that are provided in the signal supply line and are on / off controlled at a timing that does not overlap each other, and intermittently supply the pixel data to the plurality of signal lines A plurality of switch element groups as a set, a plurality of switch control lines connected in common to each of the plurality of switch elements that are simultaneously turned on and off in each switch element group, and the plurality of switch control lines in each switch control line Switch switching signal generating means for sequentially applying a switch switching signal for ON / OFF control of the switch element to each of the switch control lines at a predetermined gap time, and each of the signals in each of the plurality of signal supply line groups Pixel data in which the display data corresponding to the predetermined number is arranged in a time division manner is supplied to a supply line, and the switch switching signal applied to each switch control line is based on the timing of the time division. And the plurality of signals in the row set in the selected state by the scan driving means via the plurality of switch elements. Each of the in-circuits has a data distribution means for distributing and sequentially supplying the pixel data based on the timing of the time division and a charge holding means for holding charges, and the switch switching signal is immediately before the gap time. A charge assist based on the electric potential of the switch control line to which the switch is applied is held in the electric charge holding means, and the electric charge holding means has means for increasing the electric potential of the switch control line to which the switch switching signal is next applied by the electric charge. And a display device.

請求項６記載の発明は、前記表示装置は、更に、前記表示データを取り込んで並列的に保持するデータ保持部と、前記データ保持部に並列的に保持された前記表示データを、前記所定の数に応じた前記表示データごとに時分割的に配列された前記画素データに変換するデータ変換手段と、を備えることを特徴とする。 According to a sixth aspect of the present invention, the display device further includes a data holding unit that takes in the display data and holds the display data in parallel, and the display data held in parallel in the data holding unit as the predetermined data. Data conversion means for converting the display data according to the number into the pixel data arranged in a time-sharing manner.

請求項７記載の発明は、少なくとも、前記データ保持部と前記データ変換手段と前記スイッチ切換信号発生手段および前記駆動補助手段とは、一体的に形成されていることを特徴とする。 The invention according to claim 7 is characterized in that at least the data holding unit, the data conversion unit, the switch switching signal generation unit, and the drive assist unit are integrally formed.

請求項８記載の発明は、前記データ分配手段は、前記データ保持部と前記データ変換手段と前記スイッチ切換信号発生手段および前記駆動補助手段と、一体的に形成されていることを特徴とする。 The invention according to claim 8 is characterized in that the data distribution means is integrally formed with the data holding section, the data conversion means, the switch switching signal generation means, and the drive assisting means.

請求項９記載の発明は、前記データ分配手段は、前記表示パネルおよび前記走査駆動手段とともに、単一の絶縁性基板上に一体的に形成されていることを特徴とする。   The invention according to claim 9 is characterized in that the data distributing means is integrally formed on a single insulating substrate together with the display panel and the scanning driving means.

請求項１０記載の発明は、前記電荷保持手段は、電荷を充電して保持する容量素子を備え、前記駆動補助手段は、前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を前記電荷保持手段の前記容量素子に保持する手段と、次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させる手段と、を備えることを特徴とする。 According to a tenth aspect of the present invention, the charge holding unit includes a capacitive element that charges and holds a charge, and the drive assisting unit immediately before the plurality of switch control lines during the gap time. Means for holding the electric charge according to the potential of the switch control line to which the high-level switch switching signal is applied, in the capacitive element of the charge holding means, and the switch switching signal at the application timing of the next switch switching signal. And means for discharging the charge held in the capacitor element to the switch control line to which a high-level potential is applied to increase the potential of the switch control line.

請求項１１記載の発明は、前記スイッチ切換信号は、接地電位より高い電位のハイレベルと接地電位より低い電位のローレベルを有するパルス波形を有し、前記駆動補助手段は、更に、前記間隙時間中に、前記スイッチ制御線の電位に基づく電荷を前記電荷保持手段の前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定する手段を有することを特徴とする。 According to an eleventh aspect of the invention, the switch switching signal has a pulse waveform having a high level higher than a ground potential and a low level lower than the ground potential, and the drive assisting means further includes the gap time. Corresponding to immediately after the charge based on the potential of the switch control line is charged in the capacitive element of the charge holding means and immediately before the charge held in the capacitive element is discharged to the switch control line side. Means is provided for temporarily setting the switch control line to the ground level.

請求項１２記載の発明は、複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルを、外部から供給される表示データに応じて駆動する駆動制御方法において、少なくとも、外部から供給される表示制御信号に対応して、所定の間隙時間を隔てたスイッチ切換信号を周期的に発生するステップと、前記間隙時間中に、直前に入力された前記スイッチ切換信号の電位に基づく電荷を一旦保持し、該電荷によって、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させるステップと、前記表示データを並列的に保持し、並列的に保持された前記表示データを所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、前記複数のスイッチ素子を、前記スイッチ制御線の電位により前記時分割のタイミングに応じてオンオフ制御して、前記画素データを、前記所定の数の前記信号ラインに順次印加して、選択状態に設定された行の各表示画素にそれぞれ印加するステップと、を含むことを特徴とする駆動制御方法。 The invention according to claim 12 is a display panel in which a plurality of signal lines and a plurality of scanning lines are arranged so as to be orthogonal to each other, and a plurality of display pixels are two-dimensionally arranged near the intersection of the signal lines and the scanning lines. In the drive control method for driving the display according to display data supplied from the outside, a switch switching signal having a predetermined gap time is periodically generated at least in response to the display control signal supplied from the outside. And temporarily holding a charge based on the potential of the switch switching signal input immediately before the gap time, and the charge increases the potential of the switch control line to which the switch switching signal is applied next. And holding the display data in parallel, and arranging the display data held in parallel for each predetermined number of the display data in a time-sharing manner A step of converting the pixel data to the predetermined number of the signal lines by converting the plurality of switch elements to ON / OFF according to the timing of the time division according to the potential of the switch control line. Applying and applying to each display pixel in the row set in the selected state.

請求項１３記載の発明は、前記スイッチ制御線の電位を上昇させるステップは、前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を容量素子に保持するステップと、次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に、前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させるステップと、を含むことを特徴とする。 According to a thirteenth aspect of the present invention, in the step of increasing the potential of the switch control line, the switch to which the high-level switch switching signal is applied immediately before the plurality of switch control lines during the gap time. The step of holding the electric charge according to the potential of the control line in the capacitive element, and holding the capacitive element in the switch control line to which a high level potential is applied by the switch switching signal at the next application timing of the switch switching signal Discharging the generated charge to raise the potential of the switch control line.

請求項１４記載の発明は、前記駆動制御方法は、更に、前記間隙時間中において、前記スイッチ制御線の電位に基づく電荷を前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定するステップ、を含むことを特徴とする。 According to a fourteenth aspect of the present invention, the drive control method further includes: immediately after charging the capacitor element based on the potential of the switch control line during the gap time; and Immediately before discharging to the switch control line side, a step of temporarily setting each corresponding switch control line to a ground level is included.

本発明に係る表示駆動装置は、複数の表示画素が２次元配列された表示パネルに、表示データに基づく画素データを、複数の表示画素に接続される複数の信号ラインを介して供給する表示駆動装置において、複数の信号ラインの各々に対応する複数の信号供給ラインにおける所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、各信号供給ライン群の各信号供給ラインに設けられ、相互に重ならないタイミングでオンオフ制御される複数のスイッチ素子と、複数のスイッチ素子における同時にオンオフ制御されるスイッチ素子に共通に接続される複数のスイッチ制御線と、を有し、各スイッチ制御線にスイッチ切換信号を所定の間隙時間を隔てて順次印加するとともに、間隙時間内において、直前にスイッチ切換信号が印加されたスイッチ制御線の電位に基づく電荷を、例えば容量素子に一旦保持し、当該電荷により、次にスイッチ切換信号が印加されるスイッチ制御線の電位を上昇させる構成を備えている。 The display driving device according to the present invention supplies display data, which is based on display data, to a display panel in which a plurality of display pixels are two-dimensionally arranged via a plurality of signal lines connected to the plurality of display pixels. In the apparatus, a plurality of signal supply lines each including a predetermined number of signal supply lines in a plurality of signal supply lines corresponding to each of the plurality of signal lines, and each signal supply line of each signal supply line group are provided. A plurality of switch elements that are ON / OFF controlled at a timing that does not overlap with each other, and a plurality of switch control lines that are commonly connected to the switch elements that are ON / OFF controlled simultaneously in the plurality of switch elements. The switch switching signal is sequentially applied to the line with a predetermined gap time, and the switch switching signal is applied immediately before the gap time. And the charge based on the potential of the switch control line, temporarily held for example in the capacitor by the charge, then the switching signal has a structure of raising the potential of the switch control line applied.

また、本発明に係る表示装置及びその駆動制御方法は、相互に直交する複数の走査ライン及び複数の信号ラインの各交点近傍に、表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、各行の表示画素に走査信号を順次印加して、各行の表示画素を順次選択状態に設定する走査駆動手段と、上記表示駆動装置と同様の構成を有し、複数の信号ラインの各々に対応する複数の信号供給ラインにおける所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、各信号供給ライン群の各信号供給ラインに設けられて相互に重ならないタイミングでオンオフ制御され、複数の信号ラインへの画素データの供給を断続する複数のスイッチ素子と、複数のスイッチ素子における同時にオンオフ制御されるスイッチ素子に接続される複数のスイッチ制御線と、を有し、表示データが所定の数の表示データが時分割的に配列された画素データに変換されて供給され、各スイッチ制御線に時分割のタイミングに基づくスイッチ切換信号を所定の間隙時間を隔てて順次印加して、走査駆動手段により選択状態に設定された行の複数の信号ラインに画素データを分配して順次供給するとともに、間隙時間内において、直前にスイッチ切換信号が印加された前記スイッチ制御線の電位に基づく電荷を、例えば容量素子に一旦保持し、当該電荷により、次にスイッチ切換信号が印加されるスイッチ制御線の電位を上昇させる構成を備えている。 In addition, the display device and the drive control method thereof according to the present invention include a display panel in which display pixels are arranged in a matrix in the vicinity of intersections of a plurality of scanning lines and a plurality of signal lines orthogonal to each other. In the apparatus, scanning drive means for sequentially applying scanning signals to the display pixels in each row and sequentially setting the display pixels in each row to a selected state, and a configuration similar to the above display drive device, each of a plurality of signal lines ON / OFF at a timing that is provided in each signal supply line of each signal supply line group and a plurality of signal supply lines grouping a predetermined number of signal supply lines in a plurality of signal supply lines corresponding to A plurality of switch elements that are controlled and intermittently supply pixel data to a plurality of signal lines, and switch elements that are simultaneously on / off controlled in the plurality of switch elements. A plurality of switch control lines connected to each other, and the display data is converted into pixel data in which a predetermined number of display data is arranged in a time-sharing manner and supplied to each switch control line at a time-sharing timing. A switch switching signal based on the switching signal is sequentially applied at a predetermined gap time, and pixel data is distributed and sequentially supplied to a plurality of signal lines in a row set in a selected state by the scanning driving means, and within the gap time, A charge based on the potential of the switch control line to which the switch switching signal is applied immediately before is temporarily held in, for example, a capacitive element, and the potential of the switch control line to which the switch switching signal is next applied is increased by the charge. It has.

そして、表示データから画素データへの変換においては、外部から供給される表示データをデータ保持部に取り込み、並列的に保持し、保持された表示データを、時分割的に直列に配列された画素データ（シリアルデータ）に変換し、変換された画素データをデータ分配手段の所定数の信号ラインごとに設けられたスイッチ素子群に供給し、データ分配手段において、上記表示データの時分割処理に用いられた処理タイミング（時分割タイミング）に基づいて、各スイッチ素子を選択的に導通制御することにより、上記画素データが各信号ラインに分配され、表示信号電圧として各表示画素に供給される。 In the conversion from display data to pixel data, externally supplied display data is taken into the data holding unit, held in parallel, and the held display data is arranged in series in a time division manner. Data (serial data) is converted, and the converted pixel data is supplied to a switch element group provided for each of a predetermined number of signal lines of the data distribution means, and is used for time-division processing of the display data in the data distribution means. The pixel data is distributed to each signal line by selectively controlling the switching elements based on the processing timing (time division timing), and supplied to each display pixel as a display signal voltage.

また、本発明に係わる表示装置においては、例えば、上記データ保持部とデータ変換手段とスイッチ切換信号発生手段および駆動補助手段とは一体的に形成され、データ分配手段もこれらと一体的に形成される、あるいは、データ分配手段は、表示パネルと走査駆動手段とともに、単一の絶縁性基板上に一体的に形成される構成を有している。 In the display device according to the present invention, for example, the data holding unit, the data converting unit, the switch switching signal generating unit, and the driving assist unit are integrally formed, and the data distributing unit is also integrally formed therewith. Alternatively, the data distribution unit has a configuration in which the display panel and the scan driving unit are integrally formed on a single insulating substrate.

このように、本発明に係る表示装置によれば、表示パネルを構成する複数の信号ラインに接続された表示画素に供給する表示信号電圧を、複数本の信号ラインに対応して時分割的に配列されたシリアルデータ（画素データ）に変換しデータ分配手段に出力し、該データ分配手段によりシリアルデータを、上記時分割のタイミングに応じて表示パネルの複数の信号ラインに順次分配して供給することができるので、データ分配手段が表示パネルと走査駆動手段とともに、単一の絶縁性基板上に一体的に形成された構成においては、絶縁性基板外部に設けられた、データ保持部とデータ変換手段とスイッチ切換信号発生手段および駆動補助手段からなる信号駆動手段との接続を、上記信号ラインの本数よりも少ない接続端子数により接続することができる。 As described above, according to the display device of the present invention, the display signal voltage supplied to the display pixels connected to the plurality of signal lines constituting the display panel is time-divisionally corresponding to the plurality of signal lines. The data is converted into arrayed serial data (pixel data) and output to the data distribution means. The data distribution means sequentially distributes and supplies the serial data to the plurality of signal lines of the display panel according to the time division timing. Therefore, in the configuration in which the data distribution unit is integrally formed on the single insulating substrate together with the display panel and the scanning driving unit, the data holding unit and the data conversion unit provided outside the insulating substrate are provided. Connecting the signal driving means comprising the switch switching signal generating means and the driving assist means with a number of connection terminals smaller than the number of the signal lines. It can be.

この場合においては、表示パネル（画素エリア）と信号駆動手段間の接続端子の数を削減することができるとともに、データ変換手段を備えることによる回路規模の削減により、信号駆動手段を構成する半導体チップ（ドライバＩＣ）のサイズを縮小することができ、更に、当該接続端子間のピッチを比較的広く設計することができて、当該接続工程における工数を削減することができ、また、比較的低い接続精度であっても良好に接続することができて、製造コストの削減及びドライバＩＣの実装面積の縮小を図ることができる。   In this case, the number of connection terminals between the display panel (pixel area) and the signal driving means can be reduced, and the semiconductor chip constituting the signal driving means can be realized by reducing the circuit scale by providing the data conversion means. The size of the (driver IC) can be reduced, the pitch between the connection terminals can be designed relatively wide, the number of steps in the connection process can be reduced, and the connection can be relatively low Even if it is accurate, it can be connected well, and the manufacturing cost can be reduced and the mounting area of the driver IC can be reduced.

さらに、このように表示パネル（画素エリア）を構成する複数の表示画素と、走査駆動手段及びデータ分配手段が、同一の絶縁性基板上に一体的に形成された構成を有している場合においては、表示画素を構成する画素トランジスタ（薄膜トランジスタ）、及び、走査駆動手段及びデータ分配手段を構成する各機能素子を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができる。
また、データ分配手段が上記信号駆動手段と一体的に形成されるようにしてもよく、この場合においては、データ変換手段を備えることによる回路規模の削減により、これらを構成する半導体チップ（ドライバＩＣ）のサイズ、およびその実装面積の縮小を図ることができる。 Further, in the case where the plurality of display pixels constituting the display panel (pixel area), the scanning drive means, and the data distribution means are integrally formed on the same insulating substrate. The pixel transistors (thin film transistors) constituting the display pixels and the functional elements constituting the scanning drive means and the data distribution means can be formed by the same manufacturing process by applying amorphous silicon, for example. As a result, it is possible to manufacture a display device at low cost by applying an already technically established amorphous silicon manufacturing process, and to realize a functional element with stable operating characteristics.
Further, the data distribution means may be formed integrally with the signal driving means. In this case, the circuit scale is reduced by providing the data conversion means. ) And the mounting area thereof can be reduced.

また、本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法によれば、各スイッチ素子に接続されるスイッチ制御線に、間隙時間を有したスイッチ切換信号が供給されて、スイッチ制御線がを介して複数のスイッチ素子が駆動されるとともに、駆動補助手段により、スイッチ切換信号が印加されない間隙時間の間に、直前にハイレベルのスイッチ切換信号が供給されたスイッチ制御線の電位に基づく電荷を電荷保持手段の例えば容量素子に一旦保持し、次にハイレベルのスイッチ切換信号が印加されるスイッチ制御線に容量素子に保持された電荷を放電して、当該スイッチ制御線の電位をスイッチ制御線の電位を上昇させる構成を備え、これにより、スイッチ切換信号によるスイッチ制御線を介したスイッチ素子の駆動に要する電荷量を削減して、スイッチ素子の駆動に係わる消費電力の低減を図ることができる。   Further, according to the display drive device, the display device, and the drive control method thereof according to the present invention, a switch switching signal having a gap time is supplied to the switch control line connected to each switch element, and the switch control line The charge is based on the potential of the switch control line to which the high-level switch switching signal was supplied immediately before during the gap time when the switch switching signal is not applied by the driving assist means. Is temporarily held in, for example, a capacitive element of the charge holding means, and then the charge held in the capacitive element is discharged to the switch control line to which a high-level switch switching signal is applied, and the potential of the switch control line is switched. The voltage of the line is increased so that the electric power required for driving the switch element via the switch control line by the switch change signal is provided. By reducing the amount, it is possible to reduce the power consumption related to the driving of the switching element.

さらに、本発明における駆動補助手段は、間隙時間の間に、スイッチ制御線の電位に基づく電荷を容量素子に保持した直後、および容量素子に保持された電荷をスイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定する手段を備えるようにしてもよく、これにより、スイッチ切換信号によってスイッチ制御線を接地レベルまで駆動する必要が無くなり、その分の電荷量を節約できて、さらにスイッチ素子の駆動に係わる消費電力の低減を図ることができる。   Further, the drive assisting means according to the present invention immediately after holding the charge based on the potential of the switch control line in the capacitor element during the gap time and immediately before discharging the charge held in the capacitor element to the switch control line side. In addition, it is possible to provide means for temporarily setting the corresponding switch control lines to the ground level, thereby eliminating the need to drive the switch control lines to the ground level by the switch switching signal, thereby saving the amount of charge correspondingly. In addition, it is possible to further reduce power consumption related to driving of the switch element.

以下、図面を参照して、本発明に係る表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置の一実施形態について説明する。
＜全体構成＞
図１は、本発明に係る表示装置の全体構成を示す概略ブロック図であり、図２は、本発明に係る表示装置の一実施形態における要部構成を示すブロック図である。これらの図において上述した従来技術（図９及び図１０）と共通する構成要素には同一の符号を付し、その説明を簡略化する。 Hereinafter, with reference to the drawings, an embodiment of a display driving device, a driving control method thereof, and a display device including the display driving device according to the present invention will be described.
<Overall configuration>
FIG. 1 is a schematic block diagram showing the overall configuration of a display device according to the present invention, and FIG. 2 is a block diagram showing the main configuration of an embodiment of the display device according to the present invention. In these drawings, the same reference numerals are given to components common to the above-described prior art (FIGS. 9 and 10), and the description thereof will be simplified.

図１、図２に示すように、本実施形態に係る表示装置１００は、概略、上述した従来技術（図８参照）と同様に、複数の走査ラインＳＬ及び複数のデータライン（信号ライン）ＤＬの交点近傍に複数の表示画素Ｐｘが２次元配列された液晶表示パネル１１０と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ１２０と、各データラインＤＬに表示データに基づく表示信号電圧を印加するためのソースドライバ１３０と、少なくとも、ゲートドライバ１２０及びソースドライバ１３０、後述するトランスファスイッチ回路１４０の動作状態を制御するための制御信号（垂直制御信号、水平制御信号、マルチプレクサ制御信号）を生成して出力するＬＣＤコントローラ１５０と、映像信号に基づいてソースドライバ１３０に供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン電圧駆動アンプ１７０と、を備え、さらに、本実施形態特有の構成として、液晶表示パネル１１０とソースドライバ１３０との間に、ソースドライバ１３０から出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル１１０に配設された各データラインＤＬに分配して印加するトランスファスイッチ回路（データ分配手段）１４０を設けた構成を有している。   As shown in FIGS. 1 and 2, the display device 100 according to the present embodiment schematically includes a plurality of scanning lines SL and a plurality of data lines (signal lines) DL, similar to the above-described conventional technique (see FIG. 8). A plurality of display pixels Px two-dimensionally arranged in the vicinity of the intersection, a gate driver 120 that sequentially applies a scanning signal to each scanning line SL at a predetermined timing, and each data line DL based on display data. A source driver 130 for applying a display signal voltage, and control signals (vertical control signal, horizontal control signal, multiplexer control) for controlling the operation state of at least the gate driver 120 and the source driver 130 and a transfer switch circuit 140 described later. LCD controller 150 that generates and outputs a signal) and source dry based on the video signal A display signal generation circuit 160 that generates display data to be supplied to 130 and a timing signal to be supplied to the LCD controller 150, and a common electrode provided in common to all the display pixels Px have a predetermined voltage polarity. And a common voltage driving amplifier 170 for applying the common signal voltage Vcom, and serial data output from the source driver 130 between the liquid crystal display panel 110 and the source driver 130 as a configuration unique to the present embodiment. A transfer switch circuit (data distribution means) 140 for distributing and applying a display signal voltage consisting of the above to each data line DL disposed on the liquid crystal display panel 110 is provided.

本実施形態においては、図２に示すように、少なくとも、液晶表示パネル１１０は、複数の表示画素Ｐｘがｎ行×ｍ列に２次元配列された画素エリアＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成された構成を有している。この場合、表示画素Ｐｘを構成する画素トランジスタ（図９に示した画素トランジスタＴＦＴに相当する）、後述するゲートドライバ１２０及びトランスファスイッチ回路１４０を構成する各機能素子（薄膜トランジスタ等）を、例えばアモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に液晶表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができる。
なお、上述した液晶表示パネル１１０（画素エリアＰＸＡ）は、従来技術に示した構成（図１４に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明を省略する。 In this embodiment, as shown in FIG. 2, at least the liquid crystal display panel 110 includes a pixel area PXA in which a plurality of display pixels Px are two-dimensionally arranged in n rows × m columns, a gate driver 120, and a transfer switch circuit. 140 has a configuration integrally formed on an insulating substrate SUB such as a glass substrate. In this case, a pixel transistor (corresponding to the pixel transistor TFT shown in FIG. 9) constituting the display pixel Px and each functional element (thin film transistor etc.) constituting the gate driver 120 and the transfer switch circuit 140 described later are made of, for example, amorphous silicon Can be formed by the same manufacturing process. Accordingly, it is possible to manufacture a liquid crystal display device at low cost by applying an amorphous silicon manufacturing process that has already been technically established, and to realize a functional element with stable operating characteristics.
The above-described liquid crystal display panel 110 (pixel area PXA) has the same configuration as the configuration shown in the prior art (the liquid crystal display panel 110P shown in FIG. 14), and thus detailed description thereof is omitted. .

＜各部構成＞
次に、図１〜図６を参照して、上述したゲートドライバ１２０、ソースドライバ１３０およびトランスファスイッチ回路１４０の構成について説明する。なお、図３は、本実施形態に係る液晶表示装置に適用されるゲートドライバの構成を示すブロック図である。図４は、本実施形態に係る液晶表示装置に適用されるソースドライバ及びトランスファスイッチ回路の構成を示すブロック図である。図５はソースドライバ内に設けられるスイッチ駆動部の構成を示すブロック図である。図６はソースドライバ内に設けられる駆動補助器の構成を示すブロック図である。 <Configuration of each part>
Next, the configurations of the gate driver 120, the source driver 130, and the transfer switch circuit 140 described above will be described with reference to FIGS. FIG. 3 is a block diagram showing the configuration of the gate driver applied to the liquid crystal display device according to this embodiment. FIG. 4 is a block diagram showing a configuration of a source driver and a transfer switch circuit applied to the liquid crystal display device according to the present embodiment. FIG. 5 is a block diagram showing a configuration of a switch driving unit provided in the source driver. FIG. 6 is a block diagram showing a configuration of a driving assistant provided in the source driver.

図３に図示する通り、ゲートドライバ１２０は、ＬＣＤコントローラ１５０から供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫ（垂直制御信号）に基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳ（垂直制御信号）を他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２と、該ＡＮＤ回路１２２からの出力信号を所定の信号レベルに設定（昇圧）する複数段（２段）のレベルシフタ１２３、１２４及び出力アンプ（アンプ）１２５と、を備えた構成を有している。ここで、レベルシフタ１２３、１２４及び出力アンプ１２５は、主にシフトレジスタ１２１を低電圧で駆動させるためのものであり、ゲートドライバ１２０の出力信号のレベルを、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じたレベルに設定するものであって、ゲートドライバ１２０の出力段に適宜設けられる。 As illustrated in FIG. 3, the gate driver 120 sequentially outputs shift signals at a predetermined timing based on a gate start signal GSRT and a gate clock signal GPCK (vertical control signal) supplied from the LCD controller 150. And a two-input AND operation circuit (hereinafter referred to as “a”) having the shift signal output from the shift register 121 as one input and the gate reset signal GRES (vertical control signal) supplied from the LCD controller 150 as the other input. 122 (abbreviated as “AND circuit”), a plurality of (two-stage) level shifters 123 and 124 and an output amplifier (amplifier) 125 for setting (boosting) the output signal from the AND circuit 122 to a predetermined signal level. It has the composition provided. Here, the level shifters 123 and 124 and the output amplifier 125 are mainly for driving the shift register 121 at a low voltage, and apply the level of the output signal of the gate driver 120 to the scanning line SL (display pixel Px). The level of the scanning signal is set according to the signal level of the scanning signal, and is appropriately provided at the output stage of the gate driver 120.

上記構成のゲートドライバ１２０においては、ＬＣＤコントローラ１５０から垂直制御信号としてゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫが供給されると、シフトレジスタ１２１によりゲートクロック信号ＧＰＣＫに基づいて、ゲートスタート信号ＧＳＲＴを順次シフトしつつ、各走査ラインに対応して設けられた複数のＡＮＤ回路１２２の一方の入力接点に該シフト信号が入力される。 In the gate driver 120 having the above configuration, when the gate start signal GSRT and the gate clock signal GPCK are supplied as vertical control signals from the LCD controller 150, the shift register 121 sequentially outputs the gate start signal GSRT based on the gate clock signal GPCK. While shifting, the shift signal is inputted to one input contact of a plurality of AND circuits 122 provided corresponding to each scanning line.

ここで、ゲートリセット信号ＧＲＥＳをハイレベル（“１"）に設定した状態（ゲートドライバの駆動状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“１"レベルが入力されるので、上記ゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫに基づいて、シフトレジスタ１２１からシフト信号が出力されるタイミングで、ＡＮＤ回路１２２からハイレベル（“１"）の信号が出力され、レベルシフタ１２３、１２４及び出力アンプ１２５を介して、所定のハイレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に順次印加される。これにより、走査信号Ｇ１、Ｇ２、Ｇ３、・・・が印加された各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが順次選択状態に設定される。 Here, in the state where the gate reset signal GRES is set to the high level (“1”) (the driving state of the gate driver), the “1” level is always input to the other input contact of the AND circuit 122. Based on the start signal GSRT and the gate clock signal GPCK, a high level (“1”) signal is output from the AND circuit 122 at the timing when the shift signal is output from the shift register 121, and the level shifters 123 and 124 and the output amplifier 125 are output. , Scanning signals G1, G2, G3,... Having a predetermined high level are generated and sequentially applied to the scanning lines SL1, SL2, SL3,. As a result, the display pixels Px connected to the scanning lines SL1, SL2, SL3,... Of each row to which the scanning signals G1, G2, G3,.

一方、ゲートリセット信号ＧＲＥＳをローレベル（“０"）に設定した状態（ゲートドライバのリセット状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“０"レベルが入力されるので、シフトレジスタ１２１からのシフト信号の出力の有無にかかわらず、ＡＮＤ１２２からローレベル（“０"）の信号が常時出力されることにより、所定のローレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが非選択状態に設定される。 On the other hand, in a state where the gate reset signal GRES is set to a low level (“0”) (a reset state of the gate driver), the “0” level is always input to the other input contact of the AND circuit 122. Regardless of whether or not a shift signal is output from the AND 122, a low level (“0”) signal is always output from the AND 122, thereby generating scanning signals G1, G2, G3,... Having a predetermined low level. Then, the display pixels Px connected to the scanning lines SL1, SL2, SL3,... Of each row are set to a non-selected state.

ソースドライバ１３０は、図４に示すように、水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ回路１３１と、該シフトレジスタ回路１３１から出力されるシフト信号に応じて、表示信号生成回路１６０から並列的に供給される複数系統の表示データ、例えば画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）および青色成分（Ｂ）からなる３系統の表示データＲdata、Ｇdata、Ｂdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号ＳＴＢに応じて一斉出力するラッチ回路１３２と、ラッチ回路１３２に順次取り込み保持された複数系統（３系統）の表示データＲdata、Ｇdata、Ｂdataのうち、２系統の表示データ（ＲdataとＧdata、ＢdataとＲdata、又は、ＧdataとＢdataのいずれかの組み合わせのパラレルデータ）を、１系統の時分割的に配列されたシリアルデータ（画素データ）に変換する２入力マルチプレクサ１３３Ｂと、Ｄ／Ａコンバータ１３４と、出力アンプ１３５とを備えた構成を有している。さらに、本実施形態によるソースドライバ１３０は、後述のトランスファスイッチ回路１４０を駆動制御するスイッチ駆動部ＳＷＤ及び駆動補助器１４１が一体的に形成された構成を有している。スイッチ駆動部ＳＷＤ及び駆動補助器１４１については後述する。 As shown in FIG. 4, the source driver 130 outputs a shift register circuit 131 that sequentially outputs a shift signal at a predetermined timing based on the horizontal shift clock signal SCK and the horizontal period start signal STH, and an output from the shift register circuit 131. In response to the shift signal, a plurality of lines of display data supplied in parallel from the display signal generation circuit 160, for example, a red component (R), a green component (G), and a blue component (B) constituting image information. The three display data Rdata, Gdata, and Bdata are sequentially fetched, and the display data fetched in the previous horizontal period is simultaneously output according to the control signal STB, and the latch circuit 132 sequentially fetches and holds the display data. Among the display data Rdata, Gdata, Bdata of multiple systems (3 systems), display data of 2 systems (Rdata and Gdat a, Bdata and Rdata, or parallel data of any combination of Gdata and Bdata) into a single time-divisionally arranged serial data (pixel data), a 2-input multiplexer 133B, and a D / A The configuration includes a converter 134 and an output amplifier 135. Furthermore, the source driver 130 according to the present embodiment has a configuration in which a switch driver SWD and a driving auxiliary device 141 for driving and controlling a transfer switch circuit 140 described later are integrally formed. The switch drive unit SWD and the drive assistant 141 will be described later.

トランスファスイッチ回路１４０は、図４に示すように、上述したソースドライバ１３０から、時分割シリアルデータとして表示信号電圧Ｖrg、Ｖbr、Ｖgbが出力される接続端子ＴＭｓに対して並列的に接続され、上述した３系統の表示データのうち、各２系統の表示データに対応した表示画素に接続された各データラインＤＬｎに対する２つの信号供給ラインＤＳ１、ＤＳ２を一組とする複数の信号供給ライン群と、各信号供給ラインＤＳ１、ＤＳ２に設けられる２つのトランスファゲート（スイッチ素子）ＴＧ１、ＴＧ２を一組とする複数のスイッチ素子群を備え、後述する駆動補助器１４１から個別に供給されるスイッチ駆動信号ＳＤ１’、ＳＤ２’に応じて、各スイッチ素子群のトランスファゲートＴＧ１、ＴＧ２をオンオフ制御して、時分割シリアルデータとして供給される表示信号電圧Ｖrg、Ｖbr、Ｖgbのうちの２系統の表示データを時分割タイミングに応じて、液晶表示パネル１１０の各データラインＤＬｎに分配して順次印加する。 As shown in FIG. 4, the transfer switch circuit 140 is connected in parallel to the connection terminal TMs from which the display signal voltages Vrg, Vbr, and Vgb are output as time-division serial data from the source driver 130 described above. A plurality of signal supply line groups including two signal supply lines DS1 and DS2 for each data line DLn connected to display pixels corresponding to each of the two systems of display data among the three systems of display data; Each of the signal supply lines DS1 and DS2 includes a plurality of switch element groups each including two transfer gates (switch elements) TG1 and TG2, and a switch drive signal SD1 that is individually supplied from a drive auxiliary device 141 described later. According to ', SD2', the transfer gates TG1, TG2 of each switch element group are controlled to be turned on / off. Display signal voltage Vrg supplied as time division serial data, Vbr, depending on the division timing when display data of two systems of Vgb, sequentially applies is distributed to the data lines DLn of the liquid crystal display panel 110.

スイッチ駆動部ＳＷＤは、図５に示すように、ＬＣＤコントローラ１５０から供給されるマルチプレクサコントロール信号ＣＮmx及びスイッチリセット信号ＳＤＲＥＳに基づいて、所定のタイミングでデコード信号を順次出力するデコーダ１２６と、デコーダ１２６からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ（上述したゲートドライバ１２０に示したレベルシフタ１２３、１２４と同一の構成）及び出力アンプ１２８とを有し、トランスファスイッチ回路１４０へ供給する２系統のスイッチ切換信号ＳＤ１、ＳＤ２を生成するように構成されている。   As shown in FIG. 5, the switch driver SWD includes a decoder 126 that sequentially outputs decode signals at a predetermined timing based on the multiplexer control signal CNmx and the switch reset signal SDRES supplied from the LCD controller 150, and the decoder 126 2 has a plurality of level shifters (the same configuration as the level shifters 123 and 124 shown in the gate driver 120 described above) and an output amplifier 128 for supplying the output signal 2 to the transfer switch circuit 140. System switch switching signals SD1 and SD2 are generated.

このような構成を有するスイッチ駆動部ＳＷＤにおいて、表１に示す信号論理のように、ＬＣＤコントローラ１５０からローレベル（“０"）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、マルチプレクサ制御信号ＣＮmxの信号レベルに関わらず、トランスファスイッチ回路１４０にはローレベル（“０"）のスイッチ切換信号ＳＤ１、ＳＤ２が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。   In the switch drive unit SWD having such a configuration, when the low level (“0”) switch reset signal SDRES is supplied from the LCD controller 150 as shown in the signal logic shown in Table 1, the multiplexer control signal CNmx Regardless of the signal level, the transfer switch circuit 140 is supplied with low-level ("0") switch switching signals SD1 and SD2 and the data lines DL of each column of display signal voltages generated by the source driver 130 described later. The supply to is cut off.

また、ＬＣＤコントローラ１５０からハイレベル（“１"）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、表１に示すように、マルチプレクサ制御信号ＣＮmxの信号レベルに基づいて、マルチプレクサ制御信号ＣＮmxがローレベルのとき、スイッチ切換信号ＳＤ１のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmxがハイレベルのとき、スイッチ切換信号ＳＤ２のみがハイレベルとなるように設定される。これにより、スイッチ切換信号ＳＤ１、ＳＤ２が印加されたトランスファゲートが順次（時系列的に）オン動作して、後述するソースドライバ１３０により生成された表示信号電圧が各列のデータラインＤＬに供給される。   When the high level (“1”) switch reset signal SDRES is supplied from the LCD controller 150, as shown in Table 1, the multiplexer control signal CNmx is set to the low level based on the signal level of the multiplexer control signal CNmx. At this time, only the switch switching signal SD1 is set to the high level, and when the multiplexer control signal CNmx is at the high level, only the switch switching signal SD2 is set to the high level. Accordingly, the transfer gates to which the switch switching signals SD1 and SD2 are applied are turned on sequentially (in time series), and the display signal voltage generated by the source driver 130 described later is supplied to the data line DL of each column. The

一方、ゲートリセット信号ＧＲＥＳをローレベル（“０"）に設定した状態（ゲートドライバ１２０のリセット状態）においては、ＡＮＤ回路１２７の他方の入力接点に常時“０"レベルが入力されるため、デコーダ１２６から出力されるデコード信号の信号レベル（すなわち、マルチプレクサ制御信号ＣＮmx及びスイッチリセット信号ＳＤＲＥＳの信号レベル）に関わらず、トランスファスイッチ回路１４０にはローレベル（“０"）のスイッチ切換信号ＳＤ１、ＳＤ２が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。   On the other hand, when the gate reset signal GRES is set to a low level (“0”) (the reset state of the gate driver 120), the “0” level is always input to the other input contact of the AND circuit 127. Regardless of the signal level of the decode signal output from 126 (that is, the signal level of the multiplexer control signal CNmx and the switch reset signal SDRES), the transfer switch circuit 140 has a low level ("0") switch switching signal SD1, SD2. Is supplied, and the supply of the display signal voltage generated by the source driver 130 to be described later to the data lines DL in each column is cut off.

Figure 2005257997
Figure 2005257997

上述した本実施形態によれば、図２、図４に示したように、複数の表示画素Ｐｘを有する画素エリアＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成されて液晶表示パネル１１０が構成され、この液晶パネル１１０のトランスファスイッチ回路１４０と、半導体チップからなるソースドライバ１３０とが複数の接続端子ＴＭｓを介して接続され、この接続端子ＴＭｓの数を、トランスファスイッチ回路１４０各を用いない従来の場合に対して数分の１に削減することができ、これにより当該接続端子間のピッチを比較的広く設計することができて、当該接続工程における工数を削減することができる。また、比較的低い接続精度であっても良好に接続することができて、製造コストを削減することができる。 According to the present embodiment described above, as shown in FIGS. 2 and 4, the pixel area PXA having the plurality of display pixels Px, the gate driver 120, and the transfer switch circuit 140 are made of an insulating substrate SUB such as a glass substrate. A liquid crystal display panel 110 is formed integrally with the liquid crystal display panel 110, and a transfer switch circuit 140 of the liquid crystal panel 110 and a source driver 130 made of a semiconductor chip are connected via a plurality of connection terminals TMs. The number of TMs can be reduced to a fraction of that of the conventional case in which each of the transfer switch circuits 140 is not used, and thus the pitch between the connection terminals can be designed relatively wide. Man-hours in the connection process can be reduced. Moreover, even if it is comparatively low connection precision, it can connect favorably and can reduce manufacturing cost.

また、従来技術に示したような液晶表示パネルに配設された複数のデータラインの各々に対応して、表示信号電圧を並列的に供給する構成においては、デジタル信号として供給される表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等を、各データラインごとに設ける必要があるが、本実施形態においては、これらの構成要素の数を数分の１に削減することができるため、ソースドライバの回路規模を縮小して、ソースドライバ１３０の半導体チップ（ドライバＩＣ）のサイズを縮小し、また、その実装面積を縮小することができて、製造コストを削減することができる。更に、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。 Further, in the configuration in which the display signal voltage is supplied in parallel corresponding to each of the plurality of data lines arranged on the liquid crystal display panel as shown in the prior art, display data (as a digital signal) ( It is necessary to provide a D / A converter for converting the pixel data) to analog, an output amplifier for amplifying the analog pixel data to a predetermined signal level, etc. for each data line. Since the number of these components can be reduced to a fraction, the circuit scale of the source driver is reduced, the size of the semiconductor chip (driver IC) of the source driver 130 is reduced, and the mounting thereof The area can be reduced, and the manufacturing cost can be reduced. Furthermore, the power consumed by the output stage (D / A converter, output amplifier, etc.) can be reduced.

次に、図６〜図７を参照して、本実施形態におけるソースドライバ１３０が備える駆動補助器１４１の構成及び動作について説明する。本実施形態における駆動補助器１４１は、図６に図示するように、スイッチ制御回路ＳＣＣ、スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、スイッチ素子ＳＷＧ１〜ＳＷＧ２、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐから構成される。スイッチ制御回路ＳＣＣは、スイッチ駆動部ＳＷＤ（図５参照）から供給されるスイッチ切換信号ＳＤ１、ＳＤ２と水平同期信号Ｈ−ＳＹＮＣとに同期した所定のタイミングで上記各スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、ＳＷＧ１〜ＳＷＧ２およびＳＷ１〜ＳＷ２をそれぞれ開閉制御するオンオフ制御信号を発生する。 Next, with reference to FIGS. 6 to 7, the configuration and operation of the drive assist device 141 provided in the source driver 130 in the present embodiment will be described. As illustrated in FIG. 6, the drive assist device 141 according to the present embodiment includes a switch control circuit SCC, switch elements SWSD1 to SWSD2, switch elements SWG1 to SWG2, switch elements SW1 to SW2, and a capacitor Cp. The switch control circuit SCC has the switch elements SWSD1 to SWSD2 and SWG1 at predetermined timings synchronized with the switch switching signals SD1 and SD2 and the horizontal synchronization signal H-SYNC supplied from the switch driver SWD (see FIG. 5). An on / off control signal for controlling opening / closing of SWG2 and SW1 to SW2 is generated.

スイッチ素子ＳＷＳＤ１は、スイッチ切換信号ＳＤ１が供給されるスイッチ制御線ＳＣ１に直列接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて、該スイッチ制御線ＳＣ１を開閉する。スイッチ素子ＳＷＳＤ２は、スイッチ切換信号ＳＤ２が供給されるスイッチ制御線ＳＣ２に直列接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて、該スイッチ制御線ＳＣ２を開閉する。スイッチ素子ＳＷＧ１、ＳＷＧ２は、一端がそれぞれ上記スイッチ素子ＳＷＳＤ１、ＳＷＳＤ２の各出力側に接続され、他端がそれぞれ接地接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて開閉する。スイッチ素子ＳＷ１、ＳＷ２は、一端がそれぞれ上記スイッチ素子ＳＷＳＤ１、ＳＷＳＤ２の各出力側に接続され、他端がそれぞれコンデンサＣｐを介して接地接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて開閉する。 The switch element SWSD1 is connected in series to a switch control line SC1 to which a switch switching signal SD1 is supplied, and opens and closes the switch control line SC1 according to an on / off control signal from the switch control circuit SCC. The switch element SWSD2 is connected in series to the switch control line SC2 to which the switch switching signal SD2 is supplied, and opens and closes the switch control line SC2 according to the on / off control signal from the switch control circuit SCC. One end of each of the switch elements SWG1 and SWG2 is connected to each output side of the switch elements SWSD1 and SWSD2, and the other end is grounded, and opens and closes according to an on / off control signal from the switch control circuit SCC. One end of each of the switch elements SW1 and SW2 is connected to the output side of each of the switch elements SWSD1 and SWSD2, and the other end is connected to the ground via a capacitor Cp. The switch elements SW1 and SW2 are opened and closed according to an on / off control signal from the switch control circuit SCC To do.

次いで、図７に図示するタイミングチャートを参照して駆動補助器１４１（スイッチ制御回路ＳＣＣ）の動作を説明する。ここで、スイッチ切換信号ＳＤ１は、タイミングｔ３からタイミングｔ４の間でハイレベルとなり、他の期間ではローレベルとなるパルス波形を有し、また、スイッチ切換信号ＳＤ２は、タイミングｔ９からタイミングｔ１０の間でハイレベルになり、他の期間ではローレベルとなるパルス波形を有するように設定される。そして、スイッチ切換信号ＳＤ１がハイレベルになるタイミングとスイッチ切換信号ＳＤ２がハイレベルになるタイミングとの間に、スイッチ切換信号ＳＤ１、ＳＤ２が共にローレベルとなる間隙時間（ｔ１〜ｔ３、ｔ４〜ｔ９、ｔ１０〜ｔ１２）を有している。また、各スイッチ切換信号ＳＤ１、ＳＤ２におけるハイレベルは、接地電位より高い電位を有し、ローレベルは、接地電位より低い電位を有している。 Next, the operation of the drive assistant 141 (switch control circuit SCC) will be described with reference to the timing chart shown in FIG. Here, the switch switching signal SD1 has a pulse waveform that is at a high level from timing t3 to timing t4 and is at a low level in other periods, and the switch switching signal SD2 is between timing t9 and timing t10. It is set to have a pulse waveform that becomes high level at, and becomes low level during other periods. Between the timing when the switch switching signal SD1 becomes high level and the timing when the switch switching signal SD2 becomes high level, the gap time (t1 to t3, t4 to t9) in which both the switch switching signals SD1 and SD2 become low level. , T10 to t12). Further, the high level in each switch switching signal SD1, SD2 has a potential higher than the ground potential, and the low level has a potential lower than the ground potential.

まず、スイッチ駆動部ＳＷＤ（図３参照）から供給されるスイッチ切換信号ＳＤ１、ＳＤ２が共にローレベルである時に、水平同期信号Ｈ−ＳＹＮＣの立上がりに同期したタイミングｔ１では、スイッチ素子ＳＷＳＤ１をオフし、スイッチ素子ＳＷＧ１をオンしてスイッチ制御線ＳＣ１を接地レベルに設定する。また、スイッチ素子ＳＷＳＤ２はｔ１〜ｔ７の間でオンにされ、この間スイッチ制御線ＳＣ２はローレベルに設定される。
次に、スイッチ制御線ＳＣ１を接地レベルに設定した後のタイミングｔ２では、スイッチ素子ＳＷＧ１をオフし、スイッチ素子ＳＷ１をオンする。これにより、コンデンサＣｐに保持されていた電荷がスイッチ制御線ＳＣ１側へ放電されて、スイッチ制御線ＳＣ１の電位が上昇する。 First, when the switch switching signals SD1 and SD2 supplied from the switch drive unit SWD (see FIG. 3) are both at the low level, the switch element SWSD1 is turned off at timing t1 synchronized with the rising of the horizontal synchronization signal H-SYNC. The switch element SWG1 is turned on to set the switch control line SC1 to the ground level. Further, the switch element SWSD2 is turned on between t1 and t7, and during this time, the switch control line SC2 is set to a low level.
Next, at the timing t2 after the switch control line SC1 is set to the ground level, the switch element SWG1 is turned off and the switch element SW1 is turned on. As a result, the charge held in the capacitor Cp is discharged toward the switch control line SC1, and the potential of the switch control line SC1 rises.

そして、スイッチ切換信号ＳＤ１の立上がりに同期したタイミングｔ３では、スイッチ素子ＳＷＳＤ１をオンし、スイッチ素子ＳＷ１をオフする。これにより、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位（ハイレベル）となり、スイッチ駆動信号ＳＤ１’として出力される。このとき、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位が供給されるタイミングｔ３より前の、間隙時間におけるタイミングｔ２で、コンデンサＣｐに保持された電荷に基づいてある程度高い電位に設定されているため、タイミングｔ３でスイッチ制御線ＳＣ１の電位をハイレベルにする際の、スイッチ制御線ＳＣ１の電位変動量が比較的小さくなる。 At timing t3 synchronized with the rise of the switch switching signal SD1, the switch element SWSD1 is turned on and the switch element SW1 is turned off. As a result, the potential of the switch control line SC1 becomes the potential (high level) of the switch switching signal SD1, and is output as the switch drive signal SD1 '. At this time, the potential of the switch control line SC1 is set to a somewhat high potential based on the charge held in the capacitor Cp at timing t2 in the gap time before timing t3 when the potential of the switch switching signal SD1 is supplied. Therefore, the potential fluctuation amount of the switch control line SC1 when the potential of the switch control line SC1 is set to the high level at the timing t3 is relatively small.

次に、スイッチ切換信号ＳＤ１の立ち下がりに同期したタイミングｔ４では、スイッチ素子ＳＷＳＤ１をオフし、スイッチ素子ＳＷ１をオンしてスイッチ制御線ＳＣ１上の電荷をコンデンサＣｐに充電（保持）する。
続いて、コンデンサＣｐの充電が完了するタイミングｔ５では、スイッチ素子ＳＷＳＧ１をオンし、スイッチ素子ＳＷ１をオフしてスイッチ制御線ＳＣ１を接地レベルに設定する。 Next, at the timing t4 synchronized with the fall of the switch switching signal SD1, the switch element SWSD1 is turned off and the switch element SW1 is turned on to charge (hold) the charge on the switch control line SC1 to the capacitor Cp.
Subsequently, at the timing t5 when the charging of the capacitor Cp is completed, the switch element SWSG1 is turned on, the switch element SW1 is turned off, and the switch control line SC1 is set to the ground level.

次いで、スイッチ制御線ＳＣ１を接地レベルに設定した後のタイミングｔ６では、スイッチ素子ＳＷＳＤ１をオンし、スイッチ素子ＳＷＧ１をオフする。これにより、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位（ローレベル）となり、スイッチ駆動信号ＳＤ１’として出力される。このとき、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位が供給されるタイミングｔ６より前の、間隙時間におけるタイミングｔ５で接地レベルに設定されているため、スイッチ制御線ＳＣ１の電位変動量は接地レベルからローレベルの比較的小さい電位差になる。 Next, at the timing t6 after the switch control line SC1 is set to the ground level, the switch element SWSD1 is turned on and the switch element SWG1 is turned off. As a result, the potential of the switch control line SC1 becomes the potential (low level) of the switch switching signal SD1, and is output as the switch drive signal SD1 '. At this time, the potential of the switch control line SC1 is set to the ground level at the timing t5 in the gap time before the timing t6 at which the potential of the switch switching signal SD1 is supplied. Becomes a relatively small potential difference from the ground level to the low level.

次いで、スイッチ駆動信号ＳＤ１’がローレベルに達したタイミングｔ７では、スイッチ素子ＳＷＳＤ２をオフし、スイッチ素子ＳＷＧ２をオンしてスイッチ制御線ＳＣ２を接地レベルに設定する。
次に、スイッチ制御線ＳＣ２を接地レベルに設定した後のタイミングｔ８では、スイッチ素子ＳＷＧ２をオフし、スイッチ素子ＳＷ２をオンする。これにより、先のタイミングｔ４〜ｔ５においてコンデンサＣｐに充電されていた電荷がスイッチ制御線ＳＣ２側へ放電されて、スイッチ制御線ＳＣ１の電位が上昇する。 Next, at the timing t7 when the switch drive signal SD1 ′ reaches the low level, the switch element SWSD2 is turned off, the switch element SWG2 is turned on, and the switch control line SC2 is set to the ground level.
Next, at the timing t8 after setting the switch control line SC2 to the ground level, the switch element SWG2 is turned off and the switch element SW2 is turned on. As a result, the charge charged in the capacitor Cp at the previous timings t4 to t5 is discharged to the switch control line SC2, and the potential of the switch control line SC1 rises.

そして、スイッチ切換信号ＳＤ２の立上がりに同期したタイミングｔ９では、スイッチ素子ＳＷＳＤ２をオンし、スイッチ素子ＳＷ２をオフする。これにより、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位（ハイレベル）となり、スイッチ駆動信号ＳＤ２’として出力される。このとき、上記タイミングｔ３の場合と同様に、スイッチ制御線ＳＣ２の電位は、間隙時間におけるタイミングｔ８で、コンデンサＣｐに保持された電荷に基づいてある程度高い電位に設定されているため、タイミングｔ９でスイッチ制御線ＳＣ２の電位をハイレベルにする際の、スイッチ制御線ＳＣ２の電位変動量は比較的小さくなる。 At timing t9 synchronized with the rise of the switch switching signal SD2, the switch element SWSD2 is turned on and the switch element SW2 is turned off. As a result, the potential of the switch control line SC2 becomes the potential (high level) of the switch switching signal SD2, and is output as the switch drive signal SD2 '. At this time, as in the case of the timing t3, the potential of the switch control line SC2 is set to a somewhat high potential based on the electric charge held in the capacitor Cp at the timing t8 in the gap time. When the potential of the switch control line SC2 is set to the high level, the amount of potential fluctuation of the switch control line SC2 becomes relatively small.

次に、スイッチ切換信号ＳＤ２の立ち下がりに同期したタイミングｔ１０では、スイッチ素子ＳＷＳＤ２をオフし、スイッチ素子ＳＷ２をオンしてスイッチ制御線ＳＣ２上の電荷をコンデンサＣｐに充電（保持）する。
続いて、コンデンサＣｐの充電が完了するタイミングｔ１１では、スイッチ素子ＳＷＳＧ２をオンし、スイッチ素子ＳＷ２をオフしてスイッチ制御線ＳＣ２を接地レベルに設定する。 Next, at the timing t10 synchronized with the fall of the switch switching signal SD2, the switch element SWSD2 is turned off and the switch element SW2 is turned on to charge (hold) the charge on the switch control line SC2 in the capacitor Cp.
Subsequently, at timing t11 when charging of the capacitor Cp is completed, the switch element SWSG2 is turned on, the switch element SW2 is turned off, and the switch control line SC2 is set to the ground level.

次いで、スイッチ制御線ＳＣ２を接地レベルに設定した後のタイミングｔ１２では、スイッチ素子ＳＷＳＤ２をオンし、スイッチ素子ＳＷＧ２をオフする。これにより、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位（ローレベル）となり、スイッチ駆動信号ＳＤ２’として出力される。このとき、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位が供給されるタイミングｔ１２より前の、間隙時間におけるタイミングｔ１１で接地レベルに設定されているため、スイッチ制御線ＳＣ２の電位変動量は接地レベルからローレベルの比較的小さい電位差になる。以後、上述したタイミングｔ１〜ｔ１２の動作を繰り返す。 Next, at the timing t12 after the switch control line SC2 is set to the ground level, the switch element SWSD2 is turned on and the switch element SWG2 is turned off. As a result, the potential of the switch control line SC2 becomes the potential (low level) of the switch switching signal SD2, and is output as the switch drive signal SD2 '. At this time, the potential of the switch control line SC2 is set to the ground level at the timing t11 in the gap time before the timing t12 at which the potential of the switch switching signal SD2 is supplied. Becomes a relatively small potential difference from the ground level to the low level. Thereafter, the operations at the timings t1 to t12 described above are repeated.

このように、駆動補助器１４１では、互いに周期的であって、所定の時間を隔てたスイッチ切換信号ＳＤ１、ＳＤ２が交互にスイッチ制御線ＳＣ１、ＳＣ２に供給されると、一方のスイッチ制御線上の電荷をコンデンサＣｐに充電し、このコンデンサＣｐに充電された電荷を他方のスイッチ制御線側に放電して電位レベルを上昇させるように、スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、ＳＷＧ１〜ＳＷＧ２およびＳＷ１〜ＳＷ２を開閉制御することによって、スイッチ切換信号ＳＤ１、ＳＤ２によりスイッチ制御線ＳＣ１、ＳＣ２をハイレベルにして各スイッチング素子を駆動する際のスイッチ制御線ＳＣ１、ＳＣ２の電位変動量を、単純にスイッチ制御線ＳＣ１、ＳＣ２をローレベルからハイレベルにする場合に対して、小さくすることができる。   In this way, in the drive assist device 141, when the switch switching signals SD1 and SD2 that are periodic and spaced apart from each other by a predetermined time are alternately supplied to the switch control lines SC1 and SC2, on the one switch control line The switch elements SWSD1 to SWSD2, SWG1 to SWG2, and SW1 to SW2 are opened and closed so as to charge the capacitor Cp and discharge the charge charged in the capacitor Cp to the other switch control line side to increase the potential level. By controlling, the switch control lines SC1 and SC2 are driven to high level by the switch switching signals SD1 and SD2 to drive the respective switching elements. The SC2 can be reduced compared to the low level to the high level. That.

ここで、トランスファスイッチ回路１４０の各トランスファゲートＴＧ１、ＴＧ２がアモルファスシリコンによる薄膜トランジスタによって構成されている場合、各トランスファゲートＴＧ１、ＴＧ２のスイッチング素子は液晶表示パネル１１０のデータラインＤＬを駆動する能力を有している必要があるため、各スイッチング素子の寸法は画素トランジスタの寸法よりも比較的大きなものとなる。このため、各スイッチング素子のゲート側の寄生容量が大きくなり、スイッチ制御線ＳＣ１、ＳＣ２に接続される寄生容量は非常に大きくなる。そして、スイッチ制御線ＳＣ１、ＳＣ２を所定電圧にして各スイッチング素子を駆動することは、スイッチ制御線ＳＣ１、ＳＣ２に接続される寄生容量を所定電圧に充電することに相当する。 Here, when the transfer gates TG1 and TG2 of the transfer switch circuit 140 are configured by amorphous silicon thin film transistors, the switching elements of the transfer gates TG1 and TG2 have the ability to drive the data lines DL of the liquid crystal display panel 110. Therefore, the size of each switching element is relatively larger than the size of the pixel transistor. For this reason, the parasitic capacitance on the gate side of each switching element becomes large, and the parasitic capacitance connected to the switch control lines SC1 and SC2 becomes very large. Driving each switching element with the switch control lines SC1 and SC2 set to a predetermined voltage corresponds to charging the parasitic capacitance connected to the switch control lines SC1 and SC2 to the predetermined voltage.

そこで、本実施形態によれば、スイッチ制御線ＳＣ１、ＳＣ２をスイッチ切換信号ＳＤ１、ＳＤ２によってハイレベルにして各スイッチング素子を駆動する際に、ハイレベルのスイッチ切換信号ＳＤ１、ＳＤ２が供給される前の間隙時間において、コンデンサＣｐに充電された電荷をスイッチ制御線に放電することによって、予めスイッチ制御線の電位をある程度高くしておく。これによって、スイッチ制御線ＳＣ１、ＳＣ２の電位変動量を、単純にスイッチ制御線ＳＣ１、ＳＣ２をローレベルからハイレベルにする場合に対して、小さくすることができるため、スイッチ切換信号ＳＤ１、ＳＤ２によるスイッチ制御線ＳＣ１、ＳＣ２を介した各スイッチ素子の駆動に要する電荷量を削減することができ、スイッチ素子の駆動に係わる消費電力の低減を図ることができる。 Therefore, according to the present embodiment, when the switch control lines SC1 and SC2 are set to the high level by the switch switching signals SD1 and SD2 to drive each switching element, before the high-level switch switching signals SD1 and SD2 are supplied. In this gap time, the electric charge charged in the capacitor Cp is discharged to the switch control line, so that the potential of the switch control line is raised to some extent in advance. As a result, the amount of potential fluctuation of the switch control lines SC1, SC2 can be reduced as compared with the case where the switch control lines SC1, SC2 are simply changed from the low level to the high level. The amount of charge required to drive each switch element via the switch control lines SC1 and SC2 can be reduced, and the power consumption related to the drive of the switch element can be reduced.

更に、上述した駆動補助器１４１では、スイッチ制御線ＳＣ１、ＳＣ２をスイッチ切換信号ＳＤ１、ＳＤ２によってローレベルに設定する際に、ローレベルのスイッチ切換信号ＳＤ１、ＳＤ２が供給される前の間隙時間において、スイッチ制御線ＳＣ１、ＳＣ２を一旦接地レベルに設定し、その後に、スイッチ切換信号ＳＤ１、ＳＤ２によってスイッチ制御線ＳＣ１、ＳＣ２をローレベルにするようにしたので、スイッチ制御線ＳＣ１、ＳＣ２の電位変動量は接地レベルからローレベル間の電位差となり、スイッチ切換信号ＳＤ１、ＳＤ２によってスイッチ制御線ＳＣ１、ＳＣ２を接地レベルまで駆動する必要が無くなって、その分の電荷量を削減することができる。これにより、スイッチ素子の駆動に係わる消費電力を、更に低減させることができる。 Further, in the drive assistant 141 described above, when the switch control lines SC1 and SC2 are set to the low level by the switch switching signals SD1 and SD2, during the gap time before the low level switch switching signals SD1 and SD2 are supplied. Since the switch control lines SC1 and SC2 are once set to the ground level and then the switch control lines SC1 and SC2 are set to the low level by the switch switching signals SD1 and SD2, the potential fluctuations of the switch control lines SC1 and SC2 are changed. The amount becomes a potential difference between the ground level and the low level, and it becomes unnecessary to drive the switch control lines SC1 and SC2 to the ground level by the switch switching signals SD1 and SD2, and the amount of charge can be reduced accordingly. Thereby, the power consumption related to the driving of the switch element can be further reduced.

なお、上記実施形態においては、駆動補助器１４１は、上述のように、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐにより、間隙時間中に、コンデンサＣｐに保持された電荷に基づいて各スイッチ制御線ＳＣ１、ＳＣ２の電位を上昇させる構成、及び、スイッチ素子ＳＷＧ１〜ＳＷＧ２により、各スイッチ制御線ＳＣ１、ＳＣ２の電位を一旦接地電位に設定する構成の両者を備えるものとしたが、本発明はこれに限るものではなく、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐを有して、コンデンサＣｐに保持された電荷に基づいて各スイッチ制御線ＳＣ１、ＳＣ２の電位を上昇させる構成のみを備えるものであってもよい。 In the above-described embodiment, as described above, the drive assist device 141 includes the switch control lines SC1, SC1, SW2, and the capacitor Cp based on the charges held in the capacitor Cp during the gap time. Although both the configuration for raising the potential of SC2 and the configuration for temporarily setting the potentials of the switch control lines SC1 and SC2 to the ground potential by the switch elements SWG1 and SWG2, the present invention is not limited to this. Instead, it may have a configuration that includes the switch elements SW1 to SW2 and the capacitor Cp, and raises the potentials of the switch control lines SC1 and SC2 based on the electric charge held in the capacitor Cp.

以上説明した構成を有するソースドライバ１３０及びトランスファスイッチ回路１４０においては、表示信号生成回路１６０から１行分のＲＧＢの各色の表示画素に対応した３系統の表示データＲdata、Ｇdata、Ｂdataがパラレルデータとして順次供給され、シフトレジスタ１３１から出力されるシフト信号に応じて、複数のラッチ回路１３２により順次取り込み保持されるとともに、取り込まれた表示データを制御信号ＳＴＢに応じて一斉に出力し、画素エリアＰＸＡにおける配列が隣接する表示画素Ｐｘに対応する２系統の表示データ（ＲdataとＧdata、ＢdataとＲdata、又は、ＧdataとＢdata）ごとに、ＬＣＤコントローラ１５０から供給される単一のマルチプレクサコントロール信号ＣＮmxに基づいて、２入力マルチプレクサ１３３Ｂにより時分割シリアルデータに変換してＤ／Ａコンバータ１３４、出力アンプ１３５、接続端子ＴＭｓを介して、表示信号電圧Ｖrgbとしてトランスファスイッチ回路１４０に出力される。   In the source driver 130 and the transfer switch circuit 140 having the above-described configuration, three lines of display data Rdata, Gdata, and Bdata corresponding to the display pixels of RGB for one row from the display signal generation circuit 160 are converted into parallel data. Sequentially supplied and sequentially received and held by the plurality of latch circuits 132 in accordance with the shift signal output from the shift register 131, and the display data thus acquired is output all at once according to the control signal STB. Is based on a single multiplexer control signal CNmx supplied from the LCD controller 150 for each of two systems of display data (Rdata and Gdata, Bdata and Rdata, or Gdata and Bdata) corresponding to adjacent display pixels Px. By the 2-input multiplexer 133B D / A converter 134 into serial data, the output amplifier 135 via the connection terminal TMs, is output to the transfer switch circuit 140 as the display signal voltage Vrgb.

このとき、ソースドライバ１３０内に設けられたスイッチ駆動部ＳＷＤから、上記マルチプレクサ１３３Ｂにおけるシリアル変換処理を制御するマルチプレクサ制御信号ＣＮmxに基づいてスイッチ切換信号ＳＤ１、ＳＤ２が生成される。そして、上述した駆動補助器１４１がスイッチ切換信号ＳＤ１、ＳＤ２の各駆動電位をそれぞれ補助したスイッチ駆動信号ＳＤ１’、ＳＤ２’を発生し、これらスイッチ駆動信号ＳＤ１’、ＳＤ２’により、上記画素データ（表示信号電圧）の時分割タイミングに同期して、各データラインＤＬ１、ＤＬ３、・・・及びＤＬ２、ＤＬ４・・・に設けられた各トランスファゲートＴＧ１、ＴＧ２を、時間的に重ならないように選択的にオン動作させる。   At this time, switch switch signals SD1 and SD2 are generated from the switch driver SWD provided in the source driver 130 based on the multiplexer control signal CNmx for controlling the serial conversion processing in the multiplexer 133B. Then, the drive assist device 141 generates switch drive signals SD1 ′ and SD2 ′ that assist the drive potentials of the switch switching signals SD1 and SD2, respectively. The pixel data (1) is generated by the switch drive signals SD1 ′ and SD2 ′. The transfer gates TG1, TG2 provided in the data lines DL1, DL3,..., DL2, DL4. On operation.

これにより、スイッチ切換信号ＳＤ１又はＳＤ２が供給される所定のタイミング（すなわち、マルチプレクサコントロール信号ＣＮmxに基づいて変換される表示データＲdata、Ｇdata、Ｂdataの時分割タイミング）に基づくスイッチ駆動信号ＳＤ１’、ＳＤ２’によって各トランスファゲートＴＧ１、ＴＧ２が選択的にオン動作されて、時分割シリアルデータからなる表示信号電圧Ｖrgのうち、表示データの赤色成分Ｒdataに基づく表示信号電圧ＶｒがデータラインＤＬ１、ＤＬ４、ＤＬ７、・・・ＤＬ(k+1)に供給され、緑色成分Ｇdataに基づく表示信号電圧ＶｇがデータラインＤＬ２、ＤＬ５、ＤＬ８、・・・ＤＬ(k+2)に供給され、青色成分Ｂdataに基づく表示信号電圧ＶｂがデータラインＤＬ３、ＤＬ６、ＤＬ９、・・・ＤＬ(k+3)に供給される。   As a result, the switch drive signals SD1 ′ and SD2 based on the predetermined timing at which the switch switching signal SD1 or SD2 is supplied (that is, the time division timing of the display data Rdata, Gdata, and Bdata converted based on the multiplexer control signal CNmx). Each of the transfer gates TG1 and TG2 is selectively turned on by ', so that the display signal voltage Vr based on the red component Rdata of the display data among the display signal voltage Vrg composed of time-division serial data becomes the data lines DL1, DL4, DL7. The display signal voltage Vg based on the green component Gdata is supplied to the data lines DL2, DL5, DL8,... DL (k + 2) and is based on the blue component Bdata. The display signal voltage Vb is supplied to the data lines DL3, DL6, DL9,... DL (k + 3).

そして、本実施形態に係る液晶表示装置の駆動制御動作は、１水平期間（１Ｈ）を１サイクルとして、ゲートドライバ１２０から走査ラインＳＬｉ（１≦ｉ≦ｎ）に走査信号Ｇｉを印加して、当該行の表示画素Ｐｘを選択状態に設定するとともに、図８のタイミングチャートに示すように、該選択期間にソースドライバ１３０及びトランスファスイッチ回路１４０を介して、相互に隣り合う２本のデータラインＤＬを１組として、スイッチ駆動信号ＳＤ１’、ＳＤ２’の印加タイミング（トランスファゲートＴＧ１、ＴＧ２の導通タイミング）で、各表示画素Ｐｘに対応する表示データに応じた表示信号電圧Ｖｒ、Ｖｇ、Ｖｂを順次印加することにより、当該行の各表示画素Ｐｘに所定の表示データを書き込む動作を実行する。   The drive control operation of the liquid crystal display device according to the present embodiment applies the scanning signal Gi from the gate driver 120 to the scanning line SLi (1 ≦ i ≦ n), with one horizontal period (1H) as one cycle, In addition to setting the display pixel Px in the row to the selected state, as shown in the timing chart of FIG. 8, two data lines DL adjacent to each other via the source driver 130 and the transfer switch circuit 140 during the selection period. As a set, the display signal voltages Vr, Vg, and Vb corresponding to the display data corresponding to each display pixel Px are sequentially applied at the application timing of the switch drive signals SD1 ′ and SD2 ′ (the conduction timing of the transfer gates TG1 and TG2). By applying the voltage, an operation of writing predetermined display data to each display pixel Px in the row is executed.

こうした書込み動作を、液晶表示パネル１１０を構成する各走査ラインＳＬ１、ＳＬ２、・・・ＳＬｎ（本実施形態では、ｎ＝３２０）に対して、順次走査信号Ｇ１、Ｇ２、Ｇ３、・・・Ｇｎを印加することにより、液晶表示パネル１画面分の表示データを各表示画素Ｐｘに書き込む。これにより、各表示画素Ｐｘが表示データに応じた階調状態に設定されるので、液晶表示パネル１１０に所望の画像情報が表示される。 Such a writing operation is sequentially performed with respect to each scanning line SL1, SL2,... SLn (n = 320 in the present embodiment) constituting the liquid crystal display panel 110, and scanning signals G1, G2, G3,. Is applied, the display data for one screen of the liquid crystal display panel is written to each display pixel Px. Thereby, each display pixel Px is set to a gradation state corresponding to the display data, so that desired image information is displayed on the liquid crystal display panel 110.

なお、上記実施形態では、図２に示すように、液晶表示パネル１１０を成すガラス基板等の絶縁性基板ＳＵＢ上に画素エリアＰＸＡおよびトランスファスイッチ回路１４０が一体的に形成され、このトランスファスイッチ回路１４０に半導体チップからなるソースドライバ１３０が接続されるものとしたが、本発明はこれに限るものではなく、トランスファスイッチ回路１４０がソースドライバ１３０内に一体的に形成されて、液晶表示パネル１１０の各データラインＤＬに接続される構成を備えるものであってもよい。この場合においても、表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等の数を、従来の構成の場合に対して数分の１に削減することができるため、ソースドライバの回路規模を縮小して、ソースドライバ１３０の半導体チップ（ドライバＩＣ）のサイズを縮小し、また、その実装面積を縮小することができて、製造コストを削減することができ、更に、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。   In the above embodiment, as shown in FIG. 2, the pixel area PXA and the transfer switch circuit 140 are integrally formed on an insulating substrate SUB such as a glass substrate forming the liquid crystal display panel 110. However, the present invention is not limited to this, and the transfer switch circuit 140 is integrally formed in the source driver 130 so that each of the liquid crystal display panels 110 is connected. It may be configured to be connected to the data line DL. Even in this case, the number of D / A converters for analogizing display data (pixel data), output amplifiers for amplifying the analog pixel data to a predetermined signal level, etc. in the case of the conventional configuration On the other hand, since it can be reduced to a fraction, the circuit scale of the source driver can be reduced, the size of the semiconductor chip (driver IC) of the source driver 130 can be reduced, and the mounting area can be reduced. Thus, the manufacturing cost can be reduced, and further, the power consumed by the output stage (D / A converter, output amplifier, etc.) can be reduced.

また、本実施形態では、説明の簡略化を図る観点から、スイッチ駆動部ＳＷＤ（図５参照）から供給される２系統のスイッチ切換信号ＳＤ１、ＳＤ２に対応する駆動補助器１４１（図４、図６参照）について言及したが、本発明の要旨はこれに限定されず、例えばスイッチ駆動部ＳＷＤから供給される３系統のスイッチ切換信号ＳＤ１〜ＳＤ３について駆動補助することも可能である。この場合、スイッチ切換信号の発生間隙時間内において、駆動されたスイッチ制御線上の電荷をコンデンサＣｐに充電し、その充電された電荷を次に駆動されるスイッチ制御線側に放電して電位レベルを上昇させて駆動補助する動作を繰り返すようスイッチングすれば良い。   Further, in the present embodiment, from the viewpoint of simplifying the description, the driving assistant 141 (FIGS. 4 and 4) corresponding to the two systems of switch switching signals SD1 and SD2 supplied from the switch driver SWD (see FIG. 5). 6), the gist of the present invention is not limited to this. For example, it is possible to assist driving for the three systems of switch switching signals SD1 to SD3 supplied from the switch driver SWD. In this case, the charge on the driven switch control line is charged in the capacitor Cp within the gap generation time of the switch switching signal, and the charged charge is discharged to the next driven switch control line side to set the potential level. Switching may be performed so that the operation of assisting driving by raising is repeated.

本発明に係わる表示装置の全体構成を示す概略ブロック図である。It is a schematic block diagram which shows the whole structure of the display apparatus concerning this invention. 本発明に係わる表示装置の一実施形態における要部構成を示すブロック図である。It is a block diagram which shows the principal part structure in one Embodiment of the display apparatus concerning this invention. 本実施形態に係わる表示装置に適用されるゲートドライバの構成を示すブロック図である。It is a block diagram which shows the structure of the gate driver applied to the display apparatus concerning this embodiment. 本実施形態に係わる表示装置に適用されるソースドライバ及びトランスファスイッチ回路の構成を示すブロック図である。It is a block diagram which shows the structure of the source driver applied to the display apparatus concerning this embodiment, and a transfer switch circuit. 本実施形態におけるソースドライバが備えるスイッチ駆動部の構成を示すブロック図である。It is a block diagram which shows the structure of the switch drive part with which the source driver in this embodiment is provided. 本実施形態におけるソースドライバが備える駆動補助器の構成を示すブロック図である。It is a block diagram which shows the structure of the drive assistance device with which the source driver in this embodiment is provided. 本実施形態における駆動補助器のスイッチング動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating the switching operation of the drive auxiliary device in this embodiment. 本実施形態に係る液晶表示装置全体の駆動制動作を示すタイミングチャートである。4 is a timing chart illustrating a drive braking operation of the entire liquid crystal display device according to the present embodiment. 従来技術におけるアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the active matrix type liquid crystal display device in a prior art. 従来技術におけるアクティブマトリクス型の液晶表示パネルの要部構成の一例を示す等価回路図である。FIG. 6 is an equivalent circuit diagram illustrating an example of a main configuration of an active matrix liquid crystal display panel according to a conventional technique.

符号の説明Explanation of symbols

１００ 液晶表示装置
１１０ 液晶表示パネル
１２０ ゲートドライバ
１３０ ソースドライバ
１４０ トランスファスイッチ回路
１４１ 駆動補助器１４１
１５０ ＬＣＤコントローラ
ＳＷＤ スイッチ駆動部
ＣＳＧ 制御信号生成部 100 Liquid Crystal Display Device 110 Liquid Crystal Display Panel 120 Gate Driver 130 Source Driver 140 Transfer Switch Circuit 141 Drive Auxiliary Device 141
150 LCD Controller SWD Switch Drive Unit CSG Control Signal Generation Unit

Claims (14)

複数の表示画素が２次元配列された表示パネルに、表示データに基づく画素データを、前記複数の表示画素に接続される複数の信号ラインを介して供給する表示駆動装置において、
少なくとも、
前記複数の信号ラインの各々に対応する複数の信号供給ラインと、所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、
前記複数の信号供給ライン群の各々における各信号供給ラインに設けられ、相互に重ならないタイミングでオンオフ制御されて、前記複数の信号ラインへの前記画素データの供給を断続する複数のスイッチ素子を一組とする複数のスイッチ素子群と、
前記各スイッチ素子群における同時にオンオフ制御される前記複数のスイッチ素子ごとに共通に接続される複数のスイッチ制御線と、
該各スイッチ制御線における前記複数のスイッチ素子をオンオフ制御するスイッチ切換信号を所定の間隙時間を隔てて、該各スイッチ制御線に順次印加するスイッチ切換信号発生手段と、
電荷を保持する電荷保持手段を有し、前記間隙時間内において、直前にスイッチ切換信号が印加された前記スイッチ制御線の電位に基づく電荷が前記電荷保持手段に保持され、当該電荷により、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させる手段を有する駆動補助手段と、
を具備することを特徴とする表示駆動装置。 In a display driving device for supplying pixel data based on display data to a display panel in which a plurality of display pixels are two-dimensionally arranged through a plurality of signal lines connected to the plurality of display pixels,
at least,
A plurality of signal supply lines corresponding to each of the plurality of signal lines, and a plurality of signal supply line groups each including a predetermined number of signal supply lines,
A plurality of switch elements that are provided in each signal supply line in each of the plurality of signal supply line groups and are on / off controlled at a timing that does not overlap each other to intermittently supply the pixel data to the plurality of signal lines. A plurality of switch element groups to be paired;
A plurality of switch control lines connected in common to each of the plurality of switch elements that are simultaneously turned on and off in each switch element group;
Switch switching signal generating means for sequentially applying a switch switching signal for controlling on / off of the plurality of switch elements in each switch control line to each of the switch control lines with a predetermined gap time;
Charge holding means for holding charge, and within the gap time, a charge based on the potential of the switch control line to which the switch switching signal was applied immediately before is held in the charge holding means; Drive assisting means having means for raising the potential of the switch control line to which the switch switching signal is applied;
A display driving device comprising: 前記表示駆動装置は、更に、
前記表示データを取り込んで並列的に保持するデータ保持部と、
前記データ保持部に並列的に保持された前記表示データを、前記所定の数に応じた前記表示データごとに時分割的に配列された前記画素データに変換するデータ変換手段と、
前記各スイッチ制御線に印加される前記スイッチ切換信号は、該時分割のタイミングに基づいて印加され、前記複数の信号供給ライン群の各々における前記各信号供給ラインに前記画素データが供給され、前記複数のスイッチ素子を介して、前記画素データを前記複数の信号ラインの各々に分配して順次供給するデータ分配手段と、
を備えることを特徴とする請求項１記載の表示駆動装置。 The display driving device further includes:
A data holding unit that takes in the display data and holds it in parallel;
Data conversion means for converting the display data held in parallel in the data holding unit into the pixel data arranged in a time-sharing manner for each of the display data corresponding to the predetermined number;
The switch switching signal applied to each switch control line is applied based on the timing of the time division, and the pixel data is supplied to each signal supply line in each of the plurality of signal supply line groups, Data distribution means for distributing and sequentially supplying the pixel data to each of the plurality of signal lines via a plurality of switch elements;
The display driving apparatus according to claim 1, further comprising: 前記電荷保持手段は、電荷を充電して保持する容量素子を備え、
前記駆動補助手段は、
前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を前記電荷保持手段の前記容量素子に保持する手段と、
次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に、前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させる手段と、
を備えることを特徴とする請求項１記載の表示駆動装置。 The charge holding unit includes a capacitive element that charges and holds a charge,
The driving assist means includes:
During the gap time, a charge corresponding to the potential of the switch control line to which the high-level switch switching signal is applied immediately before among the plurality of switch control lines is held in the capacitive element of the charge holding means. Means,
The electric charge held in the capacitive element is discharged to the switch control line to which a high level potential is applied by the switch switching signal at the next application timing of the switch switching signal, and the potential of the switch control line is increased. Means,
The display driving apparatus according to claim 1, further comprising: 前記スイッチ切換信号は、接地電位より高い電位のハイレベルと接地電位より低い電位のローレベルを有するパルス波形を有し、
前記駆動補助手段は、更に、前記間隙時間中に、前記スイッチ制御線の電位に基づく電荷を前記電荷保持手段の前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定する手段を有することを特徴とする請求項３記載の表示駆動装置。 The switch switching signal has a pulse waveform having a high level higher than the ground potential and a low level lower than the ground potential;
The drive assisting unit further controls the switch to control the charge held in the capacitor element immediately after charging the capacitor element of the charge holding unit with the charge based on the potential of the switch control line during the gap time. 4. The display driving device according to claim 3, further comprising means for temporarily setting each corresponding switch control line to a ground level immediately before discharging to the line side. 複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルに、表示データに対応した画像情報を表示する表示装置において、
少なくとも、
各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、各行の各表示画素を順次選択状態に設定する走査駆動手段と、
前記複数の信号ラインの各々に対応する複数の信号供給ラインと、所定の数の信号供給ラインを一組とする複数の信号供給ライン群と、前記複数の信号供給ライン群の各々における各信号供給ラインに設けられ、相互に重ならないタイミングでオンオフ制御されて、前記複数の信号ラインへの前記画素データの供給を断続する複数のスイッチ素子を一組とする複数のスイッチ素子群と、前記各スイッチ素子群における同時にオンオフ制御される前記複数のスイッチ素子ごとに共通に接続される複数のスイッチ制御線と、前記各スイッチ制御線における前記複数のスイッチ素子をオンオフ制御するスイッチ切換信号を所定の間隙時間を隔てて、該各スイッチ制御線に順次印加するスイッチ切換信号発生手段と、を有し、前記複数の信号供給ライン群の各々における前記各信号供給ラインに、前記所定の数に応じた前記表示データが時分割的に配列された画素データが供給され、前記各スイッチ制御線に印加される前記スイッチ切換信号は、該時分割のタイミングに基づいて印加されて、前記複数のスイッチ素子を介して、前記走査駆動手段により選択状態に設定された行の前記複数の信号ラインの各々に、前記画素データを前記時分割のタイミングに基づいて分配して順次供給するデータ分配手段と、
電荷を保持する電荷保持手段を有し、前記間隙時間内において、直前にスイッチ切換信号が印加された前記スイッチ制御線の電位に基づく電荷が前記電荷保持手段に保持され、当該電荷により、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させる手段を有する駆動補助手段と、
を具備することを特徴とする表示装置。 An image corresponding to display data on a display panel in which a plurality of signal lines and a plurality of scanning lines are arranged so as to be orthogonal to each other, and a plurality of display pixels are two-dimensionally arranged in the vicinity of the intersection of the signal lines and the scanning lines. In a display device that displays information,
at least,
Scanning drive means for sequentially applying scanning signals to the scanning lines of each row at a predetermined timing and sequentially setting each display pixel of each row to a selected state;
A plurality of signal supply lines corresponding to each of the plurality of signal lines; a plurality of signal supply line groups each including a predetermined number of signal supply lines; and each signal supply in each of the plurality of signal supply line groups A plurality of switch element groups each including a plurality of switch elements provided on a line and controlled to be turned on and off at a timing that does not overlap each other and intermittently supplying the pixel data to the plurality of signal lines; A plurality of switch control lines connected in common to each of the plurality of switch elements that are simultaneously ON / OFF controlled in the element group, and a switch switching signal for ON / OFF control of the plurality of switch elements in each switch control line; And a switch switching signal generating means for sequentially applying the switch control lines to the switch control lines. Each of the signal supply lines in each group is supplied with pixel data in which the display data corresponding to the predetermined number is arranged in a time-sharing manner, and the switch switching signal applied to each of the switch control lines is: The pixel data is applied to each of the plurality of signal lines in a row that is applied based on the timing of the time division and is set in a selected state by the scan driving unit via the plurality of switch elements. Data distribution means for distributing and sequentially supplying based on the timing of
Charge holding means for holding charge, and within the gap time, a charge based on the potential of the switch control line to which the switch switching signal was applied immediately before is held in the charge holding means; Drive assisting means having means for raising the potential of the switch control line to which the switch switching signal is applied;
A display device comprising: 前記表示装置は、更に、
前記表示データを取り込んで並列的に保持するデータ保持部と、
前記データ保持部に並列的に保持された前記表示データを、前記所定の数に応じた前記表示データごとに時分割的に配列された前記画素データに変換するデータ変換手段と、
を備えることを特徴とする請求項５記載の表示装置。 The display device further includes:
A data holding unit that takes in the display data and holds it in parallel;
Data conversion means for converting the display data held in parallel in the data holding unit into the pixel data arranged in a time-sharing manner for each of the display data corresponding to the predetermined number;
The display device according to claim 5, further comprising: 少なくとも、前記データ保持部と前記データ変換手段と前記スイッチ切換信号発生手段および前記駆動補助手段とは、一体的に形成されていることを特徴とする請求項５または６に記載の表示装置。 7. The display device according to claim 5, wherein at least the data holding unit, the data converting unit, the switch switching signal generating unit, and the driving assist unit are integrally formed. 前記データ分配手段は、前記データ保持部と前記データ変換手段と前記スイッチ切換信号発生手段および前記駆動補助手段と、一体的に形成されていることを特徴とする請求項７記載の表示装置。 8. The display device according to claim 7, wherein the data distribution unit is formed integrally with the data holding unit, the data conversion unit, the switch switching signal generation unit, and the drive assist unit. 前記データ分配手段は、前記表示パネルおよび前記走査駆動手段とともに、単一の絶縁性基板上に一体的に形成されていることを特徴とする請求項７記載の表示装置。 8. The display device according to claim 7, wherein the data distribution unit is integrally formed on a single insulating substrate together with the display panel and the scan driving unit. 前記電荷保持手段は、電荷を充電して保持する容量素子を備え、
前記駆動補助手段は、
前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を前記電荷保持手段の前記容量素子に保持する手段と、
次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させる手段と、を備えることを特徴とする請求項５乃至９のいずれかに記載の表示装置。 The charge holding unit includes a capacitive element that charges and holds a charge,
The driving assist means includes:
During the gap time, a charge corresponding to the potential of the switch control line to which the high-level switch switching signal is applied immediately before among the plurality of switch control lines is held in the capacitive element of the charge holding means. Means,
Means for discharging the electric charge held in the capacitive element to the switch control line to which a high-level potential is applied by the switch switching signal at the next application timing of the switch switching signal to raise the potential of the switch control line The display device according to claim 5, further comprising: 前記スイッチ切換信号は、接地電位より高い電位のハイレベルと接地電位より低い電位のローレベルを有するパルス波形を有し、
前記駆動補助手段は、更に、前記間隙時間中に、前記スイッチ制御線の電位に基づく電荷を前記電荷保持手段の前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定する手段を有することを特徴とする請求項１０記載の表示装置。 The switch switching signal has a pulse waveform having a high level higher than the ground potential and a low level lower than the ground potential;
The drive assisting unit further controls the switch to control the charge held in the capacitor element immediately after charging the capacitor element of the charge holding unit with the charge based on the potential of the switch control line during the gap time. 11. The display device according to claim 10, further comprising means for temporarily setting each corresponding switch control line to a ground level immediately before discharging to the line side. 複数の信号ライン及び複数の走査ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルを、外部から供給される表示データに応じて駆動する駆動制御方法において、
少なくとも、
外部から供給される表示制御信号に対応して、所定の間隙時間を隔てたスイッチ切換信号を周期的に発生するステップと、
前記間隙時間中に、直前に入力された前記スイッチ切換信号の電位に基づく電荷を一旦保持し、該電荷によって、次に前記スイッチ切換信号が印加される前記スイッチ制御線の電位を上昇させるステップと、
前記表示データを並列的に保持し、並列的に保持された前記表示データを所定の数の前記表示データごとに時分割的に配列された画素データに変換するステップと、
前記複数のスイッチ素子を、前記スイッチ制御線の電位により前記時分割のタイミングに応じてオンオフ制御して、前記画素データを、前記所定の数の前記信号ラインに順次印加して、選択状態に設定された行の各表示画素にそれぞれ印加するステップと、
を含むことを特徴とする駆動制御方法。 A display panel in which a plurality of signal lines and a plurality of scanning lines are arranged so as to be orthogonal to each other and a plurality of display pixels are two-dimensionally arranged near the intersection of the signal lines and the scanning lines is supplied from the outside. In a drive control method for driving according to data,
at least,
In response to a display control signal supplied from the outside, periodically generating a switch switching signal with a predetermined gap time;
Temporarily holding a charge based on the potential of the switch switching signal input immediately before during the gap time, and increasing the potential of the switch control line to which the switch switching signal is next applied by the charge; ,
Holding the display data in parallel, and converting the display data held in parallel into pixel data arranged in a time-sharing manner for each predetermined number of the display data;
The plurality of switch elements are controlled to be turned on / off according to the timing of the time division by the potential of the switch control line, and the pixel data is sequentially applied to the predetermined number of the signal lines to set the selected state. Applying each to each display pixel in a given row;
The drive control method characterized by including. 前記スイッチ制御線の電位を上昇させるステップは、
前記間隙時間中において、前記複数のスイッチ制御線のうちの、直前にハイレベルの前記スイッチ切換信号が印加されたスイッチ制御線の電位に応じた電荷を容量素子に保持するステップと、
次の前記スイッチ切換信号の印加タイミングで前記スイッチ切換信号によりハイレベルの電位が印加されるスイッチ制御線に、前記容量素子に保持された電荷を放電して、当該スイッチ制御線の電位を上昇させるステップと、を含むことを特徴とする請求項１２記載の駆動制御方法。 The step of increasing the potential of the switch control line includes:
During the gap time, a charge corresponding to the potential of the switch control line to which the high-level switch switching signal is applied immediately before, among the plurality of switch control lines, is held in the capacitor element;
The electric charge held in the capacitive element is discharged to the switch control line to which a high level potential is applied by the switch switching signal at the next application timing of the switch switching signal, and the potential of the switch control line is increased. The drive control method according to claim 12, further comprising: a step. 前記駆動制御方法は、更に、
前記間隙時間中において、前記スイッチ制御線の電位に基づく電荷を前記容量素子に充電した直後、および前記容量素子に保持された電荷を前記スイッチ制御線側に放電する直前に、それぞれ対応するスイッチ制御線を一旦接地レベルに設定するステップ、を含むことを特徴とする請求項１２記載の駆動制御方法。 The drive control method further includes:
Corresponding switch control immediately after the capacitor element is charged with electric charge based on the potential of the switch control line and immediately before the electric charge held in the capacitor element is discharged to the switch control line side during the gap time. 13. The drive control method according to claim 12, further comprising the step of temporarily setting the line to a ground level.
JP2004068689A 2004-03-11 2004-03-11 Display driving device and display device Expired - Fee Related JP4692871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004068689A JP4692871B2 (en) 2004-03-11 2004-03-11 Display driving device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004068689A JP4692871B2 (en) 2004-03-11 2004-03-11 Display driving device and display device

Publications (2)

Publication Number Publication Date
JP2005257997A true JP2005257997A (en) 2005-09-22
JP4692871B2 JP4692871B2 (en) 2011-06-01

Family

ID=35083780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004068689A Expired - Fee Related JP4692871B2 (en) 2004-03-11 2004-03-11 Display driving device and display device

Country Status (1)

Country Link
JP (1) JP4692871B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456396B2 (en) 2006-08-31 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8729544B2 (en) 2008-07-31 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018132563A (en) * 2017-02-13 2018-08-23 株式会社ジャパンディスプレイ Liquid crystal display
WO2020209351A1 (en) * 2019-04-12 2020-10-15 ラピスセミコンダクタ株式会社 Display driver and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258170A (en) * 1996-03-26 1997-10-03 Toshiba Corp Display device
JPH11327518A (en) * 1998-03-19 1999-11-26 Sony Corp Liquid crystal display device
JP2002215103A (en) * 2001-01-15 2002-07-31 Matsushita Electric Ind Co Ltd Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258170A (en) * 1996-03-26 1997-10-03 Toshiba Corp Display device
JPH11327518A (en) * 1998-03-19 1999-11-26 Sony Corp Liquid crystal display device
JP2002215103A (en) * 2001-01-15 2002-07-31 Matsushita Electric Ind Co Ltd Display device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11194203B2 (en) 2006-08-31 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10401699B2 (en) 2006-08-31 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8643586B2 (en) 2006-08-31 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8456396B2 (en) 2006-08-31 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10088725B2 (en) 2006-08-31 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10606140B2 (en) 2006-08-31 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8462100B2 (en) 2006-08-31 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9184183B2 (en) 2006-08-31 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9335599B2 (en) 2006-08-31 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9684215B2 (en) 2006-08-31 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11971638B2 (en) 2006-08-31 2024-04-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9111804B2 (en) 2008-07-31 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9087745B2 (en) 2008-07-31 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8729544B2 (en) 2008-07-31 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018132563A (en) * 2017-02-13 2018-08-23 株式会社ジャパンディスプレイ Liquid crystal display
US11798509B2 (en) 2019-04-12 2023-10-24 Lapis Semiconductor Co., Ltd. Display driver and display apparatus
JP7367006B2 (en) 2019-04-12 2023-10-23 ラピスセミコンダクタ株式会社 Display driver and display device
CN113994417A (en) * 2019-04-12 2022-01-28 拉碧斯半导体株式会社 Display driver and display device
JPWO2020209351A1 (en) * 2019-04-12 2020-10-15
WO2020209351A1 (en) * 2019-04-12 2020-10-15 ラピスセミコンダクタ株式会社 Display driver and display device

Also Published As

Publication number Publication date
JP4692871B2 (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP4168339B2 (en) Display drive device, drive control method thereof, and display device
CN109841193B (en) OLED display panel and OLED display device comprising same
KR101240655B1 (en) Driving apparatus for display device
US7508479B2 (en) Liquid crystal display
JP4942405B2 (en) Shift register for display device and display device including the same
US7817126B2 (en) Liquid crystal display device and method of driving the same
US7420533B2 (en) Liquid crystal display and driving method thereof
EP2993663B1 (en) Liquid crystal display device
US7777737B2 (en) Active matrix type liquid crystal display device
KR101282401B1 (en) Liquid crystal display
CN107993629B (en) Driving method of liquid crystal display device
KR20080006037A (en) Shift register, display device including shift register, driving apparatus of shift register and display device
JP2007034305A (en) Display device
JPH11119734A (en) Driving circuit for liquid crystal display device and liquid crystal display device
JP2006337805A (en) Display driving device, display apparatus, and drive control method
US9368083B2 (en) Liquid crystal display device adapted to partial display
JP2011059380A (en) Display device and drive circuit used therefor
US7002563B2 (en) Driving method for flat-panel display device
US20190318700A1 (en) Display device and method for driving the same
JP4692871B2 (en) Display driving device and display device
JP5035165B2 (en) Display driving device and display device
JP2005055616A (en) Display device and its driving control method
KR20150028402A (en) In-cell touch liquid crystal display module
JP2008170978A (en) Display device and its driving method
JP2005321510A (en) Display apparatus and driving method for same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees