JP2005252951A - Solid-state image pickup device - Google Patents

Solid-state image pickup device Download PDF

Info

Publication number
JP2005252951A
JP2005252951A JP2004063785A JP2004063785A JP2005252951A JP 2005252951 A JP2005252951 A JP 2005252951A JP 2004063785 A JP2004063785 A JP 2004063785A JP 2004063785 A JP2004063785 A JP 2004063785A JP 2005252951 A JP2005252951 A JP 2005252951A
Authority
JP
Japan
Prior art keywords
solid
signal
pixel
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004063785A
Other languages
Japanese (ja)
Other versions
JP4453404B2 (en
Inventor
Takashi Abe
高志 阿部
Keiji Mabuchi
圭司 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004063785A priority Critical patent/JP4453404B2/en
Publication of JP2005252951A publication Critical patent/JP2005252951A/en
Application granted granted Critical
Publication of JP4453404B2 publication Critical patent/JP4453404B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To extract output potentials of pixels to the outside without being affected by the dispersion of gains or the like of a CDS circuit or an AGC circuit and an A/D conversion circuit. <P>SOLUTION: An input side of a buffer 411 is connected to one of pixel output lines 410 from a pixel array block 402, an output side of the buffer 411 is connected to an external output terminal (which is not illustrated) planted on a case of a CMOS sensor chip 401, so that output potentials of pixels comprising the pixel array block 402 can be extracted to the outside without being affected by the dispersion of gains or the like of a CDS circuit 405 or an AGC circuit 407 and an A/D conversion circuit 408. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、カメラなどに用いられるＣＭＯＳセンサ等の固体撮像素子に係り、特にＸ−Ｙアドレス型の固体撮像装置に関する。   The present invention relates to a solid-state imaging device such as a CMOS sensor used for a camera or the like, and more particularly to an XY address type solid-state imaging device.

近年、固体撮像素子はＣＣＤに比べてその駆動パルスが大幅に簡略化することができるＣＭＯＳセンサが用いられるようになっている（例えば特許文献１参照）。図４は、一般的なＣＭＯＳセンサチップの構成を示したブロック図である。ＣＭＯＳセンサチップ１０１は、画素アレイブロック１０２、垂直駆動回路１０３、シャッタ駆動回路１０４、ＣＤＳ（Correlated Double Sampling）回路１０５、水平駆動回路１０６、ＡＧＣ（Auto Gain Controller）回路１０７、Ａ／Ｄ変換回路１０８、タイミングジェネレータ１０９、画素出力線１１０を有している。   In recent years, CMOS sensors whose driving pulses can be greatly simplified as compared with CCDs have been used for solid-state imaging devices (see, for example, Patent Document 1). FIG. 4 is a block diagram showing a configuration of a general CMOS sensor chip. The CMOS sensor chip 101 includes a pixel array block 102, a vertical drive circuit 103, a shutter drive circuit 104, a CDS (Correlated Double Sampling) circuit 105, a horizontal drive circuit 106, an AGC (Auto Gain Controller) circuit 107, and an A / D conversion circuit 108. A timing generator 109 and a pixel output line 110.

画素アレイブロック１０２は、１つまたは複数の光電変換素子を含む画素を２次元状に配列して形成され、更に各画素からの画素出力線や各画素を駆動するための複数の信号配線で構成されている。垂直駆動回路１０３は、画素からの読み出し行を選択するための信号を画素アレイブロック１０２に供給する。シャッタ駆動回路１０４は垂直駆動回路１０３と同じ様に画素を行選択するもので、垂直駆動回路１０３の選択動作の間隔を調節することにより、光電変換素子への露光時間（蓄積時間）を調節することが出来る。   The pixel array block 102 is formed by two-dimensionally arranging pixels including one or a plurality of photoelectric conversion elements, and further includes a pixel output line from each pixel and a plurality of signal wirings for driving each pixel. Has been. The vertical drive circuit 103 supplies a signal for selecting a readout row from the pixel to the pixel array block 102. The shutter driving circuit 104 selects pixels in the same manner as the vertical driving circuit 103, and adjusts the exposure time (accumulation time) to the photoelectric conversion element by adjusting the selection operation interval of the vertical driving circuit 103. I can do it.

垂直駆動回路１０３で選択された行から読み出された信号は、１列または複数列毎に配置されたＣＤＳ回路１０５に入力される。ＣＤＳ回路１０５は、各画素からリセットレベルと信号レベルを受け取り、両者の差を取ることにより、画素毎の固定パターンノイズを除去する回路である。水平駆動回路１０６は、ＣＤＳ処理され、各列に保存されている信号を順番に選択するもので、選択された列の信号は、後段のＡＧＣ回路１０７に受け渡され、ここで、信号の振幅を一定のレベルにした後、Ａ／Ｄ変換回路１０８でデジタル信号に変換されてセンサチップ外へ出力される。また、上記した各機能ブロックは、タイミングジェネレータ１０９内部で発生された信号により駆動される。   The signal read from the row selected by the vertical drive circuit 103 is input to the CDS circuit 105 arranged for each column or a plurality of columns. The CDS circuit 105 receives a reset level and a signal level from each pixel, and removes a fixed pattern noise for each pixel by taking a difference between the two. The horizontal driving circuit 106 sequentially selects signals that have been subjected to CDS processing and stored in each column, and the signals in the selected column are transferred to the AGC circuit 107 in the subsequent stage, where the signal amplitude is Is converted to a digital signal by the A / D conversion circuit 108 and output to the outside of the sensor chip. Each functional block described above is driven by a signal generated inside the timing generator 109.

以上のブロック構成はＣＭＯＳセンサの一例であり、Ａ／Ｄ変換回路１０８をチップ内部に持たないもの、各列に持つものや、ＣＤＳ回路を一つだけ持つもの、ＣＤＳブロック、ＡＧＣ回路等、出力系統が多数存在するもの等がある。画素アレイブロック１０２の各画素からＣＤＳ回路１０５への読み出しは、列毎に設けられた画素出力線１１０を介して行われる。   The above block configuration is an example of a CMOS sensor, and the output does not include the A / D conversion circuit 108 in the chip, the one in each column, the one having only one CDS circuit, the CDS block, the AGC circuit, etc. There are things with many systems. Reading from each pixel of the pixel array block 102 to the CDS circuit 105 is performed via a pixel output line 110 provided for each column.

図５は、単位画素の構成と、この単位画素からＣＤＳ回路１０５へと信号を読み出す際の駆動波形及び画素出力線の電位の様子を示した図である。図５（Ａ）に示した単位画素２０１は、光電変換素子２０２と、光電変換素子２０２に蓄積された信号電荷を増幅するトランジスタ２０３と、この光電変換素子２０２の出力電圧を入力部２０４に読み出す転送トランジスタ２０６と、入力部２０４をリセットするリセットトランジスタ２０５と、読み出し行を選択してトランジスタ２０３を画素出力線２０７（図４の画素出力線１１０の１本に相当）に接続する選択トランジスタ２０８から構成される。上記画素出力線２０７には信号を読み出してサンプリングするためのＣＤＳ回路１０５と、画素出力線２０７に一定電流を供給するためのトランジスタ２０９が接続され、このトランジスタ２０９のゲートは、一定電位でバイアスされている。   FIG. 5 is a diagram illustrating a configuration of a unit pixel, a driving waveform when a signal is read from the unit pixel to the CDS circuit 105, and a potential state of a pixel output line. A unit pixel 201 illustrated in FIG. 5A reads a photoelectric conversion element 202, a transistor 203 that amplifies signal charges accumulated in the photoelectric conversion element 202, and an output voltage of the photoelectric conversion element 202 into an input unit 204. From the transfer transistor 206, the reset transistor 205 that resets the input unit 204, and the selection transistor 208 that selects the readout row and connects the transistor 203 to the pixel output line 207 (corresponding to one of the pixel output lines 110 in FIG. 4). Composed. The pixel output line 207 is connected to a CDS circuit 105 for reading and sampling a signal, and a transistor 209 for supplying a constant current to the pixel output line 207. The gate of the transistor 209 is biased at a constant potential. ing.

図５（Ｂ）は、トランジスタ２０６のゲートを駆動する信号波形（転送信号）１００をトランジスタ２０５のゲートを駆動する信号波形（リセット信号）２００を、トランジスタ２０８のゲートを駆動する信号波形（選択信号）３００を、入力部２０４の電位波形 （ＦＤ電位）４００を、画素出力線２０７の電位５００を示している。   FIG. 5B shows a signal waveform (transfer signal) 100 for driving the gate of the transistor 206, a signal waveform (reset signal) 200 for driving the gate of the transistor 205, and a signal waveform (selection signal) for driving the gate of the transistor 208. ) 300, the potential waveform (FD potential) 400 of the input unit 204, and the potential 500 of the pixel output line 207.

まず、選択信号３００がハイレベルになることにより、読み出し行のトランジスタ２０８がオンしてトランジスタ２０３が画素出力線２０７と接続される。次に、リセット信号２００がハイレベルになり、トランジスタ２０５がオンしての入力部２０４が電源線２１０に接続され、電源電圧レベルになってリセットされる。次にリセット信号２００をローレベルにすると、トランジスタ２０５がオフになって電源線２１０から切り離されるが、カップリング容量により、増幅トランジスタ２０３の入力部２０４の電位が若干落ちる。   First, when the selection signal 300 becomes high level, the transistor 208 in the readout row is turned on, and the transistor 203 is connected to the pixel output line 207. Next, the reset signal 200 becomes a high level, the input unit 204 with the transistor 205 turned on is connected to the power supply line 210, and is reset to the power supply voltage level. Next, when the reset signal 200 is set to a low level, the transistor 205 is turned off and disconnected from the power supply line 210. However, the potential of the input portion 204 of the amplification transistor 203 slightly drops due to the coupling capacitance.

その後、転送信号１００をハイレベルにしてトランジスタ２０６をオンすることにより、単位画素２０１の光電変換素子２０２に蓄積された信号電荷をトランジスタ２０３の入力部２０４に転送する。これにより信号電荷は、トランジスタ２０３により増幅され、トランジスタ２０８を介して画素出力線２０７に出力される。この信号電荷の転送が終わり、十分時間が経った後、選択信号３００をローレベルにしてトランジスタ２０８をオフすることにより、画素を画素出力線２０７から切り離す。   Thereafter, the signal charge accumulated in the photoelectric conversion element 202 of the unit pixel 201 is transferred to the input portion 204 of the transistor 203 by setting the transfer signal 100 to a high level and turning on the transistor 206. As a result, the signal charge is amplified by the transistor 203 and output to the pixel output line 207 via the transistor 208. After the transfer of the signal charge is completed and a sufficient time has passed, the pixel is disconnected from the pixel output line 207 by setting the selection signal 300 to the low level and turning off the transistor 208.

ここで、画素出力線２０７の電位は、トランジスタ２０３の入力部２０４の電位変動に追従する。ＣＤＳ回路１０５では、図５（Ｂ）の５００で示した波形と点線が交差する辺りのリセットレベル、信号レベルの電位を減算することにより、画素毎の固定パターンノイズの除去を行う。このＣＤＳ回路１０５からの出力は上記の様に、入力部２０４のリセットレベルと画素２０５から出力される信号レベルとの差である。
特開２０００−１８８７２０号公報 （第３−４頁、第１図） Here, the potential of the pixel output line 207 follows the potential fluctuation of the input portion 204 of the transistor 203. The CDS circuit 105 removes the fixed pattern noise for each pixel by subtracting the reset level and signal level potentials around the intersection of the waveform indicated by 500 in FIG. 5B and the dotted line. The output from the CDS circuit 105 is the difference between the reset level of the input unit 204 and the signal level output from the pixel 205 as described above.
JP 2000-188720 A (page 3-4, FIG. 1)

ところで、チップ１０１の外部で測定されるＣＭＯＳセンサチップ１０１の出力信号は、単位画素２０１の出力信号がＣＤＳ回路１０５、ＡＧＣ回路１０７、Ａ／Ｄ変換回路１０８等の回路を通って出力される。そのため、ＣＭＯＳセンサチップ１０１外で測定される出力信号レベルに対する画素出力は未知であり、リセットレベルと信号レベルの差にゲインが掛かった信号のみであった。したがって、通常、光電変換素子２０２で光から変換された電子数は、出力信号電圧と各部のゲインから計算して求められるが、ＣＤＳ回路１０５、ＡＧＣ回路１０７等のゲイン等が設計値からずれた場合には、上記のように直接画素出力（画素出力線２０７）を測定することができないため、実際の信号電荷量とは異なる計算結果になる恐れがあった。従って、この信号電荷量にもとづいて、例えば画素の階調表現がどの程度か見積もると、誤差が生じる不都合があった。   By the way, the output signal of the CMOS sensor chip 101 measured outside the chip 101 is output through the circuits such as the CDS circuit 105, the AGC circuit 107, and the A / D conversion circuit 108 as the output signal of the unit pixel 201. For this reason, the pixel output with respect to the output signal level measured outside the CMOS sensor chip 101 is unknown, and only a signal having a gain applied to the difference between the reset level and the signal level. Therefore, normally, the number of electrons converted from light by the photoelectric conversion element 202 is obtained by calculation from the output signal voltage and the gain of each part, but the gain of the CDS circuit 105, the AGC circuit 107, etc. deviates from the design value. In this case, since the pixel output (pixel output line 207) cannot be directly measured as described above, the calculation result may be different from the actual signal charge amount. Accordingly, there is a disadvantage that an error occurs when the gradation expression of a pixel is estimated based on the signal charge amount.

本発明は前記事情に鑑み案出されたものであって、本発明の目的は、ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路のゲイン等のばらつきの影響を受けないようにして画素の出力電位を外部に取り出すようにすることができる固体撮像装置を提供することにある。   The present invention has been devised in view of the above circumstances, and an object of the present invention is to prevent the output potential of a pixel from being affected by variations in gains of CDS circuits, AGC circuits, and A / D conversion circuits. An object of the present invention is to provide a solid-state imaging device capable of taking out the camera.

本発明は上記目的を達成するため、複数の画素をマトリックス状に配列して形成される受光面を有する固体撮像装置であって、前記各画素に含まれる光電変換素子の電位又はこの電位に比例した信号を受光面から外部に伝送する画素出力線に接続されて、前記固体撮像装置の外部に画素出力線の信号を直接取り出す信号送出手段を具備することを特徴とする。   In order to achieve the above object, the present invention is a solid-state imaging device having a light receiving surface formed by arranging a plurality of pixels in a matrix, and the potential of the photoelectric conversion element included in each pixel or proportional to this potential The signal output means is connected to a pixel output line for transmitting the processed signal from the light receiving surface to the outside and directly takes out the signal of the pixel output line to the outside of the solid-state imaging device.

このように本発明の固体撮像装置では、画素を構成する光電変換素子の電位又はこの電位に比例した信号を受光面から外部に伝送する画素出力線に、バッファなどの信号送出手段を接続し、このバッファを介して光電変換素子の電位又はこの電位に比例した信号（画素の出力電位に同じ）を直接固体撮像装置の外部端子に出力することにより、ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路を通さないで光電変換素子の電位又はこの電位に比例した信号を直接チップ外部に取り出すことができる。このため、ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路のゲインや特性のばらつきの影響を受けない光電変換素子の電位又はこの電位に比例した信号に基づいて、この光電変換素子で光から変換された電子数を精度良く計算によって求めることができ、固体撮像装置の階調具合などを正確に見積もることができる。   Thus, in the solid-state imaging device of the present invention, the signal output means such as a buffer is connected to the pixel output line that transmits the potential of the photoelectric conversion element constituting the pixel or a signal proportional to the potential to the outside from the light receiving surface, By directly outputting the potential of the photoelectric conversion element or a signal proportional to this potential (same as the output potential of the pixel) to the external terminal of the solid-state imaging device via this buffer, a CDS circuit, an AGC circuit, and an A / D conversion circuit Without passing through, the potential of the photoelectric conversion element or a signal proportional to the potential can be directly taken out of the chip. For this reason, light is converted from light by the photoelectric conversion element based on the potential of the photoelectric conversion element that is not affected by variations in the gain and characteristics of the CDS circuit, AGC circuit, and A / D conversion circuit, or a signal proportional to the potential. Thus, the number of electrons can be obtained with high accuracy and the gradation of the solid-state imaging device can be accurately estimated.

本発明によれば、画素を構成する光電変換素子の電位又はこの電位に比例した信号を受光面から外部に伝送する画素出力線からバッファを介して前記光電変換素子の電位又はこの電位に比例した信号を固体撮像装置の外部端子に直接出力することにより、ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路のゲイン等のばらつきの影響を受けないようにして画素のリセットレベル、出力レベルの電位を外部に取り出すようにすることができるため、前記直接外部に取り出された前記光電変換素子の電位又はこの電位に比例した信号に基づいて、光電変換素子で光から変換された電子数を精度良く求めることができ、固体撮像装置の階調具合などを正確に見積もることができる。
また、左右、中央それぞれの列（又は行）の画素出力線の電位を前記バッファを介して外部に取り出すようにしておけば、左右、中央それぞれの列の画素から出力されるリセットレベル、出力レベルの信号レベルを測定して比較できるため、シェーディングの原因調査を容易に行うことができると共に、後段の信号処理でシェーディングに対する補正をかける際の正確な情報を得ることができ、精度の高い補正を行うことができる。
また、前記バッファを介して外部に取り出された前記光電変換素子の電位又はこの電位に比例した信号を用いて、画素の特性や不具合など様々な解析を精度よく且つ容易に行うことができ、不具合時の対応、量産時のテストなどを迅速に行うことができる。 According to the present invention, the potential of the photoelectric conversion element constituting the pixel or the signal proportional to the potential is transmitted from the pixel output line to the outside from the light receiving surface via the buffer, and is proportional to the potential of the photoelectric conversion element or the potential. By directly outputting the signal to the external terminal of the solid-state imaging device, the pixel reset level and output level potential are externally controlled without being affected by variations in the gain of the CDS circuit, AGC circuit, and A / D conversion circuit. Therefore, the number of electrons converted from light by the photoelectric conversion element can be accurately obtained based on the potential of the photoelectric conversion element directly taken out to the outside or a signal proportional to the potential. It is possible to accurately estimate the gradation level of the solid-state imaging device.
If the potentials of the pixel output lines in the left and right and center columns (or rows) are extracted to the outside via the buffer, the reset level and output level output from the pixels in the left and right and center columns respectively. The signal level can be measured and compared, making it easy to investigate the cause of shading and to obtain accurate information for correcting shading in the subsequent signal processing. It can be carried out.
In addition, using the potential of the photoelectric conversion element taken out through the buffer or a signal proportional to the potential, various analyzes such as pixel characteristics and defects can be accurately and easily performed. It is possible to quickly respond to time and test during mass production.

ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路のゲイン等のばらつきの影響を受けないようにして画素の出力電位を外部に取り出すようにする目的を、画素を構成する光電変換素子の電位又はこの電位に比例した信号を受光面から外部に伝送する画素出力線からバッファなどの信号送出手段を介してチップ外部に直接取り出すことによって実現した。   For the purpose of taking out the output potential of the pixel outside without being affected by variations in the gain of the CDS circuit, AGC circuit and A / D conversion circuit, the potential of the photoelectric conversion element constituting the pixel or this potential is used. This is realized by directly taking out a signal proportional to the signal from the pixel output line that transmits the signal from the light receiving surface to the outside of the chip through a signal transmission means such as a buffer.

図１は、本発明の第１の実施の形態に係る固体撮像装置の構成を示したブロック図である。固体撮像装置（ＣＭＯＳセンサチップ）４０１は、画素アレイブロック４０２、垂直駆動回路４０３、シャッタ駆動回路４０４、ＣＤＳ回路４０５、水平駆動回路４０６、ＡＧＣ回路４０７、Ａ／Ｄ変換回路４０８、タイミングジェネレータ４０９、画素出力線４１０、バッファ４１１を有している。尚、このバッファ４１１の出力側は固体撮像装置４０１の筐体に植設されている出力端子（図示せず）に接続されている。   FIG. 1 is a block diagram showing the configuration of the solid-state imaging device according to the first embodiment of the present invention. A solid-state imaging device (CMOS sensor chip) 401 includes a pixel array block 402, a vertical drive circuit 403, a shutter drive circuit 404, a CDS circuit 405, a horizontal drive circuit 406, an AGC circuit 407, an A / D conversion circuit 408, a timing generator 409, A pixel output line 410 and a buffer 411 are provided. Note that the output side of the buffer 411 is connected to an output terminal (not shown) implanted in the housing of the solid-state imaging device 401.

次に本実施の形態の動作について説明する。垂直駆動回路４０３で選択された行の画素アレイブロック４０２の画素から読み出された信号は、１列または複数列毎に配置されたＣＤＳ回路４０５に画素出力線４１０を通して入力される。画素から読み出された信号はＣＤＳ回路４０５により画素毎の固定パターンノイズが除去される。水平駆動回路４０６は、ＣＤＳ回路４０５によりＣＤＳ処理され、各列に保存されている信号を順番に選択するもので、選択された列の信号がＡＧＣ回路４０７に入力されて所定のレベルになった後、Ａ／Ｄ変換回路４０８でデジタル信号に変換されてセンサチップ外へ出力される。   Next, the operation of the present embodiment will be described. Signals read from the pixels of the pixel array block 402 in the row selected by the vertical drive circuit 403 are input through the pixel output line 410 to the CDS circuit 405 arranged for each column or a plurality of columns. From the signal read from the pixel, the fixed pattern noise for each pixel is removed by the CDS circuit 405. The horizontal driving circuit 406 selects the signals that are CDS-processed by the CDS circuit 405 and stored in each column in order, and the signals in the selected column are input to the AGC circuit 407 and become a predetermined level. Thereafter, the signal is converted into a digital signal by the A / D conversion circuit 408 and output to the outside of the sensor chip.

ここで、本実施の形態では図中右端の列の画素出力線４１０はボルテージフォロア等バッファ４１１に接続され、このバッファ４１１を通して、画素出力線４１０上の画素から読み出された信号がチップ外に出力される。この読み出された信号は図２に示すように単位画素３０１を構成する光電変換素子３０２の出力電圧をトランジスタ３０３で増幅し、トランジスタ３０８を通して画素出力線３０７（図１の画素出力線４１０の１本に相当する）上に出力された電圧になる。   Here, in the present embodiment, the pixel output line 410 in the rightmost column in the drawing is connected to a voltage follower buffer 411, and the signal read from the pixel on the pixel output line 410 passes through this buffer 411 to the outside of the chip. Is output. As shown in FIG. 2, the read signal is obtained by amplifying the output voltage of the photoelectric conversion element 302 constituting the unit pixel 301 by the transistor 303 and passing through the transistor 308 through the pixel output line 307 (one of the pixel output lines 410 in FIG. 1). (Corresponding to a book).

まず、リセット信号２００を一定時間ハイレベルにしてトランジスタ３０５をオンし、オフして入力部３０４をリセットレベルにする。その後、転送信号１００を一定時間ハイレベルにしてトランジスタ３０６をオンした後、オフして十分な時間が経つと、入力部３０４が光電変換素子３０２の出力電圧に対応した信号レベルになる。この一連の画素駆動により変化する、入力部３０４の電位は、バッファ４１１を介して、ＣＭＯＳセンサチップ４０１外に取り出す事が出来る。   First, the reset signal 200 is set to a high level for a certain time to turn on the transistor 305 and turn it off to set the input unit 304 to a reset level. After that, the transfer signal 100 is set to a high level for a certain period of time, the transistor 306 is turned on, and after a sufficient time has passed after the transistor 306 is turned off, the input unit 304 becomes a signal level corresponding to the output voltage of the photoelectric conversion element 302. The potential of the input unit 304 that is changed by this series of pixel driving can be taken out of the CMOS sensor chip 401 through the buffer 411.

本実施の形態によれば、単位画素３０１からの画素出力線３０７（図１の画素出力線４１０の１本に相当する）の電位をバッファ４１１を介して直接チップ外部で測定できるため、ＣＤＳ回路４０５、ＡＧＣ回路４０７、Ａ／Ｄ変換回路４０８のゲインや特性のばらつきの影響を受けずに、画素出力線３０７の電位レベルを測定することができる。これにより、単位画素３０１の信号レベル（光電変換素子３０２の出力電位）の真値を従来よりも確実且つ信頼性高く測定することができるようになり、この測定値より光電変換素子３０２で光を電子に変換する時の電子数を精度良く算出することができ、この電子数からこの固体撮像装置の階調を精度よく見積もることができる。   According to the present embodiment, since the potential of the pixel output line 307 (corresponding to one of the pixel output lines 410 in FIG. 1) from the unit pixel 301 can be directly measured outside the chip via the buffer 411, the CDS circuit The potential level of the pixel output line 307 can be measured without being affected by variations in gain and characteristics of the 405, the AGC circuit 407, and the A / D conversion circuit 408. As a result, the true value of the signal level of the unit pixel 301 (the output potential of the photoelectric conversion element 302) can be measured more reliably and more reliably than before, and light can be measured by the photoelectric conversion element 302 from this measurement value. The number of electrons when converted into electrons can be calculated with high accuracy, and the gradation of the solid-state imaging device can be accurately estimated from the number of electrons.

また、画素出力線４１０の電位レベル、例えばリセットレベルや信号レベルを直接測定することができるため、固体撮像装置の不具合時の対応、量産時のテストを迅速に行うことができる。また、バッファ４１１の出力信号とＣＤＳ回路４０５、ＡＧＣ回路４０７、Ａ／Ｄ変換回路４０８を経てＣＭＯＳセンサチップ４０１外部に出力された信号とを比べることにより、ＣＤＳ回路４０５，ＡＧＣ回路４０７，Ａ／Ｄ変換回路４０８の動作についてもチェックすることができる。   Further, since the potential level of the pixel output line 410, for example, the reset level and the signal level can be directly measured, it is possible to quickly deal with a failure of the solid-state imaging device and a test at the time of mass production. Further, by comparing the output signal of the buffer 411 with the signal output to the outside of the CMOS sensor chip 401 through the CDS circuit 405, the AGC circuit 407, and the A / D conversion circuit 408, the CDS circuit 405, the AGC circuit 407, A / The operation of the D conversion circuit 408 can also be checked.

なお、画素アレイブロック４０２はマトリックス状に配列された複数の画素を有しているが、列方向に配列された複数の画素からの出力信号を画素アレイブロック４０２の外部に伝送するように列毎に画素出力線４１０が配線される場合と、行方向に配列された複数の画素からの出力信号を画素アレイブロック４０２の外部に伝送するように行毎に画素出力線４１０が配線される場合とがあるが、バッファ４１１はこれら複数の画素出力線のいずれかひとつに接続されていれば良い。   Note that the pixel array block 402 has a plurality of pixels arranged in a matrix, but each column is arranged so that output signals from the plurality of pixels arranged in the column direction are transmitted to the outside of the pixel array block 402. The pixel output line 410 is wired for each row, and the pixel output line 410 is wired for each row so as to transmit output signals from a plurality of pixels arranged in the row direction to the outside of the pixel array block 402. However, the buffer 411 may be connected to any one of the plurality of pixel output lines.

図３は、本発明の第２の実施の形態に係る固体撮像装置の構成を示したブロック図である。本実施の形態の固体撮像装置（ＣＭＯＳセンサチップ）５０１は、画素アレイブロック５０２の画素出力線５１１の右端、左端及び中央列の画素出力線に接続される３個のバッファ５１２、５１３、５１４を備え、３本の画素出力線の電位をチップ外に取り出す構成である。他の構成は図１に示した第１の実施の形態と同様で、同様の動作を行う。   FIG. 3 is a block diagram showing a configuration of a solid-state imaging device according to the second embodiment of the present invention. The solid-state imaging device (CMOS sensor chip) 501 of this embodiment includes three buffers 512, 513, and 514 connected to the right end, left end, and center column pixel output lines of the pixel output line 511 of the pixel array block 502. And a configuration in which the potentials of the three pixel output lines are taken out of the chip. Other configurations are the same as those of the first embodiment shown in FIG. 1, and the same operations are performed.

ここで、固体撮像装置５０１の画素数が上がり、画素アレイブロック５０２の規模が大きくなると、一様な光を照射したにも拘わらず、画素アレイブロック５０２の左右、中央付近の画素列でそれぞれ出力が異なる現象が生じることがあり、このような現象をシェーディングと称している。シェーディングは、光学的にも電気的にも起こりうる現象で、従来の固体撮像装置の構成ではその原因調査は困難である。   Here, when the number of pixels of the solid-state imaging device 501 increases and the scale of the pixel array block 502 increases, the pixel array blocks 502 are output in the pixel columns near the left and right and the center, respectively, even though the uniform light is irradiated. However, this phenomenon is called shading. Shading is a phenomenon that can occur both optically and electrically, and it is difficult to investigate the cause in the configuration of a conventional solid-state imaging device.

本実施の形態によれば、画素アレイブロック５０２からの左右、中央それぞれの列の画素出力線５１１の電位をチップ外部から直接測定できるようにしておけば、左右、中央それぞれの列の画素から出力されるリセット、信号レベルを測定して比較できるため、シェーディングの原因調査を容易に行うことができると共に、後段の信号処理でシェーディングに対する補正をかける際の情報を得ることができ、精度の高い補正を行うことができる。本実施の形態の他の効果は第１の実施の形態に示した効果と同様である。   According to the present embodiment, if the potentials of the pixel output lines 511 in the left and right and center columns from the pixel array block 502 can be directly measured from the outside of the chip, they are output from the pixels in the left and right and center columns. Because it is possible to measure and compare resets and signal levels, it is possible to easily investigate the cause of shading and to obtain information when correcting shading in subsequent signal processing, so that high-precision correction is possible. It can be performed. Other effects of the present embodiment are the same as the effects shown in the first embodiment.

尚、本発明は上記実施の形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。上記実施の形態では、画素出力線４１０の右端の画素出力線と、画素出力線５１０の左、右端及び中央の画素出力線からそれらの信号電位をチップ外に取り出す構成であったが、信号電位を取り出す画素出力線は上記構成に限らず、任意の１本以上の画素出力線の電位を外部に取り出しても同様の効果がある。信号電位を取り出す画素出力線（２本以上）が多いほど、例えばシェーディングに対するより多くの情報を得ることができると共に、チップに不具合があった場合の解析情報を多く取れ、補正や解析を詳細に行うことができる。しかし、信号電位を取り出す画素出力線が多くなればなるほど、バッファの数や外部出力端子の数が多くなってチップの回路規模が大きくなってしまうため、適切な数があることはいうまでもない。   In addition, this invention is not limited to the said embodiment, In the range which does not deviate from the summary, it can implement also with another various form in a concrete structure, a function, an effect | action, and an effect. In the above embodiment, the signal potential is taken out of the chip from the pixel output line at the right end of the pixel output line 410 and the pixel output lines at the left, right end, and center of the pixel output line 510. The pixel output line for taking out is not limited to the above configuration, and the same effect can be obtained by taking out the potential of any one or more pixel output lines to the outside. The more pixel output lines (two or more) from which signal potentials are extracted, the more information can be obtained for shading, for example, and more analysis information can be obtained when there is a defect in the chip, and correction and analysis are detailed. It can be carried out. However, as the number of pixel output lines from which signal potentials are extracted increases, the number of buffers and the number of external output terminals increase, which increases the circuit scale of the chip. .

本発明の第１の実施の形態に係る固体撮像装置の構成を示したブロック図である。1 is a block diagram illustrating a configuration of a solid-state imaging device according to a first embodiment of the present invention. 図１に示した画素アレイブロックを構成する単位画素の詳細構成を示した回路図である。FIG. 2 is a circuit diagram showing a detailed configuration of unit pixels constituting the pixel array block shown in FIG. 1. 本発明の第２の実施の形態に係る固体撮像装置の構成を示したブロック図である。It is the block diagram which showed the structure of the solid-state imaging device which concerns on the 2nd Embodiment of this invention. 従来のＣＭＯＳセンサチップの構成を示したブロック図である。It is the block diagram which showed the structure of the conventional CMOS sensor chip. 従来の単位画素の構成と、この単位画素で生起する電位及び信号波形を示した図である。It is the figure which showed the structure of the conventional unit pixel, and the electric potential and signal waveform which arise in this unit pixel.

符号の説明Explanation of symbols

３０１……単位画素、３０２……光電変換素子、３０３、３０５、３０６、３０８……トランジスタ、３０４……入力部、３０７、４１０、５１１……画素出力線、４０１、５０１……固体撮像装置（ＣＭＯＳセンサチップ）、４０２、５０２……画素アレイブロック、４０３……垂直駆動回路、４０４……シャッタ駆動回路、４０５……ＣＤＳ回路、４０６……水平駆動回路、４０７……ＡＧＣ回路、４０８……Ａ／Ｄ変換回路、４０９……タイミングジェネレータ、４１１、５１２、５１３、５１４……バッファ。
301: Unit pixel 302: Photoelectric conversion element 303, 305, 306, 308 ... Transistor 304 ... Input unit 307, 410, 511 ... Pixel output line 401, 501 ... Solid-state imaging device ( CMOS sensor chip), 402, 502... Pixel array block, 403... Vertical drive circuit, 404... Shutter drive circuit, 405... CDS circuit, 406 ... Horizontal drive circuit, 407 ... AGC circuit, 408. A / D conversion circuit, 409... Timing generator, 411, 512, 513, 514.

Claims (8)

複数の画素をマトリックス状に配列して形成される受光面を有する固体撮像装置であって、
前記各画素に含まれる光電変換素子の電位又はこの電位に比例した信号を受光面から外部に伝送する画素出力線に接続されて、前記固体撮像装置の外部に画素出力線の信号を直接取り出す信号送出手段を具備する、
ことを特徴とする固体撮像装置。 A solid-state imaging device having a light receiving surface formed by arranging a plurality of pixels in a matrix,
A signal connected to a pixel output line for transmitting a potential of a photoelectric conversion element included in each pixel or a signal proportional to the potential from the light receiving surface to the outside, and directly taking out a signal of the pixel output line from the solid-state imaging device Comprising delivery means;
A solid-state imaging device. 前記信号送出手段は、入力側が前記画素出力線に接続され、出力側が前記固体撮像装置の外部出力端子に接続されるバッファであることを特徴とする請求項１記載の固体撮像装置。   2. The solid-state imaging device according to claim 1, wherein the signal sending means is a buffer whose input side is connected to the pixel output line and whose output side is connected to an external output terminal of the solid-state imaging device. 前記画素出力線は、列方向に配列された複数の画素から出力される前記電位又はこの電位に比例した信号を伝送するように列毎に配列され、前記信号送出手段は前記画素出力線対応で少なくともひとつ以上設けられることを特徴とする請求項１記載の固体撮像装置。   The pixel output line is arranged for each column so as to transmit the potential output from a plurality of pixels arranged in the column direction or a signal proportional to the potential, and the signal sending means corresponds to the pixel output line. The solid-state imaging device according to claim 1, wherein at least one or more are provided. 前記画素出力線は、行方向に配列された複数の画素から出力される前記電位又はこの電位に比例した信号を伝送するように行毎に配列され、前記信号送出手段は前記画素出力線対応で少なくともひとつ以上設けられることを特徴とする請求項１記載の固体撮像装置。   The pixel output line is arranged for each row so as to transmit the potential output from a plurality of pixels arranged in the row direction or a signal proportional to the potential, and the signal sending means corresponds to the pixel output line. The solid-state imaging device according to claim 1, wherein at least one or more are provided. 前記信号送出手段は、前記列毎に配線された画素出力線の左端、右端、中央の画素出力線対応で３個設けられることを特徴とする請求項３記載の固体撮像装置。   4. The solid-state image pickup device according to claim 3, wherein three signal transmission units are provided corresponding to the left, right, and center pixel output lines of the pixel output lines wired for each column. 前記信号送出手段は、前記行毎に配線された画素出力線の左端、右端、中央の画素出力線対応で３個設けられることを特徴とする請求項４記載の固体撮像装置。   5. The solid-state imaging device according to claim 4, wherein three signal transmission units are provided corresponding to the left, right, and center pixel output lines of the pixel output lines wired for each row. 前記画素出力線に接続されて画素毎の固定パターンノイズを除去するＣＤＳ回路と、このＣＤＳ回路の出力信号の振幅レベルを一定にする自動利得回路と、この自動利得回路の出力をデジタル信号に変換するＡ／Ｄ変換回路とを具備することを特徴とする請求項１記載の固体撮像装置。   A CDS circuit connected to the pixel output line for removing fixed pattern noise for each pixel, an automatic gain circuit for making the amplitude level of an output signal of the CDS circuit constant, and an output of the automatic gain circuit being converted into a digital signal The solid-state imaging device according to claim 1, further comprising: an A / D conversion circuit that performs the operation. 前記固体撮像装置はＣＭＯＳセンサチップであることを特徴とする請求項１記載の固体撮像装置。
The solid-state imaging device according to claim 1, wherein the solid-state imaging device is a CMOS sensor chip.
JP2004063785A 2004-03-08 2004-03-08 Solid-state imaging device Expired - Fee Related JP4453404B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004063785A JP4453404B2 (en) 2004-03-08 2004-03-08 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004063785A JP4453404B2 (en) 2004-03-08 2004-03-08 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2005252951A true JP2005252951A (en) 2005-09-15
JP4453404B2 JP4453404B2 (en) 2010-04-21

Family

ID=35032979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004063785A Expired - Fee Related JP4453404B2 (en) 2004-03-08 2004-03-08 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4453404B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11743448B2 (en) 2020-03-10 2023-08-29 Canon Kabushiki Kaisha Electronic device, system, and method of controlling electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11743448B2 (en) 2020-03-10 2023-08-29 Canon Kabushiki Kaisha Electronic device, system, and method of controlling electronic device
JP7471871B2 (en) 2020-03-10 2024-04-22 キヤノン株式会社 ELECTRONIC DEVICE, SYSTEM, AND METHOD FOR CONTROLLING ELECTRONIC DEVICE

Also Published As

Publication number Publication date
JP4453404B2 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
US9899447B2 (en) Solid-state imaging device, method for driving the same, and imaging device
JP5173171B2 (en) PHOTOELECTRIC CONVERSION DEVICE, IMAGING DEVICE, AND SIGNAL READING METHOD
JP4804254B2 (en) Photoelectric conversion device and imaging device
JP6391388B2 (en) Radiation imaging device
JP5142749B2 (en) IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD, AND IMAGING SYSTEM
JP6164797B2 (en) SIGNAL RECEIVER TEST CIRCUIT, IMAGING DEVICE, SIGNAL RECEIVER TEST METHOD, AND IMAGING DEVICE TEST METHOD
US8159573B2 (en) Photoelectric conversion device and imaging system
JP5312246B2 (en) Imaging apparatus and control method
US20110013042A1 (en) Solid-state image sensor and imaging system
JP2008042679A (en) Photoelectric conversion device and imaging apparatus
US7804052B2 (en) Methods and apparatuses for pixel testing
US9426391B2 (en) Solid-state imaging apparatus, method of controlling the same, and imaging system
US10560653B2 (en) Image sensing apparatus and control method for performing analog-to-digital conversion
CN102422633B (en) Image capturing apparatus and control method for the same
JP4453404B2 (en) Solid-state imaging device
US8384008B2 (en) Solid state imaging device to reduce power consumption
JP2008042675A (en) Photoelectric conversion device and imaging apparatus
US11425319B2 (en) Solid-state imaging device and imaging system
JP4453306B2 (en) Solid-state image sensor and driving method of solid-state image sensor
JP5019655B2 (en) Photoelectric conversion device and imaging device
WO2023002566A1 (en) Imaging devcie, scope, and endoscope system
JP2010147638A (en) Image sensor and image capturing apparatus
US20120002091A1 (en) Solid-state image pickup device
JP2008042677A (en) Photoelectric conversion apparatus and imaging apparatus
JP2015181221A (en) Imaging device, defective pixel detection method, program, and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees