JP2005252588A - Termination circuit - Google Patents
Termination circuit Download PDFInfo
- Publication number
- JP2005252588A JP2005252588A JP2004059305A JP2004059305A JP2005252588A JP 2005252588 A JP2005252588 A JP 2005252588A JP 2004059305 A JP2004059305 A JP 2004059305A JP 2004059305 A JP2004059305 A JP 2004059305A JP 2005252588 A JP2005252588 A JP 2005252588A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- insulated gate
- gate field
- circuit
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は半導体集積回路装置と高速の電気信号の伝送路を含むプリント配線基板等の電子回路において、前記半導体集積回路装置、殊に絶縁ゲート電界効果型トランジスタ（以下ＭＯＳＦＥＴと略す）を用いた半導体集積回路装置の高周波用入力信号端子の信号波形の乱れを防ぐ為の終端処理を行う終端回路に関する。 The present invention relates to a semiconductor integrated circuit device, particularly a semiconductor using an insulated gate field effect transistor (hereinafter abbreviated as MOSFET) in an electronic circuit such as a printed wiring board including a semiconductor integrated circuit device and a high-speed electric signal transmission line. The present invention relates to a termination circuit that performs termination processing to prevent disturbance of a signal waveform at a high-frequency input signal terminal of an integrated circuit device.
近年、電子機器のプリント配線基板上に形成される電子回路、及び半導体集積回路装置は高速化、大規模回路化、信号端子数の増大が進んでいる。高速の信号は伝送経路が長くなり、かつ高速化すると信号波形が乱れ、誤動作の原因となる。したがって、高速化、および入力信号端子数の増加にともない各電子回路や集積回路間の信号を伝達する信号線の伝送路とのインピーダンスマッチングを行う終端処理がより重要な課題となっている。 In recent years, electronic circuits and semiconductor integrated circuit devices formed on printed wiring boards of electronic devices have been increased in speed, large-scale circuits, and the number of signal terminals. A high-speed signal has a long transmission path, and if the speed is increased, the signal waveform is disturbed, causing malfunction. Therefore, termination processing that performs impedance matching with a transmission line of a signal line that transmits a signal between each electronic circuit and integrated circuit has become a more important issue as the speed increases and the number of input signal terminals increases.
以下に従来の代表的な高周波用入力信号端子の終端処理の仕方や構造について説明する。例えば図３はダイオード２個を用いてクランプし、オーバーシュートやアンダーシュートを押さえる方式である。図３において３０１は駆動回路、３０２は伝送路となる信号線、３０４は受信回路である。信号線３０２は高周波信号にとって充分長い伝送路となると分布定数回路と考えられ、受信回路３０４の入力インピーダンスと信号線３０２の特性インピーダンスが合わないと信号波形が乱れて、オーバーシュートやアンダーシュートが生ずる。それを防ぐ為にダイオード３０５と３０６の２個からなるダイオード終端回路３０３を設けている。
A conventional method and structure for terminating a typical high frequency input signal terminal will be described below. For example, FIG. 3 shows a method of clamping by using two diodes to suppress overshoot and undershoot. In FIG. 3,
図４は抵抗を用いて終端するいわゆるテブナン終端方式である。図４において、４０１は駆動回路、４０２は伝送路となる信号線、４０４は受信回路である。以上は図３と同様であり、信号波形の乱れを防ぐ必要があって、終端回路として抵抗４０５と４０６の２個からなる抵抗分割終端回路４０３を設けている。
FIG. 4 shows a so-called Thevenin termination method in which a resistor is used for termination. In FIG. 4, 401 is a drive circuit, 402 is a signal line serving as a transmission path, and 404 is a reception circuit. The above is the same as in FIG. 3, and it is necessary to prevent disturbance of the signal waveform, and a resistance
図５は抵抗とコイルを用い、受信回路のハイインピーダンスの入力端子の寄生静電容量を前提として、すべての周波数帯域で一定のインピーダンス特性を保つ終端回路方式である。図５において５０５、５０６は同一の抵抗値を持つ抵抗素子、５０４はキャパシタであり端子５０２の先にある受信回路の入力端子に寄生する静電容量を代表して表現している。５０７はインダクタ素子である。抵抗５０６とインダクタ５０７は直列に接続され、一端を電源、他端を信号線からの入力信号端子５０１に接続されている。抵抗５０５とキャパシタ５０４は直列接続の関係にあり、抵抗５０５の他端は信号線からの入力信号端子５０１に接続されている。信号線である伝送路の特性インピーダンスをＺ０、抵抗素子５０５、５０６の抵抗値をＲ、キャパシタ５０４の容量値をＣ、インダクタ５０７のインダクタンスをＬとすれば、Ｚ０＝Ｒ、かつＲ２＝Ｌ／Ｃと設定すればあらゆる周波数でインピーダンスマッチングが取れる方式である。
図６は特許文献１の回路方式でトランジスタを用いてクランプを行うアクティブ終端回路方式である。図６においてＭＯＳＦＥＴ６０３と６０４及び定電流回路６０７により適切なバイアス電圧を形成し、ＭＯＳＦＥＴ６０５、６０６のゲート電極に加えて制御することにより、信号線の接続される入力信号端子６０１と受信回路の接続される６０２の入力信号端子における終端回路としての役目をし、信号波形の乱れを軽減する方式である。
FIG. 5 shows a termination circuit system that uses a resistor and a coil and maintains constant impedance characteristics in all frequency bands on the premise of a parasitic capacitance of a high-impedance input terminal of the receiving circuit. In FIG. 5, reference numerals 505 and 506 denote resistance elements having the same resistance value, and
FIG. 6 shows an active termination circuit system in which clamping is performed using a transistor in the circuit system of
なお、図３のダイオードによる方式、図４の抵抗を用いる方式、図６のアクティブ終端回路方式については非特許文献１にやや詳しく解説されている。
The method using the diode shown in FIG. 3, the method using the resistor shown in FIG. 4, and the active termination circuit method shown in FIG. 6 are described in detail in
しかしながら、上記従来の終端方法では以下に述べる問題点を有していた。図３のダイオードによる方法ではダイオードの順方向降下電圧（接触電位）となる０．５Ｖ−１．０Ｖ程度の範囲ではダイオードは反応せず、該範囲のオーバーシュートやアンダーシュートは取り除けなかった。また、図４の抵抗による方法では抵抗に数十ミリアンペアの短絡電流が常時流れ、入力信号端子の本数が多い場合にはその整数倍となるので、消費電流や発熱が大きな問題点となっていた。また、図５の抵抗とコイルによる終端方法では充分なヘンリー数のコイルはＩＣ内部では形成できない為にコイルや抵抗が外付けとなる。この方法は多大の電流が常時流れる問題とともに外付け部品が必要となる為、入力信号端子の本数が多くなるとともに配線基板上でそれらの配置を如何にするかが大きな問題となった。また、図６の特許文献１の方法でも２個のＭＯＳＦＥＴが常時オンしていて短絡電流が常時流れるとともにバイアス回路での消費電流も無視できない回路であり、やはり入力信号端子の本数が増大するにつれ、多大の消費電流と発熱を抱える問題を有していた。 However, the above conventional termination method has the following problems. In the method using the diode of FIG. 3, the diode did not react in the range of about 0.5V-1.0V which is the forward voltage drop (contact potential) of the diode, and the overshoot and undershoot in the range could not be removed. Further, in the method using the resistance shown in FIG. 4, a short-circuit current of several tens of milliamperes always flows through the resistance, and when the number of input signal terminals is large, it becomes an integral multiple of the number of input signal terminals. . In addition, since the coil having a sufficient number of Henrys cannot be formed inside the IC by the resistor and coil termination method of FIG. 5, a coil and a resistor are externally attached. This method requires a large amount of current to flow constantly and requires external parts, so that the number of input signal terminals increases and how to arrange them on the wiring board becomes a big problem. 6 is also a circuit in which the two MOSFETs are always on, the short-circuit current always flows, and the current consumption in the bias circuit cannot be ignored. As the number of input signal terminals increases, the method of FIG. , Had a problem of having a large consumption current and heat generation.
そこで、本発明は終端回路を集積回路に内蔵でき、消費電流が少なく、かつオーバーシュートやアンダーシュートを少なく、高周波特性のよい入力信号端子の半導体集積回路を実現する為の終端回路を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, the present invention provides a termination circuit for realizing a semiconductor integrated circuit having an input signal terminal that can incorporate a termination circuit in an integrated circuit, consumes less current, has less overshoot and undershoot, and has high frequency characteristics. With the goal.
また、本発明は前記終端回路を有した半導体集積回路を配線基板回路に用いることにより、高周波特性がよく、コンパクトかつ低コストで発熱も少ないプリント配線基板の具現化に寄与することを目的とする。 Another object of the present invention is to contribute to the realization of a printed wiring board having good high-frequency characteristics, compactness, low cost and low heat generation by using a semiconductor integrated circuit having the termination circuit as a wiring board circuit. .
本発明の終端回路は高周波用入力信号端子を少なくともひとつは有する半導体集積回路において、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴによる相補型の第１インバータ回路と第２のインバータ回路を有し、信号線からの信号を受ける高周波用入力信号端子を第１インバータ回路入力であるゲート電極に接続し、第１インバータ回路の出力を第２インバータ回路のゲート電極に接続し、第２インバータ回路の出力を前記高周波用入力信号端子に接続したことを特徴とする。 The termination circuit of the present invention is a semiconductor integrated circuit having at least one high-frequency input signal terminal. The termination circuit includes a complementary first inverter circuit and a second inverter circuit composed of a P-type MOSFET and an N-type MOSFET. A high frequency input signal terminal for receiving a signal is connected to a gate electrode which is an input of a first inverter circuit, an output of the first inverter circuit is connected to a gate electrode of a second inverter circuit, and an output of the second inverter circuit is used for the high frequency It is connected to an input signal terminal.
上記の構成によれば高周波のデジタル信号が入力した場合、第１インバータ回路によって信号がロジックレベルを越えた段階で素早く変化を検知し、第２インバータ回路によって電源電圧範囲に押さえるので、オーバーシュートやアンダーシュートを防止、もしくは軽減し、信号波形の乱れによる誤動作を防ぐという効果を有する。 According to the above configuration, when a high-frequency digital signal is input, the first inverter circuit quickly detects a change when the signal exceeds the logic level, and the second inverter circuit suppresses the change to the power supply voltage range. This has the effect of preventing or reducing undershoot and preventing malfunction due to signal waveform disturbance.
また、上記の構成によればＣＭＯＳ回路（相補型回路）で形成されているので入力信号が高電位（High）または低電位（Low）で安定していれば第１インバータ回路と第２インバータ回路には共に短絡電流が流れない。したがって、消費電流が激減し、携帯機器では電池寿命が大幅に延びるという効果がある。また、消費電流が少ないので発熱による温度上昇やそれによる特性変化を防ぐという効果がある。 According to the above configuration, the first inverter circuit and the second inverter circuit are formed if the input signal is stable at a high potential (High) or a low potential (Low) because it is formed by a CMOS circuit (complementary circuit). Neither of them has a short circuit current. Therefore, the current consumption is drastically reduced, and the battery life of the portable device is greatly increased. Further, since the current consumption is small, there is an effect of preventing temperature rise due to heat generation and characteristic change caused thereby.
また、上記の構成によれば、すべての素子を半導体集積回路の中に構成できて、コストが軽減できるとともに、プリント配線基板に余計な素子を省けるのでコンパクトなボードを実現できるという効果がある。 Further, according to the above configuration, all the elements can be configured in the semiconductor integrated circuit, so that the cost can be reduced, and an extra element can be omitted from the printed wiring board, so that a compact board can be realized.
また、本発明の終端回路は高周波用入力信号端子を少なくともひとつは有する半導体集積回路において、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴによる相補型の第１インバータ回路と第２のインバータ回路と抵抗手段を有し、信号線からの信号を受ける高周波用入力信号端子を前記抵抗手段の第１端子と第１インバータ回路入力であるゲート電極に接続し、第１インバータ回路の出力を第２インバータ回路のゲート電極に接続し、第２インバータ回路の出力を前記抵抗手段の第２端子に接続し、かつ該抵抗手段の第２端子が集積回路内部の回路の入力端子に接続される構成であることを特徴とする。 The termination circuit of the present invention is a semiconductor integrated circuit having at least one high-frequency input signal terminal, and has a complementary first inverter circuit, a second inverter circuit, and a resistance means using a P-type MOSFET and an N-type MOSFET. The high frequency input signal terminal for receiving the signal from the signal line is connected to the first terminal of the resistance means and the gate electrode which is the first inverter circuit input, and the output of the first inverter circuit is connected to the gate electrode of the second inverter circuit. And connecting the output of the second inverter circuit to the second terminal of the resistor means, and the second terminal of the resistor means being connected to the input terminal of the circuit inside the integrated circuit. .
上記の構成によれば、信号線と第２インバータ回路の出力の間にあらたに抵抗手段が加わり、その抵抗値を適正値に調整、設定できるので、信号波形を更に整形できる場合があり、より誤動作を少なくできるという効果がある。 According to the above configuration, since a resistance means is newly added between the signal line and the output of the second inverter circuit, and the resistance value can be adjusted and set to an appropriate value, the signal waveform may be further shaped. There is an effect that malfunctions can be reduced.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は本発明の第１の実施例を示す回路図である。図１はシリコン基板を用いたＭＯＳＦＥＴの集積回路に適用するものである。図１において、１１、１２はともに高周波用入力信号端子であり、入力信号端子１１には伝送路である信号線が接続され、入力信号端子１２から集積回路の入力端子へと信号が伝わるように接続されている。また、１３、１５はＰ型ＭＯＳＦＥＴ、１４、１６はＮ型ＭＯＳＦＥＴである。Ｐ型ＭＯＳＦＥＴ１３のソース電極は正極の電源端子である＋ＶDDに接続されている。Ｎ型ＭＯＳＦＥＴ１４のソース電極は負極の電源端子である−ＶSSに接続されている。Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４のゲート電極は互いに接続され、入力信号端子１１に接続されている。またＰ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４のドレイン電極は互いに接続されていて、Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４によって第１のインバータ回路が構成されている。またＰ型ＭＯＳＦＥＴ１５のソース電極は正極の電源端子である＋ＶDDに接続され、Ｎ型ＭＯＳＦＥＴ１６のソース電極は負極の電源端子である−ＶSSに接続されている。Ｐ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６のゲート電極は互いに接続され、ともにＰ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４のドレイン電極に接続されている。またＰ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６のドレイン電極は互いに接続されていて、入力信号端子１２に接続されている。なお、Ｐ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６によって第２のインバータ回路が構成されている。さて、入力信号端子１１に入力した信号は入力信号端子１２に伝わると同時にＰ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４からなる第１のインバータ回路のゲート電極に入力する。第１のインバータ回路のロジックレベルは＋ＶDDと−ＶSSのほぼ中間にあるので信号が変化する際、例えば低電位（ロウレベル）から高電位（ハイレベル）へ変移する際には信号が高電位になる以前のロジックレベルに達した段階で第１のインバータ回路はその変移を検知し、Ｐ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６からなる第２のインバータ回路を制御し、Ｐ型ＭＯＳＦＥＴ１５をオンさせ、入力信号端子１２のレベルを＋ＶDDになるように動作する。したがって入力信号端子１１の入力信号の波形が反射波により乱れていてもオーバーシュートを防止する。また、入力信号端子１１の信号が高電位から低電位に変移する際にもほぼ同様に動作し、第１のインバータ回路で中間電位近くのロジックレベル付近で変移を検知し、Ｎ型ＭＯＳＦＥＴ１６をオンさせることにより、入力信号端子１２のレベルを−ＶSSになるように動作し、アンダーシュートを防ぐ。なお、Ｐ型ＭＯＳＦＥＴ１３とＮ型ＭＯＳＦＥＴ１４により第１のインバータ回路を構成し、Ｐ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６により第２のインバータ回路を構成しているので、入力信号端子１２の電位が高電位もしくは低電位に落ち着いている場合には短絡電流等は流れない構成となっている。したがって、低消費電流であって、これらの端子が何本もあっても発熱による異常な温度上昇の原因とはならない。 FIG. 1 is a circuit diagram showing a first embodiment of the present invention. FIG. 1 is applied to a MOSFET integrated circuit using a silicon substrate. In FIG. 1, reference numerals 11 and 12 denote high-frequency input signal terminals. A signal line as a transmission line is connected to the input signal terminal 11 so that a signal is transmitted from the input signal terminal 12 to the input terminal of the integrated circuit. It is connected. Reference numerals 13 and 15 denote P-type MOSFETs, and reference numerals 14 and 16 denote N-type MOSFETs. The source electrode of the P-type MOSFET 13 is connected to + V DD which is a positive power supply terminal. The source electrode of the N type MOSFET14 are connected to -V SS is a power supply terminal of the negative electrode. The gate electrodes of the P-type MOSFET 13 and the N-type MOSFET 14 are connected to each other and connected to the input signal terminal 11. The drain electrodes of the P-type MOSFET 13 and the N-type MOSFET 14 are connected to each other, and the P-type MOSFET 13 and the N-type MOSFET 14 constitute a first inverter circuit. The source electrode of the P-type MOSFET 15 is connected to + V DD which is a positive power source terminal, and the source electrode of the N-type MOSFET 16 is connected to −V SS which is a negative power source terminal. The gate electrodes of the P-type MOSFET 15 and the N-type MOSFET 16 are connected to each other, and both are connected to the drain electrodes of the P-type MOSFET 13 and the N-type MOSFET 14. The drain electrodes of the P-type MOSFET 15 and the N-type MOSFET 16 are connected to each other and are connected to the input signal terminal 12. The P-type MOSFET 15 and the N-type MOSFET 16 constitute a second inverter circuit. Now, the signal input to the input signal terminal 11 is transmitted to the input signal terminal 12 and simultaneously input to the gate electrode of the first inverter circuit composed of the P-type MOSFET 13 and the N-type MOSFET 14. Since the logic level of the first inverter circuit is almost in the middle of + V DD and −V SS , when the signal changes, for example, when the signal changes from low potential (low level) to high potential (high level), the signal is high potential. When the first inverter circuit reaches the logic level before becoming, the first inverter circuit detects the transition, controls the second inverter circuit composed of the P-type MOSFET 15 and the N-type MOSFET 16, turns on the P-type MOSFET 15, and receives the input signal. It operates so that the level of the terminal 12 becomes + V DD . Therefore, even if the waveform of the input signal at the input signal terminal 11 is disturbed by the reflected wave, overshoot is prevented. Also, when the signal at the input signal terminal 11 changes from a high potential to a low potential, the operation is substantially the same, and the first inverter circuit detects the change near the logic level near the intermediate potential and turns on the N-type MOSFET 16. By doing so, the level of the input signal terminal 12 operates so as to be −V SS , thereby preventing undershoot. Since the P-type MOSFET 13 and the N-type MOSFET 14 constitute a first inverter circuit, and the P-type MOSFET 15 and the N-type MOSFET 16 constitute a second inverter circuit, the potential of the input signal terminal 12 is high or low. When the potential is settled, a short-circuit current or the like does not flow. Therefore, the current consumption is low, and even if there are many of these terminals, it does not cause an abnormal temperature rise due to heat generation.
図２は本発明の第２の実施例を示す回路図である。図２において、２１、２２はともに高周波用入力信号端子であり、図１の入力信号端子１１、１２と同じである。また図２の２３、２５はＰ型ＭＯＳＦＥＴ、２４、２６はＮ型ＭＯＳＦＥＴであって、図１のそれぞれ、Ｐ型ＭＯＳＦＥＴ、１３、１５、Ｎ型ＭＯＳＦＥＴ１４、１６に対応し、ほぼ同様の構成と役目をしている。図２において図１と異なる構成は抵抗素子２７である。２７はポリシリコンで作られていて、入力信号端子２１と入力信号端子２２の間に接続されている。また、Ｐ型ＭＯＳＦＥＴ２３とＮ型ＭＯＳＦＥＴ２４のゲート電極は入力信号端子２１に接続され、Ｐ型ＭＯＳＦＥＴ２５とＮ型ＭＯＳＦＥＴ２６のドレイン電極は入力信号端子２２に接続されている。なお、抵抗素子２７の抵抗値はＰ型ＭＯＳＦＥＴ２５やＮ型ＭＯＳＦＥＴ２６のオン時のインピーダンスに較べて充分に小さい値である。さて、入力信号端子２１から入力した信号は入力信号端子２２に伝わるとともにＰ型ＭＯＳＦＥＴ２３とＮ型ＭＯＳＦＥＴ２４からなる第１のインバータ回路で変移が検知され、Ｐ型ＭＯＳＦＥＴ２５とＮ型ＭＯＳＦＥＴ２６からなる第２のインバータ回路により出力される波形と合成されて入力信号端子２２に出現するが、信号振幅の大きさや周波数によってはタイミングが合わず、波形がうまく整形できない場合がある。その場合に適切な値に設定した抵抗素子２７が挿入されたことにより、タイミング等が調整できて、信号波形がより良くなることがある。
FIG. 2 is a circuit diagram showing a second embodiment of the present invention. In FIG. 2,
本発明は前述の実施例の形態に限定されるものではない。図１、図２においてシリコン基板のＭＯＳＦＥＴの例で示したが、ＳＯＩ（シリコン・オン・インシュレータ）、ＳＯＳ（シリコン・オン・サファィア）、ＧａＡｓ、ＨＥＭＴ等でも適用できる。 The present invention is not limited to the embodiment described above. Although FIG. 1 and FIG. 2 show examples of MOSFETs on a silicon substrate, the present invention can also be applied to SOI (silicon on insulator), SOS (silicon on sapphire), GaAs, HEMT, and the like.
また、図２において抵抗手段としてポリシリコンの場合を示したが、抵抗手段であれば他のものでも良く、例えば拡散抵抗やコンタクトに寄生するコンタクト抵抗等を用いてもよい。 2 shows the case where polysilicon is used as the resistance means. However, other resistance means may be used, for example, a diffusion resistance or a contact resistance parasitic to the contact may be used.
１１、１２、２１、２２、５０１、５０２、６０１、６０２ ・・・ 入力信号端子
１３、１５、２３、２５、６０３、６０５ ・・・ Ｐ型ＭＯＳＦＥＴ
１４、１６、２４、２６、６０４、６０６ ・・・ Ｎ型ＭＯＳＦＥＴ
２７、４０５、４０６、５０５、５０６、 ・・・ 抵抗素子
３０１、４０１ ・・・ 駆動回路
３０２、４０２ ・・・ 信号路
３０３、４０３ ・・・ 終端回路
３０４、４０４ ・・・ 受信回路
３０５、３０６ ・・・ ダイオード
５０４ ・・・ キャパシタ
５０７ ・・・ インダクタ
６０７ ・・・ 定電流回路
11, 12, 21, 22, 501, 502, 601, 602 ...
14, 16, 24, 26, 604, 606 ... N-type MOSFET
27, 405, 406, 505, 506,...
302, 402 ...
507 ...
Claims (4)
第１の導電型の第１の絶縁ゲート電界効果型トランジスタと、第２の導電型の第２の絶縁ゲート電界効果型トランジスタとを持ち、前記第１の絶縁ゲート電界効果型トランジスタのソース電極は第１電源端子に接続され、前記第２の絶縁ゲート電界効果型トランジスタのソース電極は第２電源端子に接続され、前記第１、第２の絶縁ゲート電界効果型トランジスタのドレイン電極は互いに接続され、またゲート電極も互いに接続された第１の相補型のインバータ回路と、
第１の導電型の第３の絶縁ゲート電界効果型トランジスタと、第２の導電型の第４の絶縁ゲート電界効果型トランジスタとを持ち、前記第３の絶縁ゲート電界効果型トランジスタのソース電極は第１電源端子に接続され、前記第４の絶縁ゲート電界効果型トランジスタのソース電極は第２電源端子に接続され、前記第３、第４の絶縁ゲート電界効果型トランジスタのドレイン電極は互いに接続され、またゲート電極も互いに接続された第２の相補型のインバータ回路とからなり、
前記第１、第２の絶縁ゲート電界効果型トランジスタのゲート電極は共に前記高周波用入力信号端子に接続され、第１、第２の絶縁ゲート電界効果型トランジスタのドレイン電極は共に第３、第４の絶縁ゲート電界効果型トランジスタのゲート電極に接続され、第３、第４の絶縁ゲート電界効果型トランジスタのドレイン電極は共に前記高周波用入力信号端子に接続されたことを特徴とする終端回路。 In a semiconductor integrated circuit having a first power supply terminal and a second power supply terminal as power supplies and having at least one high-frequency input signal terminal,
It has a first insulated gate field effect transistor of the first conductivity type and a second insulated gate field effect transistor of the second conductivity type, and the source electrode of the first insulated gate field effect transistor is Connected to the first power supply terminal, the source electrode of the second insulated gate field effect transistor is connected to the second power supply terminal, and the drain electrodes of the first and second insulated gate field effect transistors are connected to each other. A first complementary inverter circuit having gate electrodes connected to each other;
A third insulated gate field effect transistor of the first conductivity type and a fourth insulated gate field effect transistor of the second conductivity type have a source electrode of the third insulated gate field effect transistor. Connected to the first power supply terminal, the source electrode of the fourth insulated gate field effect transistor is connected to the second power supply terminal, and the drain electrodes of the third and fourth insulated gate field effect transistors are connected to each other. And a second complementary inverter circuit having gate electrodes connected to each other,
The gate electrodes of the first and second insulated gate field effect transistors are both connected to the high frequency input signal terminal, and the drain electrodes of the first and second insulated gate field effect transistors are both third and fourth. The termination circuit is connected to the gate electrode of the insulated gate field effect transistor, and the drain electrodes of the third and fourth insulated gate field effect transistors are both connected to the high-frequency input signal terminal.
第１の導電型の第１の絶縁ゲート電界効果型トランジスタと、第２の導電型の第２の絶縁ゲート電界効果型トランジスタとを持ち、前記第１の絶縁ゲート電界効果型トランジスタのソース電極は第１電源端子に接続され、前記第２の絶縁ゲート電界効果型トランジスタのソース電極は第２電源端子に接続され、前記第１、第２の絶縁ゲート電界効果型トランジスタのドレイン電極は互いに接続され、またゲート電極も互いに接続された第１の相補型のインバータ回路と、
第１の導電型の第３の絶縁ゲート電界効果型トランジスタと、第２の導電型の第４の絶縁ゲート電界効果型トランジスタとを持ち、前記第３の絶縁ゲート電界効果型トランジスタのソース電極は第１電源端子に接続され、前記第４の絶縁ゲート電界効果型トランジスタのソース電極は第２電源端子に接続され、前記第３、第４の絶縁ゲート電界効果型トランジスタのドレイン電極は互いに接続され、またゲート電極も互いに接続された第２の相補型のインバータ回路と、
抵抗手段からなり、
前記抵抗手段の第１端子、及び前記第１、第２の絶縁ゲート電界効果型トランジスタのゲート電極は共に前記高周波用入力信号端子に接続され、第１、第２の絶縁ゲート電界効果型トランジスタのドレイン電極は共に第３、第４の絶縁ゲート電界効果型トランジスタのゲート電極に接続され、第３、第４の絶縁ゲート電界効果型トランジスタのドレイン電極は共に前記抵抗手段の第２端子に接続されるとともに集積回路内部回路用の第２の高周波用信号端子として構成されたことを特徴とする終端回路。 In a semiconductor integrated circuit having a first power supply terminal and a second power supply terminal as power supply terminals and having at least one high-frequency input terminal,
It has a first insulated gate field effect transistor of the first conductivity type and a second insulated gate field effect transistor of the second conductivity type, and the source electrode of the first insulated gate field effect transistor is Connected to the first power supply terminal, the source electrode of the second insulated gate field effect transistor is connected to the second power supply terminal, and the drain electrodes of the first and second insulated gate field effect transistors are connected to each other. A first complementary inverter circuit having gate electrodes connected to each other;
A third insulated gate field effect transistor of the first conductivity type and a fourth insulated gate field effect transistor of the second conductivity type have a source electrode of the third insulated gate field effect transistor. Connected to the first power supply terminal, the source electrode of the fourth insulated gate field effect transistor is connected to the second power supply terminal, and the drain electrodes of the third and fourth insulated gate field effect transistors are connected to each other. A second complementary inverter circuit having gate electrodes connected to each other;
Consisting of resistance means,
The first terminal of the resistance means and the gate electrodes of the first and second insulated gate field effect transistors are both connected to the high frequency input signal terminal, and the first and second insulated gate field effect transistors are connected. The drain electrodes are both connected to the gate electrodes of the third and fourth insulated gate field effect transistors, and the drain electrodes of the third and fourth insulated gate field effect transistors are both connected to the second terminal of the resistance means. And a termination circuit configured as a second high-frequency signal terminal for an internal circuit of the integrated circuit.
2. The termination circuit according to claim 1, wherein the resistance means is close to a smaller equivalent resistance value when the third and fourth insulated gate field effect transistors are on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004059305A JP2005252588A (en) | 2004-03-03 | 2004-03-03 | Termination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004059305A JP2005252588A (en) | 2004-03-03 | 2004-03-03 | Termination circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005252588A true JP2005252588A (en) | 2005-09-15 |
Family
ID=35032671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004059305A Withdrawn JP2005252588A (en) | 2004-03-03 | 2004-03-03 | Termination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005252588A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010285271A (en) * | 2009-06-15 | 2010-12-24 | Mitsubishi Heavy Ind Ltd | Deck crane |
| JP2013085163A (en) * | 2011-10-12 | 2013-05-09 | Nippon Telegr & Teleph Corp <Ntt> | High speed input interface circuit |
| JP2014007458A (en) * | 2012-06-21 | 2014-01-16 | Nec Engineering Ltd | Reception circuit |
| JP2014027657A (en) * | 2012-07-24 | 2014-02-06 | Analog Devices Inc | Architecture for high speed serial transmitter |
-
2004
- 2004-03-03 JP JP2004059305A patent/JP2005252588A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010285271A (en) * | 2009-06-15 | 2010-12-24 | Mitsubishi Heavy Ind Ltd | Deck crane |
| JP2013085163A (en) * | 2011-10-12 | 2013-05-09 | Nippon Telegr & Teleph Corp <Ntt> | High speed input interface circuit |
| JP2014007458A (en) * | 2012-06-21 | 2014-01-16 | Nec Engineering Ltd | Reception circuit |
| JP2014027657A (en) * | 2012-07-24 | 2014-02-06 | Analog Devices Inc | Architecture for high speed serial transmitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8351172B2 (en) | Power supply control apparatus | |
| US7319575B2 (en) | Semiconductor device | |
| US9762053B2 (en) | Load driving device | |
| US8531233B2 (en) | Switching circuit including nitride semiconductor devices | |
| JP2005251931A (en) | Terminating circuit | |
| JP2009201096A (en) | Switch circuit | |
| US6492686B1 (en) | Integrated circuit having buffering circuitry with slew rate control | |
| US5438281A (en) | Semiconductor integrated circuit device and data processing system having an interface with reduced parasitic capacitance | |
| US20060022701A1 (en) | Termination circuit | |
| US10574223B1 (en) | Paralleled power semiconductors with chokes in gate path | |
| US6859089B2 (en) | Power switching circuit with controlled reverse leakage | |
| WO2016197111A1 (en) | Driver with transformer feedback | |
| US8033721B2 (en) | Temperature sensor circuit | |
| JP2005252588A (en) | Termination circuit | |
| KR100846880B1 (en) | Gate driver output stage with bias circuit for high and wide operating voltage range | |
| KR100465031B1 (en) | Failsafe interface circuit and failure prevention method for the interface circuit | |
| US20070103458A1 (en) | Driving ic and display device | |
| US10847947B2 (en) | GaN laser diode drive FET with gate current reuse | |
| US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
| CN107395178B (en) | Semiconductor power switching device and electronic apparatus | |
| CN116961641B (en) | Output backflow prevention device and control method thereof | |
| JP3864526B2 (en) | Semiconductor device and electronic equipment | |
| KR101053539B1 (en) | Data output circuit with output driver | |
| US20240154408A1 (en) | Semiconductor device | |
| JP2005191896A (en) | Semiconductor integrated circuit provided with output drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |