JP2005243946A - 固体撮像素子及びその駆動方法 - Google Patents
固体撮像素子及びその駆動方法 Download PDFInfo
- Publication number
- JP2005243946A JP2005243946A JP2004052166A JP2004052166A JP2005243946A JP 2005243946 A JP2005243946 A JP 2005243946A JP 2004052166 A JP2004052166 A JP 2004052166A JP 2004052166 A JP2004052166 A JP 2004052166A JP 2005243946 A JP2005243946 A JP 2005243946A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- signal charges
- solid
- read
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 V倍密構造のCCD撮像素子のような、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極と、各画素に対応する第2の電極とを有する固体撮像素子において、読出し電圧を高くすることなく信号電荷の読出し特性を改善する。
【解決手段】 複数個の画素2が配列された固体撮像素子において、一定の方向の画素数を有効解像度の所定数倍にし、隣り合う所定数個ずつの画素2の間に、それらの画素同士での信号電荷の移動を可能にする領域23を設ける。画素2からの信号電荷の読出し時には、各画素2に対応する第2の電極12と、この所定数個ずつの画素2の間に存在する第1の電極11とに読出し電圧を印加する。
【選択図】 図5
Description
本発明は、固体撮像素子及びその駆動方法に関し、特に、V倍密構造の固体撮像素子の読出し特性の改善を図ったものに関する。
CCD撮像素子においては、従来は、1つの画素に対して第1層目及び第2層目の2つの転送電極を有する垂直転送レジスタを用いて、フィールド読出しを行うのが最も一般的であった。
これに対し、近年では、全画素読出しを可能にするために、1画素あたりの垂直転送レジスタの転送電極を3層または4層にしたCCD撮像素子も登場している。しかし、そうしたCCD撮像素子には、垂直転送レジスタの構造が複雑化するという欠点がある。
そこで、1画素あたりの垂直転送レジスタの転送電極を2層にしたまま全画素読出しを実現するCCD撮像素子として、V(Vertical)倍密構造のCCD撮像素子が提案されている。これは、垂直方向の画素数を垂直有効解像度の2倍にし、垂直方向上で隣り合う2つずつの画素から読み出した信号電荷を加算(混合)して垂直転送することにより、全画素読出しを行うようにしたものである(例えば、特許文献1参照。)。
図7は、従来のV倍密構造のCCD撮像素子の撮像領域の詳細構造を示す平面図であり、矢印Vの方向が垂直転送レジスタの転送方向、矢印Hの方向が水平転送レジスタの転送方向である。例えばフォトダイオードから成る複数個の受光部(画素)51が、マトリクス状に配置されている。各受光部51は、垂直方向の数を垂直有効解像度の2倍にすることにより、垂直方向のサイズが本来のサイズの2分の1になっている。
各受光部51に対して、水平方向上で左側(あるいは右側であってもよい)に、垂直転送レジスタの第1層目の転送電極52と第2層目の転送電極53とが形成されている。受光部51に蓄積された信号電荷は、図示しない読出し領域を経て垂直転送レジスタに読み出される。受光部51以外の領域は、垂直転送レジスタを遮光するための遮光膜54で覆われている(図では受光部51の周辺部分のみについて遮光膜54を描いている)。
図8は、このV倍密構造のCCD撮像素子の撮像領域の詳細構造を示す断面図(図7のA−A’断面図)であり、図7と同じ部分には同一符号を付している。N型の半導体基板61上にP型ウェル領域62が形成され、P型ウェル領域62上に、受光部51(図7)を構成するN型領域63及びP型表面領域64が形成されている。各受光部51の間には、受光部51同士での信号電荷の混合を防ぐための素子分離領域65が形成されている。
半導体基板61上には、絶縁膜66を隔てて、各受光部51に対する転送電極52及び53(図7)が形成されている。受光部51以外の領域は、遮光膜54(図7)で覆われている。受光部51に光が入射すると、N型領域63で入射光が光電変換されて信号電荷が発生し、その信号電荷がP型表面領域64に蓄積される。
このCCD撮像素子での全画素読出しは、図7及び図8で中央に描いた2つの受光部51のように垂直方向上で隣り合う2つずつの画素から読み出した信号電荷を加算して垂直転送することによって行われる。
特開2000−184286号公報(段落番号0004〜0005、図3)
ところで、V倍密構造のCCD撮像素子では、垂直方向の画素サイズが本来のサイズの2分の1になることにより、信号電荷の読出し部分の幅が2分の1になるので、画素からの信号電荷の読出し特性が悪化するという問題が生じる。
図9,図10は、この問題を説明するために、前出の図7,図8に示した転送電極52及び53のうち、各受光部51から信号電荷を読み出すために読出し電圧を印加する転送電極にそれぞれ斜線を付した図である。垂直方向において各受光部51の下寄りに位置する第2層目の転送電極53に読出し電圧を印加することにより、それらの受光部51から信号電荷を読み出す。各受光部51の間に存在する第1層目の転送電極52には、素子分離領域65を超えて信号電荷が漏れることを避けるため、読出し電圧は印加しない。
そして、各受光部51は垂直方向のサイズが本来のサイズの2分の1なので、それに対応して転送電極53の幅も2分の1になり、その結果、信号電荷の読出し部分の幅が2分の1になるので、読出し特性が悪化する。
こうした読出し特性の悪化を防ぐためには、転送電極53に印加する読出し電圧を高くすることも考えられる。しかし、この読出し電圧を高くすると、図8に示した絶縁膜66の信頼性が低下したり、CCD撮像素子特有の読み出しノイズが悪化するという、別の問題が生じてしまう。
本発明は、上述の点に鑑み、V倍密構造のCCD撮像素子のような、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極(図7,図8では第1層目の転送電極52に相当)と、各画素に対応する第2の電極(図7,図8では第2層目の転送電極53に相当)とを有する固体撮像素子において、読出し電圧を高くすることなく信号電荷の読出し特性を改善することを課題としてなされたものである。
この課題を解決するために、本発明による固体撮像素子は、複数個の画素が配列された固体撮像素子において、一定の方向の画素数が有効解像度の所定数倍であり、隣り合う所定数個ずつの画素の間に、それらの画素同士での信号電荷の移動を可能にする領域が設けられたことを特徴とする。
この固体撮像素子では、一定の方向の画素数が有効解像度の所定数倍であり、隣り合う所定数個ずつの画素の間に、それらの画素同士での信号電荷の移動を可能にする領域が設けられる。
したがって、例えばV倍密構造のCCD撮像素子のような、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合う画素の間に存在する第1の電極と、各画素に対応する第2の電極とを有する固体撮像素子に本発明を適用すれば、画素からの信号電荷の読出し時に、第2電極だけでなく、この所定数個ずつの画素の間に存在する第1の電極に読出し電圧を印加することにより、画素間の領域(例えばN型領域)を介してそれらの画素の信号電荷を読み出すことができる。
このとき、この所定数個ずつの画素の信号電荷が、読出しを行う前にこの画素間の領域を介して混合されることになる。しかし、全画素読出しではそれらの画素から読み出した信号電荷を加算(混合)することを前提にしているので、読出し前にそれらの画素の信号電荷が混合されることには全く問題はない。
このように、隣り合う2つの画素あたり3つの電極(各画素に対応する第2の電極と、それらの画素の間に存在する第1の電極)を用いて読出しを行うことにより、信号電荷の読出し部分の幅が大きくなるので、読出し電圧を高くすることなく信号電荷の読出し特性を改善することができる。
ここで、一例として、隣り合う所定数個ずつの画素を構成する領域を、一体に形成することが好適である。それにより、それらの画素の間に存在する前述の第1の電極に読出し電圧を印加したとき、それらの画素同士での信号電荷の移動がスムーズに行われるので、読出し特性が一層改善される。
なお、本発明による固体撮像素子は、例えばCMOSセンサのようなX−Yアドレス型の固体撮像素子にも適用することができる。その場合にも、やはり、隣り合う所定数個ずつの画素の信号電荷を混合して読み出すことができるようになる。
次に、本発明による固体撮像素子の駆動方法は、複数個の画素が配列され、一定の方向の画素数が有効解像度の所定数倍であり、隣り合う所定数個ずつの画素の間に、それらの画素同士での信号電荷の移動を可能にする領域が設けられており、これらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極と、各画素に対応する第2の電極とを有する固体撮像素子の駆動方法において、これらの画素からの信号電荷の読出し時に、各画素に対応する第2の電極と、この所定数個ずつの画素の間に存在する第1の電極とに読出し電圧を印加することを特徴とする。
この駆動方法は、前述の本発明による固体撮像素子を、例えばV倍密構造のCCD撮像素子のような、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極と、各画素に対応する第2の電極とを有する固体撮像素子に適用した場合において、画素からの信号電荷の読出し時に、各画素に対応する第2の電極と、所定数個ずつの画素の間に存在する第1の電極とに読出し電圧を印加るようにしたものである。
このとき、隣り合う2つの画素あたり3つの電極(各画素に対応する第2の電極と、それらの画素の間に存在する第1の電極)を用いて読出しを行うことになり、信号電荷の読出し部分の幅が大きくなるので、全画素読出し時に、読出し電圧を高くすることなく信号電荷の読出し特性を改善することができる。
本発明によれば、V倍密構造のCCD撮像素子のような、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極と、各画素に対応する第2の電極とを有する固体撮像素子において、隣り合う2つの画素あたり3つの電極を用いて読出しを行うことにより、信号電荷の読出し部分の幅が大きくなるので、全画素読出し時に、読出し電圧を高くすることなく信号電荷の読出し特性を改善できるという効果が得られる。
また、例えばCMOSセンサのようなX−Yアドレス型の固体撮像素子においても、隣り合う所定数個ずつの画素の信号電荷を混合して読み出すことができるという効果が得られる。
以下、V倍密構造のCCD撮像素子に本発明を適用した例について、図面を用いて具体的に説明する。図1は、本発明を適用したCCD撮像素子の全体構成を示す平面図である。このCCD撮像素子1では、例えばフォトダイオードから成る複数個の受光部(画素)2が、マトリクス状に配置されている。各受光部2は、垂直方向(図の矢印Vの方向)の数を垂直有効解像度の2倍にすることにより、垂直方向のサイズが本来のサイズの2分の1になっている。
各垂直列の受光部2から読み出された信号電荷は、それぞれその垂直列に対応する垂直転送レジスタ3によって垂直方向に転送される。そして、各垂直転送レジスタ3で転送された信号電荷が、水平転送レジスタ4によって水平方向(図の矢印Hの方向)に転送され、出力アンプ5で電圧信号に変換されて、出力端子6から出力される。
図2は、このCCD撮像素子の撮像領域の詳細構造を示す平面図であり、図1と同じ部分には同一符号を付している(矢印V,Hの方向はそれぞれ図1と同じく垂直方向,水平方向である)。
各受光部2に対して、水平方向上で左側(あるいは右側であってもよい)に、垂直転送レジスタ3(図1)の第1層目の転送電極11と第2層目の転送電極12とが形成されている。受光部2に蓄積された信号電荷は、図示しない読出し領域を経て垂直転送レジスタ3に読み出される。受光部2以外の領域は、垂直転送レジスタ3を遮光するための遮光膜13で覆われている(図では受光部2の周辺部分のみについて遮光膜13を描いている)。
図3は、このCCD撮像素子の撮像領域の詳細構造を示す断面図(図2のA−A’断面図)であり、図2と同じ部分には同一符号を付している。N型の半導体基板21上にP型ウェル領域22が形成され、P型ウェル領域22上に、受光部2(図1,図2)を構成するN型領域23及びP型表面領域24が形成されている。
ここで、各受光部2は、垂直方向(図の横方向)で隣り合う2つの受光部2を1組として、各組のN型領域23が一体に形成されている。そして、互いに異なる組の受光部2の間には、それらの受光部2同士での信号電荷の混合を防ぐための素子分離領域25が形成されている。
半導体基板21上には、絶縁膜26を隔てて、各受光部2に対する転送電極11及び12(図2)が形成されている。受光部2以外の領域は、遮光膜13(図2)で覆われている。受光部2に光が入射すると、N型領域23で入射光が光電変換されて信号電荷が発生し、その信号電荷がP型表面領域24に蓄積される。
なお、このCCD撮像素子は、受光部2のN型領域23が転送電極11及び12の下側に亘って存在するようになるので、製造時には、転送電極11及び12を形成する前にN型領域23を形成するものとする。但し、N型領域23を形成し、その後転送電極11及び12を形成した後に、同じ組の2つの受光部2のポテンシャルを調整するためにN型領域23にN型不純物を導入してもよい。また、P型表面領域24は、転送電極11及び12を形成する前に形成してもよいし、転送電極11及び12を形成した後に形成してもよい。
図4,図5は、図2,図3に示した転送電極11及び12のうち、このCCD撮像素子で全画素読出しを行うときに読出し電圧を印加する転送電極にそれぞれ斜線を付した図である。垂直方向において各受光部2の下寄りに位置する第2層目の転送電極12に読出し電圧を印加するとともに、同じ組の受光部2の間に存在する第1層目の転送電極11に読出し電圧を印加することにより、各受光部2から信号電荷を読み出す。
このとき、垂直方向で隣り合う2つずつの受光部2の信号電荷が、読出しを行う前に共通のN型領域23を介して混合されることになる。しかし、全画素読出しではそれらの受光部2から読み出した信号電荷を加算(混合)することを前提にしているので、読出し前にそれらの受光部2の信号電荷が混合されることは、全く問題はない。
このように、2つの受光部2あたり3つの転送電極(各受光部2に対応する第2層の転送電極12と、それらの受光部2の間に存在する第1層の転送電極11)を用いて読出しを行うことにより、前出の図9,図10との比較からも明らかなように、信号電荷の読出し部分の幅が大きくなる。これにより、読出し電圧を高くすることなく、受光部2からの信号電荷の読出し特性が改善される。
そして、それらの受光部2のN型領域23を一体に形成していることから、それらの受光部2の間に存在する第1層の転送電極11に読出し電圧を印加したとき、それらの受光部2同士での信号電荷の移動がスムーズに行われるので、読出し特性が一層改善される。
なお、以上の例では、同じ組(垂直方向で隣り合う2つずつ)の受光部2のN型領域23を一体に形成している。しかし、別の例として、図6に示すように、単にそれらの受光部2の間に素子分離領域を設けないようにしてもよい。この場合にも、それらの受光部2の間に存在する第1層の転送電極11に読出し電圧を印加することにより、やはり信号電荷の読出し部分の幅が大きくなる(P型ウェル領域22を介してそれらの受光部2の間で信号電荷が移動する)ので、読出し特性が改善される。
また、以上の例では、V倍密構造のCCD撮像素子に本発明を適用した例を示した。しかし、これに限らず、一定方向の画素数が有効解像度の所定数倍にされるとともに、それらの画素から信号電荷を読出し可能な手段として、隣り合うの画素の間に存在する第1の電極(図2,図3では第1層目の転送電極11に相当)と、各画素に対応する第2の電極(図2,図3では第2層目の転送電極12に相当)とを有するあらゆる固体撮像素子に本発明を適用してよい。
また、以上の例では、受光部をマトリクス状に配置し、転送方式としてインターライン転送方式を採用したCCD撮像素子に本発明を適用した例を示した。しかし、本発明は、画素からの信号電荷の読出しに関する構造及び方法に特徴を有するものなので、フレーム転送方式を採用したCCD撮像素子や、受光部を1次元的に配置したCCD撮像素子(ラインセンサ)にも適用することができる。
また、本発明による固体撮像素子は、例えばCMOSセンサのようなX−Yアドレス型の固体撮像素子にも適用してよい。その場合にも、やはり、隣り合う所定数個ずつの画素の信号電荷を混合して読み出すことができるようになる。
1 CCD撮像素子
2 受光部
3 垂直転送レジスタ
4 水平転送レジスタ
5 出力アンプ
6 出力端子
11 垂直転送レジスタの第1層目の転送電極
12 垂直転送レジスタの第2層目の転送電極
13 遮光膜
21 N型の半導体基板
22 P型ウェル領域
23 受光部のN型領域
24 受光部のP型表面領域
25 素子分離領域
26 絶縁膜
2 受光部
3 垂直転送レジスタ
4 水平転送レジスタ
5 出力アンプ
6 出力端子
11 垂直転送レジスタの第1層目の転送電極
12 垂直転送レジスタの第2層目の転送電極
13 遮光膜
21 N型の半導体基板
22 P型ウェル領域
23 受光部のN型領域
24 受光部のP型表面領域
25 素子分離領域
26 絶縁膜
Claims (5)
- 複数個の画素が配列された固体撮像素子において、
一定の方向の画素数が有効解像度の所定数倍であり、
隣り合う所定数個ずつの前記画素の間に、それらの画素同士での信号電荷の移動を可能にする領域が設けられたことを特徴とする固体撮像素子。 - 請求項1に記載の固体撮像素子において、
前記信号電荷の移動を可能にする領域は、N型領域であることを特徴とする固体撮像素子。 - 請求項1に記載の固体撮像素子において、
前記画素から信号電荷を読出し可能な手段として、隣り合うの前記画素の間に存在する前記第1の電極と、各々の前記画素に対応する第2の電極とを有することを特徴とする固体撮像素子。 - 請求項1に記載の固体撮像素子において、
前記所定数個ずつの前記画素を構成する領域が、一体に形成されていることを特徴とする固体撮像素子。 - 複数個の画素が配列され、一定の方向の画素数が有効解像度の所定数倍であり、隣り合う所定数個ずつの前記画素の間に、それらの画素同士での信号電荷の移動を可能にする領域が設けられており、
前記画素から信号電荷を読出し可能な手段として、隣り合うの前記画素の間に存在する第1の電極と、各々の前記画素に対応する第2の電極とを有する固体撮像素子の駆動方法において、
前記画素からの信号電荷の読出し時に、各々の前記画素に対応する前記第2の電極と、前記所定数個ずつの前記画素の間に存在する前記第1の電極とに読出し電圧を印加することを特徴とする固体撮像素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052166A JP2005243946A (ja) | 2004-02-26 | 2004-02-26 | 固体撮像素子及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052166A JP2005243946A (ja) | 2004-02-26 | 2004-02-26 | 固体撮像素子及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005243946A true JP2005243946A (ja) | 2005-09-08 |
Family
ID=35025352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004052166A Abandoned JP2005243946A (ja) | 2004-02-26 | 2004-02-26 | 固体撮像素子及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005243946A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981439B2 (en) | 2012-10-02 | 2015-03-17 | Canon Kabushiki Kaisha | Solid-state imaging device and image capturing system |
-
2004
- 2004-02-26 JP JP2004052166A patent/JP2005243946A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981439B2 (en) | 2012-10-02 | 2015-03-17 | Canon Kabushiki Kaisha | Solid-state imaging device and image capturing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5641287B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP6003291B2 (ja) | 固体撮像装置及び電子機器 | |
US8946611B2 (en) | Solid-state imaging element and manufacturing method thereof, and electronic information device | |
JP5241454B2 (ja) | 固体撮像装置及びそれを用いた撮像システム | |
JP4971586B2 (ja) | 固体撮像装置 | |
KR101696463B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치 | |
JP4457325B2 (ja) | 固体撮像装置 | |
JP6126666B2 (ja) | 固体撮像装置及び電子機器 | |
US7667183B2 (en) | Image sensor with high fill factor pixels and method for forming an image sensor | |
JP4050906B2 (ja) | 固体撮像装置 | |
JP2011204878A (ja) | 固体撮像デバイスおよび電子機器 | |
JP2004186407A (ja) | 光電変換装置 | |
JP4961748B2 (ja) | 固体撮像装置 | |
JP5789446B2 (ja) | Mos型固体撮像素子及び撮像装置 | |
JP2006165663A (ja) | 撮像装置、デジタルカメラ、及びカラー画像データ生成方法 | |
JP2007259417A (ja) | 固体撮像素子および固体撮像素子の駆動方法および撮像装置 | |
JP6536627B2 (ja) | 固体撮像装置及び電子機器 | |
JP2005243946A (ja) | 固体撮像素子及びその駆動方法 | |
JP5619093B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP4444990B2 (ja) | 固体撮像装置 | |
JP2010123707A (ja) | 固体撮像装置およびその読み出し方法 | |
WO2022030588A1 (ja) | 撮像装置 | |
JP2003258234A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
JPS62206878A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080229 |