JP2005236853A - Image scanner and image processing apparatus - Google Patents

Image scanner and image processing apparatus Download PDF

Info

Publication number
JP2005236853A
JP2005236853A JP2004046106A JP2004046106A JP2005236853A JP 2005236853 A JP2005236853 A JP 2005236853A JP 2004046106 A JP2004046106 A JP 2004046106A JP 2004046106 A JP2004046106 A JP 2004046106A JP 2005236853 A JP2005236853 A JP 2005236853A
Authority
JP
Japan
Prior art keywords
output
photoelectric conversion
signal
ccd
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004046106A
Other languages
Japanese (ja)
Other versions
JP4101192B2 (en
Inventor
Norio Yamada
典生 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004046106A priority Critical patent/JP4101192B2/en
Publication of JP2005236853A publication Critical patent/JP2005236853A/en
Application granted granted Critical
Publication of JP4101192B2 publication Critical patent/JP4101192B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To correct linearity deviation and density deviation in a CCD output stage by two or more channels of a 4-channel output CCD. <P>SOLUTION: Photoelectric conversion signals of two or more photoelectric conversion elements arranged in a strait line state, are respectively output as outputs OS1, OS2 by shift registers and output buffers for every odd-numbered elements and even-numbered elements of one side dividing the photoelectric conversion element arrangement in the center part, and respectively output as outputs OS3, OS4 by shift registers and output buffers for every odd-numbered elements and even-numbered elements of another side. The outputs are made by an output gate signal ϕ2B supplied to output gates of every shift registers, and the output OS can be changed by changing a falling slope of the signal. Therefore, the falling slope of the output gate signal ϕ2B created by a timing generating circuit 21, is changed by filter circuits 23, 25 of variable register types, and output OS are separately changed and output. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ＣＣＤ等のリニアイメージセンサにより光電変換した画像信号をリニアイメージセンサの画素配列の中央部左側及び右側画素配列毎に出力し、出力した画像信号をマルチプレクスする画像読取装置及びこの画像読取装置を有するスキャナ装置、電子写真複写機、ファクシミリ装置等の画像処理装置に関する。   The present invention provides an image reading apparatus that outputs an image signal photoelectrically converted by a linear image sensor such as a CCD for each of the left and right pixel arrays in the center of the pixel array of the linear image sensor, and multiplexes the output image signals. The present invention relates to an image processing apparatus such as a scanner apparatus having a reading apparatus, an electrophotographic copying machine, and a facsimile apparatus.

デジタル複写機等で使用されるスキャナ装置は、ＣＣＤ等のリニアイメージセンサにより原稿画像を光電変換し画像読取りを行っている。ＣＣＤは高解像度及び高速読取りが可能なため広く使用されているが、デジタル複写機の普及につれて更なる高速化が求められている。この高速化に対処するために、ＣＣＤの画像電荷をＣＣＤ画素配列の中央部左側の偶数画素及び奇数画素毎、及び右側の偶数画素及び奇数画素毎の４チャンネルで処理するシステムが開発されている。   A scanner device used in a digital copying machine or the like reads an image by photoelectrically converting an original image by a linear image sensor such as a CCD. CCDs are widely used because they are capable of high resolution and high-speed reading, but further speeding-up is required as digital copying machines become widespread. In order to cope with this increase in speed, a system has been developed that processes the CCD image charges in four channels for each even-numbered pixel and odd-numbered pixel on the left side of the center of the CCD pixel array and for each even-numbered pixel and odd-numbered pixel on the right side. .

図１５は、従来の４チャンネル出力ＣＣＤにおける画像データの処理システムの構成を示す図である。図１５において、１２０は４チャンネル出力ＣＣＤシステム、１３０は前処理システム、１４０はスキャナ制御システムである。
４チャンネル出力ＣＣＤシステム１２０は、図示を省略しているが順番に配列された複数の受光素子（フォトダイオード）からなるＣＣＤ、シフトレジスタ、出力バッファで構成される。４チャンネル出力ＣＣＤの場合は、信号出力が偶数成分と奇数成分を更に受光素子の配列の中央部で左右に分割し、４系統の出力とするために、シフトレジスタは４つ存在する。従って、第１のシフトレジスタにより奇数成分の左端の受光素子による信号より順番に転送出力され、第２のシフトレジスタによって偶数成分の左端の受光素子による信号より順番に転送出力され、第３のシフトレジスタによって奇数成分の右端の受光素子による信号より順番に転送出力され、第４のシフトレジスタによって偶数成分の右端の受光素子による信号より順番に転送出力されることになる。 FIG. 15 is a diagram showing the configuration of an image data processing system in a conventional 4-channel output CCD. In FIG. 15, 120 is a 4-channel output CCD system, 130 is a preprocessing system, and 140 is a scanner control system.
Although not shown, the 4-channel output CCD system 120 includes a CCD, a shift register, and an output buffer, each of which is composed of a plurality of light receiving elements (photodiodes) arranged in order. In the case of a 4-channel output CCD, there are four shift registers in order to divide the even and odd components into left and right at the center of the array of light receiving elements to obtain four outputs. Therefore, the first shift register sequentially transfers and outputs the signal from the leftmost light receiving element of the odd component, and the second shift register sequentially transfers and outputs the signal from the even light component of the leftmost light receiving element. The register sequentially transfers and outputs the signals from the light receiving element at the right end of the odd component, and the fourth shift register sequentially transfers and outputs the signals from the light receiving element at the right end of the even component.

４チャンネル出力ＣＣＤシステム１２０から出力されたアナログ信号は、前処理システム１３０のアンプ１３１，１３２において画素信号毎にサンプリングされ信号増幅される。アンプ１３１，１３２は、１チップで２チャンネル分の処理がパラレルに可能なアンプである。アンプ１３１には、４チャンネル出力ＣＣＤシステム１２０の画素信号の奇数成分の左右２チャンネル（出力端子０Ｓ１、ＯＳ３）を入力し、アンプ１３２には、４チャンネル出力ＣＣＤシステム１２０の画素信号の偶数成分の左右２チャンネル（出力端子ＯＳ２、ＯＳ４）を入力する。   The analog signal output from the 4-channel output CCD system 120 is sampled and amplified for each pixel signal by the amplifiers 131 and 132 of the preprocessing system 130. The amplifiers 131 and 132 are amplifiers that can process two channels in parallel on a single chip. The amplifier 131 receives two left and right channels (output terminals 0S1, OS3) of the odd component of the pixel signal of the 4-channel output CCD system 120, and the amplifier 132 receives the even component of the pixel signal of the 4-channel output CCD system 120. Two left and right channels (output terminals OS2 and OS4) are input.

それぞれのアンプ１３１，１３２内部においては、４チャンネル出力ＣＣＤシステム１２０の左右からの２チャンネルの画素信号が並列で処理（サンプリング及び信号増幅）され、その後１チャンネルに合成（マルチプレクス）される。即ち、アンプ１３１においては奇数成分の左右の信号を合成して１チャンネルに、アンプ１３２においては偶数成分の左右の信号を合成して１チャンネルにし、それぞれアンプ１３１，１３２より出力するようになっている。   In each of the amplifiers 131 and 132, the two-channel pixel signals from the left and right sides of the four-channel output CCD system 120 are processed in parallel (sampling and signal amplification), and then synthesized (multiplexed) into one channel. That is, the amplifier 131 synthesizes the left and right signals of the odd components into one channel, and the amplifier 132 synthesizes the left and right signals of the even components into one channel and outputs them from the amplifiers 131 and 132, respectively. Yes.

これらのアンプ１３１，１３２により、信号処理上適当なレベルに増幅された画素毎のアナログ信号は、ＡＤコンバータ１３３，１３４によりＡＤ変換されデジタル信号になる。ここで使用するＡＤコンバータ１３３，１３４の分解能は、８ビット（２５６ステップ）なので、画素データとしては１画素あたり８ビットデータとなる。   The analog signals for each pixel amplified to an appropriate level in signal processing by these amplifiers 131 and 132 are AD converted by the AD converters 133 and 134 into digital signals. Since the resolution of the AD converters 133 and 134 used here is 8 bits (256 steps), the pixel data is 8 bits per pixel.

なお、４チャンネル出力ＣＣＤシステムのレジスタ、出力バッファ、及びアンプ１３１，１３２を駆動するために必要な制御信号（サンプルホールドパルス、合成信号、クランプ信号）、並びにＡＤコンバータ１３３，１３４においてＡＤ変換処理に必要なＡＤ変換用クロックは、後段のスキャナ制御システム１４０から供給される。   It should be noted that control signals (sample hold pulse, composite signal, clamp signal) necessary for driving the registers, output buffers, and amplifiers 131 and 132 of the 4-channel output CCD system, and AD conversion processing in the AD converters 133 and 134 are used. The necessary AD conversion clock is supplied from the subsequent scanner control system 140.

スキャナ制御システム１４０は、詳細図を省略しているがバス幅変換回路、シェーディング補正回路、バスセレクト回路、左右補正回路、ビット反転回路及びラスタ変換回路を有する。即ち、バス幅変換回路により奇数成分、偶数成分それぞれにおいて左のデータと右のデータに分けられる。従って、例えば前処理システム１３０から画像データのデータレートが２チャンネル（奇数チャンネル及び偶数チャンネル）で１チャンネル当り４０ＭＨｚとして入力された場合、バス幅変換処理後の出力として画像データは４チャンネルで１チャンネル２０ＭＨｚとして４チャンネルに変換された状態で次段のシェーディング補正回路に入力されることになる。   Although not shown in detail, the scanner control system 140 includes a bus width conversion circuit, a shading correction circuit, a bus selection circuit, a left / right correction circuit, a bit inversion circuit, and a raster conversion circuit. That is, the bus width conversion circuit divides the odd data and the even data into left data and right data. Therefore, for example, when the data rate of the image data is input from the preprocessing system 130 as 2 channels (odd channel and even channel) as 40 MHz per channel, the image data is output as 4 channels and 1 channel as the output after the bus width conversion processing. It is input to the next stage shading correction circuit in a state of being converted into 4 channels as 20 MHz.

シェーディング補正回路ではシェーディング補正が行われる。シェーディング補正が行われた画像データは、左右補正回路に入力される。   Shading correction is performed in the shading correction circuit. The image data subjected to the shading correction is input to the left / right correction circuit.

光画像信号として４チャンネル出力ＣＣＤシステムに入力される画像情報は、複数の受光素子毎に光電変換されるが、このとき原稿の反射率が同一濃度の光画像信号を各受光素子が受光し光電変換し、同一レベルの電荷信号を出力したとしても信号の処理系統が４つに分かれ異なってしまうために回路特性的な偏差、より具体的には信号伝達経路間に生じるリニアリティ偏差が生じ、画素信号間（画像データ）に歪みが生じることになる。この歪みを補正するために左右補正回路を設け、メモリを使用したデータ変換テーブルを用いて左右補正を行っている。   Image information input to the 4-channel output CCD system as a light image signal is photoelectrically converted for each of a plurality of light receiving elements. At this time, each light receiving element receives a light image signal having the same density of the reflectance of the original, Even if the same level of charge signal is converted and output, the signal processing system is divided into four parts, and therefore, a circuit characteristic deviation, more specifically, a linearity deviation that occurs between signal transmission paths occurs. Distortion occurs between signals (image data). In order to correct this distortion, a left / right correction circuit is provided, and left / right correction is performed using a data conversion table using a memory.

前記リニアリティ偏差の他に、画像濃度に対する画像データの各画素毎に生じる照度むら、感度のばらつき受光素子及びシフトレジスタで発生する暗電流等による濃度勾配偏差（濃度偏差）がある。この濃度偏差は、前記シェーディング補正回路で補正可能であるが、中間階調領域では補正困難であり、従来提案されている解決手法では、グレースケールチャートを主走査又は副走査方向の読取位置に設け、その各ステップの読取データを基にガンマ補正テーブルを参照し補正する手法が用いられている。   In addition to the linearity deviation, there are illuminance unevenness generated for each pixel of image data with respect to image density, sensitivity variation, and density gradient deviation (density deviation) due to dark current generated in the light receiving element and shift register. This density deviation can be corrected by the shading correction circuit, but it is difficult to correct in the intermediate gradation region. In the conventionally proposed solution, a gray scale chart is provided at the reading position in the main scanning or sub scanning direction. A method is used in which correction is performed by referring to a gamma correction table based on the read data of each step.

このような補正が行われた画像データは、そのあとビット反転回路によってビット反転され、ラスタ変換回路によって画像データの並び順の整列化処理が行われる。   The image data subjected to such correction is then bit-inverted by the bit inversion circuit, and the rasterizing circuit performs an alignment process of the image data arrangement order.

そして次段の画像処理システム（不図示）により、フィルタリング処理、レンジ補正、倍率変換、ガンマ補正、階調処理等が行われることになる（特許文献１参照）。   Then, filtering processing, range correction, magnification conversion, gamma correction, gradation processing, and the like are performed by the next stage image processing system (not shown) (see Patent Document 1).

特開２０００−１８８６８６号公報JP 2000-188686 A

上述のように従来の４チャンネル出力ＣＣＤの画像データ処理システムにおいては、チャンネルのリニアリティ偏差の補正である左右補正を、ＣＣＤ出力（画像データ）をアンプ１３１，１３２で増幅し、ＡＤコンバータ１３３，１３４でＡＤ変換した後の画像データに対して行っている。つまり、前記画像データをメモリのアドレスに入力し、補正後の画像データはメモリのデータ出力より、予めメモリのそれぞれのアドレスに対してセットされたデータが代わりに出力されることで左右補正を行っている。従って、専用メモリの搭載やその処理のための周辺回路が必要になるなど、画像データ処理が複雑になっている。濃度偏差の補正も、ＡＤ変換した後の画像データに対して行われことになるが、回路構成の複雑化は避けられない。   As described above, in the conventional 4-channel output CCD image data processing system, the left / right correction, which is the correction of the linearity deviation of the channel, is amplified by the amplifiers 131 and 132 and the AD converters 133 and 134 are amplified. This is performed on the image data after AD conversion. That is, the image data is input to the memory address, and the corrected image data is corrected in the left-right direction by outputting the data set in advance for each address of the memory instead of the data output of the memory. ing. Accordingly, image data processing is complicated, such as mounting a dedicated memory and a peripheral circuit for the processing. The correction of the density deviation is also performed on the image data after AD conversion, but the circuit configuration is inevitably complicated.

そこで本発明は、このような状況に鑑みなされたものであり、その目的は、４チャンネル出力ＣＣＤシステムにおいて、ＣＣＤからの光電変換信号の出力時点で複数チャンネルによるリニアリティ偏差を補正しかつ濃度偏差を補正することである。   Accordingly, the present invention has been made in view of such a situation, and an object of the present invention is to correct a linearity deviation due to a plurality of channels and output a density deviation in a 4-channel output CCD system at the time of output of a photoelectric conversion signal from the CCD. It is to correct.

請求項１の発明は、直線状に配列された複数の光電変換素子の光電変換信号を、前記光電変換素子配列を中央部で区切った一方の側の奇数番目素子及び偶数番目素子毎に出力する第１の出力手段と、他方の側の奇数番目素子及び偶数番目素子毎に出力する第２の出力手段を備えた画像読取装置において、前記光電変換素子間を移動する光電変換信号の移動開始時間を制御する手段を、前記第１の出力手段及び第２の出力手段の両方又はいずれか一方に備えたことを特徴とする画像読取装置である。
請求項２の発明は、請求項１記載の画像読取装置において、異なる移動開始時間で標準濃度の原稿を読取り、前記一方の側及び他方の側の光電変換素子の読取出力値を取得する手段と、取得した読取出力値に基いて移動開始時間を設定する手段とを備えたことを特徴とする画像読取装置である。
請求項３の発明は、請求項２記載の画像読取装置において、前記取得した読取出力値に基いて移動開始時間を設定する手段は、前記一方の側及び他方の側の光電変換素子の読取出力値が共通する移動開始時間を設定することを特徴とする画像読取装置である。
請求項４の発明は、請求項１乃至３のいずれかに記載の画像読取装置を備えたことを特徴とする画像処理装置である。 According to the first aspect of the present invention, photoelectric conversion signals of a plurality of photoelectric conversion elements arranged in a straight line are output for each odd-numbered element and even-numbered element on one side obtained by dividing the photoelectric conversion element array at the center. In the image reading apparatus including the first output means and the second output means for outputting the odd-numbered elements and the even-numbered elements on the other side, the movement start time of the photoelectric conversion signal moving between the photoelectric conversion elements The image reading apparatus is characterized in that means for controlling is provided in both or either one of the first output means and the second output means.
According to a second aspect of the present invention, there is provided the image reading apparatus according to the first aspect, wherein the document having the standard density is read at different movement start times, and the read output values of the photoelectric conversion elements on the one side and the other side are acquired. An image reading apparatus comprising: means for setting a movement start time based on the acquired read output value.
According to a third aspect of the present invention, in the image reading apparatus according to the second aspect, the means for setting the movement start time based on the acquired read output value is the read output of the photoelectric conversion elements on the one side and the other side. An image reading apparatus is characterized in that a movement start time having a common value is set.
A fourth aspect of the present invention is an image processing apparatus comprising the image reading apparatus according to any one of the first to third aspects.

本発明によれば、４チャンネル出力ＣＣＤシステムにおいて、ＣＣＤからの光電変換信号の出力時点で複数チャンネルによるリニアリティ偏差を補正しかつ濃度偏差を補正することができる。このため後段においてメモリを有するリニアリティ偏差や濃度偏差の補正回路を設ける必要がなくなり画像読取装置の回路構成が簡略化する。   According to the present invention, in a 4-channel output CCD system, it is possible to correct a linearity deviation due to a plurality of channels and to correct a density deviation at the time of output of a photoelectric conversion signal from the CCD. Therefore, it is not necessary to provide a correction circuit for linearity deviation or density deviation having a memory in the subsequent stage, and the circuit configuration of the image reading apparatus is simplified.

はじめに、本発明の実施形態に係る４チャンネル出力ＣＣＤシステムを有する画像読取装置におけるリニアリティ偏差の補正について説明する。
図１は、本発明が実施される４チャンネル出力ＣＣＤ装置の構成図である。この４チャンネル出力ＣＣＤ装置は、図示を省略しているがデジタル複写機等のスキャナ部において原稿からの反射光を光電変換するものである。
図１において、５は直線状に順番に配列された複数の光電変換素子（フォトダイオード）、１は光電変換素子５を中央部で区切った左側の奇数番目の素子の信号出力を転送移動させるアナログシフトレジスタ、２は光電変換素子５の中央部左側の偶数番目の素子の信号出力を転送移動させるアナログシフトレジスタ、３は光電変換素子５の中央部右側の奇数番目の素子の信号出力を転送移動させるアナログシフトレジスタ、４は光電変換素子５の中央部右側の偶数番目の素子の信号出力を転送移動させるアナログシフトレジスタ、６は左側シフトレジスタ１，２のアウトプットゲート端子、７は右側シフトレジスタ３，４のアウトプットゲート端子、８はアナログシフトレジスタ１の出力バッファ、９はアナログシフトレジスタ２の出力バッファ、１０はアナログシフトレジスタ３の出力バッファ、１１はアナログシフトレジスタ４の出力バッファである。また出力バッファ８は光電変換素子５の左側奇数成分の出力端子ＯＳ１、出力バッファ９は光電変換素子５の左側偶数成分の出力端子ＯＳ２、出力バッファ１０は光電変換素子５の右側奇数成分の出力端子ＯＳ３、出力バッファ１１は光電変換素子５の右側偶数成分の出力端子ＯＳ４を有する。なお、ＲＳはリセットパルス入力端子、ＣＰはクランプパルスの入力端子である。これらはＣＣＤ装置として１つの基板上に形成される。 First, correction of linearity deviation in an image reading apparatus having a 4-channel output CCD system according to an embodiment of the present invention will be described.
FIG. 1 is a block diagram of a 4-channel output CCD apparatus in which the present invention is implemented. Although not shown, this 4-channel output CCD device photoelectrically converts reflected light from a document in a scanner unit such as a digital copying machine.
In FIG. 1, 5 is a plurality of photoelectric conversion elements (photodiodes) arranged in a straight line in order, and 1 is an analog that transfers and moves the signal output of the odd-numbered elements on the left side obtained by dividing the photoelectric conversion element 5 at the center. The shift register 2 is an analog shift register that transfers and moves the signal output of the even-numbered elements on the left side of the central part of the photoelectric conversion element 5, and 3 is the transfer-transfer of the signal output of the odd-numbered elements on the right side of the central part of the photoelectric conversion element 5 4 is an analog shift register for transferring and moving the signal output of even-numbered elements on the right side of the center of the photoelectric conversion element 5, 6 is an output gate terminal of the left shift registers 1 and 2, and 7 is a right shift register. 3 and 4 output gate terminals, 8 is an output buffer of the analog shift register 1, and 9 is an output buffer of the analog shift register 2. §, the output buffer of the analog shift register 3 10, 11 is an output buffer of the analog shift register 4. The output buffer 8 is an output terminal OS1 of the left odd component of the photoelectric conversion element 5, the output buffer 9 is an output terminal OS2 of the left even component of the photoelectric conversion element 5, and the output buffer 10 is an output terminal of the right odd component of the photoelectric conversion element 5. The OS3 and the output buffer 11 have an even-numbered right-side output terminal OS4 of the photoelectric conversion element 5. RS is a reset pulse input terminal and CP is an input terminal of a clamp pulse. These are formed on a single substrate as a CCD device.

ＣＣＤの駆動は、後述する専用のタイミング発生回路により信号が生成され、その信号は２つのドライバで左右のアウトプットゲート端子６，７に供給されるようになっている。そしてこのタイミング信号によりＣＣＤから光電出力信号が取出される。   For driving the CCD, a signal is generated by a dedicated timing generation circuit to be described later, and the signal is supplied to the left and right output gate terminals 6 and 7 by two drivers. Then, a photoelectric output signal is taken out from the CCD by this timing signal.

図２は、ＣＣＤで生成される電荷信号の移動の形態を示す図である。図２を参照して
シフトの形態を説明すると、Ｔ１１の状態は前の移動（シフト）動作の結果、電荷信号の移動が安定している状態であり、Ｔ１２の状態はＴ１１の状態から隣のレジスタに電荷信号を移動開始している状態であり、Ｔ１３の状態は移動を終了した状態を示す。このシフトはアナログシフトレジスタのレジスタにクロックφ１、φ２が交互にハイ（Ｈ）とロー（Ｌ）を繰返すことにより順次行われるものであり、最後にアウトプットゲート６，７にアウトプットゲート信号φ２Ｂが供給されることにより、出力バッファを介して電荷信号を出力信号（電圧）ＯＳに変換しＣＣＤ外部に出力している。 FIG. 2 is a diagram showing the movement of the charge signal generated by the CCD. Referring to FIG. 2, the state of the shift will be described. The state of T11 is a state in which the movement of the charge signal is stable as a result of the previous movement (shift) operation, and the state of T12 is adjacent to the state of T11. This is a state where the movement of the charge signal to the register is started, and the state of T13 indicates a state where the movement is finished. This shift is performed sequentially by repeating high (H) and low (L) clocks φ1 and φ2 in the register of the analog shift register. Finally, the output gate signal φ2B is sent to the output gates 6 and 7. Is supplied, the charge signal is converted into an output signal (voltage) OS via the output buffer and output to the outside of the CCD.

図３は、アウトプットゲート信号と出力信号の関係を示す図である。
図３において、アウトプットゲート６，７にアウトプット信号φ２Ｂが供給されると、該信号φ２Ｂの立下りによりシフトレジスタの電荷信号は出力バッファから電圧信号として現れてくる。ここで、アウトプットゲート信号φ２Ｂの立下りまでの１０％のタイミングからＣＣＤ出力電圧信号ＯＳが安定する手前１０％のタイミングまでの時間を出力遅延時間という。このようにアウトプットゲート信号と出力電圧信号が出力遅延時間を有しているとき、図４の出力電圧信号と出力タイミングの関係図に示すように、一般的には、電圧信号Ｄが安定する時間帯（領域）ｄ１でサンプリング信号ＳＨＤによりサンプリングし電圧信号として出力している（図４（Ａ））。高速読取りを行うためにサンプリング信号ＳＨＤを早くすると安定領域ｄ１で出力することができなくなる（図４（Ｂ））。この関係を更に図５により説明する。 FIG. 3 is a diagram illustrating the relationship between the output gate signal and the output signal.
In FIG. 3, when the output signal φ2B is supplied to the output gates 6 and 7, the charge signal of the shift register appears as a voltage signal from the output buffer by the fall of the signal φ2B. Here, the time from the timing of 10% until the output gate signal φ2B falls to the timing of 10% before the CCD output voltage signal OS is stabilized is referred to as an output delay time. When the output gate signal and the output voltage signal have an output delay time as described above, the voltage signal D is generally stabilized as shown in the relationship diagram between the output voltage signal and the output timing in FIG. The signal is sampled by the sampling signal SHD in the time zone (region) d1 and is output as a voltage signal (FIG. 4A). If the sampling signal SHD is advanced in order to perform high-speed reading, it cannot be output in the stable region d1 (FIG. 4B). This relationship will be further described with reference to FIG.

図５は、アウトプットゲート信号と出力電圧信号の出力タイミングの関係を示す図である。図５において、アウトプットゲート信号φ２Ｂの立下り傾斜をａ，ｂ，ｃのように変化させると、電荷の移動し始めるタイミングが変化する。この結果、出力バッファから出力される電圧信号はＯＳａ，ＯＳｂ，ＯＳｃのように変化する。このとき出力遅延時間は、傾斜ａのアウトプットゲート信号に対してはＴ２１、傾斜ｂのアウトプットゲート信号に対してはＴ２２、傾斜ｃのアウトプットゲート信号に対してはＴ２３のようになり、出力バッファの特性によりＴ２１<Ｔ２２<Ｔ２３となる。いま所定のサンプリング信号ＳＨＤの立下り点をサンプリングポイントとして電圧信号ＯＳａ，ＯＳｂ，ＯＳｃをサンプリングすると、電圧信号ＯＳａでは安定領域で出力が可能になり、電圧信号ＯＳｂでは安定領域から少しはずれ、電圧信号ＯＳｃでは完全に安定領域からはずれたポイントで出力されることになる。つまり、このはずれにより出力される電圧信号は減少する。   FIG. 5 is a diagram illustrating the relationship between the output gate signal and the output timing of the output voltage signal. In FIG. 5, when the falling slope of the output gate signal φ2B is changed to a, b, c, the timing at which the charge starts to move changes. As a result, the voltage signal output from the output buffer changes like OSa, OSb, OSc. At this time, the output delay time is T21 for the output gate signal of slope a, T22 for the output gate signal of slope b, and T23 for the output gate signal of slope c. T21 <T22 <T23 depending on the characteristics of the output buffer. When the voltage signals OSa, OSb, OSc are sampled using the falling point of the predetermined sampling signal SHD as a sampling point, the voltage signal OSa can be output in a stable region, and the voltage signal OSb is slightly out of the stable region. In OSc, the signal is output at a point completely deviating from the stable region. That is, the voltage signal output due to this deviation decreases.

本実施形態では、この出力遅延時間による出力電圧信号の減少をリニアリティ偏差の補正に使用する。
図６は、本発明の実施形態に係る４チャンネル出力ＣＣＤシステムの全体ブロック構成図であり、図中、２０は図１で説明した４チャンネル出力ＣＣＤ装置、２１は４チャンネル出力ＣＣＤ装置２０に供給するアウトプットゲート信号φ２Ｂを発生するためのタイミング発生回路、２２，２３はアウトプットゲート信号φ２Ｂを０乃至５Ｖの振幅で駆動するドライバ回路、２４，２５はアウトプットゲート信号φ２Ｂの立下り傾斜を制御するフィルタ回路である。フィルタ回路２４，２５の詳細回路を更に図７、図８を参照して説明する。 In this embodiment, the decrease in the output voltage signal due to the output delay time is used for correcting the linearity deviation.
FIG. 6 is an overall block diagram of a 4-channel output CCD system according to an embodiment of the present invention, in which 20 is the 4-channel output CCD device described in FIG. 1 and 21 is the 4-channel output CCD device 20. Timing generating circuit for generating the output gate signal φ2B, 22 and 23 are driver circuits for driving the output gate signal φ2B with an amplitude of 0 to 5V, and 24 and 25 are the falling slopes of the output gate signal φ2B. It is a filter circuit to control. Detailed circuits of the filter circuits 24 and 25 will be further described with reference to FIGS.

図７は、アウトプットゲート信号の立下り傾斜を制御するフィルタ回路の構成図、図８は、フィルタ回路に使用されるエンハンスメント型ＦＥＴ、及びバリキャップダイオードの特性図である。
図７において、フィルタ回路２４はエンハンスメント型ＦＥＴ２４ａで構成し、ソースＳにはドライバ２２の出力（アウトプットゲート信号φ２Ｂ）を供給し、ゲートＧにはＤＡコンバータでアナログ変換したコントロール信号を印加する。エンハンスメント型ＦＥＴ２４ａは、図８（Ａ）に示すような、ゲートＧ及びソースＳ間電圧が大きくなるとドレイン電流が流れ易くなる、つまりオン抵抗が小さくなる特性を利用し可変抵抗器として使用する。 FIG. 7 is a configuration diagram of a filter circuit that controls the falling slope of the output gate signal, and FIG. 8 is a characteristic diagram of enhancement-type FETs and varicap diodes used in the filter circuit.
In FIG. 7, the filter circuit 24 is composed of an enhancement type FET 24a, the output of the driver 22 (output gate signal φ2B) is supplied to the source S, and the control signal analog-converted by the DA converter is applied to the gate G. The enhancement type FET 24a is used as a variable resistor by utilizing the characteristic that the drain current easily flows when the voltage between the gate G and the source S increases as shown in FIG.

ＤＡコンバータ２７の出力を０Ｖに設定すると、ソースＳにはドライバ２２の信号がかかるため、ゲートＧ−ソースＳ間の電圧は０Ｖ又は負となり、ＦＥＴ２４ａはオフ状態になる。このためＦＥＴ２４ａの合成抵抗値は抵抗Ｒ１１の抵抗値となり、キャパシタＣ１１と共にフィルタを構成する。このとき時定数は最大となり波形の立下りは鈍った状態になる。   When the output of the DA converter 27 is set to 0V, the signal from the driver 22 is applied to the source S, so the voltage between the gate G and the source S becomes 0V or negative, and the FET 24a is turned off. Therefore, the combined resistance value of the FET 24a becomes the resistance value of the resistor R11 and constitutes a filter together with the capacitor C11. At this time, the time constant is maximized and the falling of the waveform becomes dull.

逆にＤＡコンバータ２７の出力電圧を５Ｖ付近に設定すると、ソースＳにはドライバ２２の信号がかかるため、ゲートＧ−ソースＳ間電圧はドライバ信号によって決まり、信号レベルが高い場合は、ＦＥＴ２４ａのオン抵抗は大きく、逆に信号レベルが低い場合は、ゲートＧ−ソースＳ間電圧は大きくなりＦＥＴ２４ａのオン抵抗は小さくなる。オン抵抗が小さくなると、オン抵抗、抵抗Ｒ１１，Ｒ１２の合成抵抗値は小さくなり、この合成抵抗値とキャパシタＣ１１でフィルタを構成する。このとき時定数は最小となり、波形の立下りは急峻な形となる。なお、抵抗Ｒ１２は最小抵抗値の制限用として取付け、抵抗Ｒ１１>抵抗Ｒ１２である。従って、ＤＡコンバータ２７の出力を変化させることにより、フィルタ回路の時定数を可変にすることができるので、アウトプットゲート信号φ２Ｂの立下り傾斜を制御することができる。   Conversely, when the output voltage of the DA converter 27 is set to around 5V, the signal of the driver 22 is applied to the source S, so the voltage between the gate G and the source S is determined by the driver signal, and when the signal level is high, the FET 24a is turned on. When the resistance is large and the signal level is low, the voltage between the gate G and the source S increases and the on-resistance of the FET 24a decreases. When the on-resistance decreases, the combined resistance value of the on-resistance and resistors R11 and R12 decreases, and the combined resistance value and the capacitor C11 constitute a filter. At this time, the time constant is minimized, and the waveform falls sharply. The resistor R12 is attached for limiting the minimum resistance value, and the resistor R11> the resistor R12. Therefore, by changing the output of the DA converter 27, the time constant of the filter circuit can be made variable, so that the falling slope of the output gate signal φ2B can be controlled.

アウトプットゲート信号φ２Ｂの立下り傾斜を制御する別の方法として、汎用の電子ボリュームとコンデンサによりＲＣフィルタを構成してもよく、また抵抗は固定抵抗とし、容量を変化できるバリキャップ（バリアブルキャパシタダイオード）を用いて逆電圧の設定をコントロール信号とすれば、容量が変化するため（図８（Ｂ））、時定数を変化させることができる。   As another method for controlling the falling slope of the output gate signal φ2B, an RC filter may be constituted by a general-purpose electronic volume and a capacitor, and the resistor is a fixed resistor, and a varicap (variable capacitor diode that can change the capacitance). ) To set the reverse voltage as a control signal, the capacitance changes (FIG. 8B), so that the time constant can be changed.

以上の説明は、フィルタ回路２４について述べているがフィルタ回路２５についても同様に適用できる。   The above description is about the filter circuit 24, but the same applies to the filter circuit 25.

上述の４チャンネル出力ＣＣＤシステムの構成により、アウトプットゲート信号φ２Ｂの立下り傾斜を制御することができるので、４チャンネル出力ＣＣＤシステムの出力電圧ＯＳａ，ＯＳｂ，ＯＳｃを制御することができる。即ち、４チャンネル出力ＣＣＤシステムからの出力段階で電圧が制御可能になるので、信号伝達経路間に生じるリニアリティ偏差を予め、即ちＣＣＤ装置の出力段階で補正することができる。フィルタ回路は本実施形態では光電変換素子５の左側素子及び右側素子の両方の出力を制御するように構成しているが、前記素子のいずれか一方を基準にすれば他方の出力だけを制御するように構成してもよい。   With the configuration of the above-described 4-channel output CCD system, the falling slope of the output gate signal φ2B can be controlled, so that the output voltages OSa, OSb, OSc of the 4-channel output CCD system can be controlled. That is, since the voltage can be controlled at the output stage from the 4-channel output CCD system, the linearity deviation generated between the signal transmission paths can be corrected in advance, that is, at the output stage of the CCD device. In this embodiment, the filter circuit is configured to control the outputs of both the left and right elements of the photoelectric conversion element 5. However, if one of the elements is used as a reference, only the other output is controlled. You may comprise as follows.

また、カラー原稿に対応するために、図１で示した４チャンネル出力ＣＣＤ装置を、ＲＧＢの各フィルタを備える４チャンネル出力ＣＣＤ装置として構成し、これらにアウトプットゲート信号φ２Ｂの立下り傾斜制御用のフィルタ回路を付設する。アウトプットゲート信号φ２Ｂは、タイミング発生回路で１つの信号として生成し、６つのドライバ回路を経て６つのフィルタ回路に供給する。この場合も立下り傾斜の制御にエンハンスメント型ＦＥＴ２４ａを使用する。
図９は、カラー用４チャンネル出力ＣＣＤ装置を示し、図１０は、カラー用４チャンネル出力ＣＣＤシステムの構成図を示す。Ｒ，Ｇ，Ｂ用にそれぞれ３つの４チャンネル出力ＣＣＤ装置及び４チャンネル出力ＣＣＤシステムが用いられる。 Further, in order to cope with color originals, the 4-channel output CCD device shown in FIG. 1 is configured as a 4-channel output CCD device having RGB filters, which are used to control the falling slope of the output gate signal φ2B. A filter circuit is attached. The output gate signal φ2B is generated as one signal by the timing generation circuit, and is supplied to the six filter circuits via the six driver circuits. Also in this case, the enhancement type FET 24a is used to control the falling slope.
FIG. 9 shows a color 4-channel output CCD device, and FIG. 10 shows a configuration diagram of a color 4-channel output CCD system. Three four-channel output CCD devices and four-channel output CCD systems are used for R, G, and B, respectively.

次に、本実施形態に係る４チャンネル出力ＣＣＤシステムにおける濃度偏差の補正について説明する。
４チャンネル出力ＣＣＤシステム（図６）に、フィルタ回路２４，２５のコントロール信号をある値、例えばリニアリティ偏差が補正される値に仮設定して、副走査方向に複数段濃度が異なるグレーチャートを読取らせ、読取出力値を取得する。 Next, correction of density deviation in the 4-channel output CCD system according to this embodiment will be described.
In the 4-channel output CCD system (FIG. 6), the control signals of the filter circuits 24 and 25 are temporarily set to a certain value, for example, a value that corrects the linearity deviation, and a gray chart having different multi-stage densities in the sub-scanning direction is read. To obtain the read output value.

図１１は、左右の光電変換素子による読取結果を示す図であり、横軸は４チャンネル出力ＣＣＤ装置への入射光量、縦軸は読取出力値を表す。図１１に示されるように、左右の光電変換素子で同じ原稿を読取った場合であっても読取出力値が異なる。そこで、グレーチャートを読取ったときのグレーチャートの各段の読取出力値、グレーチャートの各段の濃度から算出した反射率、更にグレーチャートの１段目を出力値２４０ｄｉｇｉｔで正規化し、反射率毎の読取出力値を結んだ濃度曲線ａを取得する。ここで正規化した１段目の反射率と反射率０％を結んだ直線を理想の濃度直線ｂとし、ある中間調例えば反射率５０％のときの濃度直線ｂと濃度曲線ａとの差を濃度差ｃとしてデータ化する。
図１２は、この濃度差を示す図であり、横軸は反射率、縦軸は読取出力値を表し、濃度直線ｂと濃度曲線ａとの中間調における差が濃度差ｃとなる。この濃度差は左右の光電変換素子において得られる。 FIG. 11 is a diagram illustrating a result of reading by the left and right photoelectric conversion elements, where the horizontal axis represents the amount of incident light to the 4-channel output CCD device, and the vertical axis represents the read output value. As shown in FIG. 11, even when the same original is read by the left and right photoelectric conversion elements, the read output values are different. Therefore, when the gray chart is read, the read output value of each stage of the gray chart, the reflectance calculated from the density of each stage of the gray chart, and the first stage of the gray chart are normalized by the output value 240 digit, and each reflectance is normalized. A density curve a connecting the read output values is obtained. Here, the straight line connecting the normalized reflectance of the first stage and the reflectance of 0% is defined as an ideal density line b, and the difference between the density line b and the density curve a at a certain halftone, for example, the reflectance of 50%, is defined as the straight line. Data is generated as the density difference c.
FIG. 12 is a diagram showing the density difference, where the horizontal axis represents the reflectance, the vertical axis represents the read output value, and the difference in the halftone between the density line b and the density curve a is the density difference c. This density difference is obtained in the left and right photoelectric conversion elements.

この濃度差を求める動作を、前記コントロール信号を複数可変して行い、かつ左右の光電変換素子について行う。
図１３は、コントロール信号を変化させて取得した濃度差を示す図であり、横軸は反射率、縦軸は読取出力値を表す。左側光電変換素子についてコントロール信号をＳ１，Ｓ２，Ｓ３のように変化させたとき、読取出力値Ａ１，Ａ２，Ａ３が得られる。右側光電変換素子についても同様の動作を行う。そして、コントロール信号の各値に対する濃度差のデータから関係式を求め、不図示のスキャナ部のメモリに記憶させる。 The operation for obtaining the density difference is performed by varying a plurality of the control signals, and is performed for the left and right photoelectric conversion elements.
FIG. 13 is a diagram showing the density difference obtained by changing the control signal, where the horizontal axis represents the reflectance and the vertical axis represents the read output value. When the control signal for the left photoelectric conversion element is changed as S1, S2, and S3, the read output values A1, A2, and A3 are obtained. The same operation is performed for the right photoelectric conversion element. Then, a relational expression is obtained from density difference data for each value of the control signal, and stored in a memory of a scanner unit (not shown).

更に左右の光電変換素子毎に、濃度差の最大値（ｍａｘ値）及び最小値（ｍｉｎ値）を求め、同様にメモリに記憶させる。そしてＣＰＵにより左右の光電変換素子のｍａｘ値及びｍｉｎ値から左右の光電変換素子で共通の濃度差の領域を算出し、その中心値に対応する値をコントロール信号の設定値として決定する。
図１４は、左右の光電変換素子で共通の濃度差の領域を示す図であり、図中、横軸はコントロール信号の設定値、縦軸は濃度差を表す。図１４において、濃度差Ｙ１からＹ２までが共通する濃度差領域であり、この領域の中（Ｘ１からＸ２）でコントロール信号の設定値を決める。これまで設定値は、リニアリティ偏差を補正する設定値を仮決めしていたが、前記領域内で仮決めした設定値に最も近い設定値を選択することにより、リニアリティ偏差を補正し、且つ濃度差を補正する設定値を設定することができる。 Further, the maximum value (max value) and the minimum value (min value) of the density difference are obtained for each of the left and right photoelectric conversion elements, and are similarly stored in the memory. Then, the CPU calculates a common density difference region between the left and right photoelectric conversion elements from the max and min values of the left and right photoelectric conversion elements, and determines a value corresponding to the center value as a set value of the control signal.
FIG. 14 is a diagram illustrating a region of density difference common to the left and right photoelectric conversion elements, in which the horizontal axis represents the set value of the control signal and the vertical axis represents the density difference. In FIG. 14, the density difference areas Y1 to Y2 are common density difference areas, and the set value of the control signal is determined in this area (X1 to X2). Up to now, the setting value has been tentatively determined as the setting value for correcting the linearity deviation. However, by selecting the setting value closest to the setting value temporarily determined in the area, the linearity deviation is corrected and the density difference is corrected. It is possible to set a setting value for correcting.

以上のように、本発明に係る画像読取装置は回路構成を簡略化する画像読取装置として有用であり、シートスルー及びフラットベットスキャナ、デジタル複写機、ファクシミリ装置などに用いるのに適している。   As described above, the image reading apparatus according to the present invention is useful as an image reading apparatus that simplifies the circuit configuration, and is suitable for use in a sheet through and flat bed scanner, a digital copying machine, a facsimile machine, and the like.

本発明が実施される４チャンネル出力ＣＣＤ装置の構成図である。1 is a configuration diagram of a 4-channel output CCD device in which the present invention is implemented. FIG. ＣＣＤで生成される電荷信号の移動の形態を示す図である。It is a figure which shows the form of the movement of the electric charge signal produced | generated by CCD. アウトプットゲート信号と出力信号の関係を示す図である。It is a figure which shows the relationship between an output gate signal and an output signal. 出力電圧信号と出力タイミングの関係を示す図である。It is a figure which shows the relationship between an output voltage signal and output timing. アウトプットゲート信号と出力電圧信号の出力タイミングの関係を示す図である。It is a figure which shows the relationship between the output timing of an output gate signal and an output voltage signal. 本発明の実施形態に係る４チャンネル出力ＣＣＤシステムの全体ブロック構成図である。1 is an overall block configuration diagram of a 4-channel output CCD system according to an embodiment of the present invention. FIG. アウトプットゲート信号の立下り傾斜を制御するフィルタ回路の構成図である。It is a block diagram of the filter circuit which controls the falling inclination of an output gate signal. フィルタ回路に使用されるエンハンスメント型ＦＥＴ及びバリキャップダイオードの特性図である。It is a characteristic view of the enhancement type FET and varicap diode used in the filter circuit. カラー用４チャンネル出力ＣＣＤ装置を示す図である。It is a figure which shows the 4-channel output CCD apparatus for colors. カラー用４チャンネル出力ＣＣＤシステムの構成図を示す図である。It is a figure which shows the block diagram of the 4-channel output CCD system for colors. 左右の光電変換素子による読取結果を示す図である。It is a figure which shows the reading result by the left and right photoelectric conversion elements. 光電変換素子による読取濃度差を示す図である。It is a figure which shows the reading density difference by a photoelectric conversion element. コントロール信号を変化させて取得した濃度差を示す図である。It is a figure which shows the density | concentration difference acquired by changing a control signal. 左右の光電変換素子で共通の濃度差の領域を示す図である。It is a figure which shows the area | region of the density | concentration difference common with a photoelectric conversion element on either side. 従来の４チャンネル出力ＣＣＤシステムの構成を示す図である。It is a figure which shows the structure of the conventional 4-channel output CCD system.

符号の説明Explanation of symbols

１・・左側奇数成分アナログシフトレジスタ、２・・左側偶数成分アナログシフトレジスタ、３・・右側奇数成分アナログシフトレジスタ、４・・右側偶数成分アナログシフトレジスタ、５・・光電変換素子、６・・左側アウトプットゲート端子、７・・右側アウトプットゲート端子、８・・左側奇数成分出力バッファ、９・・左側偶数成分出力バッファ、１０・・右側奇数成分出力バッファ、１１・・右側偶数成分出力バッファ。   1 .. Left odd component analog shift register 2.. Left even component analog shift register 3.. Right odd component analog shift register 4.. Right even component analog shift register 5. Left output gate terminal, 7. Right output gate terminal, 8. Left odd component output buffer, 9. Left even component output buffer, 10. Right odd component output buffer, 11. Right even component output buffer .

Claims (4)

直線状に配列された複数の光電変換素子の光電変換信号を、前記光電変換素子配列を中央部で区切った一方の側の奇数番目素子及び偶数番目素子毎に出力する第１の出力手段と、他方の側の奇数番目素子及び偶数番目素子毎に出力する第２の出力手段を備えた画像読取装置において、
前記光電変換素子間を移動する光電変換信号の移動開始時間を制御する手段を、前記第１の出力手段及び第２の出力手段の両方又はいずれか一方に備えたことを特徴とする画像読取装置。 First output means for outputting photoelectric conversion signals of a plurality of photoelectric conversion elements arranged in a straight line for each odd-numbered element and even-numbered element on one side obtained by dividing the photoelectric conversion element array at a central portion; In the image reading apparatus provided with the second output means for outputting every odd-numbered element and even-numbered element on the other side,
An image reading apparatus characterized in that means for controlling the movement start time of a photoelectric conversion signal moving between the photoelectric conversion elements is provided in both or either one of the first output means and the second output means. . 請求項１記載の画像読取装置において、
異なる移動開始時間で標準濃度の原稿を読取り、前記一方の側及び他方の側の光電変換素子の読取出力値を取得する手段と、
取得した読取出力値に基いて移動開始時間を設定する手段と、
を備えたことを特徴とする画像読取装置。 The image reading apparatus according to claim 1.
Means for reading a document having a standard density at different movement start times and acquiring read output values of the photoelectric conversion elements on the one side and the other side;
Means for setting the movement start time based on the acquired read output value;
An image reading apparatus comprising: 請求項２記載の画像読取装置において、
前記取得した読取出力値に基いて移動開始時間を設定する手段は、前記一方の側及び他方の側の光電変換素子の読取出力値が共通する移動開始時間を設定することを特徴とする画像読取装置。 The image reading apparatus according to claim 2.
The means for setting the movement start time based on the acquired read output value sets the movement start time in which the read output values of the photoelectric conversion elements on the one side and the other side are common. apparatus. 請求項１乃至３のいずれかに記載の画像読取装置を備えたことを特徴とする画像処理装置。 An image processing apparatus comprising the image reading apparatus according to claim 1.
JP2004046106A 2004-02-23 2004-02-23 Image reading apparatus and image processing apparatus Expired - Fee Related JP4101192B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004046106A JP4101192B2 (en) 2004-02-23 2004-02-23 Image reading apparatus and image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004046106A JP4101192B2 (en) 2004-02-23 2004-02-23 Image reading apparatus and image processing apparatus

Publications (2)

Publication Number Publication Date
JP2005236853A true JP2005236853A (en) 2005-09-02
JP4101192B2 JP4101192B2 (en) 2008-06-18

Family

ID=35019322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046106A Expired - Fee Related JP4101192B2 (en) 2004-02-23 2004-02-23 Image reading apparatus and image processing apparatus

Country Status (1)

Country Link
JP (1) JP4101192B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131289A (en) * 2006-11-20 2008-06-05 Sharp Corp Image processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131289A (en) * 2006-11-20 2008-06-05 Sharp Corp Image processor
JP4606401B2 (en) * 2006-11-20 2011-01-05 シャープ株式会社 Image processing device

Also Published As

Publication number Publication date
JP4101192B2 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
US8896738B2 (en) Solid-state image pickup device and signal processing method therefor
JP6225682B2 (en) Image sensor, image reading apparatus, and image forming apparatus
JP2006222750A (en) Analog front-end circuit and electronic apparatus
JP3259975B2 (en) Image reading device
US6853402B2 (en) Combined multiplexing and offset correction for an image sensor array
JP4101192B2 (en) Image reading apparatus and image processing apparatus
EP1079602B1 (en) Image input apparatus
US7327500B2 (en) Image inputting apparatus
JP2010103911A (en) Image reader
US8149474B2 (en) Image reading apparatus
JP3792956B2 (en) Image input device and image input system using the same
JP2000299764A (en) Image sensor unit and image reader using the sensor unit
JP4121981B2 (en) Image reading device
JPH09321953A (en) Image pickup device
JP4173452B2 (en) Image reading apparatus, image forming apparatus, and image reading method
JP6551487B2 (en) Image sensor, image reading apparatus, and image forming apparatus
JP3997033B2 (en) Image sensor unit and image reading apparatus using the same
JPH0614188A (en) Image processing device
JP2019169989A (en) Image pickup device, image reading apparatus, and image forming apparatus
JP4371244B2 (en) Analog front-end circuit and electronic equipment
JP2002199213A (en) Image reader
JP2001217990A (en) Image reader and image reading method
JP2005006104A (en) Image reading apparatus and method
JPH10336452A (en) Image reader
JP2004172886A (en) Image scanner and image processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees