JP2005236212A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005236212A JP2005236212A JP2004046655A JP2004046655A JP2005236212A JP 2005236212 A JP2005236212 A JP 2005236212A JP 2004046655 A JP2004046655 A JP 2004046655A JP 2004046655 A JP2004046655 A JP 2004046655A JP 2005236212 A JP2005236212 A JP 2005236212A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lid
- recess
- insulating base
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 蓋体と絶縁基体とを接着する樹脂接着剤の塗布状態や塗布量の経時的変化により、絶縁基体に対する蓋体の平行度にバラツキが生じず、絶縁基体上面と蓋体との距離を一定に保ち、気密封止の信頼性に優れるとともに正確な受光が可能なものとすること。
【解決手段】 半導体装置7は、上面に半導体素子3を収容するための凹部1aが形成されるとともに、絶縁基体1上面の凹部1aの周囲に凹部1a側が低くなるように段差が形成されている絶縁基体1と、絶縁基体1上面の段差よりも凹部1a側の部位に形成された複数の突起8と、凹部1aの内面から絶縁基体1の側面および下面の少なくとも一方にかけて形成された配線導体2と、凹部1aの底面に載置されて電極が配線導体2に電気的に接続された半導体素子3と、絶縁基体1上面の段差よりも凹部1a側の部位に複数の突起8を内部に含んで形成された樹脂接着剤層5を介して接着された蓋体4とを具備する。
【選択図】 図1
【解決手段】 半導体装置7は、上面に半導体素子3を収容するための凹部1aが形成されるとともに、絶縁基体1上面の凹部1aの周囲に凹部1a側が低くなるように段差が形成されている絶縁基体1と、絶縁基体1上面の段差よりも凹部1a側の部位に形成された複数の突起8と、凹部1aの内面から絶縁基体1の側面および下面の少なくとも一方にかけて形成された配線導体2と、凹部1aの底面に載置されて電極が配線導体2に電気的に接続された半導体素子3と、絶縁基体1上面の段差よりも凹部1a側の部位に複数の突起8を内部に含んで形成された樹脂接着剤層5を介して接着された蓋体4とを具備する。
【選択図】 図1
Description
本発明は、フォトダイオード,ラインセンサ,イメージセンサ等の受光素子である光半導体素子またはこれらの受光部を有する光半導体素子などの半導体素子を具備した半導体装置に関する。
従来のフォトダイオード(PD),ラインセンサ,イメージセンサ等の受光素子である光半導体素子またはこれらの受光部を有する光半導体素子などの半導体素子を具備した半導体装置を構成する絶縁基体は、例えばセラミックス等から成り、上面に半導体素子を収容するための凹部が形成されている。また、絶縁基体の凹部の内面から絶縁基体の側面および下面の少なくとも一方にかけて、配線導体が形成されている。
半導体素子は絶縁基体の凹部の底面に載置され接着されており、その半導体素子の上面の外周部には電極が設けられている。半導体素子の電極と上記配線導体のうち凹部の内面に露出した部位とは、Au,Al等からなるボンディングワイヤにより電気的に接続される。
また、ガラス、有機樹脂等から成る蓋体が絶縁基体の上面にエポキシ樹脂等の樹脂からなる樹脂接着剤層を介して接着固定される。この蓋体は、その下面外周部が絶縁基体の上面の凹部の周囲に接着されて凹部を塞ぐ。これにより、絶縁基体と蓋体とで形成される容器の内部に半導体素子が気密封止される。なお、蓋体は透光性の材料により形成される。
このように従来の半導体装置は、蓋体を有することにより、半導体装置の内部空間にゴミなどの異物が侵入することを防止するとともに、半導体装置の内部空間を密閉空間とすることで、外部雰囲気の湿気が半導体装置内に侵入するのを防ぎ、半導体素子の耐久性を向上させている。
なお、配線導体のうち絶縁基体の側面および下面の少なくとも一方に露出した部位は、外部接続用のパッドとして機能する。
そして、例えば半導体素子が光半導体素子の場合であれば、蓋体は透光性のものが使用され、透光性蓋体を介して外部の光が光半導体素子の受光面で受光されるとともに光半導体素子で電気信号に変換される。この電気信号は、配線導体を経由して半導体装置の外部に配置された各種の機器や素子などに送られる。
特開平7−106460号公報
しかしながら、このような従来の半導体装置においては、蓋体と絶縁基体とを接着する樹脂接着剤の塗布状態や塗布量の経時的変化により、絶縁基体に対する蓋体の平行度にバラツキが生じてしまったり、絶縁基体上面と蓋体との距離にバラツキが生じてしまい、一部に蓋体の接合強度が弱い部分が生じて気密封止の信頼性が劣化したり、例えば半導体素子が光半導体素子である場合、光半導体素子の受光面と透光性の蓋体との間の距離がばらつくため正確に受光させることができなくなってしまう等、半導体装置の特性が劣化するという問題があった。
したがって、本発明は上記の問題に鑑みて完成されたものであり、その目的は、絶縁基体に対する蓋体の平行度が良好になり、気密封止の信頼性に優れるとともに、例えば光半導体素子を収容されて成る場合でも正確な受光が可能な半導体装置を提供することである。
本発明の半導体装置は、上面に半導体素子を収容するための凹部が形成されるとともに、前記上面の前記凹部の周囲に前記凹部側が低くなるように段差が形成されている絶縁基体と、前記上面の前記段差よりも前記凹部側の部位に形成された複数の突起と、前記凹部の内面から前記絶縁基体の側面および下面の少なくとも一方にかけて形成された配線導体と、前記凹部の底面に載置されて電極が前記配線導体に電気的に接続された半導体素子と、前記上面の前記段差よりも前記凹部側の部位に前記複数の突起を内部に含んで形成された樹脂接着剤層を介して接着された蓋体とを具備していることを特徴とするものである。
また本発明の半導体装置は、好ましくは、前記突起は、柱形状または上端部が下端部よりも細い形状であることを特徴とするものである。
また本発明の半導体装置は、好ましくは、前記突起は、下端部に切り欠きが形成されていることを特徴とするものである。
本発明の半導体装置は、上面に半導体素子を収容するための凹部が形成されるとともに、その上面の凹部の周囲に凹部側が低くなるように段差が形成されている絶縁基体と、絶縁基体上面の段差よりも凹部側の部位に形成された複数の突起と、この突起を内部に含んで形成された樹脂接着剤層を介して絶縁基体に接着された蓋体とを具備していることより、突起の高さを、その上面と絶縁基体の例えば凹部の底面との間の距離が同じになるように調整しておくことで、容易かつ確実に蓋体と絶縁基体との間の平行度を良好に確保することができる。
また、この突起の高さの分、蓋体と絶縁基体との間に、蓋体と絶縁基体とを接着する樹脂接着剤層を十分な厚さで形成することができるので、接着の強さを十分に確保することができる。
その結果、絶縁基体に対する蓋体の平行度が良好で、気密封止の信頼性に優れるとともに正確な受光が可能な半導体装置となる。
本発明の半導体装置は、好ましくは、突起は、柱形状または上端部が下端部よりも細い形状であることから、突起と蓋体との接触面が大きくなりすぎることはなく、樹脂接着剤層と蓋体との接着面積を十分に確保することが容易なものとなり、蓋体と絶縁基体とをより確実かつ強固に接着させることができるようになり、より気密封止の信頼性に優れた半導体装置を提供することができる。
本発明の半導体装置は、好ましくは、突起は、下端部に切り欠きが形成されていることから、この切り欠き内に樹脂接着剤層が入り込んで、突起と、切り欠きから露出している絶縁基体の上面とに接着面積をより大きくして接着することができ、樹脂接着剤層を介して絶縁基体と蓋体とをより一層強固に接着することができる。その結果、蓋体と絶縁基体とがより確実かつ強固に接着された、極めて気密封止の信頼性に優れる半導体装置を提供することができる。
本発明の半導体装置について以下に詳細に説明する。図1は本発明の半導体装置について実施の形態の一例を示す断面図である。図1において、1は絶縁基体、2は配線導体、3は半導体素子、4は蓋体、5は樹脂接着剤層、6はボンディングワイヤ、8は突起である。この絶縁基体1、配線導体2、半導体素子3、蓋体4、樹脂接着剤層5およびボンディングワイヤ6、突起8により、半導体装置7が主に構成されている。
本発明の絶縁基体1の上面に形成された凹部1aには半導体素子3が収容され、凹部1aの底面に接合される。この半導体素子3は、例えばフォトダイオード(PD),ラインセンサ,イメージセンサ等の光半導体素子の場合、上面の中央部に受光部が設けられ、また上面の外周部には信号の入出力用の電極が設けられている。また、凹部1aの底面の外周部や凹部1aの内周面には配線導体2が露出しており、その配線導体2の露出部位と半導体素子3の電極とがAu,Al等から成るボンディングワイヤ6で電気的に接続されている。
絶縁基体1は、アルミナセラミックス,窒化アルミニウムセラミックス,炭化珪素セラミックス,窒化珪素セラミックス,ガラスセラミックス等のセラミックス等からなり、平板状の底板部の上面の外周部に別体の枠状の側壁部が設けられているか、または絶縁基体1の底板部と側壁部とは一体的に形成されていてもよい。これらの底板部と側壁部とにより、絶縁基体1の上面には、半導体素子3を収容し底面に載置するための凹部1aが形成されている。
配線導体2のうち凹部1a内面に露出した部位が半導体素子3の電極にボンディングワイヤ6を介して接続されることにより、絶縁基体1に搭載された半導体素子3は、電極、ボンディングワイヤ6および配線導体2を介して、外部電気回路(図示せず)に電気的に接続される。
この配線導体2は、タングステン,モリブデン,銅,銀等のメタライズ導体により形成されている。そして、配線導体2は、例えば絶縁基体1となるセラミックグリーンシート(以下、グリーンシートともいう)に予め所定のスルーホールを形成し、タングステン,モリブデン,銅,銀等の金属ペーストをスルーホールの内面に印刷塗布したり充填しておくことにより形成される。
また、半導体素子3は、光半導体素子の場合であれば、その上面の中央部に受光部が設けられており、その上面の受光部の周囲である外周部には、入出力用の電極が設けられている。半導体素子3は、PD,ラインセンサ,イメージセンサ,CCD(Charge Coupled Device)、EPROM(Erasable and Programmable ROM)等の受光素子、またはこれらの受光部を有する半導体素子である。また、半導体素子は、半導体集積回路素子等であってもよい。
この半導体素子3は絶縁基体1の底面に載置され樹脂接着剤や半田等によって接着されており、半導体素子3の上面の外周部には電極が設けられている。半導体素子3の電極と、配線導体2の凹部1aでの露出部分である電極パッドとは、Au,Al等からなるボンディングワイヤ6により電気的に接続される。
また、蓋体4が樹脂接着剤層5を介して絶縁基体1の上面の凹部の周囲に接着固定されており、これにより半導体素子3を搭載し収容した凹部1aが気密封止される。この樹脂接着剤層5は、アクリル系樹脂,エポキシ系樹脂,シリコーン系樹脂,ポリエーテルアミド系樹脂等から成る。この樹脂接着剤層5は、余計な外光の入射を遮断するために、黒色,茶褐色,暗緑色,濃青色等の暗色系の顔料や染料を混入させてもよい。
本発明の半導体装置7においては、絶縁基体1は、上面の凹部1aの周囲に凹部1a側が低くなるように段差が形成され、上面の段差よりも凹部1a側の部位に複数の突起8が形成されている。また、蓋体4と絶縁基体1とを接着する樹脂接着剤層5は、突起8を内部に含んで形成されている。このように、絶縁基体1の上面に段差を形成し、段差よりも凹部1a側の部位に複数の突起8を形成しておくとともに、樹脂接着剤層5が複数の突起8を内部に含んで形成されたものとしておくと、突起8の高さを、その上面と絶縁基体1の例えば凹部1aの底面との間の距離が同じになるように調整しておくことで、容易かつ確実に蓋体4と絶縁基体1との間の平行度を良好に確保することができる。
また、この突起8の高さの分、蓋体4と絶縁基体1との間に、蓋体4と絶縁基体1とを接着する樹脂接着剤層5を十分な厚さで形成することができるので、接着の強さを十分に確保することができる。
その結果、絶縁基体1に対する蓋体4の平行度が良好で、気密封止の信頼性に優れるとともに正確な受光が可能な半導体装置7となる。
突起8は、熱硬化型の有機樹脂により形成することが好ましい。突起8を熱硬化型樹脂で形成すると、突起8の高さを上述のように制御することが容易で、蓋体4により気密封止の信頼性をより一層優れたものとすることができる。
突起8は、例えば、絶縁基体1の上面の段差よりも凹部1a側の部位に複数の半硬化状の樹脂製の突起8をあらかじめ形成し、蓋体4を接合する際に樹脂製の突起8を含む絶縁基体1上面の段差よりも凹部1a側の部位に全周にわたって樹脂接着剤を塗布し、蓋体4を搭載し、絶縁基体1に対する蓋体4の平行度を確保した後に半硬化の樹脂を本硬化することにより、絶縁基体1に対する蓋体4の平行度が良好になり、気密封止の信頼性に優れるとともに、特に半導体素子3が光半導体素子の場合、正確な受光が可能な半導体装置7とすることができる。
このような突起8は、アクリル系樹脂,エポキシ系樹脂,シリコーン系樹脂,ポリエーテルアミド系樹脂等の樹脂から成り、ディスペンスによる方法やスクリーン印刷による方法により所定の厚みの柱状等に印刷塗布しておくことにより、形成され、比較的低温下の熱付加やUVによる仮硬化により半硬化の状態に成形される。
また本発明の半導体装置7において、突起8は、柱形状または上端部が下端部よりも細い形状であることが好ましい。突起8を、柱形状または上端部が下端部よりも細い形状としておくと、突起8と蓋体4との接触面が大きくなりすぎることはなく、樹脂接着剤層5と蓋体4との接着面積を十分に確保することが容易なものとなり、蓋体4と絶縁基体1とをより確実、強固に接着させることができるようになり、より気密封止の信頼性に優れた半導体装置7を提供することができる。
また本発明の半導体装置7において、突起8は、下端部に切り欠きが形成されていることが好ましい。突起8の下端部に切り欠きを形成しておくと、この切り欠き内に樹脂接着剤層5が入り込んで、突起8と、切り欠きから露出している絶縁基体1の上面とに接着面積をより大きくして接着することができ、樹脂接着剤層5を介して絶縁基体1と蓋体4とをより一層強固に接着することができる。その結果、蓋体4と絶縁基体1とがより確実、強固に接着された、極めて気密封止の信頼性に優れる半導体装置7を提供することができる。
また、この突起8は、絶縁基体1の上面の凹部1aの周囲の全周にわたって、等間隔となるようにして形成することが好ましい。この場合、突起8同士の隣接間隔が5mmを超えると、蓋体4ががたついて、絶縁基体1の上面に水平に接着することが困難となり、例えば、半導体素子3が光半導体素子の場合、透光性の蓋体4を介して光半導体素子に受光される光に歪が生じ、正確な電気信号を送ることができなくなるおそれがある。また突起8同士の隣接間隔が0.3mm未満では、突起8の間の間隔が狭くなりすぎて、樹脂接着剤層5が良好に蓋体4と絶縁基体1との間に流れにくくなり、かえって接着強度が低下するおそれがある。したがって、突起8は、その隣接間隔を0.3〜5mmの範囲とすることが好ましい。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
1・・・絶縁基体
1a・・凹部
2・・・配線導体
3・・・半導体素子
4・・・蓋体
5・・・樹脂接着剤層
6・・・ボンディングワイヤ
7・・・半導体装置
8・・・突起
1a・・凹部
2・・・配線導体
3・・・半導体素子
4・・・蓋体
5・・・樹脂接着剤層
6・・・ボンディングワイヤ
7・・・半導体装置
8・・・突起
Claims (3)
- 上面に半導体素子を収容するための凹部が形成されるとともに、前記上面の前記凹部の周囲に前記凹部側が低くなるように段差が形成されている絶縁基体と、前記上面の前記段差よりも前記凹部側の部位に形成された複数の突起と、前記凹部の内面から前記絶縁基体の側面および下面の少なくとも一方にかけて形成された配線導体と、前記凹部の底面に載置されて電極が前記配線導体に電気的に接続された半導体素子と、前記上面の前記段差よりも前記凹部側の部位に前記複数の突起を内部に含んで形成された樹脂接着剤層を介して接着された蓋体とを具備していることを特徴とする半導体装置。
- 前記突起は、柱形状または上端部が下端部よりも細い形状であることを特徴とする請求項1記載の半導体装置。
- 前記突起は、下端部の側面に切り欠きが形成されていることを特徴とする請求項1または請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046655A JP2005236212A (ja) | 2004-02-23 | 2004-02-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046655A JP2005236212A (ja) | 2004-02-23 | 2004-02-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005236212A true JP2005236212A (ja) | 2005-09-02 |
Family
ID=35018810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004046655A Pending JP2005236212A (ja) | 2004-02-23 | 2004-02-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005236212A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5435040B2 (ja) * | 2010-04-01 | 2014-03-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
-
2004
- 2004-02-23 JP JP2004046655A patent/JP2005236212A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5435040B2 (ja) * | 2010-04-01 | 2014-03-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
US8835770B2 (en) | 2010-04-01 | 2014-09-16 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846910B2 (ja) | 固体撮像装置 | |
JP2006041456A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP7023724B2 (ja) | パッケージおよび電子装置 | |
JP2005236212A (ja) | 半導体装置 | |
JP3690663B2 (ja) | 光半導体装置 | |
JP2006156528A (ja) | 半導体装置 | |
JP4203367B2 (ja) | 半導体装置 | |
JP2006013264A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2005020464A (ja) | 光半導体装置およびその製造方法 | |
JP2006278743A (ja) | 固体撮像装置 | |
JP2005101338A (ja) | 光半導体装置 | |
JP2005159088A (ja) | 光半導体装置 | |
JP2005210045A (ja) | 光半導体装置 | |
JP2006041270A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2005050934A (ja) | 半導体装置 | |
JP4583086B2 (ja) | 光半導体装置 | |
JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
JPH11354764A (ja) | 固体撮像装置及びその製造方法 | |
JP2005050940A (ja) | 半導体装置 | |
JP2005311255A (ja) | 光半導体装置 | |
JP4458997B2 (ja) | 光半導体装置 | |
JP2004356346A (ja) | 半導体装置 | |
JP2005217025A (ja) | 光半導体装置 | |
JP2005317598A (ja) | 光半導体装置 | |
JP2006185956A (ja) | 電子装置 |