JP2005229267A - High frequency power amplifier circuit and wireless communication system - Google Patents
High frequency power amplifier circuit and wireless communication system Download PDFInfo
- Publication number
- JP2005229267A JP2005229267A JP2004034966A JP2004034966A JP2005229267A JP 2005229267 A JP2005229267 A JP 2005229267A JP 2004034966 A JP2004034966 A JP 2004034966A JP 2004034966 A JP2004034966 A JP 2004034966A JP 2005229267 A JP2005229267 A JP 2005229267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mode
- frequency power
- power amplifier
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、高周波信号を増幅して出力する高周波電力増幅回路およびそれを備えた無線通信システムに適用して有効な技術に関し、例えば高周波電力増幅回路の増幅用トランジスタを飽和領域で動作させるモードと増幅用トランジスタを非飽和領域で動作させるモードとを有する携帯電話機およびそれに用いられる高周波電力増幅回路に利用して有効な技術に関する。 The present invention relates to a high-frequency power amplifier circuit that amplifies and outputs a high-frequency signal and a technology that is effective when applied to a wireless communication system including the same, and for example, a mode in which an amplifying transistor of a high-frequency power amplifier circuit operates in a saturation region; The present invention relates to a technology that is effective when used in a mobile phone having a mode in which an amplifying transistor operates in a non-saturated region and a high-frequency power amplifier circuit used therefor.
携帯電話機等の無線通信装置(移動体通信装置)の方式の一つに、GSM(Global System for Mobile Communication)と呼ばれる方式がある。このGSM方式においては、搬送波の位相を送信データに応じてシフトするGMSK(Gaussian Minimum Shift Keying )と呼ばれる位相変調方式が用いられている。 One of the methods of wireless communication devices (mobile communication devices) such as mobile phones is a method called GSM (Global System for Mobile Communication). In this GSM system, a phase modulation system called GMSK (Gaussian Minimum Shift Keying) that shifts the phase of a carrier wave according to transmission data is used.
ところで、近年のGSM方式等の携帯電話機においては、GMSK変調モードの他に、搬送波の位相成分と振幅成分を変調する3π/8rotating8−PSK(Phase Shift Keying)変調モードを有するEDGE(Enhanced Data Rates for GMS Evolution)と呼ばれるモードを備え、モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。EDGE変調モードは1シンボル当り3ビットの情報を送信できるため、1シンボル当り1ビットの情報を送信するGMSK変調モードに比べて高い伝送レートのデータ通信が可能である。 By the way, in recent cellular phones such as the GSM system, in addition to the GMSK modulation mode, EDGE (Enhanced Data Rates for) having a 3π / 8 rotating 8-PSK (Phase Shift Keying) modulation mode for modulating the phase component and amplitude component of the carrier wave. Systems that have a mode called GMS Evolution) and are able to communicate by switching modes are being put into practical use. Since the EDGE modulation mode can transmit information of 3 bits per symbol, data communication at a higher transmission rate is possible as compared with the GMSK modulation mode that transmits information of 1 bit per symbol.
従来、上記2つのモードで1つの出力パワーアンプを共用して送信を行なわせる場合、GMSKモードでは出力パワーアンプはフル振幅で動作するためアンプを構成する最終段の出力トランジスタを飽和領域で動作させ、EDGEモードでは出力の振幅も変化させるため最終段の増幅用トランジスタを非飽和領域で動作させるようにした方式がある(例えば、特許文献1参照)。
GSMの規格では、図7に示すように、連続した2つの送信スロット間でのGMSKモードからEDGEモードへの切替えを34μs(マイクロ秒)という短い時間内に終了することが規定されている。ところで、上記のようなモードに応じたパワーアンプの動作の切替えは、増幅用トランジスタのバイアス電圧あるいはバイアス電流を変えることで行なえる。しかしながら、短い時間内に急に増幅用トランジスタのバイアス電圧の切替えを行なうと、出力電力の急激な変動により、図9に示すように、送信周波数帯近傍に−18〜−27dBm程度のスプリアスが発生するという不具合がある。なお、図9において、左側のピークはGMSKモードからEDGEモードへの切替え時に発生するスプリアス、右側のピークはEDGEモードから立ち下げる時に発生するスプリアスである。 As shown in FIG. 7, the GSM standard stipulates that switching from the GMSK mode to the EDGE mode between two consecutive transmission slots is completed within a short time of 34 μs (microseconds). By the way, the operation of the power amplifier according to the above mode can be switched by changing the bias voltage or the bias current of the amplifying transistor. However, if the bias voltage of the amplifying transistor is suddenly switched within a short time, a spurious of about −18 to −27 dBm is generated in the vicinity of the transmission frequency band as shown in FIG. There is a problem of doing. In FIG. 9, the left peak is a spurious generated when switching from the GMSK mode to the EDGE mode, and the right peak is a spurious generated when falling from the EDGE mode.
一方、GSMの規格では、出力レベルが21dBm以下の場合にモードの切替えの際に送信周波数f0から±400kHz離れた周波数のスペクトラムが−23dBm以下であることが規定されている。ところが、増幅用トランジスタのバイアス電圧としてGMSKモード用の電圧とEDGEモード用の2つの電圧を用意し該電圧を切り替えるスイッチを設けておいて、通常のCMOS論理回路で生成されるような制御信号でスイッチを切り替えてバイアス電圧を変更すると、図10に示すように、400kHz離れた周波数のスペクトラムが−18dBm程度に達し、規定の−23dBm以下を満足できないという課題があることが明らかとなった。 On the other hand, the GSM standard stipulates that when the output level is 21 dBm or less, the spectrum of a frequency separated by ± 400 kHz from the transmission frequency f0 is −23 dBm or less when the mode is switched. However, a voltage for the GMSK mode and two voltages for the EDGE mode are prepared as bias voltages for the amplifying transistor, and a switch for switching the voltages is provided, and a control signal generated by a normal CMOS logic circuit is used. When the bias voltage is changed by switching the switch, as shown in FIG. 10, it has become clear that there is a problem that the spectrum of the frequency separated by 400 kHz reaches about −18 dBm, and the specified −23 dBm or less cannot be satisfied.
この発明の目的は、GMSKモードとEDGEモードのような2つのモードを有し、各モードで高周波電力増幅回路(パワーアンプ)の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができるバイアス制御技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
The object of the present invention is to have two modes such as a GMSK mode and an EDGE mode. In each mode, the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit (power amplifier) is switched quickly. An object of the present invention is to provide a bias control technique capable of reducing spurious generated when switching a bias voltage in a wireless communication system that performs transmission by shifting from one mode to the other mode.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、例えば変調方式あるいは出力パワーレベルが異なるような2以上のモードを有し、いずれかのモードから他のモードへ移行する際に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替える無線通信システムにおいて、切替え時のバイアス電圧の変化速度を緩やかにする過渡応答遅延回路を設けるようにした。ここで、前記過渡応答遅延回路としては、抵抗素子と容量素子からなるCR時定数回路やスルーレートが適切に設定されたオペアンプ(演算増幅回路)が考えられる。
Outlines of representative ones of the inventions disclosed in the present application will be described as follows.
That is, for example, there are two or more modes having different modulation schemes or output power levels, and the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit when shifting from any mode to another mode In the wireless communication system for switching, a transient response delay circuit is provided to moderate the change rate of the bias voltage at the time of switching. Here, as the transient response delay circuit, a CR time constant circuit composed of a resistance element and a capacitance element and an operational amplifier (operational amplifier circuit) in which a slew rate is appropriately set can be considered.
上記した手段によれば、モード切替え時に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧が緩やかに変化されるようになるため、出力電力の変化が緩やかにされ、それによってスプリアスを低減させることができるようになる。 According to the above-described means, since the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit is gradually changed at the time of mode switching, the change in output power is moderated, thereby reducing spurious. Can be reduced.
また、前記高周波電力増幅回路が複数の増幅素子が縦続接続されてなる多段構成の増幅回路である場合には、増幅段ごとに増幅素子の制御端子に印加されるバイアス電圧を切替え可能に構成し、最終段の増幅素子と前段の増幅素子とで異なるバイアス電圧を用いそれらの変化速度を緩やかにする過渡応答遅延回路も別々に設けて、最終段の増幅素子のバイアス電圧の変化の方が緩やかになるように設定する。これにより、スプリアスを充分に低減させることができるとともに、スプリアスを減らせるためそれぞれのモードで最適なバイアス電圧を設定することができ、それによって高周波電力増幅回路の電力効率を高め、消費電流を低減させることができる。 Further, when the high-frequency power amplifier circuit is a multistage amplifier circuit in which a plurality of amplifier elements are connected in cascade, the bias voltage applied to the control terminal of the amplifier element can be switched for each amplifier stage. In addition, a transient response delay circuit that uses different bias voltages for the last stage amplifying element and the previous stage amplifying element to moderate the rate of change thereof is also provided separately, so that the change in the bias voltage of the last stage amplifying element is more gradual. Set to be. As a result, the spurious can be reduced sufficiently and the optimum bias voltage can be set in each mode to reduce the spurious, thereby improving the power efficiency of the high frequency power amplifier circuit and reducing the current consumption. Can be made.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、2以上のモードを有し、各モードで高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができる。また、それぞれのモードで最適なバイアス電圧を設定することにより高周波電力増幅回路の電力効率を高め、消費電流を低減させることができ、それによって携帯電話機においては、一回の充電による最大通話時間および最大待受け時間を増加させることができ、また電池の許容電流も低く設定できる為、携帯電話機の小型化に寄与できるという効果がある。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
That is, according to the present invention, there are two or more modes, and in each mode, the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit is switched, and the mode is quickly shifted from one mode to the other mode. In the wireless communication system that performs transmission, spurious generated when the bias voltage is switched can be reduced. In addition, by setting an optimal bias voltage in each mode, the power efficiency of the high-frequency power amplifier circuit can be increased and the current consumption can be reduced. Since the maximum standby time can be increased and the allowable current of the battery can be set low, there is an effect that the mobile phone can be miniaturized.
以下、本発明の好適な実施例を図面に基づいて説明する。
図1は、本発明に係る無線通信システムを構成する高周波電力増幅器(パワーモジュール)の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
Preferred embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows an embodiment of a high frequency power amplifier (power module) constituting a wireless communication system according to the present invention. In this specification, a plurality of semiconductor chips and discrete components are mounted on an insulating substrate such as a ceramic substrate with printed wiring on the surface or inside, and each component plays a predetermined role in the printed wiring or bonding wire. A module that can be handled as one electronic component is called a module.
この実施例のパワーモジュールは、入力高周波信号RFinを増幅する電力増幅用FET(電界効果トランジスタ)を含む高周波電力増幅部210aと、該高周波電力増幅部210aの各段の電力増幅用FETのゲート端子にバイアス電圧を与えて各FETに流すアイドル電流を設定するバイアス回路230などからなる。
The power module of this embodiment includes a high frequency power amplification unit 210a including a power amplification FET (field effect transistor) that amplifies an input high frequency signal RFin, and gate terminals of the power amplification FETs at each stage of the high frequency power amplification unit 210a. And a
特に制限されるものでないが、この実施例の高周波電力増幅部210aは、3個の電力増幅用FET211、212、213を備え、このうち後段のFET212,213はそれぞれ前段のFET211,212のドレイン端子にゲート端子が接続され、全体で3段の増幅回路として構成されている。また、各段のFET211,212,213のゲート端子には、バイアス回路230から供給されるゲートバイアス電圧Vb1,Vb2,Vb3が印加され、これらの電圧に応じたアイドル電流が各FET211,212,213にそれぞれ流されるようにされている。
Although not particularly limited, the high-frequency power amplifying unit 210a of this embodiment includes three power amplifying FETs 211, 212, and 213, of which the
各段のFET211,212,213のドレイン端子にはそれぞれインダクタL1,L2,L3を介して電源電圧Vddが印加されている。初段のFET211のゲート端子と入力端子Inとの間には、インピーダンス整合回路241および直流カットの容量素子C1が設けられ、これらの回路及び素子を介して高周波信号PinがFET211のゲート端子に入力される。
The power supply voltage Vdd is applied to the drain terminals of the
初段のFET211のドレイン端子と2段目のFET212のゲート端子との間には、インピーダンス整合回路242および直流カットの容量素子C2が接続されている。また、2段目のFET212のドレイン端子と最終段のFET213のゲート端子との間には、インピーダンス整合回路243および直流カットの容量素子C3が接続されている。そして、最終段のFET213のドレイン端子がインピーダンス整合回路244および容量素子C4を介して出力端子OUTに接続されており、高周波入力信号Pinの直流成分をカットし交流成分を増幅した信号Poutを出力する。本実施例においては、電力増幅用EFT211〜213として、MOSトランジスタが用いられている。
Between the drain terminal of the first-
高周波電力増幅部210を構成する素子(インダクタL1〜L3を除く)はバイアス回路230を構成する素子とともに1個の半導体チップ上に半導体集積回路として構成することができる。
The elements (except for the inductors L <b> 1 to L <b> 3) constituting the high
そして、この実施例では、この半導体集積回路IC1と、電力増幅部210a,210bのインダクタL1〜L3と、インピーダンス整合回路241〜244と、直流カット用の容量素子C4とが、1つのセラミック基板上に実装されてパワーモジュールとして構成されている。インダクタL1〜L3は、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板または半導体チップ上に形成されたマイクロストリップラインなどにより形成することができる。
In this embodiment, the semiconductor integrated circuit IC1, the inductors L1 to L3 of the power amplifying units 210a and 210b, the impedance matching
図2は、バイアス回路230の具体的な回路例を示す。
この実施例のバイアス回路230は、ベースバンド部などから供給される電流Icontを電圧に変換しかつ適当な比で分圧する直列抵抗R1,R2からなる電流−電圧変換部231と、変換された電圧Vaに基づいて基準となる電流を生成する第1基準電圧生成部232と、該第1基準電圧生成部232により生成された基準電圧の変化を緩やかにする第1過渡応答遅延回路233aと、該第1過渡応答遅延回路233aの出力電圧に基づいて1段目と2段目の増幅段に供給するバイアス電圧Vb1,Vb2を生成する第1バイアス電流生成部234と、上記電流−電圧変換部231で変換された電圧Vaに基づいて基準となる電流を生成する第2基準電圧生成部235と、該第2基準電圧生成部235により生成された基準電圧の変化を緩やかにする第2過渡応答遅延回路233bと、該第2過渡応答遅延回路233bの出力電圧に基づいて3段目の増幅段に供給するバイアス電圧Vb3を生成する第2バイアス電流生成部236とを備える。
FIG. 2 shows a specific circuit example of the
The
第1基準電流生成部232は、前記電流−電圧変換部231の抵抗R1,R2で抵抗分割した電圧Vaが非反転入力端子に印加された差動アンプAMP1と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ4および抵抗R4と、MOSトランジスタQ4と同一のゲート電圧をゲートに受けてQ4のドレイン電流に比例した電流を流すMOSトランジスタQ5,Q6と、Q5,Q6のドレイン端子間に設けられたオン/オフ・スイッチSW1と、Q5,Q6のドレイン端子と接地点との間に設けられた抵抗R5とからなる。なお、トランジスタQ4と抵抗R4は、差動アンプAMP1の出力段とみなすことができる。
The first
オン/オフ・スイッチSW1は、ベースバンド部から供給されるGMSKモードかEDGEモードかを示す制御信号Vmodeによって、GMSKモードの際にオフ状態にされ、EDGEモードの際にはオン状態にされる。これによって、GMSKモードには、MOSトランジスタQ5に流れる電流のみが抵抗R4に流されて電圧に変換され、EDGEモードには、MOSトランジスタQ5とQ6に流れる電流が抵抗R4に流されて電圧に変換される。この電圧が第1過渡応答遅延回路233aで遅延される。
The on / off switch SW1 is turned off in the GMSK mode and turned on in the EDGE mode by a control signal Vmode indicating whether the mode is GMSK mode or EDGE mode supplied from the baseband unit. As a result, in the GMSK mode, only the current flowing through the MOS transistor Q5 is passed through the resistor R4 and converted into a voltage. In the EDGE mode, the current flowing through the MOS transistors Q5 and Q6 is passed through the resistor R4 and converted into a voltage. Is done. This voltage is delayed by the first transient
第1バイアス電流生成部234は、第1過渡応答遅延回路233aで遅延された第1基準電流生成部232からの電圧が非反転入力端子に印加された差動アンプAMP2と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ1および抵抗R3と、MOSトランジスタQ1と同一のゲート電圧をゲートに受けてQ1のドレイン電流に比例した電流を流すMOSトランジスタQ2,Q3とからなる。なお、トランジスタQ1と抵抗R3は、差動アンプAMP2の出力段とみなすことができる。この実施例の第1バイアス電流生成部234は、トランジスタQ1と抵抗R3との接続ノードの電位V0が差動アンプAMP2の反転入力端子にフィードバックされることにより、V0を差動アンプAMP2の入力電圧に一致させるような電流I0がMOSトランジスタQ1に流される。
The first bias
これにより、このトランジスタQ1に流れる電流I0は第1基準電流生成部232から供給される電圧に比例した電流となる。そして、トランジスタQ1とQ2,Q3のゲート幅が所定のサイズ比となるように形成されることにより、Q2,Q3にはQ1の電流に比例した電流Ib1,Ib2が流され、これが高周波電力増幅部210の1段目と2段目の増幅用FET211,212とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタQb1,Qb2に供給され、ドレインに発生した電圧がバイアス電圧Vb1,Vb2として増幅用FET211,212のゲート端子に印加される。そのため、増幅用FET211,212には、ベースバンド部から供給される電流Icontに応じた所定のアイドル電流が流されるようになる。
As a result, the current I0 flowing through the transistor Q1 becomes a current proportional to the voltage supplied from the first reference
第2基準電流生成部235は、前記電流−電圧変換部231の抵抗R1,R2で抵抗分割した電圧Vaが非反転入力端子に印加された差動アンプAMP3と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ7および抵抗R6と、MOSトランジスタQ7と同一のゲート電圧をゲートに受けてQ4のドレイン電流に比例した電流を流すMOSトランジスタQ8,Q9と、Q8,Q9のドレイン端子間に設けられたオン/オフ・スイッチSW2と、Q8,Q9のドレイン端子と接地点との間に設けられた抵抗R7とからなる。なお、トランジスタQ7と抵抗R6は、差動アンプAMP2の出力段とみなすことができる。
The second reference
オン/オフ・スイッチSW2は、ベースバンド部から供給されるGMSKモードかEDGEモードかを示す制御信号Vmodeによって、GMSKモードの際にオフ状態にされ、EDGEモードの際にはオン状態にされる。これによって、GMSKモードには、MOSトランジスタQ8に流れる電流のみが抵抗R7に流されて電圧に変換され、EDGEモードには、MOSトランジスタQ8とQ9に流れる電流が抵抗R7に流されて電圧に変換される。 The on / off switch SW2 is turned off in the GMSK mode and turned on in the EDGE mode by the control signal Vmode indicating whether the mode is the GMSK mode or the EDGE mode supplied from the baseband unit. Thus, in the GMSK mode, only the current flowing through the MOS transistor Q8 is passed through the resistor R7 and converted into a voltage. In the EDGE mode, the current flowing through the MOS transistors Q8 and Q9 is passed through the resistor R7 and converted into a voltage. Is done.
これにより、EDGEモードのときにはGMSKモードのときよりも大きな電流I2が抵抗R6に流されるようになる。これに応じて1段目と2段目の増幅用FET211,212のゲート端子にはEDGEモードのときにはGMSKモードのときよりも高い電圧が生成されるようになる。この電圧が第1過渡応答遅延回路233bで遅延される。
As a result, in the EDGE mode, a larger current I2 is passed through the resistor R6 than in the GMSK mode. Accordingly, a higher voltage is generated at the gate terminals of the first and
第2バイアス電流生成部236は、第2過渡応答遅延回路233bで遅延された第2基準電流生成部235からの電圧が非反転入力端子に印加された差動アンプAMP4と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ10および抵抗R8と、MOSトランジスタQ10と同一のゲート電圧をゲートに受けてQ10のドレイン電流に比例した電流を流すMOSトランジスタQ11とからなる。なお、トランジスタQ10と抵抗R8は、差動アンプAMP3の出力段とみなすことができる。この実施例の第2バイアス電流生成部236は、トランジスタQ10と抵抗R8との接続ノードの電位V3が差動アンプAMP4の反転入力端子にフィードバックされることにより、V3を差動アンプAMP4の入力電圧に一致させるような電流I3がMOSトランジスタQ10に流される。
The second bias
これにより、このトランジスタQ10に流れる電流I3は第2基準電流生成部235から供給される電圧に比例した電流となる。そして、トランジスタQ10とQ11のゲート幅が所定のサイズ比となるように形成されることにより、Q11にはQ10の電流に比例した電流Ib3が流され、これが高周波電力増幅部210の3段目の増幅用FET213とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタQb3に供給され、ドレインに発生した電圧がバイアス電圧Vb3として増幅用FET213のゲート端子に印加される。そのため、増幅用FET213には、ベースバンド部から供給される電流Icontに応じた所定のアイドル電流が流されるようになる。
As a result, the current I3 flowing through the transistor Q10 becomes a current proportional to the voltage supplied from the second reference
なお、上記実施例では、第1バイアス電流生成部231および第2バイアス電流生成部234で生成した電流Ib1,Ib2,Ib3を、増幅用MOSトランジスタ211〜213とカレントミラー接続されたMOSトランジスタQb1〜Qb3に流してバイアス電圧を与えるようにした場合を説明したが、第1バイアス電流生成部231および第2バイアス電流生成部234で生成した電流を電圧に変換しかつ適当な抵抗比で分圧する抵抗分圧回路を設け、該分圧回路で分圧された電圧を増幅用MOSトランジスタ211〜213のゲート端子にバイアス電圧として印加する抵抗分圧方式のバイアス回路に対しても本発明を適用することができる。
In the above embodiment, the currents Ib1, Ib2, and Ib3 generated by the first bias
図3および図4には、前記過渡応答遅延回路233a,233bの回路例が示されている。このうち、図3は、抵抗素子R0と容量素子C0とからなるCR時定数回路を用いたもの、図4はオペアンプのスルーレートを利用したものである。
3 and 4 show circuit examples of the transient
図4に示されているオペアンプは、差動トランジスタM1,M2とその共通ソースに接続された定電流源CC0とアクティブ負荷トランジスタM3,M4とからなる差動増幅段と、該差動増幅段の出力ノードN1にゲート端子が接続された出力トランジスタM5およびそのソース端子に接続された定電流源CC1からなる出力段と、差動増幅段の出力ノードN1と出力段の出力ノードN2との間に直列に接続された容量素子C1および抵抗素子R1とにより構成されており、定電流源CC0の電流値と容量素子C1の容量値および抵抗素子R1の抵抗値によって時定数が適切に決定され、所望のスルーレートが得られるようにされる。上記容量素子C1はもともとアンプの位相補償回路として設けられているものであり、この実施例では、上記容量素子C1および抵抗素子R1の時定数は位相補償に必要とされる時定数よりも大きくなるように設定されている The operational amplifier shown in FIG. 4 includes a differential amplifier stage composed of differential transistors M1 and M2, a constant current source CC0 connected to a common source thereof and active load transistors M3 and M4, and the differential amplifier stage. Between an output stage comprising an output transistor M5 whose gate terminal is connected to the output node N1 and a constant current source CC1 connected to its source terminal, between the output node N1 of the differential amplifier stage and the output node N2 of the output stage The capacitor C1 and the resistor element R1 connected in series are configured, and the time constant is appropriately determined by the current value of the constant current source CC0, the capacitor value of the capacitor element C1, and the resistance value of the resistor element R1, and desired The slew rate is obtained. The capacitive element C1 is originally provided as a phase compensation circuit for an amplifier. In this embodiment, the time constant of the capacitive element C1 and the resistive element R1 is larger than the time constant required for phase compensation. Is set to
特に制限されるものでないが、図2の実施例のバイアス回路においては、1段目と2段目の増幅用FET211,212のゲートバイアス電圧Vb1,Vb2を遅延させる過渡応答遅延回路233aとして図3のCR時定数回路が用いられ、3段目の増幅用FET213のゲートバイアス電圧Vb3を遅延させる過渡応答遅延回路233bとして図4のオペアンプが用いられている。図5には、その場合におけるGMSKモードからEDGEモードへの切替えの際の過渡応答遅延回路233a,233bの出力電圧Vout1,Vout2の変化の様子を示す。各増幅用FET211,212,213のゲートバイアス電圧Vb1,Vb2,Vb3は、過渡応答遅延回路の出力に応じて生成される。
Although not particularly limited, in the bias circuit of the embodiment of FIG. 2, a transient
図5より、1段目と2段目の増幅用FET211,212のゲートバイアス電圧Vb1,Vb2は指数関数的に変化し、3段目の増幅用FET213のゲートバイアス電圧Vb3はほぼ直線的に変化することが分かる。1段目と2段目のゲートバイアス電圧Vb1,Vb2も特性としては3段目のゲートバイアス電圧Vb3と同様に直線的に変化する方が望ましいが、ドレイン電流は1段目と2段目よりも3段目の方がかなり多く流れるので、3段目のゲートバイアス電圧Vb3を直線的に変化させることでVb3を指数関数的に変化させる場合よりも、バイアス電圧の切替えにより生じるスプリアスを低減させることができる。
From FIG. 5, the gate bias voltages Vb1 and Vb2 of the first and
一方、図3と図4を比較すると明らかなように、1段目と2段目のゲートバイアス電圧Vb1,Vb2を遅延させるために図4のオペアンプを使用して3段目のゲートバイアス電圧Vb3と同様に直線的に変化させる場合よりも、図3のCR時定数回路を用いるようにした方が回路規模の増大を抑えることができるという利点がある。 On the other hand, as is apparent from a comparison between FIG. 3 and FIG. 4, the operational amplifier of FIG. 4 is used to delay the first-stage and second-stage gate bias voltages Vb1 and Vb2, and the third-stage gate bias voltage Vb3. In the same way as in the case of changing linearly, the use of the CR time constant circuit of FIG. 3 has an advantage that an increase in circuit scale can be suppressed.
この実施例では、1段目と2段目のゲートバイアス電圧Vb1,Vb2は3μsのような時間で90%程度変化され、3段目のゲートバイアス電圧Vb3はそれよりも若干長い4.7μsのような時間をかけて所望のレベルに変化されるように、それぞれの回路における時定数が設定されている。本発明者らが検討した結果によれば、このバイアス電圧変化時間は、出力電力Poutに換算してその変化ΔPoutが1V/μs以下となるように設定してやればよいことが分かった。 In this embodiment, the gate bias voltages Vb1 and Vb2 of the first stage and the second stage are changed by about 90% in a time such as 3 μs, and the gate bias voltage Vb3 of the third stage is 4.7 μs which is slightly longer than that. The time constant in each circuit is set so that the level is changed to a desired level over a period of time. According to the results examined by the present inventors, it has been found that the bias voltage change time may be set so that the change ΔPout is 1 V / μs or less in terms of the output power Pout.
なお、バイアス電圧変化時間の上限は、GSMの規格で規定されているモード切替え時間の34.2μsであるが、このような長い時間に設定するにはそれだけ容量素子の容量値および抵抗素子の抵抗値を大きくしなければならず、それによって回路面積が増大するので、ΔPout<1V/μsの条件を保証できる範囲でできるだけ回路面積が少なくてすむように、各過渡応答遅延回路のCR時定数を設定するのが良い。 The upper limit of the bias voltage change time is 34.2 μs, which is the mode switching time defined by the GSM standard. To set such a long time, the capacitance value of the capacitor and the resistance of the resistor are increased accordingly. Since the circuit area increases due to an increase in the value, the CR time constant of each transient response delay circuit is set so that the circuit area can be reduced as much as possible within the range in which the condition of ΔPout <1 V / μs can be guaranteed. Good to do.
図2の実施例のバイアス回路においては、上記のような対策を採ることによって、図8に示すように、モード切替え時に送信周波数帯に発生するスプリアスが−31〜−47dBm程度に抑えられ、本発明を適用しない場合(図9参照)に比べて大幅に低減することができ、これによって送信周波数から400kHz離れた周波数のスペクトラムをGSMの規格で規定されている−23dBm以下に抑えることができることが分かった。
In the bias circuit of the embodiment of FIG. 2, by taking the above measures, as shown in FIG. 8, spurious generated in the transmission frequency band at the time of mode switching is suppressed to about −31 to −47 dBm. Compared with the case where the invention is not applied (see FIG. 9), the frequency can be significantly reduced, and the spectrum at a
図6は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例の概略構成を示す。
図6において、ANTは信号電波の送受信用アンテナ、100はGSMやDCSのシステムにおけるGMSK変調と復調および8−PSK変調と復調を行なうことができる変復調回路や送信データ(ベースバンド信号)に基づいてI,Q信号を生成したり受信信号から抽出されたI,Q信号を処理する回路を有する高周波信号処理回路(ベースバンド回路)110等が1つの絶縁基板上に実装されてなる電子デバイス(以下、RFデバイス)、410は送信用の発振信号を生成する電圧制御発振器(VCO)、420は送信信号をアップンコンバートする周波数変換用ミキサ、430は変換された送信信号を増幅する可変利得アンプ、200は前記実施例のように構成されたパワーモジュール、300は送信信号から高調波成分を除去するロウパスフィルタFLTや送受信の切替えスイッチT/R−SWなどを含むフロントエンド・モジュールである。
FIG. 6 shows a schematic configuration of an example of a wireless communication system effective by applying the power module of the above embodiment.
In FIG. 6, ANT is an antenna for transmitting and receiving signal radio waves, 100 is a modulation / demodulation circuit capable of performing GMSK modulation and demodulation and 8-PSK modulation and demodulation in GSM and DCS systems, and transmission data (baseband signal). An electronic device (hereinafter referred to as a high frequency signal processing circuit (baseband circuit) 110) having a circuit for generating I and Q signals and processing I and Q signals extracted from received signals is mounted on one insulating substrate RF device), 410 is a voltage controlled oscillator (VCO) that generates an oscillation signal for transmission, 420 is a frequency conversion mixer that upconverts the transmission signal, 430 is a variable gain amplifier that amplifies the converted transmission signal,
アンテナANTにより受信された受信信号は、不要波を除去するバンドパスフィルタ440を経てロウノイズアンプ450により増幅され、RFデバイス100へ入力される。RFデバイス100内には、入力された受信信号を音声周波数帯の信号にダウンコンバートするミキサが設けられている。
The received signal received by the antenna ANT is amplified by the
図6に示されているように、この実施例では、RFデバイス100からパワーモジュール200へGMSKモードかEDGEモードかを示すモード制御信号Vmodeが供給され、パワーモジュール200内のバイアス回路230はこのモード制御信号Vmodeに基づいて、増幅用FETのゲートバイアス電圧の切替えを行なう。また、パワーモジュール200の出力電力を検出するカプラ460と、該カプラ460により検出された信号VdetとベースバンドIC100からの出力レベル指示信号Vrampとを比較して電位差に応じた制御電圧Vapcを生成するAPC回路(誤差アンプ)470が設けられており、このAPC回路(誤差アンプ)470からの出力制御信号Vapcによって前記可変利得アンプ430のゲインを制御し、これに応じてパワーモジュール200入力信号の振幅が制御され、出力電力が変化するように制御される。
As shown in FIG. 6, in this embodiment, a mode control signal Vmode indicating whether the
なお、図6には示されていないが、上記デバイスやモジュール以外に、RFデバイス100に対する制御信号やパワー制御信号PCSの基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ(CPU)を設けるようにしても良い。
Although not shown in FIG. 6, in addition to the devices and modules described above, a microprocessor (not shown) that generates an output level instruction signal based on a control signal for the
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、1段目と2段目のゲートバイアス電圧Vb1,Vb2の基準となる電圧を遅延させる過渡応答遅延回路233aと3段目のゲートバイアス電圧Vb3の基準となる電圧を遅延させる過渡応答遅延回路233bを別の回路形式としているが、すべて同じ回路形式のものを用いるようにしても良い。また、過渡応答遅延回路を1段目と2段目の増幅段に対して共通に設けているが、それぞれに対応して過渡応答遅延回路を設けて別々に遅延させるようにしても良い。
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. For example, in the high frequency power amplifier circuit of the above embodiment, the transient
さらに、前記実施例の高周波電力増幅回路では、電力増幅素子を3段接続しているが、2段構成としたり、4段以上の構成としても良い。また、実施例では、電力増幅素子211〜213として、MOSトランジスタが使用されているが、バイポーラ・トランジスタ、GaAsMESFET、ヘテロ接合バイポーラ・トランジスタ(HBT)、HEMT(High Electron Mobility Transistor)等他のトランジスタを用いても良い。
Furthermore, in the high frequency power amplifier circuit of the above embodiment, the power amplifier elements are connected in three stages, but may be configured in two stages or in four or more stages. In the embodiment, MOS transistors are used as the
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるGMSKとEDGEの2つの変調方式による送受信が可能なデュアルモードの無線通信システムを構成する高周波電力増幅回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、例えばGMSKとEDGE以外に振幅変調成分を含まない変調モードと振幅変調成分を含む変調モード、あるいはGSMとCDMAのように電力増幅用トランジスタを飽和領域で動作させるモードと非飽和領域でリニア動作させるモードを備え、いずれのモードでも同一の電力増幅用トランジスタを使用して送信を行なう携帯電話機や移動電話機あるいは無線LANなどの無線通信システムおよびそれに用いられる高周波電力増幅回路に利用することができる。 In the above description, the invention made mainly by the present inventor is applied to a high-frequency power amplifier circuit constituting a dual-mode wireless communication system capable of transmission / reception by two modulation schemes, GMSK and EDGE, which are the fields of use behind it. However, the present invention is not limited thereto. For example, a modulation mode that does not include an amplitude modulation component other than GMSK and EDGE and a modulation mode that includes an amplitude modulation component, or power amplification such as GSM and CDMA. Wireless communication such as mobile phone, mobile phone or wireless LAN that uses the same power amplification transistor for transmission in both modes. To be used in a system and a high-frequency power amplifier circuit used in the system Kill.
200 パワーモジュール
210 高周波電力増幅回路
211,212,213 電力増幅用FET
230 バイアス回路
231 電流−電圧変換部
232 第1基準電流生成部
233a 第1過渡応答遅延回路
233b 第2過渡応答遅延回路
234 第1バイアス電流生成部
235 第1基準電流生成部
236 第2バイアス電流生成部
241〜244 インピーダンス整合回路
200
230
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034966A JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034966A JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005229267A true JP2005229267A (en) | 2005-08-25 |
Family
ID=35003653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034966A Pending JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005229267A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008091325A1 (en) * | 2007-01-25 | 2008-07-31 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
JP2010098402A (en) * | 2008-10-15 | 2010-04-30 | Japan Radio Co Ltd | Multistage amplifier circuit |
-
2004
- 2004-02-12 JP JP2004034966A patent/JP2005229267A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008091325A1 (en) * | 2007-01-25 | 2008-07-31 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
US7605651B2 (en) | 2007-01-25 | 2009-10-20 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
JP2010098402A (en) * | 2008-10-15 | 2010-04-30 | Japan Radio Co Ltd | Multistage amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488309B2 (en) | Electronic components for high frequency power amplification | |
JP4683468B2 (en) | High frequency power amplifier circuit | |
US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
US7271658B2 (en) | Electric component for high frequency power amplifier | |
JP4750463B2 (en) | High frequency power amplifier, transmitter using the same, and mobile communication terminal | |
US7271662B2 (en) | High frequency power amplifier circuit and electric component for high frequency power amplifier | |
JP3977339B2 (en) | High frequency power amplifier circuit and electronic parts for communication | |
US6919762B2 (en) | High frequency power amplifier electric parts and radio telecommunication system | |
JPWO2004023649A1 (en) | Electronic component for high frequency power amplification and wireless communication system | |
JP2006333060A (en) | High frequency power amplifier and radio communication device using the same | |
JP2004007441A (en) | Wireless communication apparatus and output power starting method | |
JP2004328107A (en) | Semiconductor integrated circuit for high frequency power amplification and electronic component for high frequency power amplification, and wireless communication system | |
JP2007019784A (en) | High frequency power amplifier and operation voltage control circuit | |
US7395036B2 (en) | Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit | |
JP2006303850A (en) | High frequency power amplifier circuit and wireless communication terminal | |
JP2007174553A (en) | Electronic component for high-frequency power amplification, and wireless communication apparatus | |
JP2007005996A (en) | Semiconductor integrated circuit for communication and wireless communication apparatus | |
JP2005229267A (en) | High frequency power amplifier circuit and wireless communication system | |
JP2005217562A (en) | High frequency power amplifier circuit | |
JP2005217557A (en) | High-frequency power amplifier circuit | |
JP2007005995A (en) | Bias circuit and high-frequency power amplification circuit | |
JP2005217558A (en) | High frequency power amplifier circuit | |
JP2005184409A (en) | Semiconductor integrated circuit device for communication and electronic component equipped with the same | |
JP4322095B2 (en) | RF power amplifier module | |
JP2007013792A (en) | Electronic component for high frequency power amplification and radio communication equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090915 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100209 Free format text: JAPANESE INTERMEDIATE CODE: A02 |