JP2005229267A - High frequency power amplifier circuit and wireless communication system - Google Patents
High frequency power amplifier circuit and wireless communication system Download PDFInfo
- Publication number
- JP2005229267A JP2005229267A JP2004034966A JP2004034966A JP2005229267A JP 2005229267 A JP2005229267 A JP 2005229267A JP 2004034966 A JP2004034966 A JP 2004034966A JP 2004034966 A JP2004034966 A JP 2004034966A JP 2005229267 A JP2005229267 A JP 2005229267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mode
- frequency power
- power amplifier
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、高周波信号を増幅して出力する高周波電力増幅回路およびそれを備えた無線通信システムに適用して有効な技術に関し、例えば高周波電力増幅回路の増幅用トランジスタを飽和領域で動作させるモードと増幅用トランジスタを非飽和領域で動作させるモードとを有する携帯電話機およびそれに用いられる高周波電力増幅回路に利用して有効な技術に関する。 The present invention relates to a high-frequency power amplifier circuit that amplifies and outputs a high-frequency signal and a technology that is effective when applied to a wireless communication system including the same, and for example, a mode in which an amplifying transistor of a high-frequency power amplifier circuit operates in a saturation region; The present invention relates to a technology that is effective when used in a mobile phone having a mode in which an amplifying transistor operates in a non-saturated region and a high-frequency power amplifier circuit used therefor.
携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに、ＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。 One of the methods of wireless communication devices (mobile communication devices) such as mobile phones is a method called GSM (Global System for Mobile Communication). In this GSM system, a phase modulation system called GMSK (Gaussian Minimum Shift Keying) that shifts the phase of a carrier wave according to transmission data is used.
ところで、近年のＧＳＭ方式等の携帯電話機においては、ＧＭＳＫ変調モードの他に、搬送波の位相成分と振幅成分を変調する３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調モードを有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれるモードを備え、モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。ＥＤＧＥ変調モードは１シンボル当り３ビットの情報を送信できるため、１シンボル当り１ビットの情報を送信するＧＭＳＫ変調モードに比べて高い伝送レートのデータ通信が可能である。 By the way, in recent cellular phones such as the GSM system, in addition to the GMSK modulation mode, EDGE (Enhanced Data Rates for) having a 3π / 8 rotating 8-PSK (Phase Shift Keying) modulation mode for modulating the phase component and amplitude component of the carrier wave. Systems that have a mode called GMS Evolution) and are able to communicate by switching modes are being put into practical use. Since the EDGE modulation mode can transmit information of 3 bits per symbol, data communication at a higher transmission rate is possible as compared with the GMSK modulation mode that transmits information of 1 bit per symbol.
従来、上記２つのモードで１つの出力パワーアンプを共用して送信を行なわせる場合、ＧＭＳＫモードでは出力パワーアンプはフル振幅で動作するためアンプを構成する最終段の出力トランジスタを飽和領域で動作させ、ＥＤＧＥモードでは出力の振幅も変化させるため最終段の増幅用トランジスタを非飽和領域で動作させるようにした方式がある（例えば、特許文献１参照）。
ＧＳＭの規格では、図７に示すように、連続した２つの送信スロット間でのＧＭＳＫモードからＥＤＧＥモードへの切替えを３４μｓ（マイクロ秒）という短い時間内に終了することが規定されている。ところで、上記のようなモードに応じたパワーアンプの動作の切替えは、増幅用トランジスタのバイアス電圧あるいはバイアス電流を変えることで行なえる。しかしながら、短い時間内に急に増幅用トランジスタのバイアス電圧の切替えを行なうと、出力電力の急激な変動により、図９に示すように、送信周波数帯近傍に−１８〜−２７ｄＢｍ程度のスプリアスが発生するという不具合がある。なお、図９において、左側のピークはＧＭＳＫモードからＥＤＧＥモードへの切替え時に発生するスプリアス、右側のピークはＥＤＧＥモードから立ち下げる時に発生するスプリアスである。 As shown in FIG. 7, the GSM standard stipulates that switching from the GMSK mode to the EDGE mode between two consecutive transmission slots is completed within a short time of 34 μs (microseconds). By the way, the operation of the power amplifier according to the above mode can be switched by changing the bias voltage or the bias current of the amplifying transistor. However, if the bias voltage of the amplifying transistor is suddenly switched within a short time, a spurious of about −18 to −27 dBm is generated in the vicinity of the transmission frequency band as shown in FIG. There is a problem of doing. In FIG. 9, the left peak is a spurious generated when switching from the GMSK mode to the EDGE mode, and the right peak is a spurious generated when falling from the EDGE mode.
一方、ＧＳＭの規格では、出力レベルが２１ｄＢｍ以下の場合にモードの切替えの際に送信周波数ｆ０から±４００ｋＨｚ離れた周波数のスペクトラムが−２３ｄＢｍ以下であることが規定されている。ところが、増幅用トランジスタのバイアス電圧としてＧＭＳＫモード用の電圧とＥＤＧＥモード用の２つの電圧を用意し該電圧を切り替えるスイッチを設けておいて、通常のＣＭＯＳ論理回路で生成されるような制御信号でスイッチを切り替えてバイアス電圧を変更すると、図１０に示すように、４００ｋＨｚ離れた周波数のスペクトラムが−１８ｄＢｍ程度に達し、規定の−２３ｄＢｍ以下を満足できないという課題があることが明らかとなった。 On the other hand, the GSM standard stipulates that when the output level is 21 dBm or less, the spectrum of a frequency separated by ± 400 kHz from the transmission frequency f0 is −23 dBm or less when the mode is switched. However, a voltage for the GMSK mode and two voltages for the EDGE mode are prepared as bias voltages for the amplifying transistor, and a switch for switching the voltages is provided, and a control signal generated by a normal CMOS logic circuit is used. When the bias voltage is changed by switching the switch, as shown in FIG. 10, it has become clear that there is a problem that the spectrum of the frequency separated by 400 kHz reaches about −18 dBm, and the specified −23 dBm or less cannot be satisfied.
この発明の目的は、ＧＭＳＫモードとＥＤＧＥモードのような２つのモードを有し、各モードで高周波電力増幅回路（パワーアンプ）の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができるバイアス制御技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
The object of the present invention is to have two modes such as a GMSK mode and an EDGE mode. In each mode, the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit (power amplifier) is switched quickly. An object of the present invention is to provide a bias control technique capable of reducing spurious generated when switching a bias voltage in a wireless communication system that performs transmission by shifting from one mode to the other mode.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、例えば変調方式あるいは出力パワーレベルが異なるような２以上のモードを有し、いずれかのモードから他のモードへ移行する際に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替える無線通信システムにおいて、切替え時のバイアス電圧の変化速度を緩やかにする過渡応答遅延回路を設けるようにした。ここで、前記過渡応答遅延回路としては、抵抗素子と容量素子からなるＣＲ時定数回路やスルーレートが適切に設定されたオペアンプ（演算増幅回路）が考えられる。
Outlines of representative ones of the inventions disclosed in the present application will be described as follows.
That is, for example, there are two or more modes having different modulation schemes or output power levels, and the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit when shifting from any mode to another mode In the wireless communication system for switching, a transient response delay circuit is provided to moderate the change rate of the bias voltage at the time of switching. Here, as the transient response delay circuit, a CR time constant circuit composed of a resistance element and a capacitance element and an operational amplifier (operational amplifier circuit) in which a slew rate is appropriately set can be considered.
上記した手段によれば、モード切替え時に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧が緩やかに変化されるようになるため、出力電力の変化が緩やかにされ、それによってスプリアスを低減させることができるようになる。 According to the above-described means, since the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit is gradually changed at the time of mode switching, the change in output power is moderated, thereby reducing spurious. Can be reduced.
また、前記高周波電力増幅回路が複数の増幅素子が縦続接続されてなる多段構成の増幅回路である場合には、増幅段ごとに増幅素子の制御端子に印加されるバイアス電圧を切替え可能に構成し、最終段の増幅素子と前段の増幅素子とで異なるバイアス電圧を用いそれらの変化速度を緩やかにする過渡応答遅延回路も別々に設けて、最終段の増幅素子のバイアス電圧の変化の方が緩やかになるように設定する。これにより、スプリアスを充分に低減させることができるとともに、スプリアスを減らせるためそれぞれのモードで最適なバイアス電圧を設定することができ、それによって高周波電力増幅回路の電力効率を高め、消費電流を低減させることができる。 Further, when the high-frequency power amplifier circuit is a multistage amplifier circuit in which a plurality of amplifier elements are connected in cascade, the bias voltage applied to the control terminal of the amplifier element can be switched for each amplifier stage. In addition, a transient response delay circuit that uses different bias voltages for the last stage amplifying element and the previous stage amplifying element to moderate the rate of change thereof is also provided separately, so that the change in the bias voltage of the last stage amplifying element is more gradual. Set to be. As a result, the spurious can be reduced sufficiently and the optimum bias voltage can be set in each mode to reduce the spurious, thereby improving the power efficiency of the high frequency power amplifier circuit and reducing the current consumption. Can be made.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、２以上のモードを有し、各モードで高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができる。また、それぞれのモードで最適なバイアス電圧を設定することにより高周波電力増幅回路の電力効率を高め、消費電流を低減させることができ、それによって携帯電話機においては、一回の充電による最大通話時間および最大待受け時間を増加させることができ、また電池の許容電流も低く設定できる為、携帯電話機の小型化に寄与できるという効果がある。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
That is, according to the present invention, there are two or more modes, and in each mode, the bias voltage applied to the control terminal of the amplifying element of the high-frequency power amplifier circuit is switched, and the mode is quickly shifted from one mode to the other mode. In the wireless communication system that performs transmission, spurious generated when the bias voltage is switched can be reduced. In addition, by setting an optimal bias voltage in each mode, the power efficiency of the high-frequency power amplifier circuit can be increased and the current consumption can be reduced. Since the maximum standby time can be increased and the allowable current of the battery can be set low, there is an effect that the mobile phone can be miniaturized.
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係る無線通信システムを構成する高周波電力増幅器（パワーモジュール）の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
Preferred embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows an embodiment of a high frequency power amplifier (power module) constituting a wireless communication system according to the present invention. In this specification, a plurality of semiconductor chips and discrete components are mounted on an insulating substrate such as a ceramic substrate with printed wiring on the surface or inside, and each component plays a predetermined role in the printed wiring or bonding wire. A module that can be handled as one electronic component is called a module.
この実施例のパワーモジュールは、入力高周波信号ＲＦinを増幅する電力増幅用ＦＥＴ（電界効果トランジスタ）を含む高周波電力増幅部２１０ａと、該高周波電力増幅部２１０ａの各段の電力増幅用ＦＥＴのゲート端子にバイアス電圧を与えて各ＦＥＴに流すアイドル電流を設定するバイアス回路２３０などからなる。
The power module of this embodiment includes a high frequency power amplification unit 210a including a power amplification FET (field effect transistor) that amplifies an input high frequency signal RFin, and gate terminals of the power amplification FETs at each stage of the high frequency power amplification unit 210a. And a
特に制限されるものでないが、この実施例の高周波電力増幅部２１０ａは、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖb1，Ｖb2，Ｖb3が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
Although not particularly limited, the high-frequency power amplifying unit 210a of this embodiment includes three power amplifying FETs 211, 212, and 213, of which the
各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。
The power supply voltage Vdd is applied to the drain terminals of the
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。本実施例においては、電力増幅用ＥＦＴ２１１〜２１３として、ＭＯＳトランジスタが用いられている。
Between the drain terminal of the first-
高周波電力増幅部２１０を構成する素子（インダクタＬ１〜Ｌ３を除く）はバイアス回路２３０を構成する素子とともに１個の半導体チップ上に半導体集積回路として構成することができる。
The elements (except for the inductors L <b> 1 to L <b> 3) constituting the high
そして、この実施例では、この半導体集積回路ＩＣ１と、電力増幅部２１０ａ，２１０ｂのインダクタＬ１〜Ｌ３と、インピーダンス整合回路２４１〜２４４と、直流カット用の容量素子Ｃ４とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インダクタＬ１〜Ｌ３は、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板または半導体チップ上に形成されたマイクロストリップラインなどにより形成することができる。
In this embodiment, the semiconductor integrated circuit IC1, the inductors L1 to L3 of the power amplifying units 210a and 210b, the impedance matching
図２は、バイアス回路２３０の具体的な回路例を示す。
この実施例のバイアス回路２３０は、ベースバンド部などから供給される電流Ｉcontを電圧に変換しかつ適当な比で分圧する直列抵抗Ｒ１，Ｒ２からなる電流−電圧変換部２３１と、変換された電圧Ｖａに基づいて基準となる電流を生成する第１基準電圧生成部２３２と、該第１基準電圧生成部２３２により生成された基準電圧の変化を緩やかにする第１過渡応答遅延回路２３３ａと、該第１過渡応答遅延回路２３３ａの出力電圧に基づいて１段目と２段目の増幅段に供給するバイアス電圧Ｖb1，Ｖb2を生成する第１バイアス電流生成部２３４と、上記電流−電圧変換部２３１で変換された電圧Ｖａに基づいて基準となる電流を生成する第２基準電圧生成部２３５と、該第２基準電圧生成部２３５により生成された基準電圧の変化を緩やかにする第２過渡応答遅延回路２３３ｂと、該第２過渡応答遅延回路２３３ｂの出力電圧に基づいて３段目の増幅段に供給するバイアス電圧Ｖb3を生成する第２バイアス電流生成部２３６とを備える。
FIG. 2 shows a specific circuit example of the
The
第１基準電流生成部２３２は、前記電流−電圧変換部２３１の抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ１と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ４および抵抗Ｒ４と、ＭＯＳトランジスタＱ４と同一のゲート電圧をゲートに受けてＱ４のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ５，Ｑ６と、Ｑ５，Ｑ６のドレイン端子間に設けられたオン／オフ・スイッチＳＷ１と、Ｑ５，Ｑ６のドレイン端子と接地点との間に設けられた抵抗Ｒ５とからなる。なお、トランジスタＱ４と抵抗Ｒ４は、差動アンプＡＭＰ１の出力段とみなすことができる。
The first
オン／オフ・スイッチＳＷ１は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥモードかを示す制御信号Ｖmodeによって、ＧＭＳＫモードの際にオフ状態にされ、ＥＤＧＥモードの際にはオン状態にされる。これによって、ＧＭＳＫモードには、ＭＯＳトランジスタＱ５に流れる電流のみが抵抗Ｒ４に流されて電圧に変換され、ＥＤＧＥモードには、ＭＯＳトランジスタＱ５とＱ６に流れる電流が抵抗Ｒ４に流されて電圧に変換される。この電圧が第１過渡応答遅延回路２３３ａで遅延される。
The on / off switch SW1 is turned off in the GMSK mode and turned on in the EDGE mode by a control signal Vmode indicating whether the mode is GMSK mode or EDGE mode supplied from the baseband unit. As a result, in the GMSK mode, only the current flowing through the MOS transistor Q5 is passed through the resistor R4 and converted into a voltage. In the EDGE mode, the current flowing through the MOS transistors Q5 and Q6 is passed through the resistor R4 and converted into a voltage. Is done. This voltage is delayed by the first transient
第１バイアス電流生成部２３４は、第１過渡応答遅延回路２３３ａで遅延された第１基準電流生成部２３２からの電圧が非反転入力端子に印加された差動アンプＡＭＰ２と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ１および抵抗Ｒ３と、ＭＯＳトランジスタＱ１と同一のゲート電圧をゲートに受けてＱ１のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ２，Ｑ３とからなる。なお、トランジスタＱ１と抵抗Ｒ３は、差動アンプＡＭＰ２の出力段とみなすことができる。この実施例の第１バイアス電流生成部２３４は、トランジスタＱ１と抵抗Ｒ３との接続ノードの電位Ｖ０が差動アンプＡＭＰ２の反転入力端子にフィードバックされることにより、Ｖ０を差動アンプＡＭＰ２の入力電圧に一致させるような電流Ｉ０がＭＯＳトランジスタＱ１に流される。
The first bias
これにより、このトランジスタＱ１に流れる電流Ｉ０は第１基準電流生成部２３２から供給される電圧に比例した電流となる。そして、トランジスタＱ１とＱ２，Ｑ３のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ２，Ｑ３にはＱ１の電流に比例した電流Ｉb1，Ｉb2が流され、これが高周波電力増幅部２１０の１段目と２段目の増幅用ＦＥＴ２１１，２１２とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb1，Ｑb2に供給され、ドレインに発生した電圧がバイアス電圧Ｖb1，Ｖb2として増幅用ＦＥＴ２１１，２１２のゲート端子に印加される。そのため、増幅用ＦＥＴ２１１，２１２には、ベースバンド部から供給される電流Ｉcontに応じた所定のアイドル電流が流されるようになる。
As a result, the current I0 flowing through the transistor Q1 becomes a current proportional to the voltage supplied from the first reference
第２基準電流生成部２３５は、前記電流−電圧変換部２３１の抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ３と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ７および抵抗Ｒ６と、ＭＯＳトランジスタＱ７と同一のゲート電圧をゲートに受けてＱ４のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ８，Ｑ９と、Ｑ８，Ｑ９のドレイン端子間に設けられたオン／オフ・スイッチＳＷ２と、Ｑ８，Ｑ９のドレイン端子と接地点との間に設けられた抵抗Ｒ７とからなる。なお、トランジスタＱ７と抵抗Ｒ６は、差動アンプＡＭＰ２の出力段とみなすことができる。
The second reference
オン／オフ・スイッチＳＷ２は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥモードかを示す制御信号Ｖmodeによって、ＧＭＳＫモードの際にオフ状態にされ、ＥＤＧＥモードの際にはオン状態にされる。これによって、ＧＭＳＫモードには、ＭＯＳトランジスタＱ８に流れる電流のみが抵抗Ｒ７に流されて電圧に変換され、ＥＤＧＥモードには、ＭＯＳトランジスタＱ８とＱ９に流れる電流が抵抗Ｒ７に流されて電圧に変換される。 The on / off switch SW2 is turned off in the GMSK mode and turned on in the EDGE mode by the control signal Vmode indicating whether the mode is the GMSK mode or the EDGE mode supplied from the baseband unit. Thus, in the GMSK mode, only the current flowing through the MOS transistor Q8 is passed through the resistor R7 and converted into a voltage. In the EDGE mode, the current flowing through the MOS transistors Q8 and Q9 is passed through the resistor R7 and converted into a voltage. Is done.
これにより、ＥＤＧＥモードのときにはＧＭＳＫモードのときよりも大きな電流Ｉ２が抵抗Ｒ６に流されるようになる。これに応じて１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲート端子にはＥＤＧＥモードのときにはＧＭＳＫモードのときよりも高い電圧が生成されるようになる。この電圧が第１過渡応答遅延回路２３３ｂで遅延される。
As a result, in the EDGE mode, a larger current I2 is passed through the resistor R6 than in the GMSK mode. Accordingly, a higher voltage is generated at the gate terminals of the first and
第２バイアス電流生成部２３６は、第２過渡応答遅延回路２３３ｂで遅延された第２基準電流生成部２３５からの電圧が非反転入力端子に印加された差動アンプＡＭＰ４と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ１０および抵抗Ｒ８と、ＭＯＳトランジスタＱ１０と同一のゲート電圧をゲートに受けてＱ１０のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ１１とからなる。なお、トランジスタＱ１０と抵抗Ｒ８は、差動アンプＡＭＰ３の出力段とみなすことができる。この実施例の第２バイアス電流生成部２３６は、トランジスタＱ１０と抵抗Ｒ８との接続ノードの電位Ｖ３が差動アンプＡＭＰ４の反転入力端子にフィードバックされることにより、Ｖ３を差動アンプＡＭＰ４の入力電圧に一致させるような電流Ｉ３がＭＯＳトランジスタＱ１０に流される。
The second bias
これにより、このトランジスタＱ１０に流れる電流Ｉ３は第２基準電流生成部２３５から供給される電圧に比例した電流となる。そして、トランジスタＱ１０とＱ１１のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ１１にはＱ１０の電流に比例した電流Ｉb3が流され、これが高周波電力増幅部２１０の３段目の増幅用ＦＥＴ２１３とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb3に供給され、ドレインに発生した電圧がバイアス電圧Ｖb3として増幅用ＦＥＴ２１３のゲート端子に印加される。そのため、増幅用ＦＥＴ２１３には、ベースバンド部から供給される電流Ｉcontに応じた所定のアイドル電流が流されるようになる。
As a result, the current I3 flowing through the transistor Q10 becomes a current proportional to the voltage supplied from the second reference
なお、上記実施例では、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流Ｉb1，Ｉb2，Ｉb3を、増幅用ＭＯＳトランジスタ２１１〜２１３とカレントミラー接続されたＭＯＳトランジスタＱb1〜Ｑb３に流してバイアス電圧を与えるようにした場合を説明したが、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流を電圧に変換しかつ適当な抵抗比で分圧する抵抗分圧回路を設け、該分圧回路で分圧された電圧を増幅用ＭＯＳトランジスタ２１１〜２１３のゲート端子にバイアス電圧として印加する抵抗分圧方式のバイアス回路に対しても本発明を適用することができる。
In the above embodiment, the currents Ib1, Ib2, and Ib3 generated by the first bias
図３および図４には、前記過渡応答遅延回路２３３ａ，２３３ｂの回路例が示されている。このうち、図３は、抵抗素子Ｒ０と容量素子Ｃ０とからなるＣＲ時定数回路を用いたもの、図４はオペアンプのスルーレートを利用したものである。
3 and 4 show circuit examples of the transient
図４に示されているオペアンプは、差動トランジスタＭ１，Ｍ２とその共通ソースに接続された定電流源ＣＣ０とアクティブ負荷トランジスタＭ３，Ｍ４とからなる差動増幅段と、該差動増幅段の出力ノードＮ１にゲート端子が接続された出力トランジスタＭ５およびそのソース端子に接続された定電流源ＣＣ１からなる出力段と、差動増幅段の出力ノードＮ１と出力段の出力ノードＮ２との間に直列に接続された容量素子Ｃ１および抵抗素子Ｒ１とにより構成されており、定電流源ＣＣ０の電流値と容量素子Ｃ１の容量値および抵抗素子Ｒ１の抵抗値によって時定数が適切に決定され、所望のスルーレートが得られるようにされる。上記容量素子Ｃ１はもともとアンプの位相補償回路として設けられているものであり、この実施例では、上記容量素子Ｃ１および抵抗素子Ｒ１の時定数は位相補償に必要とされる時定数よりも大きくなるように設定されている The operational amplifier shown in FIG. 4 includes a differential amplifier stage composed of differential transistors M1 and M2, a constant current source CC0 connected to a common source thereof and active load transistors M3 and M4, and the differential amplifier stage. Between an output stage comprising an output transistor M5 whose gate terminal is connected to the output node N1 and a constant current source CC1 connected to its source terminal, between the output node N1 of the differential amplifier stage and the output node N2 of the output stage The capacitor C1 and the resistor element R1 connected in series are configured, and the time constant is appropriately determined by the current value of the constant current source CC0, the capacitor value of the capacitor element C1, and the resistance value of the resistor element R1, and desired The slew rate is obtained. The capacitive element C1 is originally provided as a phase compensation circuit for an amplifier. In this embodiment, the time constant of the capacitive element C1 and the resistive element R1 is larger than the time constant required for phase compensation. Is set to
特に制限されるものでないが、図２の実施例のバイアス回路においては、１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲートバイアス電圧Ｖb1，Ｖb2を遅延させる過渡応答遅延回路２３３ａとして図３のＣＲ時定数回路が用いられ、３段目の増幅用ＦＥＴ２１３のゲートバイアス電圧Ｖb3を遅延させる過渡応答遅延回路２３３ｂとして図４のオペアンプが用いられている。図５には、その場合におけるＧＭＳＫモードからＥＤＧＥモードへの切替えの際の過渡応答遅延回路２３３ａ，２３３ｂの出力電圧Ｖout1，Ｖout2の変化の様子を示す。各増幅用ＦＥＴ２１１，２１２，２１３のゲートバイアス電圧Ｖb1，Ｖb2，Ｖb3は、過渡応答遅延回路の出力に応じて生成される。
Although not particularly limited, in the bias circuit of the embodiment of FIG. 2, a transient
図５より、１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲートバイアス電圧Ｖb1，Ｖb2は指数関数的に変化し、３段目の増幅用ＦＥＴ２１３のゲートバイアス電圧Ｖb3はほぼ直線的に変化することが分かる。１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2も特性としては３段目のゲートバイアス電圧Ｖb3と同様に直線的に変化する方が望ましいが、ドレイン電流は１段目と２段目よりも３段目の方がかなり多く流れるので、３段目のゲートバイアス電圧Ｖb3を直線的に変化させることでＶb3を指数関数的に変化させる場合よりも、バイアス電圧の切替えにより生じるスプリアスを低減させることができる。
From FIG. 5, the gate bias voltages Vb1 and Vb2 of the first and
一方、図３と図４を比較すると明らかなように、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2を遅延させるために図４のオペアンプを使用して３段目のゲートバイアス電圧Ｖb3と同様に直線的に変化させる場合よりも、図３のＣＲ時定数回路を用いるようにした方が回路規模の増大を抑えることができるという利点がある。 On the other hand, as is apparent from a comparison between FIG. 3 and FIG. 4, the operational amplifier of FIG. 4 is used to delay the first-stage and second-stage gate bias voltages Vb1 and Vb2, and the third-stage gate bias voltage Vb3. In the same way as in the case of changing linearly, the use of the CR time constant circuit of FIG. 3 has an advantage that an increase in circuit scale can be suppressed.
この実施例では、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2は３μｓのような時間で９０％程度変化され、３段目のゲートバイアス電圧Ｖb3はそれよりも若干長い４．７μｓのような時間をかけて所望のレベルに変化されるように、それぞれの回路における時定数が設定されている。本発明者らが検討した結果によれば、このバイアス電圧変化時間は、出力電力Ｐoutに換算してその変化ΔＰoutが１Ｖ／μｓ以下となるように設定してやればよいことが分かった。 In this embodiment, the gate bias voltages Vb1 and Vb2 of the first stage and the second stage are changed by about 90% in a time such as 3 μs, and the gate bias voltage Vb3 of the third stage is 4.7 μs which is slightly longer than that. The time constant in each circuit is set so that the level is changed to a desired level over a period of time. According to the results examined by the present inventors, it has been found that the bias voltage change time may be set so that the change ΔPout is 1 V / μs or less in terms of the output power Pout.
なお、バイアス電圧変化時間の上限は、ＧＳＭの規格で規定されているモード切替え時間の３４．２μｓであるが、このような長い時間に設定するにはそれだけ容量素子の容量値および抵抗素子の抵抗値を大きくしなければならず、それによって回路面積が増大するので、ΔＰout<１Ｖ／μｓの条件を保証できる範囲でできるだけ回路面積が少なくてすむように、各過渡応答遅延回路のＣＲ時定数を設定するのが良い。 The upper limit of the bias voltage change time is 34.2 μs, which is the mode switching time defined by the GSM standard. To set such a long time, the capacitance value of the capacitor and the resistance of the resistor are increased accordingly. Since the circuit area increases due to an increase in the value, the CR time constant of each transient response delay circuit is set so that the circuit area can be reduced as much as possible within the range in which the condition of ΔPout <1 V / μs can be guaranteed. Good to do.
図２の実施例のバイアス回路においては、上記のような対策を採ることによって、図８に示すように、モード切替え時に送信周波数帯に発生するスプリアスが−３１〜−４７ｄＢｍ程度に抑えられ、本発明を適用しない場合（図９参照）に比べて大幅に低減することができ、これによって送信周波数から４００ｋＨｚ離れた周波数のスペクトラムをＧＳＭの規格で規定されている−２３ｄＢｍ以下に抑えることができることが分かった。
In the bias circuit of the embodiment of FIG. 2, by taking the above measures, as shown in FIG. 8, spurious generated in the transmission frequency band at the time of mode switching is suppressed to about −31 to −47 dBm. Compared with the case where the invention is not applied (see FIG. 9), the frequency can be significantly reduced, and the spectrum at a
図６は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例の概略構成を示す。
図６において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調と復調および８−ＰＳＫ変調と復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０等が１つの絶縁基板上に実装されてなる電子デバイス（以下、ＲＦデバイス）、４１０は送信用の発振信号を生成する電圧制御発振器（ＶＣＯ）、４２０は送信信号をアップンコンバートする周波数変換用ミキサ、４３０は変換された送信信号を増幅する可変利得アンプ、２００は前記実施例のように構成されたパワーモジュール、３００は送信信号から高調波成分を除去するロウパスフィルタＦＬＴや送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。
FIG. 6 shows a schematic configuration of an example of a wireless communication system effective by applying the power module of the above embodiment.
In FIG. 6, ANT is an antenna for transmitting and receiving signal radio waves, 100 is a modulation / demodulation circuit capable of performing GMSK modulation and demodulation and 8-PSK modulation and demodulation in GSM and DCS systems, and transmission data (baseband signal). An electronic device (hereinafter referred to as a high frequency signal processing circuit (baseband circuit) 110) having a circuit for generating I and Q signals and processing I and Q signals extracted from received signals is mounted on one insulating substrate RF device), 410 is a voltage controlled oscillator (VCO) that generates an oscillation signal for transmission, 420 is a frequency conversion mixer that upconverts the transmission signal, 430 is a variable gain amplifier that amplifies the converted transmission signal,
アンテナＡＮＴにより受信された受信信号は、不要波を除去するバンドパスフィルタ４４０を経てロウノイズアンプ４５０により増幅され、ＲＦデバイス１００へ入力される。ＲＦデバイス１００内には、入力された受信信号を音声周波数帯の信号にダウンコンバートするミキサが設けられている。
The received signal received by the antenna ANT is amplified by the
図６に示されているように、この実施例では、ＲＦデバイス１００からパワーモジュール２００へＧＭＳＫモードかＥＤＧＥモードかを示すモード制御信号Ｖmodeが供給され、パワーモジュール２００内のバイアス回路２３０はこのモード制御信号Ｖmodeに基づいて、増幅用ＦＥＴのゲートバイアス電圧の切替えを行なう。また、パワーモジュール２００の出力電力を検出するカプラ４６０と、該カプラ４６０により検出された信号ＶdetとベースバンドＩＣ１００からの出力レベル指示信号Ｖrampとを比較して電位差に応じた制御電圧Ｖapcを生成するＡＰＣ回路（誤差アンプ）４７０が設けられており、このＡＰＣ回路（誤差アンプ）４７０からの出力制御信号Ｖapcによって前記可変利得アンプ４３０のゲインを制御し、これに応じてパワーモジュール２００入力信号の振幅が制御され、出力電力が変化するように制御される。
As shown in FIG. 6, in this embodiment, a mode control signal Vmode indicating whether the
なお、図６には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号ＰＣＳの基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。
Although not shown in FIG. 6, in addition to the devices and modules described above, a microprocessor (not shown) that generates an output level instruction signal based on a control signal for the
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2の基準となる電圧を遅延させる過渡応答遅延回路２３３ａと３段目のゲートバイアス電圧Ｖb3の基準となる電圧を遅延させる過渡応答遅延回路２３３ｂを別の回路形式としているが、すべて同じ回路形式のものを用いるようにしても良い。また、過渡応答遅延回路を１段目と２段目の増幅段に対して共通に設けているが、それぞれに対応して過渡応答遅延回路を設けて別々に遅延させるようにしても良い。
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. For example, in the high frequency power amplifier circuit of the above embodiment, the transient
さらに、前記実施例の高周波電力増幅回路では、電力増幅素子を３段接続しているが、２段構成としたり、４段以上の構成としても良い。また、実施例では、電力増幅素子２１１〜２１３として、ＭＯＳトランジスタが使用されているが、バイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。
Furthermore, in the high frequency power amplifier circuit of the above embodiment, the power amplifier elements are connected in three stages, but may be configured in two stages or in four or more stages. In the embodiment, MOS transistors are used as the
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＭＳＫとＥＤＧＥの２つの変調方式による送受信が可能なデュアルモードの無線通信システムを構成する高周波電力増幅回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、例えばＧＭＳＫとＥＤＧＥ以外に振幅変調成分を含まない変調モードと振幅変調成分を含む変調モード、あるいはＧＳＭとＣＤＭＡのように電力増幅用トランジスタを飽和領域で動作させるモードと非飽和領域でリニア動作させるモードを備え、いずれのモードでも同一の電力増幅用トランジスタを使用して送信を行なう携帯電話機や移動電話機あるいは無線ＬＡＮなどの無線通信システムおよびそれに用いられる高周波電力増幅回路に利用することができる。 In the above description, the invention made mainly by the present inventor is applied to a high-frequency power amplifier circuit constituting a dual-mode wireless communication system capable of transmission / reception by two modulation schemes, GMSK and EDGE, which are the fields of use behind it. However, the present invention is not limited thereto. For example, a modulation mode that does not include an amplitude modulation component other than GMSK and EDGE and a modulation mode that includes an amplitude modulation component, or power amplification such as GSM and CDMA. Wireless communication such as mobile phone, mobile phone or wireless LAN that uses the same power amplification transistor for transmission in both modes. To be used in a system and a high-frequency power amplifier circuit used in the system Kill.
２００ パワーモジュール
２１０ 高周波電力増幅回路
２１１，２１２，２１３ 電力増幅用ＦＥＴ
２３０ バイアス回路
２３１ 電流−電圧変換部
２３２ 第１基準電流生成部
２３３ａ 第１過渡応答遅延回路
２３３ｂ 第２過渡応答遅延回路
２３４ 第１バイアス電流生成部
２３５ 第１基準電流生成部
２３６ 第２バイアス電流生成部
２４１〜２４４ インピーダンス整合回路
200
230
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004034966A JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004034966A JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005229267A true JP2005229267A (en) | 2005-08-25 |
Family
ID=35003653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004034966A Pending JP2005229267A (en) | 2004-02-12 | 2004-02-12 | High frequency power amplifier circuit and wireless communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005229267A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008091325A1 (en) * | 2007-01-25 | 2008-07-31 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
| JP2010098402A (en) * | 2008-10-15 | 2010-04-30 | Japan Radio Co Ltd | Multistage amplifier circuit |
-
2004
- 2004-02-12 JP JP2004034966A patent/JP2005229267A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008091325A1 (en) * | 2007-01-25 | 2008-07-31 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
| US7605651B2 (en) | 2007-01-25 | 2009-10-20 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
| JP2010098402A (en) * | 2008-10-15 | 2010-04-30 | Japan Radio Co Ltd | Multistage amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4488309B2 (en) | Electronic components for high frequency power amplification | |
| JP4683468B2 (en) | High frequency power amplifier circuit | |
| US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
| US7271658B2 (en) | Electric component for high frequency power amplifier | |
| JP4750463B2 (en) | High frequency power amplifier, transmitter using the same, and mobile communication terminal | |
| US7271662B2 (en) | High frequency power amplifier circuit and electric component for high frequency power amplifier | |
| JP3977339B2 (en) | High frequency power amplifier circuit and electronic parts for communication | |
| US6919762B2 (en) | High frequency power amplifier electric parts and radio telecommunication system | |
| JPWO2004023649A1 (en) | Electronic component for high frequency power amplification and wireless communication system | |
| JP2006333060A (en) | High frequency power amplifier and radio communication device using the same | |
| JP2004007441A (en) | Wireless communication apparatus and output power starting method | |
| JP2004328107A (en) | Semiconductor integrated circuit for high frequency power amplification and electronic component for high frequency power amplification, and wireless communication system | |
| JP2007019784A (en) | High frequency power amplifier and operation voltage control circuit | |
| US7395036B2 (en) | Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit | |
| JP2006303850A (en) | High frequency power amplifier circuit and wireless communication terminal | |
| JP2007174553A (en) | Electronic component for high-frequency power amplification, and wireless communication apparatus | |
| JP2007005996A (en) | Semiconductor integrated circuit for communication and wireless communication apparatus | |
| JP2005229267A (en) | High frequency power amplifier circuit and wireless communication system | |
| JP2005217562A (en) | High frequency power amplifier circuit | |
| JP2005217557A (en) | High-frequency power amplifier circuit | |
| JP2007005995A (en) | Bias circuit and high-frequency power amplification circuit | |
| JP2005217558A (en) | High frequency power amplifier circuit | |
| JP2005184409A (en) | Semiconductor integrated circuit device for communication and electronic component equipped with the same | |
| JP4322095B2 (en) | RF power amplifier module | |
| JP2007013792A (en) | Electronic component for high frequency power amplification and radio communication equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090915 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20100209 Free format text: JAPANESE INTERMEDIATE CODE: A02 |