JP2005223067A - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2005223067A
JP2005223067A JP2004028123A JP2004028123A JP2005223067A JP 2005223067 A JP2005223067 A JP 2005223067A JP 2004028123 A JP2004028123 A JP 2004028123A JP 2004028123 A JP2004028123 A JP 2004028123A JP 2005223067 A JP2005223067 A JP 2005223067A
Authority
JP
Japan
Prior art keywords
electronic device
pad
chip component
manufacturing
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004028123A
Other languages
English (en)
Inventor
Hirofumi Kurosawa
弘文 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004028123A priority Critical patent/JP2005223067A/ja
Publication of JP2005223067A publication Critical patent/JP2005223067A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/24992—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 信頼性の高い電子デバイス及びその製造方法を提供する。
【解決手段】 パッド２４を有するチップ部品２０が搭載されたベース基板１０を用意する。絶縁性のペースト３4により絶縁部３０をチップ部品２０の側方に形成する。パッド２４と電気的に接続された配線４０を、絶縁部３０上を通るように形成する。チップ部品２０は、パッド２４が設けられた第１の面２１と、第１の面２１の反対側の第２の面２２とを有し、第２の面２２がベース基板１０に対向するように搭載されてなる。パッド２４にはバンプ２６が形成されてなる。バンプ２６によってペースト３4の流れを止めて、前記絶縁部を形成する。
【選択図】 図６

Description

本発明は、電子デバイス及びその製造方法に関する。
チップ部品の周囲に絶縁部材を設けることが知られている。そして、該絶縁部材上を通るように配線を形成することが知られている。チップ部品の電極が導電部材から露出していれば、電極と配線とを電気的に接続することが容易となり、信頼性の高い電子デバイスを、効率よく製造することができる。
本発明の目的は、製造効率の高い電子デバイスの製造方法及び信頼性の高い電子デバイスを提供することにある。
特開２０００−２４３７２９号公報
（１）本発明に係る電子デバイスの製造方法は、パッドを有するチップ部品が搭載されたベース基板を用意すること、
絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
前記チップ部品は、前記パッドが設けられた第１の面と、前記第１の面の反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように搭載されてなり、
前記パッドにはバンプが形成されてなり、
前記絶縁部を、前記バンプによって前記ペーストの流れを抑制して形成する。本発明によれば、バンプによってペーストの流れを抑制して絶縁部を形成する。そのため、バンプの一部が露出するように絶縁部を形成することができる。これにより、配線をパッドと電気的に接続するように形成することが容易となるため、信頼性の高い電子デバイスを効率よく製造することができる。
（２）本発明に係る電子デバイスの製造方法は、パッドを有するチップ部品が搭載されたベース基板を用意すること、
前記チップ部品の第１の面に凸部を形成すること、
絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
前記パッドは、前記チップ部品の前記第１の面に形成されてなり、
前記チップ部品は、前記第１の面とは反対側の第２の面が前記ベース基板に対向するように搭載されてなり、
前記凸部を、前記第１の面における前記パッドよりも外側の領域に形成し、
前記絶縁部を、前記凸部によって前記ペーストの流れを抑制して形成する。本発明によれば、凸部によってペーストの流れを抑制して絶縁部を形成する。そのため、パッドが露出するように絶縁部を形成することができる。これにより、配線をパッドと電気的に接続するように形成することが容易となるため、信頼性の高い電子デバイスを効率よく製造することができる。
（３）この電子デバイスの製造方法において、
前記凸部を、すべての前記パッドを囲むように形成してもよい。
（４）本発明に係る電子デバイスの製造方法は、パッドを有するチップ部品が搭載されたベース基板を用意すること、
絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
前記チップ部品は、前記パッドが設けられた第１の面と、前記第１の面の反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように搭載されてなり、
前記第１の面における前記パッドよりも外側の領域には凹部が形成されてなり、
前記絶縁部を、前記凹部によって前記ペーストの流れを抑制して形成する。本発明によれば、凹部によってペーストの流れを抑制して絶縁部を形成する。そのため、パッドが露出するように絶縁部を形成することができる。これにより、配線をパッドと電気的に接続するように形成することが容易となるため、信頼性の高い電子デバイスを効率よく製造することができる。
（５）この電子デバイスの製造方法において、
前記凹部は、すべての前記パッドを囲むように形成されていてもよい。
（６）この電子デバイスの製造方法において、
前記絶縁部を形成する工程は、
前記チップ部品の周囲に第１の絶縁部を形成すること、及び、その後、
前記第１の絶縁部を覆うように第２の絶縁部を形成することを含んでもよい。これによれば、容易に、チップ部品の第１の面の周縁部及び側面が露出しないように導電部を形成することができる。そのため、電気的な信頼性に優れた電子デバイスを、効率よく製造することができる。
（７）この電子デバイスの製造方法において、
前記第１の絶縁部を、前記ベース基板における前記チップ部品を搭載するための領域の角部に隣接する領域を避けて配置してもよい。
（８）この電子デバイスの製造方法において、
前記配線を、導電性微粒子を含有する溶剤を利用して形成してもよい。
（９）本発明に係る電子デバイスは、上記方法によって製造されてなる。
（１０）本発明に係る電子デバイスは、ベース基板と、
パッドが形成された第１の面と、前記第１の面とは反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように前記ベース基板に搭載されたチップ部品と、
前記チップ部品の側方に設けられた絶縁部と、
前記パッドと電気的に接続されて、前記絶縁部上を通るように形成された配線と、
を有し、
前記パッドにはバンプが形成されてなり、
前記絶縁部は前記バンプの側面に接触するように形成されてなる。本発明によれば、絶縁部は、バンプの側面に接触するように形成されてなる。そのため、配線とチップ部品とのショートが発生しにくい、信頼性の高い電子デバイスを提供することができる。
（１１）本発明に係る電子デバイスは、ベース基板と、
パッドが形成された第１の面と、前記第１の面とは反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように前記ベース基板に搭載されたチップ部品と、
前記チップ部品の側方に設けられた絶縁部と、
前記パッドと電気的に接続されて、前記絶縁部上を通るように形成された配線と、
を有し、
前記チップ部品は、前記第１の面における前記パッドよりも外側の領域に形成された凹部を有し、
前記絶縁部は、前記凹部に至るように形成されてなる。本発明によれば、絶縁部は凹部に至るように形成されてなる。そのため、絶縁部とチップ部品との接触面積が大きくなる。このことから、絶縁部の剥離が発生しにくい信頼性の高い電子デバイスを提供することができる。
（１２）この電子デバイスにおいて、
前記凹部は、すべての前記パッドを囲むように形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１〜図７は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。本実施の形態に係る電子デバイスの製造方法は、ベース基板１０を用意することを含む（図１参照）。ベース基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１０は、図示しない配線パターンを有していてもよい。また、ベース基板１０の外形も特に限定されるものではない。
図１に示すように、ベース基板１０には、チップ部品２０が搭載されてなる。チップ部品２０は、半導体部品（例えば半導体チップ）等の能動部品（例えば集積回路部品等）であってもよい。チップ部品２０には、図示しない集積回路が形成されていてもよい。チップ部品２０が半導体チップである場合、電子デバイスを半導体装置と称してもよい。チップ部品２０は、受動部品（抵抗器、キャパシタ、インダクタ等）であってもよい。１つのベース基板１０には、複数のチップ部品が搭載されていてもよい（図７参照）。
図１に示すように、チップ部品２０はパッド２４を有する。１つのチップ部品２０には、複数のパッド２４が設けられていてもよい。パッド２４は、チップ部品２０の内部と電気的に接続されていてもよい。あるいは、チップ部品２０の内部と電気的に接続されていないパッドを含めて、パッド２４と称してもよい。パッド２４は、チップ部品２０の第１の面２１に形成されている。言い換えると、パッド２４が形成された面を、第１の面２１と称してもよい。第１の面２１は矩形（正方形を含む）であってもよい。パッド２４は、第１の面２１の周縁部（端部）に形成されていてもよい。例えば、パッド２４は、第１の面２１の４辺に沿って配列されていてもよいし、２辺に沿って配列されていてもよい。また、少なくとも１つのパッド２４が、第１の面２１の中央部に配置されていてもよい。パッド２４は、例えばAlによって薄く平らに形成されていてもよい。パッド２４の平面形状は、矩形をなしていてもよく、円形をなしていてもよい。
図１に示すように、パッド２４にはバンプ２６が形成されてなる。バンプ２６は、パッド２４と電気的に接続されてなる。バンプ２６の材料は特に限定されず、金やはんだ等であってもよい。バンプ２６の形成方法も特に限定されない。例えば、ワイヤボンディング技術を利用したボールバンプ法によってバンプ２６を形成してもよい。あるいは、導電性微粒子を含有する溶剤を利用して、バンプ２６を形成してもよい。
図１に示すように、チップ部品２０の第１の面２１には、少なくとも１層からなる保護膜２８が形成されていてもよい。保護膜２８は電気的絶縁膜である。保護膜２８を、パッシベーション膜と称してもよい。保護膜２８は、樹脂でない材料（例えばSiO２又はSiN）のみで形成されていてもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでいてもよい。保護膜２８には、パッド２４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、保護膜２８は、パッド２４の少なくとも中央部を避けて形成されている。開口を利用して、パッド２４とバンプ２６とを電気的に接続してもよい。パッド２４の端部に保護膜２８が載っていてもよい。保護膜２８は、図１に示すように、第１の面２１の周縁部を除く部分に形成されていてもよいが、周縁部を含む第１の面２１の全面に形成されていてもよい。
チップ部品２０は、第２の面２２を有する。第２の面２２は、第１の面２１の反対側の面である。チップ部品２０は、第２の面２２がベース基板１０に対向するように搭載されてなる。チップ部品２０は、図示しない接着剤によってベース基板１０に固着されていてもよい。このとき、接着剤として、絶縁性の接着剤を利用してもよい。
本実施の形態に係る電子デバイスの製造方法は、絶縁性のペースト３５により絶縁部３０をチップ部品２０の側方に形成することを含む。図２〜図５は、絶縁部３０を形成するための工程を説明するための図である。絶縁部３０を形成する工程は、チップ部品２０の周囲に第１の絶縁部３２を形成する工程（図２及び図３参照）と、第２の絶縁部３４を形成する工程（図４及び図５参照）とを含んでもよい。例えば、ディスペンサで絶縁性のペーストを滴下して、これを硬化させることによって、図２及び図３に示す、第１の絶縁部３２を形成してもよい。なお、図３は、第１の樹脂部３２が形成された状態の平面図であり、図２は、図３の断面図の一部拡大図である。図２及び図３に示すように、第１の樹脂部３２を、ベース基板１０におけるチップ部品２０が搭載される領域に隣接する領域に形成してもよい。すなわち、第１の樹脂部３２を、チップ部品２０の第１の面２１とオーバーラップしないように形成してもよい。その後、図４に示すように、絶縁性のペースト３５を滴下して硬化させることによって、図５に示す、第２の絶縁部３４を形成してもよい。第２の絶縁部３４は、第１の絶縁部３２を覆うように形成してもよい。また、第２の絶縁部３４は、図５に示すように、チップ部品２０の第１の面２１の周縁部及び側面を覆うように形成してもよい。第２の絶縁部３４を、パッド２４に形成されたバンプ２６によってペースト３５の流れを抑制して形成する。バンプ２６によって、ペースト３５の流れを止めてもよい。第１及び第２の絶縁部３２，３４をあわせて、絶縁部３０と称してもよい。本実施の形態に係る電子デバイスの製造方法では、絶縁部３０を形成した後に、パッド２４と電気的に接続された配線４０（後述）を形成する。そのため、パッド２４と配線４０とを電気的に接続することが容易になるように絶縁部３０を形成することが望ましい。ところで、本実施の形態に係る電子デバイスの製造方法では、先に説明したように、バンプ２６によってペースト３５の流れを抑制して絶縁部３０を形成する。そのため、ペーストの粘度や量を厳密に調整することなく、バンプ２６の一部を絶縁部３０から露出することができる。言い換えると、ペーストの粘度や量を厳密に調整することなく、絶縁部３０を形成することができる。そのため、信頼性の高い電子デバイスを効率よく製造することができる。なお、絶縁部３０を形成する工程はこれに限られるものではなく、第１の絶縁部３２を形成することなく、絶縁部３０を形成してもよい。ところで、第１の絶縁部３２を形成した後に第２の絶縁部３４を形成して絶縁部３０を形成する方法によれば、樹脂部３０を、チップ部品２０の第１の面２１の周縁部及び側面を覆うように形成することが容易となる。そのため、チップ部品２０と配線４０との間でショートが発生しにくい、信頼性の高い電子デバイスを効率よく製造することができる。なお、第１の絶縁部３２は、ベース基板１０の周囲を囲むように形成してもよいが、図３に示すように、ベース基板１０におけるチップ部品２０を搭載するための領域の角部に隣接する領域を避けて配置してもよい。これによれば、チップ部品２０の第１の面２１上に絶縁性のペーストが余剰に設けられた場合でも、不要なペーストを第１の面２１上から除去することができる。そのため、絶縁性のペーストの量を厳密に調整する必要がなくなり、効率よく電子デバイスを製造することができる。なお、第２の絶縁部３４を形成する際に、第１の絶縁部３２は、硬化反応が完全に終了する前の状態であってもよく、このとき、第２の絶縁部３４を硬化させる工程で同時に硬化させてもよい。あるいは、第１の絶縁部３２は、完全に硬化した状態であってもよい。絶縁部３０は、チップ部品２０を囲むように形成してもよいが、配線４０を形成する部分のみに形成してもよい（図７参照）。
本実施の形態に係る電子デバイスの製造方法は、図６に示すように、パッド２４と電気的に接続された配線４０を形成することを含む。配線４０を、絶縁部３０上を通るように形成する。絶縁部３０上を通るように形成するため、配線４０を容易に形成することができる。配線４０は、絶縁部３０を形成する工程の後に形成する。配線４０を、バンプ２６を介してパッド２４と電気的に接続させてもよい。すなわち、配線４０を、バンプ２６と電気的に接続するように形成してもよい。配線４０は、ベース基板１０上に至るように形成してもよい。ベース基板１０が配線パターンを有する場合、配線４０を、配線パターンと電気的に接続されるように形成してもよい。また、配線４０は、ベース基板１０上に搭載された他のチップ部品の電極と電気的に接続されるように形成してもよい（図７参照）。配線４０は、導電性微粒子を含有する溶剤を利用して形成してもよい。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤中に均一に分散していてもよい。配線４０を形成する工程は、溶剤を吐出することを含んでもよい。導電性微粒子を含有する溶剤の吐出は、インクジェット法やバブルジェット（登録商標）法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷によって、溶剤を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。そして、これらの工程によって、あるいはこれらの工程を繰り返すことによって、配線４０を形成してもよい。
以上の工程を経て、図６及び図７に示す、電子デバイス１を製造してもよい。電子デバイス１は、ベース基板１０を有する。電子デバイス１は、チップ部品２０を有する。チップ部品２０は、パッド２４を有する。チップ部品２０は、パッド２４が形成された第１の面２１と、第１の面２１とは反対側の第２の面２２とを有する。チップ部品２０は、第２の面２２がベース基板１０に対向するようにベース基板１０に搭載されてなる。そして、パッド２４にはバンプ２６が形成されてなる。電子デバイス１は、チップ部品２０の側方に設けられた絶縁部３０を有する。そして、絶縁部３０は、バンプ２６の側面に接触するように形成されてなる。電子デバイス１は、配線４０を有する。配線４０は、パッド２４と電気的に接続されて、絶縁部３０上を通るように形成されてなる。配線４０は、ベース基板１０上に至るように形成されていてもよい。電子デバイス１は、パッド２４に形成されたバンプ２６を有し、絶縁部３０はバンプ２６の側面に接触するように形成される。すなわち、絶縁部３０は、チップ部品２０の側方からバンプ２６に至るように形成されているといえる。そのため、配線４０を、チップ部品２０に接触しないように形成することができる。これにより、配線４０と絶縁部３０との密着性が高くなる。すなわち、配線４０の剥離や破断が発生しにくい電子デバイスを提供することができる。また、配線４０とチップ部品２０との間で電気的なショートが発生しにくい電子デバイスを提供することができる。
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法について説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図８〜図１１は、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法を説明するための図である。
本実施の形態に係る電子デバイスの製造方法は、図８に示すように、チップ部品２０の第１の面２１に凸部５０を形成することを含む。凸部５０は、第１の面２１におけるパッド２４よりも外側の領域に形成する。凸部５０は、すべてのパッド２４を囲むように形成してもよい。チップ部品２０が保護膜２８を有する場合、凸部５０を、保護膜２８上に形成してもよい（図８参照）。凸部５０は、絶縁性の材料で形成されていてもよい。凸部５０を形成する方法は特に限定されないが、例えば、絶縁性のペースト（樹脂ペースト等）を塗布することで形成してもよい。
本実施の形態に係る電子デバイスの製造方法は、図９及び図１０に示すように、絶縁性のペースト３５により絶縁部５２をチップ部品の側方に形成することを含む。ディスペンサによってペースト３５を塗布して、絶縁部５２を形成してもよい。ペースト３５は、凸部５０よりも外側の領域に塗布してもよい。絶縁部５２を形成する工程は、凸部５０によってペースト３５の流れを抑制することを含む。言い換えると、凸部５０によってペースト３５の流れを抑制して、絶縁部５２を形成する。凸部５０によって、ペースト３５の流れを止めてもよい。先に説明したように、凸部５０は、チップ部品２０の第１の面２１におけるパッド２４よりも外側の領域に形成される。そして、凸部５０によってペーストの流れを抑制する。そのため、絶縁性のペーストがパッド２４上に流れ込むことを防止することができる。このことから、ペーストの粘度や量を厳密に調整することなく、パッド２４が露出するように絶縁部５２を形成することができる。すなわち、信頼性の高い電子デバイスを効率よく製造することができる。
本実施の形態に係る電子デバイスの製造方法は、図１１に示すように、配線５４を形成することを含む。配線５４は、パッド２４と電気的に接続されるように形成する。先に説明したように、絶縁部５２は、パッド２４を露出するように形成されてなる。そのため、配線５４とパッド２４とを電気的に接続させることができ、信頼性の高い電子デバイスを効率よく製造することができる。
以上の工程を経て、図１１に示す、電子デバイス２を製造してもよい。電子デバイス２は、ベース基板１０を有する。電子デバイス２は、チップ部品２０を有する。チップ部品２０は、パッド２４を有する。チップ部品２０は、パッド２４が形成された第１の面２１と、第１の面２１とは反対側の第２の面２２とを有する。チップ部品２０は、第２の面２２がベース基板１０に対向するようにベース基板１０に搭載されてなる。チップ部品２０は、凸部５０を有する。凸部５０は第１の面２１に形成されてなる。凸部５０は、第１の面２１におけるパッド２４よりも外側の領域に形成されてなる。凸部５０は、すべてのパッド２４を囲むように形成されていてもよい。電子デバイス２は、チップ部品２０の側方に設けられた絶縁部５２を有する。そして、絶縁部５２は、凸部５０に至るように形成されていてもよい。絶縁部５２は、凸部５０の側面に接触するように形成されていてもよい。電子デバイス２は、配線５４を有する。配線５４は、パッド２４と電気的に接続されて、絶縁部５２上を通るように形成されてなる。
（第３の実施の形態）
以下、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法について説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１２〜図１５は、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法を説明するための図である。
本実施の形態に係る電子デバイスの製造方法は、図１２に示すように、ベース基板１０を用意することを含む。ベース基板１０にはチップ部品６０が搭載されてなる。チップ部品６０は、パッド６４を有する。パッド６４は、チップ部品６０の第１の面６１に形成されている。言い換えると、パッド６４が形成された面を、第１の面６１と称してもよい。チップ部品６０の第１の面６１には、保護膜６６が形成されていてもよい。保護膜６６は、第１の面６１の周縁部を除く部分に形成されていてもよい（図１２参照）。チップ部品６０は、第２の面６２を有する。第２の面６２は、第１の面６１の反対側の面である。チップ部品６０は、第２の面６２がベース基板１０に対向するように搭載されてなる。
図１２に示すように、チップ部品６０の第１の面６１には、凹部６８が形成されてなる。凹部６８は、第１の面６１におけるパッド６４よりも外側の領域に形成されてなる。凹部６８は、第１の面６１の周縁部に沿ってすべてのパッド６４を囲むように形成されていてもよい。凹部６８は、第１の面６１における保護膜６６よりも外側の領域に形成されていてもよい。凹部６８は、保護膜６６の外周に沿って形成されていてもよい。凹部６８は、溝状に形成されていてもよい。
本実施の形態に係る電子デバイスの製造方法は、図１３及び図１４に示すように、絶縁性のペースト３５により絶縁部７０をチップ部品６０の側方に形成することを含む。ディスペンサによってペースト３５を塗布して、絶縁部７０を形成してもよい。ペースト３５は、凹部６８よりも外側に塗布してもよい。絶縁部７０を形成する工程は、凹部６８によってペースト３５の流れを抑制することを含む。言い換えると、凹部６８によってペースト３５の流れを抑制して、絶縁部７０を形成する。凹部６８によって、ペースト３５の流れを止めてもよい。先に説明したように、凹部６８は、チップ部品６０の第１の面６１におけるパッド６４よりも外側の領域に形成される。そして、凹部６８によってペーストの流れを抑制して、絶縁部７０を形成する。この方法によれば、絶縁性のペーストの流れが抑制されるため、ペーストがパッド６４上に流れ込むことを防止することができる。そのため、ペーストの粘度や量を厳密に調整することなく、パッド６４が露出するように絶縁部７０を形成することができる。すなわち、信頼性の高い電子デバイスを効率よく製造することができる。本実施の形態に係る電子デバイスの製造方法では、ペーストの流れを抑制して、絶縁部７０を、保護膜６６上に至るように形成してもよい。これにより、後述する配線７２とチップ部品６０との電気的なショートを防止することができ、信頼性の高い電子デバイスを製造することができる。
本実施の形態に係る電子デバイスの製造方法は、図１５に示すように、配線７２を形成することを含む。配線７２は、パッド６４と電気的に接続されるように形成する。先に説明したように、パッド６４は、絶縁部７０から露出している。そのため、配線７２とパッド６４とを電気的に接続させることができ、信頼性の高い電子デバイスを効率よく製造することができる。
以上の工程を経て、図１５に示す、電子デバイス３を製造してもよい。電子デバイス３は、ベース基板１０を有する。電子デバイス３は、チップ部品６０を有する。チップ部品６０は、パッド６４を有する。チップ部品６０は、パッド６４が形成された第１の面６１と、第１の面６１とは反対側の第２の面６２とを有する。チップ部品６０は、第２の面６２がベース基板１０に対向するようにベース基板１０に搭載されてなる。チップ部品６０は、第１の面６１におけるパッド６４よりも外側の領域に形成された凹部６８を有する。凹部６８は、すべてのパッド６４を囲むように形成されていてもよい。電子デバイス３は、チップ部品６０の側方に設けられた絶縁部７０を有する。そして、絶縁部７０は、凹部６８に至るように形成されてなる。電子デバイスは、配線７２を有する。配線７２は、パッド６４と電気的に接続されて、絶縁部７０上を通るように形成されてなる。配線７２は、ベース基板１０上に至るように形成されていてもよい。図１５に示すように、絶縁部７０は、チップ部品に形成された凹部６８に至るように形成されてなる。すなわち、絶縁部７０は、一部が凹部６８内に入り込むように形成されてなる。そのため、チップ部品６０と絶縁部７０との接触面積を大きくすることができ、絶縁部７０が剥離しにくい、信頼性の高い電子デバイスを提供することができる。
最後に、本発明を適用した実施の形態に係る電子デバイスを有する電子機器として、図１６にノート型パーソナルコンピュータ１０００を、図１７に携帯電話２０００を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図２は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図３は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図４は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図５は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図６は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図７は、本発明を適用した第１の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図８は、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図９は、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１０は、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１１は、本発明を適用した第２の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１２は、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１３は、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１４は、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１５は、本発明を適用した第３の実施の形態に係る電子デバイスの製造方法を説明するための図である。 図１６は、本発明を適用した実施の形態に係る電子デバイスを有する電子機器を示す図である。 図１７は、本発明を適用した実施の形態に係る電子デバイスを有する電子機器を示す図である。
符号の説明
１０ ベース基板、 ２０ チップ部品、 ２１ 第１の面、 ２２ 第２の面、 ２４ パッド、 ２６ バンプ、 ２８ 保護膜、 ３０ 絶縁部、 ３２ 第１の絶縁部、 ３４ 第２の絶縁部、 ３５ ペースト、 ４０ 配線

Claims (12)

  1. パッドを有するチップ部品が搭載されたベース基板を用意すること、
    絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
    前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
    前記チップ部品は、前記パッドが設けられた第１の面と、前記第１の面の反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように搭載されてなり、
    前記パッドにはバンプが形成されてなり、
    前記絶縁部を、前記バンプによって前記ペーストの流れを抑制して形成する電子デバイスの製造方法。
  2. パッドを有するチップ部品が搭載されたベース基板を用意すること、
    前記チップ部品の第１の面に凸部を形成すること、
    絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
    前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
    前記パッドは、前記チップ部品の前記第１の面に形成されてなり、
    前記チップ部品は、前記第１の面とは反対側の第２の面が前記ベース基板に対向するように搭載されてなり、
    前記凸部を、前記第１の面における前記パッドよりも外側の領域に形成し、
    前記絶縁部を、前記凸部によって前記ペーストの流れを抑制して形成する電子デバイスの製造方法。
  3. 請求項２記載の電子デバイスの製造方法において、
    前記凸部を、すべての前記パッドを囲むように形成する電子デバイスの製造方法。
  4. パッドを有するチップ部品が搭載されたベース基板を用意すること、
    絶縁性のペーストにより絶縁部を前記チップ部品の側方に形成すること、及び、
    前記パッドと電気的に接続された配線を、前記絶縁部上を通るように形成することを含み、
    前記チップ部品は、前記パッドが設けられた第１の面と、前記第１の面の反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように搭載されてなり、
    前記第１の面における前記パッドよりも外側の領域には凹部が形成されてなり、
    前記絶縁部を、前記凹部によって前記ペーストの流れを抑制して形成する電子デバイスの製造方法。
  5. 請求項４記載の電子デバイスの製造方法において、
    前記凹部は、すべての前記パッドを囲むように形成されてなる電子デバイスの製造方法。
  6. 請求項１から請求項５のいずれかに記載の電子デバイスの製造方法において、
    前記絶縁部を形成する工程は、
    前記チップ部品の周囲に第１の絶縁部を形成すること、及び、その後、
    前記第１の絶縁部を覆うように第２の絶縁部を形成することを含む電子デバイスの製造方法。
  7. 請求項６記載の電子デバイスの製造方法において、
    前記第１の絶縁部を、前記ベース基板における前記チップ部品を搭載するための領域の角部に隣接する領域を避けて配置する電子デバイスの製造方法。
  8. 請求項１から請求項７のいずれかに記載の電子デバイスの製造方法において、
    前記配線を、導電性微粒子を含有する溶剤を利用して形成する電子デバイスの製造方法。
  9. 請求項１から請求項８のいずれかに記載の方法で製造した電子デバイス。
  10. ベース基板と、
    パッドが形成された第１の面と、前記第１の面とは反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように前記ベース基板に搭載されたチップ部品と、
    前記チップ部品の側方に設けられた絶縁部と、
    前記パッドと電気的に接続されて、前記絶縁部上を通るように形成された配線と、
    を有し、
    前記パッドにはバンプが形成されてなり、
    前記絶縁部は前記バンプの側面に接触するように形成されてなる電子デバイス。
  11. ベース基板と、
    パッドが形成された第１の面と、前記第１の面とは反対側の第２の面とを有し、前記第２の面が前記ベース基板に対向するように前記ベース基板に搭載されたチップ部品と、
    前記チップ部品の側方に設けられた絶縁部と、
    前記パッドと電気的に接続されて、前記絶縁部上を通るように形成された配線と、
    を有し、
    前記チップ部品は、前記第１の面における前記パッドよりも外側の領域に形成された凹部を有し、
    前記絶縁部は、前記凹部に至るように形成されてなる電子デバイス。
  12. 請求項１１記載の電子デバイスにおいて、
    前記凹部は、すべての前記パッドを囲むように形成されてなる電子デバイス。
JP2004028123A 2004-02-04 2004-02-04 電子デバイス及びその製造方法 Withdrawn JP2005223067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028123A JP2005223067A (ja) 2004-02-04 2004-02-04 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028123A JP2005223067A (ja) 2004-02-04 2004-02-04 電子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005223067A true JP2005223067A (ja) 2005-08-18

Family

ID=34998473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028123A Withdrawn JP2005223067A (ja) 2004-02-04 2004-02-04 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005223067A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
JP2009016711A (ja) * 2007-07-09 2009-01-22 Seiko Instruments Inc 樹脂封止型半導体装置
JPWO2013168223A1 (ja) * 2012-05-08 2015-12-24 富士機械製造株式会社 半導体パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
JP2009016711A (ja) * 2007-07-09 2009-01-22 Seiko Instruments Inc 樹脂封止型半導体装置
JPWO2013168223A1 (ja) * 2012-05-08 2015-12-24 富士機械製造株式会社 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
JP4484035B2 (ja) 半導体装置の製造方法
JP6219155B2 (ja) 半導体装置の製造方法
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2009043857A (ja) 半導体装置およびその製造方法
JP4055015B2 (ja) 半導体装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP2004128056A (ja) 半導体装置及びその製造方法
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2005223067A (ja) 電子デバイス及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2005235834A (ja) 電子デバイス及びその製造方法
JP2005294720A (ja) 半導体装置及びその製造方法並びに電子機器
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2005302763A (ja) 半導体装置及びその製造方法並びに電子機器
JP3943037B2 (ja) 半導体装置の製造方法
JP2004288815A (ja) 半導体装置及びその製造方法
JP2003197812A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR101023950B1 (ko) 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP2005019817A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006191141A (ja) 半導体装置
JP2006005220A (ja) 半導体装置の製造方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008091691A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501