JP2005221659A - Current source circuit and display device using the same - Google Patents
Current source circuit and display device using the same Download PDFInfo
- Publication number
- JP2005221659A JP2005221659A JP2004028413A JP2004028413A JP2005221659A JP 2005221659 A JP2005221659 A JP 2005221659A JP 2004028413 A JP2004028413 A JP 2004028413A JP 2004028413 A JP2004028413 A JP 2004028413A JP 2005221659 A JP2005221659 A JP 2005221659A
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- output
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 238000005401 electroluminescence Methods 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 229920005994 diacetyl cellulose Polymers 0.000 abstract description 23
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、有機ＥＬ素子等、電流駆動型の素子を備えた表示装置に関し、特に、表示装置で用いられる電流を出力する半導体装置において、出力電流の基準となる電流を供給する電流源回路、並びに、電流源回路を含んだ半導体装置に関する。 The present invention relates to a display device including a current-driven element such as an organic EL element, and in particular, in a semiconductor device that outputs a current used in the display device, a current source circuit that supplies a current serving as a reference of an output current, The present invention also relates to a semiconductor device including a current source circuit.
有機ＥＬ（Electro-Luminescence）表示装置は、自発光、かつ、発光応答が速い有機ＥＬ素子を用いているため、薄型、軽量、広視野角、かつ、動画表示性能が高いなどの特徴を有している。図９に模式的に示すように、パッシブマトリックス（ＰＭ）型有機ＥＬ表示装置では、各画素に有機ＥＬ素子９１と配線のみを備え、アクティブマトリックス（ＡＭ）型有機ＥＬ表示装置では、各画素に、有機ＥＬ素子９１と有機ＥＬ素子に電流を供給する画素回路９２を備えている。図９において、９３は、表示部９０のゲート線を駆動する垂直走査ドライバ回路であり、９４は、表示部９０のデータ線を駆動する水平走査電圧／電流ドライバ回路である。
Organic EL (Electro-Luminescence) display devices use organic EL elements that are self-luminous and have a fast light emission response, so they are thin, lightweight, have a wide viewing angle, and have high video display performance. ing. As schematically shown in FIG. 9, in a passive matrix (PM) type organic EL display device, each pixel includes only an
有機ＥＬ表示装置は、水平走査回路９４からの信号に従って、各ライン上の有機ＥＬ素子９１、又は、画素回路９２を選択する水平走査を行う。ライン選択された期間において、有機ＥＬ表示装置用駆動回路の各出力から、各データ線を経由して、選択されたライン上の各有機ＥＬ素子又は各画素回路に、階調信号に対応した適当な電圧や電流が供給される。供給された電圧や電流により、有機ＥＬ素子に流れる電流が決まり、有機ＥＬ素子の発光輝度が制御され、画像が表示される。
The organic EL display device performs horizontal scanning for selecting the
従って、有機ＥＬ素子の発光輝度は、有機ＥＬ素子に供給された電流値、又は、印加された電圧値により決定される。有機ＥＬ素子における発光輝度と供給電流は、線形関係にあり、発光輝度と印加電圧は、非線形関係にある。また、現状の有機ＥＬ素子では、発光時間の経過とともに素子に劣化が現れ、印加電圧に対する輝度は発光時間の経過とともに低下していく。一方、供給電流に対する輝度の時間変化は、電圧に比べて小さいので、電流を有機ＥＬ素子に供給する駆動法の方が、高い表示品質を維持できる。 Therefore, the light emission luminance of the organic EL element is determined by the current value supplied to the organic EL element or the applied voltage value. The light emission luminance and the supply current in the organic EL element have a linear relationship, and the light emission luminance and the applied voltage have a non-linear relationship. Moreover, in the current organic EL element, the deterioration of the element appears as the light emission time elapses, and the luminance with respect to the applied voltage decreases as the light emission time elapses. On the other hand, since the time change of the luminance with respect to the supply current is smaller than the voltage, the driving method for supplying the current to the organic EL element can maintain higher display quality.
このように、電流に対応して応答する素子を複数個配置することで、表示を行う装置を「電流駆動型表示装置」と呼ぶ。 A device that performs display by arranging a plurality of elements that respond to current in this way is called a “current-driven display device”.
アクティブマトリックス型の有機ＥＬ表示装置では、表示品質の低下を抑えるため、画素回路内の有機ＥＬ素子に電流を供給する駆動トランジスタの電流特性が画素間でばらついた場合でも、駆動トランジスタから供給される電流がばらつかないようにすることが重要である。 In an active matrix organic EL display device, in order to suppress deterioration in display quality, even when the current characteristics of the drive transistor that supplies current to the organic EL elements in the pixel circuit vary between pixels, the active transistor is supplied from the drive transistor. It is important that the current does not vary.
図１０は、電圧書き込み電流駆動型の画素回路の構成を示す図である。画素回路１００１は、ソースが電源に接続されたドレインが有機ＥＬ素子１００３に接続されＰチャネルＴＦＴ（薄膜トランジスタ）よりなる駆動トランジスタ１００２を備え、駆動トランジスタ１００２のゲートとソース間に接続された容量Ｃと、データ線と駆動トランジスタ１００２のゲート間に接続され制御線によってオン・オフされるスイッチＳＷを備えている。外部の駆動回路からは、データ線を通じて電圧が画素回路１００１に供給される。画素回路１００１は、駆動トランジスタ１００２の特性が画素毎にばらついた場合、有機ＥＬ素子１００３に供給される電流が画素毎にばらついてしまう。この時、有機ＥＬ素子１００３の発光輝度もばらつくため、表示にむらが現れ、表示品質が低下するという課題がある。
FIG. 10 is a diagram illustrating a configuration of a voltage write current drive type pixel circuit. The
これに対し、図１１は、電流書き込み電流駆動型の画素回路の構成を示す図である。図１１を参照すると、画素回路１１０１は、ソースが電源に接続され、ソースとゲート間に容量Ｃが接続され、ドレインがスイッチＳＷ２−１を介して有機ＥＬ素子１１０３に接続されＰチャネルＴＦＴ（薄膜トランジスタ）よりなる駆動トランジスタ１１０２と、駆動トランジスタ１１０２のゲートとドレイン間に接続されたスイッチＳＷ１−２と、データ線と駆動トランジスタ１１０２のドレイン間に接続されたスイッチＳＷ１−１と、スイッチＳＷ２−１と有機ＥＬ素子１１０３との接続点と電源３間に接続されたスイッチＳＷ１−３を備え、スイッチＳＷ１−１、ＳＷ１−２は制御線１の値によってオン・オフ制御され、スイッチＳＷ２−１、ＳＷ１−３は制御線２の値によってオン・オフ制御される。外部の駆動回路からは、データ線を通じて電流が画素回路１１０１に供給される。この画素回路１１０１では、駆動トランジスタ１１０２が、制御線１によってゲート−ドレインが短絡された状態（スイッチＳＷ１−１、ＳＷ１−２が導通状態）でデータ線から供給される電流を記憶し、制御線２によってスイッチＳＷ２−１を導通状態とし（スイッチＳＷ１−１、ＳＷ１−２、ＳＷ１−３は非導通状）、記憶した電流を、有機ＥＬ素子１１０３に流す。この回路を用いることで、一つのトランジスタ（駆動トランジスタ）１１０２で電流を記憶し、電流を出力する構成とされているため、トランジスタばらつきによる有機ＥＬ素子への供給電流ばらつきを抑えることができ、表示品質を高めることができる。
On the other hand, FIG. 11 is a diagram showing a configuration of a current write current drive type pixel circuit. Referring to FIG. 11, a
図１２は、図１１に示した画素回路に対応可能な、電流を出力するデータドライバの構成を示す図である（後記非特許文献１参照）。このデータドライバにおいても、図１１と同様に、「カレントコピア回路」と呼ばれる回路が採用されている。図１２を参照すると、このデータドライバは、電流記憶状態では、スイッチＳＷ１−２、ＳＷ１−１を導通状態として、出力トランジスタ（Ｔｒ）のゲートとドレインを短絡した状態で、第二の基準電流源１２０２からの基準電流を出力トランジスタ（出力Ｔｒ）に流すことにより、出力トランジスタのゲート電圧を基準電流に相当する電圧に記憶する。電流出力状態では、スイッチＳＷ１−２、ＳＷ１−１を非導通として、出力トランジスタ（Ｔｒ）のゲートとドレインの短絡を解消し、ゲートが前記電圧を保持することで、スイッチＳＷ２−１を導通状態として、前記基準電流と同じ大きさの電流が出力される。そして、２倍毎に異なる複数の基準電流の出力毎に設けられたカレントコピア回路を並列に接続し、表示デジタルデータによって、それぞれのカレントコピア回路の出力の導通／非導通を決定することにより、基準電流の組み合わせによる電流を、ドライバ回路の出力電流として出力することができる。かかる構成により、電流出力型のデジタルアナログ変換器（「電流ＤＡＣ」ともいう）を構成している。例えば、電流比が２倍毎に異なる３種類の基準電流ｉ０〜ｉ２であれば、基準電流を組み合わせた電流として、８種類（電流ゼロを含む）の電流を出力できる。すなわち、デジタル信号（表示デジタルデータ）からアナログ信号への変換回路１２０１を構成している。
FIG. 12 is a diagram illustrating a configuration of a data driver that outputs the current and can correspond to the pixel circuit illustrated in FIG. 11 (see Non-Patent
適当な電流比を持つ複数の基準電流を供給する電流源回路として、後記特許文献１は、図１３に示す構成が開示されている。この電流源回路は、上記ドライバ回路向けに複数の基準電流を生成する構成を備えており、非反転入力端子に入力電圧Ｖｉｎを入力し出力端子がＮチャネルトランジスタＴｒ１のゲートに接続され、反転入力端子がトランジスタＴｒ１のソースに接続されたＯＰアンプ（演算増幅器）１３０１と、トランジスタＴｒ１のソースとグランド間に接続された抵抗Ｒｃ（「電流設定抵抗」という）を備え、入力電圧Ｖｉｎを電流に変換して出力するＶ−Ｉ変換回路と、ソースが電源に接続されゲートとドレインが接続されたＰチャネルトランジスタ（「ミラートランジスタ」ともいう）Ｔｒ２と、ソースが電源に共通接続され、ゲートが、トランジスタＴｒ２のゲートと共通接続されたトランジスタＴｒ３、Ｔｒ４、Ｔｒ５からなるカレントミラー回路を備えて構成されている。
As a current source circuit that supplies a plurality of reference currents having an appropriate current ratio,
ＯＰアンプ１３０１の非反転入力端子に印加される入力電圧Ｖｉｎを抵抗Ｒｃの抵抗値で割った値である電流Ｉ（＝Ｖｉｎ／Ｒｃ）をトランジスタＴｒ１、Ｔｒ２、抵抗Ｒｃ線に流すように動作する。 It operates so that a current I (= Vin / Rc), which is a value obtained by dividing the input voltage Vin applied to the non-inverting input terminal of the OP amplifier 1301 by the resistance value of the resistor Rc, flows through the transistors Tr1 and Tr2 and the resistor Rc line. .
カレントミラー回路は、トランジスタＴｒ２、Ｔｒ３〜５のゲート−ソース間電圧が等しいため、電流源トランジスタＴｒ３〜Ｔｒ５は、トランジスタＴｒ２に対する電流能力の比と、トランジスタＴｒ２に流れている電流によって決まる電流を流す。従って、トランジスタＴｒ２に対し、３つの電流源トランジスタＴｒ３〜５のＬ（ゲート長）サイズを共通とし、Ｗ（ゲート幅）サイズを、例えば、１倍、２倍、４倍とすることにより、電流源トランジスタＴｒ３〜５は、Ｖ−Ｉ変換回路の電圧入力と抵抗Ｒｃにより決められた、ミラートランジスタＴｒ２に流れる電流の１倍、２倍、４倍の電流を出力できる。 In the current mirror circuit, since the gate-source voltages of the transistors Tr2 and Tr3 to 5 are equal, the current source transistors Tr3 to Tr5 pass a current determined by the ratio of the current capability to the transistor Tr2 and the current flowing through the transistor Tr2. . Therefore, by making the L (gate length) size of the three current source transistors Tr3 to Tr5 common to the transistor Tr2 and setting the W (gate width) size to, for example, 1 time, 2 times, and 4 times, The source transistors Tr3 to Tr5 can output currents that are 1 time, 2 times, and 4 times the current flowing in the mirror transistor Tr2 determined by the voltage input of the VI conversion circuit and the resistor Rc.
図１３を参照して説明した従来の技術において、電流源回路の出力は、トランジスタＴｒ２と電流源トランジスタＴｒ３〜Ｔｒ５の電流駆動能力の比によって決めることができる。しかしながら、この従来の技術において、ゲート幅Ｗサイズを変えることで、電流駆動能力の比を設定しても、プロセス起因等により、電流駆動能力が期待（設計値）通りにならない場合が生じる。この場合、電流源トランジスタは、設定した電流比からずれた電流を出力することになり、この電流を基に生成されるドライバ回路の出力電流の精度は低下する。例えば、低温多結晶シリコン薄膜トランジスタ（Low Temperature Poly-crystalline Silicon Thin Film Transistor: 「ＬＴＰＳ ＴＦＴ」ともいう）等の電流特性ばらつきが大きいタイプのトランジスタによって、電流源回路を構成する場合、精度の低下が大きくなる。 In the conventional technique described with reference to FIG. 13, the output of the current source circuit can be determined by the ratio of the current drive capabilities of the transistor Tr2 and the current source transistors Tr3 to Tr5. However, in this conventional technique, even if the ratio of the current drive capability is set by changing the gate width W size, the current drive capability may not be as expected (design value) due to process causes. In this case, the current source transistor outputs a current deviated from the set current ratio, and the accuracy of the output current of the driver circuit generated based on this current is lowered. For example, when a current source circuit is configured with a transistor having a large variation in current characteristics such as a low temperature poly-crystalline silicon thin film transistor (also referred to as “LTPS TFT”), the accuracy is greatly reduced. Become.
特に、低温多結晶シリコン薄膜トランジスタの場合、チャネル部に粒界が存在し、その位置や個数が個々のＴＦＴによってばらつき、これにより電気伝導度がばらつきＴＦＴの移動度ばらつきをもたらす。また、ゲート酸化膜と多結晶シリコンとの間の欠陥や、多結晶シリコン内部の粒界に沿って発生する欠陥も同様にばらつき、これによりＴＦＴの閾値電圧がばらつく。 In particular, in the case of a low-temperature polycrystalline silicon thin film transistor, a grain boundary exists in the channel portion, and the position and the number thereof vary depending on individual TFTs, which causes variation in electric conductivity and variation in mobility of TFTs. In addition, defects between the gate oxide film and the polycrystalline silicon and defects generated along the grain boundaries inside the polycrystalline silicon vary in the same manner, thereby varying the threshold voltage of the TFT.
これらの結果、我々の実験によると、低温多結晶シリコン薄膜トランジスタでカレントミラー回路を形成した場合、カレントミラーを構成するトランジスタのゲート幅Ｗ、ゲート長Ｌを同一に作成しても、カレントミラーを構成するトランジスタのばらつきにより、出力電流は、入力電流の数分の一から数倍程度の範囲でばらつくことが判明している。 As a result, according to our experiments, when a current mirror circuit is formed with a low-temperature polycrystalline silicon thin film transistor, the current mirror is configured even if the gate width W and the gate length L of the transistors constituting the current mirror are made the same. It has been found that the output current varies in the range of a fraction to several times the input current due to variations in the transistors to be used.
図１３に示した回路構成において、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流をＩｏ１、Ｉｏ２、Ｉｏ３として、
Ｉｏ１：Ｉｏ２：Ｉｏ３＝１：２：４
となるように、トランジスタのチャネル幅を調整して回路を作成した場合においても、低温多結晶シリコン薄膜トランジスタ集積回路を作成して測定すると、例えば、設計に対して、電流値のバラつきが±５０％となる場合もあり、その結果、例えば
Ｉｏ１：Ｉｏ２：Ｉｏ３＝１：１．５：６
となる。
In the circuit configuration shown in FIG. 13, the drain currents of the transistors Tr3, Tr4, and Tr5 are Io1, Io2, and Io3.
Io1: Io2: Io3 = 1: 2: 4
Thus, even when a circuit is created by adjusting the channel width of a transistor, when a low-temperature polycrystalline silicon thin film transistor integrated circuit is created and measured, for example, the variation in current value is ± 50% of the design. As a result, for example, Io1: Io2: Io3 = 1: 1.5: 6
It becomes.
このため、電流を加算する構成の電流ＤＡＣで得られる電流の出力特性は、図１４に示したように、惨憺たるものとなってしまう。 For this reason, the output characteristics of the current obtained by the current DAC configured to add the currents are miserable as shown in FIG.
また、ある電流Ｉにより、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流の比Ｉｏ１：Ｉｏ２：Ｉｏ３が、ある比に調整できた場合においても、カレントミラー回路の入力段のトランジスタTｒ２に流れる電流Ｉを変化させることで、ＥＬディスプレイの全体の輝度を変化させようとした場合、Ｉｏ１：Ｉｏ２：Ｉｏ３の比が保てない、すなわち、この比が、電流Ｉに依存して変化してしまうといった問題が生じる。例えば、ある電流値Ｉのとき、Ｉｏ１とＩｏ２は、それぞれ次の式で表されている。 Further, even when the drain current ratio Io1: Io2: Io3 of the transistors Tr3, Tr4, Tr5 can be adjusted to a certain ratio by a certain current I, the current I flowing through the transistor Tr2 in the input stage of the current mirror circuit is changed. By doing so, when trying to change the overall luminance of the EL display, the ratio of Io1: Io2: Io3 cannot be maintained, that is, the ratio changes depending on the current I. . For example, at a certain current value I, Io1 and Io2 are expressed by the following equations, respectively.
ただし、μはキャリアの移動度、ＣＯＸは酸化膜（ゲート絶縁膜）容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈは閾値電圧である。 Here, μ is the carrier mobility, C OX is the oxide film (gate insulating film) capacitance, W is the gate width, L is the gate length, Vgs is the gate-source voltage, and Vth is the threshold voltage.
ここで、電流Ｉを調整し、トランジスタＴｒ３の出力電流Ｉｏ１が、元の電流値の２倍となるよう調整する場合、トランジスタＴｒ３のオーバードライブ電圧、すなわち（Ｖｇｓ−Ｖｔｈ３）が√２倍となるように、ゲート−ソース間電圧Ｖｇｓが変化する。このように、ゲート・ソース間電圧Ｖｇｓが変化しても、トランジスタTｒ４のオーバードライブ電圧は、√２倍になるとは限らない。トランジスタＴｒ４のオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ４）が√２倍となり、トランジスタＴｒ３の出力電流Ｉｏ１が元の値の２倍となるのは、トランジスタＴｒ３の閾値電圧Ｖｔｈ３がトランジスタＴｒ４の閾値電圧Ｖｔｈ４と一致する、すなわち、Ｖｔｈ３＝Ｖｔｈ４の時に限られる。 Here, when the current I is adjusted so that the output current Io1 of the transistor Tr3 is twice the original current value, the overdrive voltage of the transistor Tr3, that is, (Vgs−Vth 3 ) is √2 times. Thus, the gate-source voltage Vgs changes. Thus, even if the gate-source voltage Vgs changes, the overdrive voltage of the transistor Tr4 does not always become √2. Overdrive voltage of the transistor Tr4 (Vgs-Vth 4) becomes √2 times, the output current Io1 of the transistor Tr3 becomes twice the original value, the threshold voltage Vth of the threshold voltage Vth 3 of the transistor Tr3 is a transistor Tr4 4 , that is, only when Vth 3 = Vth 4 .
このように、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流Ｉｏ１〜Ｉｏ３といった基準電流源の電流比が変動すると、電流ＤＡＣはデジタル入力データに対応して、この基準電流源の電流値を加算して、階調電流を発生させているため、デジタル入力と、階調電流との関係（入出力特性）が崩れてしまう。 As described above, when the current ratio of the reference current source such as the drain currents Io1 to Io3 of the transistors Tr3, Tr4, and Tr5 fluctuates, the current DAC adds the current value of the reference current source corresponding to the digital input data, Since the gradation current is generated, the relationship (input / output characteristics) between the digital input and the gradation current is destroyed.
したがって、本発明の主たる目的は、多結晶シリコン薄膜トランジスタ等の電流特性ばらつきが大きいトランジスタを用いて構成した場合であっても、電流比が高精度に設定される複数の電流を生成することができる電流源回路を提供することにある。 Therefore, the main object of the present invention is to generate a plurality of currents having a current ratio set with high accuracy even when a transistor having a large current characteristic variation such as a polycrystalline silicon thin film transistor is used. It is to provide a current source circuit.
本発明の他の目的は、多結晶シリコン薄膜トランジスタで実現できる回路を提供することによって、表示部が形成される基板上に電流生成回路を含む周辺回路を搭載することを可能とし、表示装置の小型化、低価格化を実現することである。 Another object of the present invention is to provide a circuit that can be realized by a polycrystalline silicon thin film transistor, whereby a peripheral circuit including a current generation circuit can be mounted on a substrate on which a display portion is formed, and the display device can be miniaturized. It is to realize cost reduction and price reduction.
本発明のさらに他の目的は、表示装置の色度調整、輝度調整を容易に行うことができる装置と調整方法を提供することにある。 Still another object of the present invention is to provide an apparatus and an adjustment method capable of easily performing chromaticity adjustment and luminance adjustment of a display device.
本願で開示される発明は、上記目的を達成するため、概略以下のような構成とされる。なお、以下の括弧内の参照符号は、あくまで参考のために付したものであり、本発明を限定するためのものと解釈されるべきではないことは勿論である。 In order to achieve the above object, the invention disclosed in the present application is generally configured as follows. The reference numerals in parentheses below are given for reference only and should not be construed as limiting the present invention.
本発明の一つのアスペクト（側面）に係る電流源回路は、基準電流源回路（１００）と、基準電流源回路（１００）の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する構成の電流源回路（１０３）とされる。 A current source circuit according to one aspect of the present invention includes a reference current source circuit (100) and a plurality of current copier circuits (101) connected in parallel to a current output terminal of the reference current source circuit (100). ) And control means for controlling the current copier circuit, and a current source circuit (103) configured to output an output current of the current copier circuit individually or by addition.
さらに、本発明に係る電流源回路においては、前記複数のカレントコピア回路は、２つ以上のグループで構成され、１つのグループが電流を出力している期間に、残りのグループのうち少なくとも１つのグループは前記基準電流源回路の出力電流をコピーする構成としてもよい。 Furthermore, in the current source circuit according to the present invention, the plurality of current copier circuits are composed of two or more groups, and at least one of the remaining groups is output during a period in which one group outputs current. The group may be configured to copy the output current of the reference current source circuit.
また、本発明の他のアスペクトに係る表示装置は、前記した電流源回路（１０３）によって駆動される構成とされ、基準電流源回路（１００）と、前記基準電流源回路の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する電流源回路（１０３）を備える。電流源回路（１０３）の前記複数のカレントコピア回路は、２つ以上のグループで構成され、１つのグループが電流を出力している期間に、残りのグループのうち少なくとも１つのグループは前記基準電流源回路の出力電流をコピーする構成とされ、電流源回路の出力電流をコピーして、入力されたデジタルデータに応じてコピーした電流を加算して出力するカレントコピア回路を含む複数の電流ＤＡＣ（１０４）と、電流ＤＡＣセルの出力電流をコピーして、発光素子に供給する画素回路（１０５）とを含む。 In addition, a display device according to another aspect of the present invention is configured to be driven by the above-described current source circuit (103), and is parallel to the reference current source circuit (100) and the current output terminal of the reference current source circuit. A current source circuit (103) including a plurality of current copier circuits (101) connected to the control circuit and a control means for controlling the current copier circuit, and outputting the output current of the current copier circuit individually or by addition. Is provided. The plurality of current copier circuits of the current source circuit (103) are composed of two or more groups, and at least one of the remaining groups is the reference current during a period in which one group outputs a current. A plurality of current DACs including a current copier circuit configured to copy the output current of the source circuit, copy the output current of the current source circuit, add the copied current according to the input digital data, and output the result. 104) and a pixel circuit (105) that copies the output current of the current DAC cell and supplies it to the light emitting element.
本発明の他のアスペクトに係る電流駆動型表示装置は、複数の基準流源回路（図２）を有し、それぞれの基準電流源回路の電流値を個別に調整する手段（１０６〜１０８）を有し、相互の電流値の比を保ったまま複数の基準電流源回路の電流値を一括して調整する手段（１０９）を備え、これら基準電流源回路の出力ノードは、複数のカレントコピア回路に接続される構成とされる。 A current-driven display device according to another aspect of the present invention includes a plurality of reference current source circuits (FIG. 2), and means (106 to 108) for individually adjusting the current values of the respective reference current source circuits. And means (109) for collectively adjusting the current values of the plurality of reference current source circuits while maintaining the ratio of the current values to each other, and an output node of these reference current source circuits includes a plurality of current copier circuits. It is set as the structure connected to.
本発明によれば、負荷に高精度な電流を供給できるため、高画質な表示が可能となる。 According to the present invention, since a highly accurate current can be supplied to the load, a high-quality display is possible.
その一つの理由を説明すれば以下の通りである。すなわち、本発明において、電流源回路（１０３）が、基準電流源回路（１００）と、前記基準電流源回路の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する構成で複数種類の電流を出力する構成であるため、電流のコピー手段、出力手段がすべてカレントコピア回路である。この場合、カレントミラーの場合に必要となる素子間のマッチングが不要となり素子間バラつきが大きい場合においても高精度な電流が生成できる。 One reason is as follows. That is, in the present invention, a current source circuit (103) includes a reference current source circuit (100), a plurality of current copier circuits (101) connected in parallel to a current output terminal of the reference current source circuit, Control means for controlling the current copier circuit, and a configuration for outputting a plurality of types of currents in a configuration that outputs the current copier circuit output current alone or by adding, so that current copy means and output means are provided. All are current copier circuits. In this case, matching between elements, which is necessary in the case of a current mirror, is unnecessary, and a highly accurate current can be generated even when there is a large variation between elements.
また別の理由として、本発明においては、基準電流源回路（１００）から最終的な負荷である表示素子までの間における電流のコピー手段がカレントコピア回路であるからであり、カレントミラーの場合に必要となる素子間のマッチングが不要なためである。 Another reason is that in the present invention, the current copying means between the reference current source circuit (100) and the display element as the final load is a current copier circuit. This is because the required matching between elements is unnecessary.
さらにまた別の理由として、本発明に係る電流源回路（１０３）は、複数のカレントコピアを含むセルから構成され、これら複数のセルは２つのグループで構成され、一方のグループが電流を出力している期間、他方のグループは電流をコピーするように動作させることで、電流をコピーする時間が十分長く取れて電流精度が向上するからである。 As yet another reason, the current source circuit (103) according to the present invention is composed of cells including a plurality of current copiers, and the plurality of cells are composed of two groups, and one group outputs a current. This is because, by operating the other group so as to copy the current during the period, it takes a sufficiently long time to copy the current and the current accuracy is improved.
また、本発明の電流源回路（１０３）からの出力電流をコピーして出力するカレントコピア型電流ＤＡＣ（１０４）群も、同様に複数のカレントコピア回路から構成され、一方のグループが、電流を出力している期間、他方のグループは電流をコピーするように動作させることで、電流をコピーする時間が十分長く取れて電流精度が向上するからである。 Further, the current copier type current DAC (104) group that copies and outputs the output current from the current source circuit (103) of the present invention is similarly composed of a plurality of current copier circuits, and one group is configured to supply current. This is because, during the output period, the other group is operated so as to copy the current, so that the time for copying the current is sufficiently long and the current accuracy is improved.
本発明の第２の効果は、ＲＧＢの輝度比を保ったまま、全体の輝度を変えることができるということである。すなわち、白色の色度を変えることなく、表示装置の輝度が変えられることである。 The second effect of the present invention is that the overall luminance can be changed while maintaining the luminance ratio of RGB. That is, the brightness of the display device can be changed without changing the white chromaticity.
その理由は、本発明においては、基準電流源として、個別に調整可能な複数個（ＲＧＢ）の基準電流源（図２）を備え、最終的な負荷である発光素子には基準電流源に正確に比例した電流が供給され、またこれら複数の基準電流源は電流比を変えることなく、電流値を一括して調整する手段（１０９）を備えるからである。 The reason for this is that in the present invention, a plurality of (RGB) reference current sources (FIG. 2) that can be individually adjusted are provided as reference current sources. This is because the plurality of reference current sources are provided with means (109) for collectively adjusting the current values without changing the current ratio.
上記本発明についてさらに詳細に説述すべく、発明を実施するための最良の形態を添付図面を参照して説明する。 In order to describe the present invention in more detail, the best mode for carrying out the invention will be described with reference to the accompanying drawings.
図１は、本発明の一実施の形態の構成を示す図であり、有機ＥＬディスプレイの電流パスについて示した図である。なお、図１には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）で３系統ある電流パスのうち、代表して、Ｒの電流パスに関する回路が示されている。図１を参照すると、この回路は、１つの親電流源回路（基準電流源）１００と、複数の子電流源回路セル１０１と、複数の孫電流源回路とを含む複数の電流ＤＡＣ１０４と、ひ孫電流源回路を含む複数の画素セル１０５とを備えて構成される。これらのうち、子電流源回路セル、孫電流源回路セル、ひ孫電流源回路セルは、カレントコピア回路、またはこれを応用した回路を含む構成とされている。カレントコピア回路の一般的な説明は、例えば非特許文献２の記載が参照される。簡単に説明すると、次の通りである。
FIG. 1 is a diagram illustrating a configuration of an embodiment of the present invention, and is a diagram illustrating a current path of an organic EL display. FIG. 1 shows a circuit related to an R current path as a representative of three current paths of R (red), G (green), and B (blue). Referring to FIG. 1, this circuit includes a single parent current source circuit (reference current source) 100, a plurality of child current
図３に示した子電流源回路セル３２は、カレントコピア回路の一例である。図３を参照すると、カレントコピア回路は、ソース端子が電圧源（ＶＤＤ）に接続されたＰチャネルＴＦＴ（Ｍ１）と、一方の端子が固定電位に接続され、他方の端子がＭ１のゲート端子に接続された容量（Ｃ１）と、ＰチャネルＴＦＴ（Ｍ１）のゲート端子とドレイン端子との短絡／開放を制御する第１のスイッチ（ＳＷ１）と、ＰチャネルＴＦＴ（Ｍ１）のドレイン端子と、親電流源回路３１の電流を伝える電源線との間の短絡を制御する第２のスイッチ（ＳＷ２）と、ＰチャネルＴＦＴ（Ｍ１）のドレイン端子と出力端子（Ｏｎ、ただし、ｎは整数）との短絡を制御する第３のスイッチ（ＳＷ３）とを備えて構成されている。第１乃至第３のスイッチ（ＳＷ１〜ＳＷ３）は、子電流源回路セル３２外部から供給される制御信号に対応して、オン（短絡）・オフ（開放）するように構成されている。 The child current source circuit cell 32 shown in FIG. 3 is an example of a current copier circuit. Referring to FIG. 3, the current copier circuit includes a P-channel TFT (M1) having a source terminal connected to a voltage source (VDD), one terminal connected to a fixed potential, and the other terminal connected to the gate terminal of M1. The connected capacitor (C1), the first switch (SW1) for controlling short circuit / opening between the gate terminal and the drain terminal of the P-channel TFT (M1), the drain terminal of the P-channel TFT (M1), and the parent A second switch (SW2) for controlling a short circuit between the power source line for transmitting the current of the current source circuit 31, and a drain terminal and an output terminal (On, where n is an integer) of the P-channel TFT (M1) And a third switch (SW3) for controlling the short circuit. The first to third switches (SW1 to SW3) are configured to be turned on (short-circuited) and turned off (opened) in response to a control signal supplied from the outside of the child current source circuit cell 32.
電流をコピーする動作を行う場合、各スイッチを表１に示す状態にする。 When performing an operation of copying current, each switch is set to the state shown in Table 1.
節点（ＩＩＮ）を通して、コピーすべき電流（Ｉ）が引き抜かれると、ゲート端子とドレイン端子が接続された、いわゆるダイオード接続状態のＴＦＴ（Ｍ１）のソース−ドレインを通して、電流（Ｉ）が流れる。このとき、容量ＣとＴＦＴ（Ｍ１）のゲートの接続点をなす節点（Ｎ）の電位は、ＴＦＴ（Ｍ１）のドレイン電流−ゲート電圧（ＩＤ−ＶＧ）特性に応じて、電流（Ｉ）を流すゲート電圧ＶＧに対応する電圧値に落ち着く。ここで、スイッチＳＷ１をオフ（開放）にすることによって、容量Ｃ１にＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧（gate-to-source voltage）ＶＧＳが保持される。 When the current (I) to be copied is drawn through the node (IIN), the current (I) flows through the source-drain of the so-called diode-connected TFT (M1) in which the gate terminal and the drain terminal are connected. At this time, the potential of the node (N) that forms the connection point between the capacitor C and the gate of the TFT (M1) is the current (I) according to the drain current-gate voltage (ID-VG) characteristics of the TFT (M1). It settles to the voltage value corresponding to the gate voltage VG to flow. Here, by turning off (opening) the switch SW1, a gate-to-source voltage VGS for allowing the TFT (M1) to pass the current I to the capacitor C1 is held.
電流の出力動作を行う場合、各スイッチを表２に示す状態にする。 When performing a current output operation, each switch is set to the state shown in Table 2.
容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持されているため、ＴＦＴ（Ｍ１）は、定電流源素子として作用し、節点（Ｏn、ただし、 nは整数）に負荷を接続することにより、負荷には、親電流源回路が引き込んだ電流値と同一の電流（Ｉ）が供給される。 Since the gate-source voltage VGS for allowing the TFT (M1) to pass the current I is held in the capacitor C1, the TFT (M1) acts as a constant current source element, and the node (On, where n is By connecting the load to an integer), the load is supplied with the same current (I) as the current value drawn by the parent current source circuit.
このように、カレントコピア回路は、カレントミラー回路と異なり、複数のトランジスタ間のマッチング精度が問題とならない。したがって、多結晶シリコンＴＦＴ回路のようにトランジスタのバラつきが多い場合であっても、出力電流を高精度に生成することが可能となる。 Thus, unlike the current mirror circuit, the current copier circuit does not have a problem in matching accuracy between a plurality of transistors. Therefore, even when there are many variations of transistors as in a polycrystalline silicon TFT circuit, an output current can be generated with high accuracy.
再び図１を参照して、有機ＥＬディスプレイについて説明すると、子電流源回路セル（１０１）は、上記したカレントコピア回路よりなり、走査回路１に接続されており、走査回路１の出力に対応して選択された唯一の子電流源回路セルのみが、親電流源回路（基準電流源）が出力する電流をコピーする。
Referring to FIG. 1 again, the organic EL display will be described. The child current source circuit cell (101) is composed of the above-described current copier circuit and is connected to the
例として、各色３ビット階調の表示装置を構成する場合には、７個の子電流源回路を用いて、その子電流源回路セルの出力を、１つ、あるいは２並列、４並列となるように接続することで、１：２：４の比の電流を、３本の配線で構成される電流バスラインに出力する。 As an example, in the case of configuring a 3-bit gradation display device for each color, seven child current source circuits are used, and the outputs of the child current source circuit cells are one, two parallel, or four parallel. To output a current having a ratio of 1: 2: 4 to a current bus line composed of three wires.
７個の子電流源回路セルのみでは、電流のコピー動作と電流の出力動作とを同時に行うことができない。その理由は、カレントコピア回路は、もともと電流のコピーと出力を同時に行うことができないからである。 With only seven child current source circuit cells, the current copy operation and the current output operation cannot be performed simultaneously. This is because the current copier circuit cannot originally copy and output the current at the same time.
そこで、本実施形態では、７個の子電流源回路セルを好ましくは２組備え、一方の組が電流のコピーを行う期間、他の一方の組が電流の出力動作を行うように構成している。図１において、子電流源回路セルが２枚重ねて１組として示している。必要に応じて２組以上の組で構成してもよいことは勿論である。 Therefore, in the present embodiment, preferably, two sets of seven child current source circuit cells are provided, and one set performs a current output operation while the other set performs a current copy operation. Yes. In FIG. 1, two child current source circuit cells are overlapped and shown as one set. Of course, you may comprise in 2 or more sets as needed.
このように、複数の子電流源回路セルを用いて、１：２：４の電流比の電流を出力する加算型電流源回路１０３を構成している。
In this way, the addition type
３つのカレントコピア回路を含む電流ＤＡＣは、走査回路２に接続されており、走査回路２の出力に対応して、選択された一つの電流ＤＡＣに含まれるカレントコピア回路のみが、加算型電流源回路１０３から出力された電流をコピーする。これらのカレントコピアにおいても、電流のコピー動作と電流の出力動作とを同時に行うことができない。そこで、本実施例では、電流ＤＡＣを２組備え、一方の組が電流のコピーを行う期間、他の一方の組が電流の出力動作を行うようにしている。図１においては、かかる電流ＤＡＣの構成を、電流ＤＡＣを２枚重ねて示している。
The current DAC including the three current copier circuits is connected to the
また、電流ＤＡＣは、図示されないデータレジスタから入力されたデータに基づいて、複数のカレントコピア回路の出力を並列化することにより、電流を加算して出力する構成とされる。 Further, the current DAC is configured to add and output currents by parallelizing the outputs of a plurality of current copier circuits based on data input from a data register (not shown).
電流ＤＡＣから出力された電流は、必要に応じて、図示されないデマルチプレクサを通して、データバスラインに供給される。 The current output from the current DAC is supplied to the data bus line through a demultiplexer (not shown) as necessary.
データバスラインには、カレントコピア回路を含むひ孫電流源回路を含む複数の画素セルが接続されている。 A plurality of pixel cells including a great-grandchild current source circuit including a current copier circuit are connected to the data bus line.
画素セルは、ゲート線とも接続されており、ゲート線に印加された電圧信号によって選択された行の画素セルは、電流のコピーを行う。ひ孫電流源の出力は、各画素に形成されたＥＬ素子に接続される。 The pixel cells are also connected to the gate lines, and the pixel cells in the row selected by the voltage signal applied to the gate lines copy current. The output of the great-grand current source is connected to an EL element formed in each pixel.
以上は、本発明を、上記非特許文献１に記載されたデータドライバと組み合わせた形態で説明を行ったが、データドライバの構成としては、かかる構成に限定されるものでないことは勿論である。例えば、電流源回路で生成した電流を電流負荷素子に供給するデータドライバにも本発明を適用することができる。
Although the present invention has been described in the form of a combination with the data driver described in
つぎに、基準電流源回路について説明する。図２は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）で３系統ある電流パスのそれぞれの基準電流ＩＲ、ＩＧ、ＩＢを生成する回路である。 Next, the reference current source circuit will be described. FIG. 2 is a circuit that generates reference currents I R , I G , and I B for three current paths of R (red), G (green), and B (blue).
電圧を非反転入力端子に入力とするＯＰアンプ１１１と、ＯＰアンプ１１１の出力端子にゲートがそれぞれ接続されソースが可変抵抗１０６を介してグランドに接続されたトランジスタ１１４を備え、トランジスタ１１４のソースと可変抵抗１０６との接続点はＯＰアンプ１１１の反転入力端子に接続され、トランジスタ１１１のドレインから基準電流ＩＲが出力される。それぞれの電流値ＩＲ、ＩＧ、ＩＢは、それぞれ以下で与えられる。
An
ＩＲ＝ＶＴ×（１／ＶＲ１）
ＩＧ＝ＶＴ×（１／ＶＲ２）
ＩＢ＝ＶＴ×（１／ＶＲ３）
I R = V T × (1 / VR1)
I G = V T × (1 / VR2)
I B = V T × (1 / VR3)
上式からもわかるとおり、電圧ＶＴを調整することにより、ＩＲ：ＩＧ：ＩＢの電流比を保ったまま、電流値を変更することができる。また、ＶＲ１、ＶＲ２、ＶＲ３を調整することで、ＩＲ、ＩＧ、ＩＢを独立して調整することができる。 As can be seen from the above equation, by adjusting the voltage V T , the current value can be changed while maintaining the current ratio of I R : I G : I B. Further, by adjusting the VR1, VR2, VR3, it is possible to independently adjust the I R, I G, I B .
このようにして、基準電流源回路の電流値が調整されると、これに対応して、加算型電流源回路１０３〜ＥＬ素子に流れるひ孫電流源電流まで変化する。
When the current value of the reference current source circuit is adjusted in this way, the current value changes from the addition type
したがって、抵抗ＶＲ１、ＶＲ２、ＶＲ３は、有機ＥＬディスプレイの白色の色度を調整するのに利用し、一方、電圧ＶＴは、輝度を調整するのに好都合である。 Therefore, the resistors VR1, VR2, VR3 are used to adjust the white chromaticity of the organic EL display, while the voltage V T is convenient for adjusting the luminance.
とくに、携帯機器に利用されるディスプレイは、機器の利用状況に応じて、頻繁に輝度を調整し、バッテリーによる駆動時間を長くする努力がなされている。 In particular, for a display used for a portable device, efforts are made to frequently adjust the brightness and extend the driving time of the battery according to the usage status of the device.
電圧ＶＴを調整することで、使用状況に応じて、輝度を変化させる。一方、抵抗値ＶＲ１、ＶＲ２、ＶＲ３は、機器の工場出荷時に、調整されるようにしてもよい。 By adjusting the voltage V T , the luminance is changed according to the usage situation. On the other hand, the resistance values VR1, VR2, and VR3 may be adjusted when the device is shipped from the factory.
本願発明者は、図１、図２に示す回路のうち、可変抵抗（ＶＲ１〜ＶＲ３）を除く回路を、低温ポリシリコンＴＦＴ用いてガラス基板上に集積することに成功した。 The inventor of the present application succeeded in integrating the circuits shown in FIGS. 1 and 2 except for the variable resistors (VR1 to VR3) on the glass substrate using the low-temperature polysilicon TFT.
一方、トランジスタを、低温ポリシリコンＴＦＴに限定しない場合には、図２のトランジスタを、ＭＯＳ型に加え、バイポーラ型で構成するようにしてもよい。 On the other hand, when the transistor is not limited to the low-temperature polysilicon TFT, the transistor in FIG. 2 may be configured as a bipolar type in addition to the MOS type.
本発明の実施の形態の作用効果について説明する。 The effects of the embodiment of the present invention will be described.
上記した本発明の実施の形態によれば、基準電流源回路で生成された基準電流は、カレントコピア回路で電流のコピーと、出力を繰り返して、ＥＬ素子まで伝達される。このため、ＥＬ素子に流れる電流は、回路を構成するトランジスタのマッチング精度に依存することがなくなる。これにより、例えば低温ポリシリコンＴＦＴといったトランジスタ特性のバラつきが大きな素子で回路を形成した場合においても、良好な画像を得ることが可能となる。また、本発明の実施の形態を利用した有機ＥＬディスプレイにおいては、その色度が、ＶＲ１、ＶＲ２、ＶＲ３の３の抵抗値で調整可能とされ、輝度は、ＶＴの電圧値で調整することができる。 According to the above-described embodiment of the present invention, the reference current generated by the reference current source circuit is transmitted to the EL element by repeatedly copying and outputting the current in the current copier circuit. For this reason, the current flowing through the EL element does not depend on the matching accuracy of the transistors constituting the circuit. As a result, a good image can be obtained even when a circuit is formed by an element having a large variation in transistor characteristics, such as a low-temperature polysilicon TFT. Further, in the organic EL display using the embodiment of the present invention, the chromaticity can be adjusted by the resistance values of VR1, VR2, and VR3, and the luminance can be adjusted by the voltage value of VT. it can.
これらを組み合わせることによって、画質調整が、簡便、小型、かつ高画質の有機ＥＬディスプレイを低価格で実現可能となる。 By combining these, it is possible to realize an organic EL display with simple, small, and high image quality at a low price by adjusting the image quality.
また上記実施の形態では、ガラス基板上に形成した低温多結晶シリコンＴＦＴ集積回路と、有機ＥＬ素子を例に説明したが、本発明はかかる構成にのみ限定されるものでないことは勿論である。例えば、結晶シリコン基板上に形成した集積回路と、ＥＬ素子との組み合わせでも、上記と同様の作用効果を奏することが可能とされている。 In the above embodiment, the low-temperature polycrystalline silicon TFT integrated circuit formed on the glass substrate and the organic EL element have been described as examples. However, the present invention is not limited to such a configuration. For example, a combination of an integrated circuit formed on a crystalline silicon substrate and an EL element can achieve the same effects as described above.
また、本発明において、発光素子（表示素子）として、ＥＬ素子に限定されるものでない。 In the present invention, the light emitting element (display element) is not limited to an EL element.
また、本発明の実施の形態として説明した回路は、必ずしも表示素子基板と同一の基板上に形成する必要はなく、ａ−Ｓｉ ＴＦＴ ＬＣＤ（液晶表示装置）等に代表されるように、表示素子基板に、駆動回路ＩＣを実装する構成としてもよい。 Further, the circuit described as the embodiment of the present invention is not necessarily formed on the same substrate as the display element substrate, and the display element is represented by a-Si TFT LCD (liquid crystal display device) or the like. The drive circuit IC may be mounted on the substrate.
さらに、表示素子は発光型に限定されるものではなく、例えば電流値によって、光の反射率、透過率が変化するような材料に、本発明を適用して表示装置を作成してもよい。 Further, the display element is not limited to the light emitting type, and for example, the display device may be manufactured by applying the present invention to a material whose light reflectance and transmittance change depending on a current value.
以下では、本発明について具体的な実施例に即してさらに説明する。 Hereinafter, the present invention will be further described with reference to specific examples.
図３は、本発明の一実施例の構成を示す図である。図３には、複数のカレントコピア回路で構成された加算型電流源回路の構成が示されている。カレントコピア回路を含む子電流源回路セル３２は、ソース端子が電圧源（ＶＤＤ）に接続されたＰチャネルＴＦＴ（Ｍ１）と、一方の端子が固定電位に接続され、他方の端子がＭ１のゲート端子に接続された容量（Ｃ１）と、Ｍ１のゲート端子とドレイン端子との導通（短絡）／非導通（開放）を制御するスイッチ（ＳＷ１）と、Ｍ１のドレイン端子と親電流源回路３１の電流を伝える電源線との間の導通／非導通を制御するスイッチ（ＳＷ２）と、ＴＦＴ（Ｍ１）のドレイン端子と出力端子（Ｏｎ；ただし、ｎは整数）との導通／非導通を制御するスイッチ（ＳＷ３）と、を備えて構成されている。スイッチＳＷ１〜ＳＷ３は、子電流源回路セル３２外部から供給される制御信号の値に応じて、オン（短絡）、オフ（開放）するように構成されている。 FIG. 3 is a diagram showing the configuration of an embodiment of the present invention. FIG. 3 shows a configuration of an addition type current source circuit composed of a plurality of current copier circuits. The child current source circuit cell 32 including the current copier circuit includes a P-channel TFT (M1) having a source terminal connected to a voltage source (VDD), one terminal connected to a fixed potential, and the other terminal being a gate of M1. A capacitor (C1) connected to the terminal, a switch (SW1) for controlling conduction (short circuit) / non-conduction (open) between the gate terminal and the drain terminal of M1, a drain terminal of M1, and the parent current source circuit 31 A switch (SW2) that controls conduction / non-conduction between the power supply line that transmits current and conduction / non-conduction between the drain terminal of the TFT (M1) and the output terminal (On; n is an integer). And a switch (SW3). The switches SW <b> 1 to SW <b> 3 are configured to be turned on (short-circuited) and turned off (opened) according to the value of a control signal supplied from the outside of the child current source circuit cell 32.
この子電流源回路セル３２の動作は、おおまかに、電流のコピー動作と、コピーされた電流の出力動作の、２つの動作を行う。なお、コピー動作は、同時に、複数個の子電流源回路セル３２で行うことはできないため、１つの子電流源回路セル３２でのみコピー動作を行う。 The operation of the child current source circuit cell 32 is roughly performed by two operations: a current copy operation and a copied current output operation. Note that since the copy operation cannot be performed simultaneously with a plurality of child current source circuit cells 32, the copy operation is performed with only one child current source circuit cell 32.
図３に示す回路構成において、電流のコピー動作を行う場合における、スイッチＳＷ１、ＳＷ２、ＳＷ３の状態（オン（短絡）・オフ（開放））を表３に示す。 Table 3 shows the states of the switches SW1, SW2, and SW3 (on (short-circuited) / off (opened)) when performing a current copy operation in the circuit configuration shown in FIG.
節点（ＩＩＮ）を通して、コピーすべき電流（Ｉ）が引き抜かれると、ダイオード接続されたＴＦＴ（Ｍ１）のソース−ドレインを通して電流（Ｉ）が流れ、このとき、節点（Ｎ）の電位は、ＴＦＴ（Ｍ１）のドレイン電流−ゲート電圧特性（ＩＤ−ＶＧ特性）に応じて、電流（Ｉ）を流すゲート電圧ＶＧに対応する電圧値に落ち着く。 When the current (I) to be copied is drawn through the node (IIN), the current (I) flows through the source-drain of the diode-connected TFT (M1). At this time, the potential of the node (N) According to the drain current-gate voltage characteristic (ID-VG characteristic) of (M1), the voltage value corresponding to the gate voltage VG through which the current (I) flows is settled.
ここで、スイッチＳＷ１をオフ（開放）にすることによって、容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持される。 Here, by turning off (opening) the switch SW1, the gate-source voltage VGS for allowing the TFT (M1) to flow the current I is held in the capacitor C1.
図３に示す回路において、電流の出力動作を行う場合おける、スイッチＳＷ１、ＳＷ２、ＳＷ３の状態（オン（短絡）・オフ（開放））を表４に示す。 Table 4 shows the states (on (short-circuited) and off (opened)) of the switches SW1, SW2, and SW3 in the circuit shown in FIG.
容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持されているため、ＴＦＴ（Ｍ１）は、定電流源素子としてはたらき、節点（Ｏn、ただし、nは整数）に負荷を接続することにより、負荷には、親電流源回路が引き込んだ電流値と同一の電流（Ｉ）が供給される。 Since the gate-source voltage VGS for allowing the TFT (M1) to pass the current I is held in the capacitor C1, the TFT (M1) acts as a constant current source element, and the node (On, where n is an integer) ) Is connected to the load, the current (I) that is the same as the current value drawn by the parent current source circuit is supplied to the load.
つぎに、この子電流源回路セル３２を複数用いた加算型電流源回路を実現する構成について説明する。一例として、Ｉと、Ｉの２倍の電流と、Ｉの４倍の電流とを出力する電流源について説明する。１４個の子電流源回路セル（Ａ１〜Ａ１４）のそれぞれの節点「ＩＩＮ」は、親電流源回路（基準電流源）３１に接続される。 Next, a configuration for realizing an addition type current source circuit using a plurality of the child current source circuit cells 32 will be described. As an example, a current source that outputs I, a current that is twice that of I, and a current that is four times that of I will be described. Each node “IIN” of the 14 child current source circuit cells (A 1 to A 14) is connected to the parent current source circuit (reference current source) 31.
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点Ｓ１〜Ｓ１４は、図示されない走査回路とデコーダ回路によって構成される制御回路に接続される。 The nodes S1 to S14 of the 14 child current source circuit cells (A1 to A14) are connected to a control circuit constituted by a scanning circuit and a decoder circuit (not shown).
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点ＯＥ１〜ＯＥ１４は、図示されない制御線に接続されている。 The nodes OE1 to OE14 of the 14 child current source circuit cells (A1 to A14) are connected to a control line (not shown).
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点Ｏ１〜Ｏ１４は、図３に示すように接続される。すなわち、節点Ｏ１と節点Ｏ２は、電流Ｉを出力するノードにそれぞれ接続され、節点Ｏ３〜Ｏ６は、Ｉの２倍の電流を出力するノードに接続され、節点Ｏ７からＯ１４は、Ｉの４倍の電流を出力するノードに接続されている。 The nodes O1 to O14 of the 14 child current source circuit cells (A1 to A14) are connected as shown in FIG. That is, the node O1 and the node O2 are connected to a node that outputs a current I, the nodes O3 to O6 are connected to a node that outputs a current twice as large as I, and the nodes O7 to O14 are four times as large as I. Is connected to a node that outputs a current of.
１４個の子電流源回路セル（Ａ１〜Ａ１４）は、インデックスが、奇数であるＡ群と、偶数であるＢ群とに分けると、動作が理解しやすい。 The operation of the 14 child current source circuit cells (A1 to A14) is easy to understand when the index is divided into an odd group A and an even group B.
これは、一方の群に属する子電流源回路セルが電流を出力している期間に、他方の群に属する子電流源回路セルは、親電流をコピーすることができるように構成されているためである。 This is because the child current source circuit cells belonging to the other group can copy the parent current during the period in which the child current source circuit cells belonging to one group output current. It is.
図４は、図３に示す構成の動作を説明するためのタイミングチャートである。図４を参照して、図３に示した本発明の実施例の動作について説明する。 FIG. 4 is a timing chart for explaining the operation of the configuration shown in FIG. The operation of the embodiment of the present invention shown in FIG. 3 will be described with reference to FIG.
制御信号「Ａ／Ｂ」に、ハイレベルが与えられると、Ａ群に属する子電流源回路セルは制御回路の出力に応じて順次電流のコピーを行う。 When a high level is given to the control signal “A / B”, the child current source circuit cells belonging to the A group sequentially copy currents according to the output of the control circuit.
図４のＳ１、Ｓ３、Ｓ５、…、Ｓ１３に示す波形は、制御回路（不図示）により、子電流源回路セルのＳ１、Ｓ３、Ｓ５、…、Ｓ１３に与えられる波形を示している。Ｓｎ（ｎ＝１，３，５、…、１３）にハイレベルが与えられると子電流源回路セル内に示したスイッチＳＷ１、スイッチＳＷ２が短絡状態となり、容量Ｃ１に、電流Ｉを流すために必要なＴＦＴ（Ｍ１）のゲート−ソース電圧ＶＧＳに対応した電圧が、充電あるいは放電される。 The waveforms shown in S1, S3, S5,..., S13 in FIG. 4 are waveforms given to S1, S3, S5,..., S13 of the child current source circuit cells by a control circuit (not shown). When a high level is applied to Sn (n = 1, 3, 5,..., 13), the switches SW1 and SW2 shown in the child current source circuit cell are short-circuited, and the current I flows to the capacitor C1. A voltage corresponding to the necessary gate-source voltage VGS of the TFT (M1) is charged or discharged.
一方、Ｂ群に属する子電流源回路セルの節点（Ｓ２、Ｓ４、Ｓ６、…、Ｓ１４）には、制御回路（不図示）から、ロウレベルの信号が与えられている。このため、制御回路の出力に応じて選択された、一つの子電流源回路セルに対して、親電流源回路で生成された電流が流れるので、選択された子電流源回路セルは、親電流源回路で生成された電流値を、正確にコピーすることができる。 On the other hand, a low level signal is given to the nodes (S2, S4, S6,..., S14) of the child current source circuit cells belonging to the group B from a control circuit (not shown). For this reason, since the current generated in the parent current source circuit flows to one child current source circuit cell selected according to the output of the control circuit, the selected child current source circuit cell The current value generated by the source circuit can be accurately copied.
なお、図３に示す構成では、スイッチＳＷ１、ＳＷ２は、同一の制御信号によって、オン・オフが制御される構成とされている。しかしながら、スイッチＳＷ１をオフさせた後に、スイッチＳＷ２をオフさせるように制御した方が、より精度よく、電流をコピーすることができる。 In the configuration shown in FIG. 3, the switches SW1 and SW2 are controlled to be turned on / off by the same control signal. However, the current can be copied with higher accuracy when the switch SW2 is turned off after the switch SW1 is turned off.
その理由は、スイッチＳＷ２を先にオフさせると、ダイオード接続されたＴＦＴ（Ｍ１）を通して、容量Ｃ１に電荷が供給され、ノードＮ１の電位が上がってくる。そこで、好ましくは、スイッチＳＷ２の手前（前段）に、遅延回路が挿入される。 The reason is that when the switch SW2 is turned off first, electric charge is supplied to the capacitor C1 through the diode-connected TFT (M1), and the potential of the node N1 rises. Therefore, preferably, a delay circuit is inserted before (previous stage) the switch SW2.
一方、Ｂ群に属する子電流源回路セルに注目すると、制御端子ＯＥ２、ＯＥ４、…、ＯＥ１４には、制御回路（不図示）から、ハイレベルの信号が与えられている。そして、Ｓ２、Ｓ４、Ｓ６、…、Ｓ１４は、常に、ロウレベルが与えられている。 On the other hand, paying attention to the child current source circuit cells belonging to the group B, a high level signal is given to the control terminals OE2, OE4,... OE14 from a control circuit (not shown). S2, S4, S6,..., S14 are always given a low level.
従って、それぞれの子電流源回路セルに含まれるＴＦＴ（Ｍ１）のゲート端子には、容量Ｃ１によって、ある電位が与えられており、子電流源回路セルは、定電流源回路として動作している。 Accordingly, a certain potential is applied to the gate terminal of the TFT (M1) included in each child current source circuit cell by the capacitor C1, and the child current source circuit cell operates as a constant current source circuit. .
引き続いて、制御信号Ａ／Ｂにロウレベルが与えられると、上記のＡ群とＢ群の動作は、入れ替わる。すなわち、Ｂ群に属する子電流源回路セルは、制御回路（不図示）の出力に応じて、順次、電流のコピーを行う。 Subsequently, when a low level is applied to the control signal A / B, the operations of the A group and the B group are switched. That is, the child current source circuit cells belonging to the group B sequentially copy current in accordance with the output of the control circuit (not shown).
図４のＳ２、Ｓ４、Ｓ６、…、Ｓ１４に示す波形は、子電流源回路セルのＳ２、Ｓ４、Ｓ６、…、Ｓ１４に与えられる波形を示しており、Ｓｎ（ｎ＝２、４、６、…、１４）にハイレベルが与えられると、子電流源回路セル内のスイッチＳＷ１、スイッチＳＷ２が短絡状態となり、容量Ｃ１には、電流Ｉを流すために必要なＴＦＴ（Ｍ１）のゲート−ソース間電圧ＶＧＳに対応した電圧が、充電あるいは放電される。 The waveforms shown in S2, S4, S6,..., S14 in FIG. 4 are the waveforms given to S2, S4, S6,..., S14 of the child current source circuit cells, and Sn (n = 2, 4, 6). ,..., 14) are given a high level, the switches SW1 and SW2 in the child current source circuit cell are short-circuited, and the gate of the TFT (M1) necessary for passing the current I to the capacitor C1 A voltage corresponding to the source-to-source voltage VGS is charged or discharged.
一方、Ａ群に属する子電流源回路セルの節点（Ｓ１、Ｓ３、Ｓ５、…、Ｓ１３）には、制御回路（不図示）から、ロウレベルの信号が与えられている。 On the other hand, a low level signal is given to the nodes (S1, S3, S5,..., S13) of the child current source circuit cells belonging to the A group from a control circuit (not shown).
このため、制御回路の出力に応じて選択された一つの子電流源回路セルに対して、親電流源で生成された電流が流れる。選択された一つの子電流源回路セルは、親電流源で生成された電流値を、正確に、コピーすることができる。 For this reason, the current generated by the parent current source flows through one child current source circuit cell selected according to the output of the control circuit. One selected child current source circuit cell can accurately copy the current value generated by the parent current source.
一方、Ａ群に属する子電流源回路セルに注目すると、制御端子ＯＥ１、ＯＥ３、…、ＯＥ１３には、不図示のデコーダ回路から、ハイレベルの信号が与えられている。そして、Ｓ１、Ｓ３、Ｓ５、…、Ｓ１３ノードは、常にロウレベルが与えられている。 On the other hand, paying attention to the child current source circuit cells belonging to the A group, a high level signal is given to the control terminals OE1, OE3,... OE13 from a decoder circuit (not shown). The S1, S3, S5,..., S13 nodes are always given a low level.
したがって、それぞれの子電流源回路セルに含まれるＴＦＴ（Ｍ１）のゲート端子には、容量Ｃ１によって、ある電位が与えられており、電流Ｉを流す定電流源回路として動作している。 Therefore, a certain potential is given to the gate terminal of the TFT (M1) included in each child current source circuit cell by the capacitor C1, and the TFT operates as a constant current source circuit for passing the current I.
ここで、図３に示す配線Ｊには、子電流源回路セルＡ１とＡ２の出力ノードＯ１、Ｏ２が接続されており、容量Ｃ２に含まれるスイッチＳＷ３はオフであるため、配線Ｊには、子電流源回路セルＡ１からの電流Ｉが流れる。 Here, since the output nodes O1 and O2 of the child current source circuit cells A1 and A2 are connected to the wiring J shown in FIG. 3 and the switch SW3 included in the capacitor C2 is off, the wiring J includes A current I from the child current source circuit cell A1 flows.
また配線Ｋには、子電流源回路セルＡ３、Ａ４、Ａ５、Ａ６の４つの子電流源回路セルの出力ノードＯ３、Ｏ４、Ｏ５、Ｏ６が接続されている。 Further, the output nodes O3, O4, O5, and O6 of the four child current source circuit cells A3, A4, A5, and A6 are connected to the wiring K.
容量Ｃ４、Ｃ６に含まれるスイッチＳＷ３は、オフであるため、子電流源回路セルＡ３、Ａ５のみからそれぞれ電流Ｉが出力される。したがって、配線Ｋには、Ｉの２倍の電流が流れる。 Since the switch SW3 included in the capacitors C4 and C6 is off, the current I is output only from the child current source circuit cells A3 and A5. Therefore, a current twice as large as I flows through the wiring K.
また配線Ｌには、子電流源回路セルＡ７、Ａ８、Ａ９、…、Ａ１４の８つの子電流源回路セルの出力ノードＯ７、Ｏ８、Ｏ９、…、Ｏ１４が接続されている。 Further, output nodes O7, O8, O9,..., O14 of the eight child current source circuit cells A7, A8, A9,.
Ａｎ（ｎは偶数）に含まれるスイッチＳＷ３はオフであるため、子電流源回路セルＡ７、Ａ９、Ａ１１、Ａ１３のみから、それぞれ電流Ｉが出力される。したがって、配線Ｌには、Ｉの４倍の電流が流れる。 Since the switch SW3 included in An (n is an even number) is OFF, the current I is output from each of the child current source circuit cells A7, A9, A11, and A13. Therefore, a current four times as large as I flows through the wiring L.
制御信号Ａ／Ｂを用いて、上記したように、Ａ群、Ｂ群の動作を入れ替えて動作させることで、図３に示した回路は、継続的に、Ｉ、２×Ｉ、４×Ｉの電流を生成する電流源回路として機能する。そして、これを利用した有機ＥＬディスプレイに用いることが可能である。制御信号Ａ／Ｂの周期は、例えば有機ＥＬディスプレイの２フレーム周期（１フレームごとにＡ群、Ｂ群の機能が入れ替わる）とすればよい。 As described above, by using the control signal A / B and switching the operations of the A group and the B group, the circuit shown in FIG. 3 continuously has I, 2 × I, 4 × I. It functions as a current source circuit for generating the current. And it can be used for the organic EL display using this. The period of the control signal A / B may be, for example, a two-frame period of the organic EL display (the functions of the A group and the B group are switched for each frame).
図３に示した本実施例の電流源回路と、図１２に示した駆動回路とを組み合わせ、３ビットの表示デジタルデータを入力することで、８レベル（０階調から７階調）の電流出力を実現することができ、８階調表示が可能な有機ＥＬ表示装置を実現できる。 The current source circuit of this embodiment shown in FIG. 3 and the drive circuit shown in FIG. 12 are combined, and by inputting 3-bit display digital data, a current of 8 levels (0 to 7 gradations) is obtained. An organic EL display device capable of realizing output and capable of displaying eight gradations can be realized.
なお、有機ＥＬ表示装置の階調は８階調表示に限定されるものでないことは勿論である。子電流源回路セルの数を増やすことにより、８階調以上の多階調の表示装置を実現できる。例えば、Ａ群、Ｂ群のうち１群あたり、６３個の子電流源回路セルを設けることで、６４階調表示が実現でき、２５５個の子電流源回路セルを設けることで、２５６階調表示が可能な表示装置が実現できる。 Of course, the gradation of the organic EL display device is not limited to eight gradation display. By increasing the number of child current source circuit cells, a multi-gradation display device having 8 gradations or more can be realized. For example, by providing 63 child current source circuit cells per group of the A group and the B group, 64 gradation display can be realized, and by providing 255 child current source circuit cells, 256 gradations are provided. A display device capable of display can be realized.
図５は、本発明の電流ＤＡＣの入出力特性（デジタル入力と出力電流の対応）の一例を示す図である。図５には、電流Ｉを１０ｎＡに設定し、６４階調表示を実現した場合の、有機ＥＬ素子に流れる電流の一例が示されている。 FIG. 5 is a diagram showing an example of input / output characteristics (correspondence between digital input and output current) of the current DAC of the present invention. FIG. 5 shows an example of a current flowing through the organic EL element when the current I is set to 10 nA and a 64-gradation display is realized.
このように、電流をコピーする方法として、トランジスタ間のマッチングが必要なカレントミラー回路を用いず、カレントコピアを用することで、トランジスタバラつきの大きな多結晶シリコンＴＦＴであっても精度の良い複数の電流源を作成することが可能となった。 As described above, as a method of copying current, a current copier is used without using a current mirror circuit that requires matching between transistors, and a plurality of high-precision polycrystalline silicon TFTs can be obtained even with a large transistor variation. It became possible to create a current source.
そして、本発明の実施例では、基準電流源、電流ＤＡＣを、表示基板上に一体形成した有機ＥＬディスプレイが実現することができる。そして、表示基板上に一体形成にすることで、小型で低コストなデバイスを実現することができる。 In the embodiment of the present invention, an organic EL display in which the reference current source and the current DAC are integrally formed on the display substrate can be realized. A small and low-cost device can be realized by integrally forming the display substrate.
図５に、比較例として、従来の方法で、電流源と６４階調出力のカレントＤＡＣを作成した場合の入出力特性を示す。電流源出力は、理想的には、１０ｎＡ（ナノアンペア）、２０ｎＡ、４０ｎＡ、８０ｎＡ、１６０ｎＡ、３２０ｎＡとなる。 FIG. 5 shows, as a comparative example, input / output characteristics when a current source and a current DAC with 64-gradation output are created by a conventional method. The current source output is ideally 10 nA (nanoampere), 20 nA, 40 nA, 80 nA, 160 nA, and 320 nA.
ここでは、トランジスタのバラつきにより、電流値は、設計値に対して、５０％ばらついている。つまり、１０ｎＡ、３０ｎＡ、２０ｎＡ、１２０ｎＡ、８０ｎＡ、４８０ｎＡとされる。 Here, the current value varies by 50% with respect to the design value due to variations in the transistors. That is, they are 10 nA, 30 nA, 20 nA, 120 nA, 80 nA, and 480 nA.
このように、電流源の電流がばらついた場合は、電流ＤＡＣの電流がばらつき、入力デジタル値が増加しているにもかかわらず、出力電流が減少するといった現象が生じ、これは、いわゆる階調反転を引きおこし、画質を大きく劣化させてしまう。 As described above, when the current of the current source varies, a phenomenon occurs in which the output current decreases even though the current DAC varies and the input digital value increases. This causes inversion and greatly deteriorates the image quality.
以上説明したとおり、本発明による有機ＥＬディスプレイは、ＥＬ素子を駆動するための電流をカレントコピア回路を用いてコピーし生成する構成とした。カレントコピア回路は、電流のコピーと、出力で時間を分けて動作させる必要があるが、本発明にしたがって動作させることにより、コピー時間、出力時間ともに、時間的に、十分余裕をもって動作させることができる。また、その電流の値も、数ｎＡと小さいものの、動作させることができた。 As described above, the organic EL display according to the present invention has a configuration in which a current for driving an EL element is copied and generated using a current copier circuit. The current copier circuit needs to be operated by dividing the time between current copy and output, but by operating according to the present invention, both the copy time and the output time can be operated with sufficient time. it can. Moreover, although the value of the current was as small as several nA, it could be operated.
これは、本発明の構成によるものであって、他の構成では、十分なコピー時間が取れないため、本発明による精度はでないと思料する次第である。 This is due to the configuration of the present invention, and in other configurations, sufficient copy time cannot be obtained, so it is assumed that the accuracy according to the present invention is not.
次に、本発明の一実施例の有機ＥＬディスプレイの調整方法について説明する。 Next, a method for adjusting an organic EL display according to an embodiment of the present invention will be described.
はじめに、工場出荷時の調整方法について、図１５を参照して説明する。まず、図２を参照して説明した電圧ＶＴに、典型的な電圧である、２Ｖを与える（ステップＳ１０）。 First, an adjustment method at the time of factory shipment will be described with reference to FIG. First, 2 V, which is a typical voltage, is applied to the voltage V T described with reference to FIG. 2 (step S10).
そして、第１の色として緑色のデータをディスプレイに入力して、緑色を表示させる（ステップＳ１１）。 Then, green data is input to the display as the first color to display green (step S11).
次に、可変抵抗ＶＲ２（図２参照）を調整し、緑色のみを表示させた状態で、所望の輝度に調整する（ステップＳ１２、１３）。 Next, the variable resistor VR2 (see FIG. 2) is adjusted and adjusted to a desired luminance in a state where only green is displayed (steps S12 and S13).
つぎに、第１の色と第２の色、この場合、緑色と赤色のデータを入力し、黄色を表示させ、色度計を参照しながら、表示している色度が、図６に示したｋ点に一致するように可変抵抗ＶＲ１を調整する（ステップＳ１４、Ｓ１５、Ｓ１６）。 Next, the first color and the second color, in this case, green and red data are input, yellow is displayed, and the displayed chromaticity is shown in FIG. The variable resistor VR1 is adjusted so as to coincide with the k point (steps S14, S15, S16).
つぎに、緑色と赤色と青色のデータを入力し、白色を表示させ、色度計を参照しながら、表示している色度が、図６に示したＤ点に一致するよう可変抵抗ＶＲ３を調整する（ステップＳ１７、１８、１９）。 Next, green, red, and blue data are input, white is displayed, and the variable resistor VR3 is set so that the displayed chromaticity matches the point D shown in FIG. 6 while referring to the chromaticity meter. Adjust (Steps S17, 18, 19).
この手順にしたがって、調整することで、白色の色度と、そのときの輝度を設定することができる。 By adjusting according to this procedure, the white chromaticity and the luminance at that time can be set.
この調整方法は、色味に関する職人的熟練を必要とせず、また、一度調整した可変抵抗値を再調整することなく、一度で調整が完了する。 This adjustment method does not require craftsmanship regarding the color tone, and the adjustment is completed at one time without readjusting the variable resistance value once adjusted.
製造ばらつきによる輝度、色度の値が少ない場合には、あらかじめ上記した調整方法で求めておいた、可変抵抗ＶＲの抵抗値でのみ調整してもよい。 When the luminance and chromaticity values due to manufacturing variations are small, the adjustment may be made only with the resistance value of the variable resistor VR, which has been obtained in advance by the adjustment method described above.
あるいは、可変抵抗ＶＲ１〜ＶＲ３（図２）を固定抵抗に置きかえてもよい。 Alternatively, the variable resistors VR1 to VR3 (FIG. 2) may be replaced with fixed resistors.
上記実施例では、可変抵抗ＶＲ２、ＶＲ１、ＶＲ３の順で、調整する例を示したがこれと異なる順で調整しても良い。 In the above-described embodiment, an example of adjusting in the order of the variable resistors VR2, VR1, and VR3 is shown, but the adjustment may be performed in a different order.
つぎに、工場出荷後、ユーザが明るさを調整する方法について説明する。 Next, a method for the user to adjust the brightness after shipment from the factory will be described.
図８は、携帯電話のような有機ＥＬディスプレイを備えた情報機器８１の構成を示すである。あるコマンドを入力することにより、有機ＥＬディスプレイ８２の画面の明るさ調整モードに入る。図８に示すように、情報機器の有機ＥＬディスプレイ画面上には、明るさレベルとして、「１：くらい ２：ふつう ３：あかるい」が表示され、このうち１つを選択する。ユーザにより入力された明るさレベルは、図７に示すようにＤＡ変換器を通して、図２の電圧ＶＴとして与える。図７は、情報端末のシステム構成を示す図であり、ディスプレイ７１、ＣＰＵ７３、メモリ７２、入力操作部をなすキージョグダイヤル７４を備えている。
FIG. 8 shows a configuration of an
図２の電圧ＶＴの電圧値を高くすることで、有機ＥＬディスプレイの輝度を、色度を変えることなく、調整することができ、ユーザの満足する輝度となったら、この電圧値ＶＴを保持して、明るさ調整モードを抜ける。 By increasing the voltage value of the voltage V T in FIG. 2, the luminance of the organic EL display can be adjusted without changing the chromaticity. When the luminance satisfies the user, this voltage value V T is set. Hold and exit brightness adjustment mode.
また、ユーザからの入力が無く、情報機器が待機状態にある場合には、図２の電圧ＶＴを低くして輝度を下げ、一方、ユーザからの入力がある場合には、図２の電圧ＶＴを高くして、高輝度にして視認性を高めればよい。 Further, there is no input from the user, if the information device is in the standby state, decreasing the brightness by reducing the voltage V T of FIG. 2, on the other hand, when there is an input from the user, the voltage of FIG. 2 by increasing the V T, it may be increased visibility in the high luminance.
かかる制御を行うことで、消費電力の制御を行い、バッテリー駆動時の連続使用時間を長くすることができる。電圧ＶＴを制御するきっかけは、機器が待機状態であるかどうかに限らず、例えば環境の明るさに対応して調整するようにしてもよい。 By performing such control, power consumption can be controlled, and the continuous use time when the battery is driven can be extended. The trigger for controlling the voltage V T is not limited to whether or not the device is in a standby state, and may be adjusted according to, for example, the brightness of the environment.
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 Although the present invention has been described with reference to the above embodiment, the present invention is not limited to the configuration of the above embodiment, and various modifications that can be made by those skilled in the art within the scope of the present invention. Of course, including modifications.
３１ 親電流源回路
３２ 子電流源回路セル
７１ ディスプレイ
７２ メモリ
７３ ＣＰＵ
７４ キージョグダイヤル
８１ 情報端末
８２ ディスプレイ
９０ 表示部
９１ 有機ＥＬ素子
９２ 画素回路
９３ 垂直走査ドライバ回路
９４ 水平走査ドライバ回路
１００ 親電流源回路（親電流源）
１０１ 子電流源回路セル
１０３ 加算型電流源回路
１０４ 電流ＤＡＣ
１０５ 画素セル
１０６〜１０８ 可変抵抗
１０９ 調整端子
１１０ データドライバ
１１１、１１２、１１３ ＯＰアンプ
１１４〜１１６ トランジスタ
１００１、１１０１ 画素回路
１００２、１１０２ 駆動トランジスタ
１００３、１１０３ 有機ＥＬ素子
１２０１ デジタルアナログ変換回路
１２０２ 第２の基準電流源
１３０１ ＯＰアンプ
31 parent current source circuit 32 child current source circuit cell 71
74
101 Child Current
105
Claims (21)
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれ、制御信号に基づき、前記基準電流をコピーし、コピーした電流を出力端子から出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する制御回路と、
を含み、
前記複数のカレントコピア回路からの出力電流のうちの一つを単独で出力するか、又は、複数の出力電流を加算した電流を出力する、ことを特徴とする電流源回路。 A reference current source circuit that outputs a reference current from a current output terminal;
A plurality of current copier circuits each having an input terminal connected in common to the current output terminal of the reference current source circuit, copying the reference current based on a control signal, and outputting the copied current from the output terminal;
A control circuit for outputting the control signal for controlling operations of the plurality of current copier circuits;
Including
A current source circuit, wherein one of output currents from the plurality of current copier circuits is output alone, or a current obtained by adding a plurality of output currents is output.
電流出力端子から基準電流を出力する基準電流源回路と、
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれ、制御信号に基づき、前記基準電流をコピーし、コピーした電流を出力端子から出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する制御回路と、
を含み、
前記複数のカレントコピア回路のうちの一つの出力電流を単独で出力するか、又は、複数の出力電流を加算した電流を出力する電流源回路を含む、ことを特徴とする電流駆動型表示装置。 In a current driven display device that receives an input signal and drives a display element in accordance with the input signal,
A reference current source circuit that outputs a reference current from a current output terminal;
A plurality of current copier circuits each having an input terminal connected in common to the current output terminal of the reference current source circuit, copying the reference current based on a control signal, and outputting the copied current from the output terminal;
A control circuit for outputting the control signal for controlling operations of the plurality of current copier circuits;
Including
A current-driven display device comprising: a current source circuit that outputs an output current of one of the plurality of current copier circuits independently or outputs a current obtained by adding a plurality of output currents.
前記複数の電流源回路に含まれる個々の基準電流源回路の電流値を調整する手段と、
前記複数の基準電流源回路の電流の比を保ったまま電流値を調整する手段と、
を含む、ことを特徴とする請求項４記載の電流駆動型表示装置。 A plurality of the current source circuits;
Means for adjusting current values of individual reference current source circuits included in the plurality of current source circuits;
Means for adjusting a current value while maintaining a ratio of currents of the plurality of reference current source circuits;
The current drive type display device according to claim 4, further comprising:
少なくとも表示領域の一部を表示させ、前記基準電流源回路の電流は、前記表示領域の一部の輝度又は色度に応じて調整が行われる、ことを特徴とする電流駆動型表示装置。 In the current drive type display device according to any one of claims 4 to 9,
At least a part of the display area is displayed, and the current of the reference current source circuit is adjusted according to the luminance or chromaticity of a part of the display area.
前記加算型電流源回路は、
電流出力端子から基準電流を出力する基準電流源回路と、
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれが、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量にコピーし、電流出力時に、前記トランジスタの出力端子から前記容量にコピーした電流を出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する第１の制御回路と、
を含み、前記複数のカレントコピア回路の出力電流うちの一つの出力電流、又は、複数の出力電流を加算した電流を出力する電流源回路を有し、
前記複数の駆動回路のそれぞれは、
前記加算型電流源回路からの出力電流を入力し、前記入力した電流をコピーして、入力されたデジタルデータに応じてコピーした電流を加算して出力する複数のカレントコピア回路を含み、入力されたデジタルデータに応じてデータ線を電流駆動し、
前記表示部は、複数の前記データ線と、複数のゲート線との交差部にアレイ状に配設され、前記ゲート線によりオン・オフが制御され、対応する前記駆動回路からのデータ線に出力された電流をコピーして、対応する表示素子に供給する複数の画素セルを有する、ことを特徴とする表示装置。 An addition-type current source circuit, a plurality of drive circuits, and a display unit;
The addition type current source circuit includes:
A reference current source circuit that outputs a reference current from a current output terminal;
An input terminal is connected in common to the current output terminal of the reference current source circuit, and each is connected to the reference current of the reference current source circuit and one end to the control terminal of the transistor during current copying based on a control signal A plurality of current copier circuits that output the current copied to the capacitor from the output terminal of the transistor at the time of current output.
A first control circuit that outputs the control signal for controlling operations of the plurality of current copier circuits;
A current source circuit that outputs one of the output currents of the plurality of current copier circuits, or a current obtained by adding a plurality of output currents,
Each of the plurality of drive circuits is
It includes a plurality of current copier circuits that input the output current from the addition type current source circuit, copy the input current, add the copied current according to the input digital data, and output it. The data line is driven by current according to the digital data
The display section is arranged in an array at intersections of the plurality of data lines and the plurality of gate lines, and is turned on / off by the gate lines, and output to the data lines from the corresponding driving circuits. A display device, comprising: a plurality of pixel cells that copy the supplied current and supply the current to a corresponding display element.
入力されたデジタルデータによって、それぞれの前記カレントコピア回路の出力の導通／非導通を制御することにより、前記基準電流の組み合わせに基づき生成される電流を、出力電流として出力する電流出力型のデジタルアナログ変換回路を含む、ことを特徴とする請求項１２記載の表示装置。 The drive circuit is provided for each output of a plurality of different reference currents. Each of the current copier circuits is based on a control signal, and at the time of current copying, the reference current of the reference current source circuit is connected to a transistor at one end. When the current is output, the control terminal voltage of the capacitor is applied to the control terminal of the transistor, and the current value corresponding to the copied current from the output terminal is copied to the capacitor connected to the control terminal. It has multiple current copier circuits that output current,
A current output type digital analog that outputs a current generated based on the combination of the reference currents as an output current by controlling conduction / non-conduction of the output of each current copier circuit according to the input digital data. The display device according to claim 12, further comprising a conversion circuit.
所定の電圧を入力端子から入力し前記所定の電圧を出力端子から出力する増幅回路と、
第１の端子が可変抵抗を介して第２の電源に接続され、制御端子として機能する第２の端子が前記増幅回路の出力端子に接続され、第３の端子から電流を出力するトランジスタを備えてなる基準電流源を複数備えている、ことを特徴とする請求項１２に記載の表示装置。 As the reference current source circuit,
An amplification circuit that inputs a predetermined voltage from an input terminal and outputs the predetermined voltage from an output terminal;
The first terminal is connected to the second power source via the variable resistor, the second terminal functioning as a control terminal is connected to the output terminal of the amplifier circuit, and a transistor for outputting current from the third terminal is provided. The display device according to claim 12, comprising a plurality of reference current sources.
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、
を備え、
前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項１乃至３のいずれか一に記載の電流源回路。 The current copier circuit includes a transistor having a first terminal connected to a first power supply, a second terminal functioning as a control terminal, and a third terminal;
A capacitance connected between a fixed potential and the second terminal of the transistor;
A first switch connected between the second terminal and the third terminal of the transistor;
A second switch connected between the third terminal of the transistor and the input terminal;
A third switch connected between the third terminal of the transistor and the output terminal;
With
4. The current source circuit according to claim 1, wherein the first to third switches are on / off controlled in accordance with a corresponding control signal. 5.
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、を備え、
前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項４乃至６のいずれか一に記載の電流駆動型表示装置。 The current copier circuit includes a transistor having a first terminal connected to a first power supply, a second terminal functioning as a control terminal, and a third terminal;
A capacitance connected between a fixed potential and the second terminal of the transistor;
A first switch connected between the second terminal and the third terminal of the transistor;
A second switch connected between the third terminal of the transistor and the input terminal;
A third switch connected between the third terminal of the transistor and the output terminal;
The current drive type display device according to claim 4, wherein the first to third switches are on / off controlled in accordance with a corresponding control signal.
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、
を備え、前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項１２乃至１６のいずれか一に記載の表示装置。 The current copier circuit includes a transistor having a first terminal connected to a first power supply, a second terminal functioning as a control terminal, and a third terminal;
A capacitance connected between a fixed potential and the second terminal of the transistor;
A first switch connected between the second terminal and the third terminal of the transistor;
A second switch connected between the third terminal of the transistor and the input terminal;
A third switch connected between the third terminal of the transistor and the output terminal;
The display device according to claim 12, wherein the first to third switches are on / off controlled in accordance with a corresponding control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028413A JP2005221659A (en) | 2004-02-04 | 2004-02-04 | Current source circuit and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004028413A JP2005221659A (en) | 2004-02-04 | 2004-02-04 | Current source circuit and display device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005221659A true JP2005221659A (en) | 2005-08-18 |
Family
ID=34997355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028413A Pending JP2005221659A (en) | 2004-02-04 | 2004-02-04 | Current source circuit and display device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005221659A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142242A (en) * | 2005-11-21 | 2007-06-07 | Fuji Electric Holdings Co Ltd | Current sampling circuit |
| JP2018205692A (en) * | 2017-06-02 | 2018-12-27 | 株式会社ジャパンディスプレイ | Display device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122488U (en) * | 1986-01-28 | 1987-08-04 | ||
| JPH02105907A (en) * | 1988-09-12 | 1990-04-18 | Philips Gloeilampenfab:Nv | Current source circuit |
| JP2000039926A (en) * | 1998-07-24 | 2000-02-08 | Canon Inc | Current outputting circuit |
| WO2003038794A1 (en) * | 2001-10-30 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit, light emitting device, and its drive method |
| JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| JP2004045488A (en) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | Display driving device and driving control method therefor |
| JP2004219955A (en) * | 2003-01-17 | 2004-08-05 | Toshiba Matsushita Display Technology Co Ltd | Electric current driving apparatus and electric current driving method |
| JP2005164702A (en) * | 2003-11-28 | 2005-06-23 | Sharp Corp | Active drive type display device |
-
2004
- 2004-02-04 JP JP2004028413A patent/JP2005221659A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122488U (en) * | 1986-01-28 | 1987-08-04 | ||
| JPH02105907A (en) * | 1988-09-12 | 1990-04-18 | Philips Gloeilampenfab:Nv | Current source circuit |
| JP2000039926A (en) * | 1998-07-24 | 2000-02-08 | Canon Inc | Current outputting circuit |
| JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
| WO2003038794A1 (en) * | 2001-10-30 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit, light emitting device, and its drive method |
| JP2004045488A (en) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | Display driving device and driving control method therefor |
| JP2004219955A (en) * | 2003-01-17 | 2004-08-05 | Toshiba Matsushita Display Technology Co Ltd | Electric current driving apparatus and electric current driving method |
| JP2005164702A (en) * | 2003-11-28 | 2005-06-23 | Sharp Corp | Active drive type display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142242A (en) * | 2005-11-21 | 2007-06-07 | Fuji Electric Holdings Co Ltd | Current sampling circuit |
| JP2018205692A (en) * | 2017-06-02 | 2018-12-27 | 株式会社ジャパンディスプレイ | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661650B2 (en) | Reference voltage generation circuit, display drive circuit, and display device | |
| US7532209B2 (en) | Display apparatus and driving method thereof | |
| KR100524443B1 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| KR100475710B1 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| JP4632655B2 (en) | Luminescent display device | |
| US7542031B2 (en) | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus | |
| US20060232520A1 (en) | Organic light emitting diode display | |
| US20080252665A1 (en) | Current driver and display device | |
| US20070146250A1 (en) | Display device | |
| JP4662698B2 (en) | Current source circuit and current setting method | |
| KR20100134125A (en) | System and driving method for light emitting device display | |
| KR20210013505A (en) | Display device | |
| US8610695B2 (en) | Drive circuit and drive method of light emitting display apparatus | |
| US20050168905A1 (en) | Semiconductor device | |
| US6954166B2 (en) | Current generating circuit, electro-optical device, and electronic apparatus | |
| CN116453466A (en) | Organic light emitting display device and driving method thereof | |
| JP2005208229A (en) | Driving circuit, electrooptical apparatus, and method for driving electrooptical apparatus, and electronic equipment | |
| WO2004054114A1 (en) | Semiconductor device, digital-analog conversion circuit, and display device using them | |
| US20050078079A1 (en) | Data driver circuit for display device and drive method thereof | |
| US7145531B2 (en) | Electronic circuit, electronic device, electro-optical apparatus, and electronic unit | |
| JP2007065230A (en) | Current driver circuit and display device using same | |
| JP4878096B2 (en) | Light emitting element drive circuit | |
| JP2005221659A (en) | Current source circuit and display device using the same | |
| JP3969422B2 (en) | Reference voltage generation circuit, display drive circuit, and display device | |
| JP4628688B2 (en) | Display device and drive circuit thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |