JP2005217968A

JP2005217968A - Asynchronous communication system

Info

Publication number: JP2005217968A
Application number: JP2004024644A
Authority: JP
Inventors: Yoshihiro Osada; 嘉浩長田
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 2004-01-30
Filing date: 2004-01-30
Publication date: 2005-08-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a communication system at a low cost without requiring any establishment of a synchronous clock signal. <P>SOLUTION: An asynchronous communication system is composed of a first communication device 10 and a second communication device 20 connected so as to be communicable by a start-stop transmission communication method. The second communication device 20 generates a transmission signal S4 by an exclusive logical sum of a synchronous clock signal S1 and a data signal S3, and output the transmission signal S4 to the first communication device 10. The first communication device 10 acquires a synchronous clock signal and a data signal S6 from the transmission signal S4, and reads transmission data included in the data signal S6 based on a synchronous clock signal S5 acquired. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、調歩同期式の通信方式の通信システムに関するものである。 The present invention relates to a communication system using an asynchronous communication system.

画像形成装置等の組み込み機器では、シリアルケーブルを介して接続された端末装置を用いて保守及び開発等が行なわれる。この場合、端末装置及び組み込み装置間は、調歩同期式の通信方式により種々のデータが送受信される。また、本体装置及び本体装置に対して通信可能に接続されたオプション装置からなる組み込み機器同士の通信においても、調歩同期式により種々のデータが送受信される。通信方式として、調歩同期式を採用する場合、送信装置は、送信データの開始及び終了を表す開始ビット及び終了ビットを、送信データの前後に付与して１つのフレームを作成し、受信装置に出力する。受信装置は、フレームに含まれる開始ビットを、自己が備える発振器からの同期クロック信号を用いて検出し、送信装置との同期をとり、送信データを読み出す。 In an embedded device such as an image forming apparatus, maintenance, development, and the like are performed using a terminal device connected via a serial cable. In this case, various data are transmitted and received between the terminal device and the embedded device by an asynchronous communication method. Also, in the communication between the built-in devices composed of the main unit and the optional device communicably connected to the main unit, various data are transmitted and received by the start-stop synchronization method. When the asynchronous method is adopted as the communication method, the transmission device creates a frame by adding start and end bits indicating the start and end of transmission data before and after the transmission data, and outputs the frame to the reception device. To do. The receiving device detects a start bit included in the frame using a synchronous clock signal from an oscillator included in the receiving device, synchronizes with the transmitting device, and reads transmission data.

しかしながら、従来の調歩同期式の通信システムでは、同期クロック信号を生成するための発振器を送信装置及び受信装置のそれぞれに設ける必要があった。そのため、コストが嵩むという問題があった。また、調歩同期式の場合、送信装置及び受信装置間において、同期クロック信号の周波数を一致させる必要があるが、両装置間において、同期クロック信号の周波数が相違する場合、周波数が一致するように発振器の設定を行なわなければならず、手間がかかるという問題があった。 However, in the conventional asynchronous communication system, it is necessary to provide an oscillator for generating a synchronous clock signal in each of the transmission device and the reception device. Therefore, there was a problem that the cost increased. In the case of asynchronous mode, it is necessary to match the frequency of the synchronous clock signal between the transmitting device and the receiving device. However, if the frequency of the synchronous clock signal is different between the two devices, the frequencies should be matched. The oscillator has to be set up, which is troublesome.

本発明は、上記課題を解決するためになされたものであり、低コスト及び同期信号の設定が不要な通信システムを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a communication system that is low in cost and does not require setting of a synchronization signal.

本発明にかかる通信システムは、調歩同期式の通信方式により通信可能に接続された送信装置及び受信装置から構成される通信システムであって、前記送信装置は、同期クロック信号を生成する同期クロック信号生成手段と、前記同期クロック信号と同期するデータ信号を生成するデータ信号生成手段と、前記データ信号と、前記同期クロック信号とを合成して伝送信号を生成し、前記受信装置に出力する出力手段とを備え、前記受信装置は、前記伝送信号から前記同期クロック信号を取得する同期クロック信号取得手段と、前記伝送信号から前記データ信号を取得するデータ信号取得手段と、取得された同期クロック信号を基に、前記データ信号の送信データを読み出すデータ読出手段とを備えることを特徴とする。 A communication system according to the present invention is a communication system including a transmission device and a reception device that are communicably connected by an asynchronous communication method, and the transmission device generates a synchronous clock signal. Generating means, data signal generating means for generating a data signal synchronized with the synchronous clock signal, output means for combining the data signal and the synchronous clock signal to generate a transmission signal and outputting the transmission signal to the receiving device The receiving device includes a synchronous clock signal acquisition unit that acquires the synchronous clock signal from the transmission signal, a data signal acquisition unit that acquires the data signal from the transmission signal, and the acquired synchronous clock signal. And a data reading means for reading transmission data of the data signal.

また、前記同期クロック信号は周波数がｎ（ｎは整数）×Ｆであり、前記データ信号取得手段は、前記同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を用いて前記データ信号を生成し、前記出力手段は、前記データ信号と前記同期クロック信号との排他的論理和により前記伝送信号を生成し、前記同期クロック信号取得手段は、前記伝送信号のエッジ間隔を検出するエッジ間隔検出手段と、前記エッジ間隔検出手段によって検出されたエッジ間隔が、過去に検出されたエッジ間隔と一致するか否かを判定し、連続して所定回数一致した場合、当該エッジ間隔を前記同期クロック信号のエッジ間隔として予測し、当該間隔を有するインパルス列からなり、かつ、前記伝送インパルス信号に同期した基準インパルス信号を生成する基準インパルス信号生成手段とを備え、前記基準インパルス信号を基に、前記同期クロック信号を取得することが好ましい。 The frequency of the synchronous clock signal is n (n is an integer) × F, and the data signal acquisition unit generates a data clock signal having a frequency of F synchronized with the synchronous clock signal, and the generated data clock signal And the output means generates the transmission signal by exclusive OR of the data signal and the synchronous clock signal, and the synchronous clock signal acquisition means is an edge of the transmission signal. When the edge interval detection means for detecting the interval and the edge interval detected by the edge interval detection means coincide with the edge interval detected in the past, and when they match continuously a predetermined number of times, An edge interval is predicted as an edge interval of the synchronous clock signal, and is composed of an impulse train having the interval, and the transmission impulse signal And a reference pulse signal generating means for generating a reference pulse signal synchronized, based on the reference pulse signal, it is preferable to obtain the synchronous clock signal.

また、前記同期クロック信号取得手段は、前記伝送信号の立ち上がり及び立ち下がりエッジに同期したインパルス列からなる伝送インパルス信号を生成する伝送インパルス信号生成手段と、前記伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する遅延インパルス信号生成手段と、前記基準インパルス信号の各インパルスを受信し、インパルスを受信してから前記第２の時間が経過するまでのウインド期間内に、前記第１の遅延インパルス信号のインパルスを少なくとも１つ検出した場合、前記ウインド期間経過時に、最初に検出したインパルスを出力し、一方、前記ウインド期間内に前記第１の遅延インパルス信号のインパルスを検出しなかった場合、前記ウインド期間経過時に、受信した前記基準インパルス信号のインパルスを出力し、予測インパルス信号を生成する予測インパルス信号生成手段とをさらに備え、前記予測インパルス信号を基に、前記同期クロック信号を取得することが好ましい。 The synchronous clock signal acquisition means includes a transmission impulse signal generation means for generating a transmission impulse signal composed of an impulse train synchronized with rising and falling edges of the transmission signal, and delays the transmission impulse signal by a first time. A delay impulse signal generating means for generating a first delayed impulse signal; and receiving each impulse of the reference impulse signal, within a window period from when the impulse is received until the second time elapses, When at least one impulse of the first delayed impulse signal is detected, the first detected impulse is output when the window period elapses, while the impulse of the first delayed impulse signal is detected within the window period. If not, the reference impulse received when the window period elapses Outputs impulse items, further comprising a predictive impulse signal generating means for generating a prediction impulse signal, based on the predicted impulse signal, it is preferable to obtain the synchronous clock signal.

また、前記遅延インパルス生成手段は、前記伝送インパルス信号を第２の時間（第２の時間＞第１の時間）遅延させ、第２の遅延インパルス信号を生成し、前記データ信号取得手段は、前記予測インパルス信号及び前記第２の遅延インパルス信号の排他的論理和をとることによりデータインパルス信号を生成するデータインパルス信号生成手段を備え、前記データインパルス信号を基に、前記データ信号を取得することが好ましい。 The delayed impulse generating means delays the transmission impulse signal by a second time (second time> first time) to generate a second delayed impulse signal, and the data signal acquiring means Data impulse signal generation means for generating a data impulse signal by taking an exclusive OR of a predicted impulse signal and the second delayed impulse signal, and acquiring the data signal based on the data impulse signal preferable.

また、前記第１の時間は、前記第２の時間の略半分の時間であることが好ましい。 In addition, it is preferable that the first time is approximately half of the second time.

また、前記データ信号は、前記同期クロック信号の立ち上がりエッジに同期し、前記送信装置は、前記同期クロック信号の立ち下がりエッジに同期し、前記同期クロック信号を２分周した信号を生成する分周手段をさらに備え、前記出力手段は、２分周された同期クロック信号及び前記データ信号の排他的論理和により前記伝送信号を生成し、前記受信装置は、前記同期クロック信号生成手段によって生成された同期クロック信号を微分し、微分信号を生成する微分手段をさらに備え、前記データ読出手段は、前記微分信号を用いて前記データ信号から前記送信データを読み出すことが好ましい。 Further, the data signal is synchronized with a rising edge of the synchronous clock signal, and the transmission device is synchronized with a falling edge of the synchronous clock signal and generates a divided signal by dividing the synchronous clock signal by two. And the output means generates the transmission signal by exclusive OR of the synchronous clock signal divided by two and the data signal, and the receiving device is generated by the synchronous clock signal generation means It is preferable to further include a differentiating unit for differentiating the synchronous clock signal to generate a differential signal, and the data reading unit reads the transmission data from the data signal using the differential signal.

請求項１記載の発明によれば、送信装置は、同期クロック信号とデータ信号とを合成した伝送信号を受信装置に送信する。受信装置は、伝送信号から同期クロック信号を取得し、取得した同期信号を基に、送信装置との同期をとり、送信データを読み出している。したがって、受信装置は、同期クロック信号を生成する発振器が不要となり、低コスト化を図ることができる。加えて、受信装置及び送信装置間で同期クロック信号を一致させるための設定作業も不要となる。 According to the first aspect of the present invention, the transmission device transmits a transmission signal obtained by synthesizing the synchronous clock signal and the data signal to the reception device. The receiving device acquires a synchronous clock signal from the transmission signal, synchronizes with the transmitting device based on the acquired synchronization signal, and reads transmission data. Therefore, the receiving apparatus does not require an oscillator for generating a synchronous clock signal, and the cost can be reduced. In addition, a setting operation for matching the synchronization clock signal between the receiving device and the transmitting device is not necessary.

請求項２記載の発明によれば、送信装置は、周波数がｎ×Ｆの同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を基にデータ信号を生成する。そして、エッジ間隔検出手段は、伝送信号のエッジ間隔を検出し、基準インパルス信号生成手段は、検出したエッジ間隔と過去に検出したエッジ間隔とを比較することにより同期クロック信号のエッジ間隔を予測し、インパルス同士の間隔が予測したエッジ間隔となり、かつ、伝送インパルス信号に同期した基準インパルス信号を生成する。そして、同期クロック信号取得手段は、生成した基準インパルス信号を基に、同期クロック信号を取得している。したがって、排他的論理和をとることにより喪失された同期クロック信号のエッジが再現されることとなり、同期クロック信号を忠実に再現した信号を取得することができる。 According to the second aspect of the present invention, the transmitting device generates a data clock signal having a frequency of F synchronized with a synchronous clock signal having a frequency of n × F, and generates a data signal based on the generated data clock signal. . Then, the edge interval detecting means detects the edge interval of the transmission signal, and the reference impulse signal generating means predicts the edge interval of the synchronous clock signal by comparing the detected edge interval with the previously detected edge interval. A reference impulse signal is generated in which the interval between impulses is the predicted edge interval and is synchronized with the transmission impulse signal. The synchronous clock signal acquisition unit acquires the synchronous clock signal based on the generated reference impulse signal. Therefore, the edge of the synchronous clock signal lost by taking the exclusive OR is reproduced, and a signal faithfully reproducing the synchronous clock signal can be acquired.

請求項３記載の発明によれば、伝送インパルス信号生成手段は、伝送信号から伝送インパルス信号を生成し、遅延インパルス信号生成手段は、伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する。予測インパルス信号生成手段は、基準インパルス信号のインパルスを受信してからウインド期間内に第１のインパルス信号のインパルスを検出した場合、当該インパルスをウインド期間経過時に出力し、一方、ウインド期間内にインパルスを検出しなかった場合、基準インパルス信号のインパルスをウインド期間経過時に出力し、予測インパルス信号を生成している。これにより、同期クロック信号と正確に同期し（位相は第２の時間遅延している）、同期クロック信号の立ち上がり及び立ち下がり間隔を正確に再現した予測インパルス信号が生成される。そして、この予測インパルス信号を基に、同期クロック信号が取得される。そのため、同期クロック信号をより忠実に再現した信号を取得することができる。 According to a third aspect of the present invention, the transmission impulse signal generation means generates a transmission impulse signal from the transmission signal, and the delay impulse signal generation means delays the transmission impulse signal by a first time, and the first delay impulse. Generate a signal. When the impulse signal of the first impulse signal is detected within the window period after receiving the impulse of the reference impulse signal, the prediction impulse signal generating means outputs the impulse when the window period elapses, while the impulse signal is generated within the window period. When the signal is not detected, the impulse of the reference impulse signal is output when the window period elapses to generate a predicted impulse signal. As a result, a predicted impulse signal that is accurately synchronized with the synchronous clock signal (the phase is delayed by the second time) and accurately reproduces the rising and falling intervals of the synchronous clock signal is generated. And a synchronous clock signal is acquired based on this prediction impulse signal. Therefore, it is possible to acquire a signal that more accurately reproduces the synchronous clock signal.

請求項４記載の発明によれば、予測インパルス信号と第２の遅延インパルス信号との排他的論理和がとられ、第２の遅延インパルス信号に含まれる同期クロック信号の成分が除去されたデータインパルス信号が生成され、このデータインパルス信号を基に、データ信号が取得される。そのため、データ信号をより正確に再現することができる。 According to the fourth aspect of the present invention, the data impulse obtained by taking the exclusive OR of the predicted impulse signal and the second delayed impulse signal and removing the component of the synchronous clock signal included in the second delayed impulse signal. A signal is generated, and a data signal is acquired based on the data impulse signal. Therefore, the data signal can be reproduced more accurately.

請求項５記載の発明によれば、第１の期間を第１の期間の略半分としているため、予測インパルス信号生成手段において、遅延インパルス信号のインパルスは、ウインド期間のほぼ真中の時刻に検出され、遅延インパルス信号のインパルスの検出精度を高めることができる。 According to the fifth aspect of the present invention, since the first period is substantially half of the first period, the impulse of the delayed impulse signal is detected at approximately the middle time of the window period in the predicted impulse signal generation means. In addition, the detection accuracy of the impulse of the delayed impulse signal can be improved.

請求項６記載の発明によれば、同期クロック信号の立ち下がりエッジに同期し、同期クロック信号を２分周した信号を用いて、データ信号を受信装置に送信しているため、同期クロック信号の周波数ｎ×Ｆを、ｎ＝１とした場合であっても、伝送信号から精度よく同期クロック信号を取得することができる。 According to the sixth aspect of the present invention, the data signal is transmitted to the receiving apparatus using the signal obtained by dividing the synchronous clock signal by two in synchronization with the falling edge of the synchronous clock signal. Even when the frequency n × F is set to n = 1, the synchronous clock signal can be accurately acquired from the transmission signal.

請求項７記載の発明によれば、端末装置が補助付加装置を介して受信装置に接続されるため、端末装置の同期クロック信号の周波数に応じて、適切な周波数の同期クロック信号を生成する発振器を受信装置に設ける必要がなくなる。そのため、端末装置として通常に市販されているノート型のパーソナルコンピュータ等を使用することができる。 According to the seventh aspect of the invention, since the terminal device is connected to the receiving device via the auxiliary addition device, the oscillator generates a synchronous clock signal having an appropriate frequency according to the frequency of the synchronous clock signal of the terminal device. Need not be provided in the receiver. Therefore, a notebook personal computer or the like that is usually commercially available can be used as the terminal device.

（第１実施形態）
図１は、本発明にかかる第１実施形態の通信システムのブロック構成図を示している。本通信システムは、第１の通信装置１０と、第２の通信装置２０とから構成されている。第１の通信装置１０及び第２の通信装置２０は、ＲＳ−２３２Ｃ等のシリアルケーブルにより接続されている。 (First embodiment)
FIG. 1 is a block diagram of a communication system according to the first embodiment of the present invention. The communication system includes a first communication device 10 and a second communication device 20. The first communication device 10 and the second communication device 20 are connected by a serial cable such as RS-232C.

本実施形態では、第２の通信装置２０は、ファクシミリ、ネットワークプリンタ、デジタル復号機等の画像形成装置の本体装置の通信部であり、第１の通信装置１０は、この本体装置に通信可能に接続される給紙トレイ等のオプション装置の通信部である。そして、第１及び第２の通信装置１０及び２０は、調歩同期式の通信方式により種々のデータを送受信する。 In the present embodiment, the second communication device 20 is a communication unit of a main body of an image forming apparatus such as a facsimile, a network printer, or a digital decoder, and the first communication device 10 can communicate with the main body. It is a communication unit of an optional device such as a connected paper feed tray. And the 1st and 2nd communication apparatuses 10 and 20 transmit / receive various data by the asynchronous communication system.

第２の通信装置２０は、同期クロック信号生成部２１、ＵＡＲＴ（Univesal Asynchronous Reciver-Transceiver）２２及びＸＯＲ（排他的論理和）回路２３を備えている。 The second communication device 20 includes a synchronous clock signal generation unit 21, a UART (Universal Asynchronous Reciver-Transceiver) 22, and an XOR (exclusive OR) circuit 23.

同期クロック信号生成部２１は、周波数がＦ×ｎ（ｎは整数）の同期クロック信号Ｓ１を生成する。なお、同期クロック信号Ｓ１のデューティー比は５０％である。 The synchronous clock signal generation unit 21 generates a synchronous clock signal S1 having a frequency of F × n (n is an integer). The duty ratio of the synchronous clock signal S1 is 50%.

ＵＡＲＴ２２は、データクロック生成部２２１、送信部２２２及び受信部２２３を備えている。データクロック生成部２２１は、同期クロック信号Ｓ１をｎ分周し、同期クロック信号Ｓ１の立ち上がりに同期し、かつ、周波数がＦのデータクロック信号Ｓ２を生成する。 The UART 22 includes a data clock generation unit 221, a transmission unit 222, and a reception unit 223. The data clock generator 221 divides the synchronous clock signal S1 by n, generates a data clock signal S2 having a frequency of F in synchronization with the rising edge of the synchronous clock signal S1.

送信部２２２は、データクロック信号Ｓ２の立ち上がりに同期し、かつ、第１の通信装置１０への送信データを含むデータ信号Ｓ３を生成する。これによって、データクロック信号Ｓ２の１周期に、１ビットの送信データが含まれることとなる。本実施形態では、送信データは、８ビットの本文データと、本文データに対して付加された１ビットのパリティビットと、本文データ及びパリティビットの前に付加された１ビットのスタートビットと、本文データ及びパリティビットの後に付加された１ビットのストップビットとから構成される。 The transmission unit 222 generates a data signal S3 that is synchronized with the rising edge of the data clock signal S2 and that includes transmission data to the first communication device 10. As a result, 1-bit transmission data is included in one cycle of the data clock signal S2. In the present embodiment, the transmission data includes 8-bit body data, a 1-bit parity bit added to the body data, a 1-bit start bit added before the body data and the parity bit, It consists of 1 stop bit added after the data and parity bits.

受信部２２３は、第１の通信装置１０から送信された伝送信号Ｓ８を受信する。 The receiving unit 223 receives the transmission signal S8 transmitted from the first communication device 10.

ＸＯＲ回路２３は、同期クロック信号Ｓ１とデータ信号Ｓ３との排他的論理和をとることにより伝送信号Ｓ４を生成する。 The XOR circuit 23 generates the transmission signal S4 by taking the exclusive OR of the synchronous clock signal S1 and the data signal S3.

第１の通信装置１０は、取得部１１及びＵＡＲＴ１２を備えている。取得部１１は、同期クロック信号取得部１１１及びデータ信号取得部１１２を備えている。同期クロック信号取得部１１１は、伝送信号Ｓ４から同期クロック信号Ｓ１を取得する。以下、取得された同期クロック信号に対し、Ｓ５の符号を付し、同期クロック信号Ｓ１と区別する。同期クロック信号取得部１１１の詳細については、後述する。 The first communication device 10 includes an acquisition unit 11 and a UART 12. The acquisition unit 11 includes a synchronous clock signal acquisition unit 111 and a data signal acquisition unit 112. The synchronous clock signal acquisition unit 111 acquires the synchronous clock signal S1 from the transmission signal S4. Hereinafter, the acquired synchronous clock signal is denoted by S5 and distinguished from the synchronous clock signal S1. Details of the synchronous clock signal acquisition unit 111 will be described later.

データ信号取得部１１２は、伝送信号Ｓ４から、データ信号Ｓ３を取得する。以下、取得されたデータ信号に対し、Ｓ６の符号を付し、データ信号Ｓ３と区別する。データ信号取得部１１２の詳細については後述する。 The data signal acquisition unit 112 acquires the data signal S3 from the transmission signal S4. Hereinafter, the acquired data signal is denoted by S6 to be distinguished from the data signal S3. Details of the data signal acquisition unit 112 will be described later.

ＵＡＲＴ１２は、データクロック生成部１２１、受信部１２２及び送信部１２３を備えている。データクロック生成部１２１は、同期クロック信号Ｓ５をｎ分周し、周波数がＦのデータクロック信号Ｓ７を生成する。受信部１２２は、データクロック信号Ｓ７を用いて、データ信号Ｓ６に含まれる送信データを読み出す。 The UART 12 includes a data clock generation unit 121, a reception unit 122, and a transmission unit 123. The data clock generation unit 121 divides the synchronous clock signal S5 by n and generates a data clock signal S7 having a frequency F. The receiving unit 122 reads the transmission data included in the data signal S6 using the data clock signal S7.

送信部１２３は、データクロック信号Ｓ７の立ち上がりエッジに同期し、かつ、第２の通信装置１０への送信データを含む伝送信号Ｓ８を生成する。 The transmission unit 123 generates a transmission signal S8 that is synchronized with the rising edge of the data clock signal S7 and includes transmission data to the second communication device 10.

次に、本通信システムの動作について説明する。図２は、第１実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）はデータ信号Ｓ３を示し、（ｄ）は伝送信号Ｓ４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）はデータ信号Ｓ６を示している。同期クロック信号生成部２１は、（ａ）に示す周波数が８×Ｆの同期クロック信号Ｓ１を生成する。 Next, the operation of the communication system will be described. FIG. 2 is a timing chart of the communication system according to the first embodiment, where (a) shows the synchronous clock signal S1, (b) shows the data clock signal S2, (c) shows the data signal S3, (D) shows the transmission signal S4, (e) shows the synchronous clock signal S5, and (f) shows the data signal S6. The synchronous clock signal generation unit 21 generates a synchronous clock signal S1 having a frequency of 8 × F shown in (a).

まず、同期クロック信号Ｓ１を受信したデータクロック生成部２２１は、（ｂ）に示すように、同期クロック信号の立ち上がりに同期した周波数がＦのデータクロック信号Ｓ２を生成する。次いで、送信部２２２は、（ｃ）に示すように、データクロック信号Ｓ２の立ち上がりに同期し、かつ、データクロック信号Ｓ２の１周期に０又は１の１ビットの送信データが含まれるデータ信号Ｓ３を生成する。（ｃ）に示すデータ信号Ｓ３は、（ｂ）に示すデータクロック信号Ｓ２に対し、時間Ｔ１遅延している。これは、送信部２２２が、データクロック信号Ｓ２を生成する際に生じた遅延である。 First, the data clock generator 221 that has received the synchronous clock signal S1 generates a data clock signal S2 having a frequency F synchronized with the rising edge of the synchronous clock signal, as shown in FIG. Next, as shown in (c), the transmission unit 222 synchronizes with the rising edge of the data clock signal S2, and the data signal S3 includes 1-bit transmission data of 0 or 1 in one cycle of the data clock signal S2. Is generated. The data signal S3 shown in (c) is delayed by a time T1 with respect to the data clock signal S2 shown in (b). This is a delay caused when the transmission unit 222 generates the data clock signal S2.

次いで、ＸＯＲ回路２３は、同期クロック信号Ｓ１及びデータ信号Ｓ３の排他的論理和をとり、（ｄ）に示す伝送信号Ｓ４を生成し、第２の通信装置１０に出力する。同期クロック信号取得部１１１は、伝送信号Ｓ４から、（ｅ）に示す同期クロック信号Ｓ５を取得する。データ信号取得部１１２は、伝送信号Ｓ４から、（ｆ）に示すデータ信号Ｓ６を取得する。 Next, the XOR circuit 23 performs an exclusive OR of the synchronous clock signal S1 and the data signal S3, generates the transmission signal S4 shown in (d), and outputs the transmission signal S4 to the second communication device 10. The synchronous clock signal acquisition unit 111 acquires the synchronous clock signal S5 shown in (e) from the transmission signal S4. The data signal acquisition unit 112 acquires the data signal S6 shown in (f) from the transmission signal S4.

次に、同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成について説明する。図３は、同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成を示したブロック図である。 Next, detailed configurations of the synchronous clock signal acquisition unit 111 and the data signal acquisition unit 112 will be described. FIG. 3 is a block diagram illustrating the detailed configuration of the synchronous clock signal acquisition unit 111 and the data signal acquisition unit 112.

ノイズ除去部１１１ａは、例えば、ローパスフィルタから構成され、伝送信号Ｓ４に含まれる高周波ノイズを除去する。 The noise removing unit 111a is composed of, for example, a low pass filter, and removes high frequency noise included in the transmission signal S4.

伝送インパルス信号生成部１１１ｂは、例えば、微分回路から構成され、ノイズが除去された伝送信号Ｓ４の立ち上がり及び立ち下がりの両エッジをインパルスとする伝送インパルス信号Ｓ４１を生成する。 The transmission impulse signal generation unit 111b includes, for example, a differentiation circuit, and generates a transmission impulse signal S41 having both rising and falling edges of the transmission signal S4 from which noise is removed as impulses.

エッジ間隔検出部１１１ｃは、例えば、カウンタから構成され、伝送インパルス信号Ｓ４１のインパルス間隔を測定し、伝送信号のエッジ間隔を検出する。この場合、エッジ間隔検出部１１１ｃは、検出したエッジ間隔のうち、最新のエッジ間隔（最新エッジ間隔）を検出する毎に、その一つ前に検出したエッジ間隔（前回エッジ間隔）を前回間隔記憶部１１１ｄに記憶させ、前回間隔記憶部１１１ｄのデータを更新する。 The edge interval detection unit 111c is composed of, for example, a counter, measures the impulse interval of the transmission impulse signal S41, and detects the edge interval of the transmission signal. In this case, each time the edge interval detection unit 111c detects the latest edge interval (latest edge interval) among the detected edge intervals, the previous edge interval (previous edge interval) is stored in the previous interval. The data is stored in the unit 111d and the data in the previous interval storage unit 111d is updated.

前回間隔記憶部１１１ｄは、例えばレジスタから構成され、前回エッジ間隔を記憶する。 The previous interval storage unit 111d is constituted by a register, for example, and stores the previous edge interval.

比較部１１１ｅは、例えば、コンパレータ及びカウンタ等から構成され、前回エッジ間隔と最新エッジ間隔とを比較し、前回エッジ間隔と最新エッジ間隔とが連続して所定回数（例えば３回）一致した場合、当該最新エッジ間隔を予測エッジ間隔Ｔとし、予測間隔記憶部１１１ｆに記憶させる。この場合、比較部１１１ｅは、一定の許容範囲を持たせて最新エッジ間隔と前回エッジ間隔との一致の有無を判定する。 The comparison unit 111e includes, for example, a comparator, a counter, and the like, compares the previous edge interval with the latest edge interval, and when the previous edge interval and the latest edge interval continuously match a predetermined number of times (for example, three times), The latest edge interval is set as a predicted edge interval T, and is stored in the predicted interval storage unit 111f. In this case, the comparison unit 111e determines whether there is a match between the latest edge interval and the previous edge interval with a certain allowable range.

基準インパルス信号生成部１１１ｇは、伝送インパルス信号Ｓ４１に同期し、予測エッジ間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３を生成する。この場合、基準インパルス信号生成部１１１ｇは、予測間隔記憶部１１１ｆの予測エッジ間隔Ｔが更新される毎に、更新後、最初に受信した伝送インパルス信号Ｓ４１のインパルスを最初のインパルスとし、かつ、更新された予測エッジ間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３を生成する。 The reference impulse signal generation unit 111g generates a reference impulse signal S43 with the predicted edge interval T as an impulse interval in synchronization with the transmission impulse signal S41. In this case, every time the prediction edge interval T of the prediction interval storage unit 111f is updated, the reference impulse signal generation unit 111g sets the impulse of the transmission impulse signal S41 received first as the first impulse after the update, and updates A reference impulse signal S43 having the predicted edge interval T as an impulse interval is generated.

遅延インパルス信号生成部１１１ｈは、例えば、遅延回路から構成され、伝送インパルス信号Ｓ４１を所定の時間τ１遅延させ、遅延インパルス信号Ｓ４２を生成する。 The delay impulse signal generation unit 111h is constituted by, for example, a delay circuit, and delays the transmission impulse signal S41 by a predetermined time τ1 to generate a delay impulse signal S42.

予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３及び遅延インパルス信号Ｓ４２を受信し、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２（＝２・τ１）内に遅延インパルス信号Ｓ４２のインパルスを検出した場合、検出したインパルスをウインド期間τ２経過時に予測インパルス信号Ｓ４４として出力する。なお、ウインド期間τ２内に遅延インパルス信号Ｓ４２のインパルスを２つ以上検出した場合、最初に検出したインパルスのみをウインド期間τ２経過時に出力し、２回目以降に検出したインパルスは出力しない。 The predicted impulse signal output unit 111i receives the reference impulse signal S43 and the delayed impulse signal S42, receives an impulse with the reference impulse signal S43, and then receives the impulse signal S42 within the window period τ2 (= 2 · τ1). When the impulse is detected, the detected impulse is output as the predicted impulse signal S44 when the window period τ2 has elapsed. When two or more impulses of the delayed impulse signal S42 are detected within the window period τ2, only the first detected impulse is output when the window period τ2 elapses, and the second and subsequent detected impulses are not output.

一方、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２内に遅延インパルス信号Ｓ４２のインパルスを検出しなかった場合、ウインド期間τ２経過時に、受信した基準インパルス信号Ｓ４３のインパルスを、予測インパルス信号Ｓ４４として出力する。 On the other hand, when the predicted impulse signal output unit 111i does not detect an impulse of the delayed impulse signal S42 within the window period τ2 after receiving an impulse with the reference impulse signal S43, the received reference signal is received when the window period τ2 has elapsed. The impulse of the impulse signal S43 is output as the predicted impulse signal S44.

同期クロック信号生成部１１１ｊは、例えばＴフリップフロップ回路から構成され、予測インパルス信号Ｓ４４のインパルスを受信する毎に、出力する信号の状態を反転させ、受信したインパルスをエッジとする同期クロック信号Ｓ５を生成する。 The synchronous clock signal generation unit 111j is composed of, for example, a T flip-flop circuit, and every time an impulse of the predicted impulse signal S44 is received, the state of the signal to be output is inverted, and the synchronous clock signal S5 having the received impulse as an edge Generate.

遅延部１１１ｋは、例えば、遅延回路から構成され、伝送インパルス信号Ｓ４１を時間τ２遅延させ、遅延インパルス信号Ｓ４５を生成する。 The delay unit 111k includes, for example, a delay circuit, delays the transmission impulse signal S41 by time τ2, and generates a delayed impulse signal S45.

ＸＯＲ回路１１２ａは、予測インパルス信号Ｓ４４と、遅延インパルス信号Ｓ４５との排他的論理和をとり、データインパルス信号Ｓ６１を生成する。 The XOR circuit 112a takes an exclusive OR of the predicted impulse signal S44 and the delayed impulse signal S45 to generate a data impulse signal S61.

データ信号生成部１１２ｂは、例えばＴフリップフロップ回路から構成され、データインパルス信号Ｓ６１のインパルスを受信する毎に、出力する信号の状態を反転させ、データ信号Ｓ６を生成する。 The data signal generation unit 112b is configured by, for example, a T flip-flop circuit, and inverts the state of the signal to be output every time the impulse of the data impulse signal S61 is received, and generates the data signal S6.

長期停止部１１２ｃは、８ビットの本文データと、１ビットのパリティビットとの和である９ビットを超える期間、データインパルス信号Ｓ６１のインパルスを受信しなかった場合、データ信号生成部１１２ｂを構成するＴフリップフロップをリセットする。 The long-term stop unit 112c configures the data signal generation unit 112b when the impulse of the data impulse signal S61 is not received for a period exceeding 9 bits, which is the sum of the 8-bit body data and the 1-bit parity bit. Reset the T flip-flop.

次に、図３に示すブロック図の動作を説明する。図４は、図３に示すブロック図のタイミングチャートを示し、（ａ）は伝送インパルス信号Ｓ４１を示し、（ｂ）は遅延インパルス信号Ｓ４２を示し、（ｃ）は基準インパルス信号Ｓ４３を示し、（ｄ）は予測インパルス信号Ｓ４４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）は遅延インパルス信号Ｓ４５を示し、（ｇ）はデータインパルス信号Ｓ６１を示し、（ｈ）はデータ信号Ｓ６を示している。 Next, the operation of the block diagram shown in FIG. 3 will be described. 4 shows a timing chart of the block diagram shown in FIG. 3, (a) shows the transmission impulse signal S41, (b) shows the delayed impulse signal S42, (c) shows the reference impulse signal S43, ( d) shows a predicted impulse signal S44, (e) shows a synchronous clock signal S5, (f) shows a delayed impulse signal S45, (g) shows a data impulse signal S61, and (h) shows a data signal S6. Is shown.

まず、伝送信号Ｓ４を受信したノイズ除去部１１１ａは、伝送信号Ｓ４からノイズ成分を除去する。次いで、ノイズ成分が除去された伝送信号Ｓ４を受信した伝送インパルス信号生成部１１１ｂは、伝送信号Ｓ４の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ４１を生成する。この場合、（ａ）に示すようなインパルス列からなる伝送インパルス信号Ｓ４１が生成される。 First, the noise removing unit 111a that has received the transmission signal S4 removes a noise component from the transmission signal S4. Next, the transmission impulse signal generation unit 111b that has received the transmission signal S4 from which the noise component has been removed generates a transmission impulse signal S41 that uses the rising and falling edges of the transmission signal S4 as impulses. In this case, a transmission impulse signal S41 composed of an impulse train as shown in (a) is generated.

次いで、エッジ間隔検出部１１１ｃは、伝送インパルス信号Ｓ４１の最新エッジ間隔を検出すると、前回エッジ間隔を前回間隔記憶部１１１ｄに記憶させ、前回間隔記憶部１１１ｄのデータを更新する。 Next, when detecting the latest edge interval of the transmission impulse signal S41, the edge interval detection unit 111c stores the previous edge interval in the previous interval storage unit 111d and updates the data in the previous interval storage unit 111d.

次いで、比較部１１１ｅは、前回間隔記憶部１１１ｄに記憶されたエッジ間隔と、エッジ間隔検出部１１１ｃで検出された最新エッジ間隔とを比較し、両エッジ間隔が連続して３回一致した場合、最新エッジ間隔を予測エッジ間隔Ｔとして、予測間隔記憶部１１１ｆに記憶させる。 Next, the comparison unit 111e compares the edge interval stored in the previous interval storage unit 111d with the latest edge interval detected by the edge interval detection unit 111c, and when both the edge intervals match continuously three times, The latest edge interval is stored as the predicted edge interval T in the prediction interval storage unit 111f.

遅延インパルス信号Ｓ４１を受信した遅延インパルス信号生成部１１１ｈは、伝送インパルス信号Ｓ４１を時間τ１遅延させ、遅延インパルス信号Ｓ４２を生成する。この場合、（ｂ）に示すように、伝送インパルス信号Ｓ４１に対して、時間τ１遅延した遅延インパルス信号Ｓ４２が生成される。 Upon receiving the delayed impulse signal S41, the delayed impulse signal generator 111h delays the transmission impulse signal S41 by time τ1 and generates a delayed impulse signal S42. In this case, as shown in (b), a delayed impulse signal S42 delayed by time τ1 with respect to the transmission impulse signal S41 is generated.

次いで、基準インパルス信号生成部１１１ｇは、伝送インパルス信号Ｓ４１に同期し、かつ、インパルス間隔が予測間隔Ｔの基準インパルス信号Ｓ４３を生成する。この場合、（ｃ）に示すように、予測間隔Ｔをインパルス幅とする基準インパルス信号Ｓ４３が生成される。 Next, the reference impulse signal generation unit 111g generates a reference impulse signal S43 that is synchronized with the transmission impulse signal S41 and has an impulse interval of the prediction interval T. In this case, as shown in (c), the reference impulse signal S43 having the prediction interval T as the impulse width is generated.

次いで、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２内に、遅延インパルス信号Ｓ４２のインパルスを検出した場合、ウインド期間τ２経過時に、検出したインパルスを予測インパルス信号Ｓ４４として出力する。この場合、（ｄ）に示すように、予測間隔Ｔをインパルス幅とする基準インパルス信号Ｓ４３が生成される。これにより、伝送インパルス信号Ｓ４１から、データ信号Ｓ３の成分を示すインパルスＰ１が除去された予測インパルス信号Ｓ４４を得ることができる。 Next, when the predicted impulse signal output unit 111i detects an impulse of the delayed impulse signal S42 within the window period τ2 after receiving an impulse with the reference impulse signal S43, the predicted impulse signal is output when the window period τ2 elapses. It outputs as prediction impulse signal S44. In this case, as shown in (d), the reference impulse signal S43 having the prediction interval T as the impulse width is generated. Thereby, the prediction impulse signal S44 from which the impulse P1 indicating the component of the data signal S3 has been removed can be obtained from the transmission impulse signal S41.

一方、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２期間内に、遅延インパルス信号Ｓ４２のインパルスを検出できなかった場合、ウインド期間τ２経過時に、受信した基準インパルス信号のインパルスを予測インパルス信号Ｓ４４として出力する。これにより、同期クロック信号Ｓ１と、データ信号Ｓ３との排他的論理和をとることによって喪失された同期クロック信号Ｓ１の成分を示すインパルスＰ２が復元され、予測インパルス信号Ｓ４４のインパルス列中に含まれることとなる。 On the other hand, when the impulse of the delayed impulse signal S42 cannot be detected within the window period τ2 after receiving the impulse having the reference impulse signal S43, the predicted impulse signal output unit 111i receives the signal when the window period τ2 has elapsed. The impulse of the reference impulse signal is output as the predicted impulse signal S44. As a result, the impulse P2 indicating the component of the synchronous clock signal S1 lost by taking the exclusive OR of the synchronous clock signal S1 and the data signal S3 is restored and included in the impulse train of the predicted impulse signal S44. It will be.

次いで、同期クロック信号生成部１１１ｊは、予測インパルス信号Ｓ４４のインパルスを検出する毎に出力状態を反転させ、（ｅ）に示す周期が２Ｔの同期クロック信号Ｓ５を生成する。これにより、伝送信号Ｓ４から同期クロック信号Ｓ１が取得される。生成された同期クロック信号Ｓ５は、図１に示すデータクロック生成部１２１に出力される。 Next, the synchronous clock signal generation unit 111j inverts the output state every time the impulse of the predicted impulse signal S44 is detected, and generates a synchronous clock signal S5 having a period of 2T shown in (e). Thereby, the synchronous clock signal S1 is acquired from the transmission signal S4. The generated synchronous clock signal S5 is output to the data clock generator 121 shown in FIG.

一方、伝送インパルス信号Ｓ４１を受信した遅延部１１１ｋは、伝送インパルス信号Ｓ４１を時間τ２遅延させ、（ｆ）に示す遅延インパルス信号Ｓ４５を生成する。 On the other hand, the delay unit 111k that has received the transmission impulse signal S41 delays the transmission impulse signal S41 by time τ2, and generates a delay impulse signal S45 shown in (f).

次いで、ＸＯＲ回路１１２ａは、予測インパルス信号Ｓ４４及び遅延インパルス信号Ｓ４５の排他的論理和をとり、（ｇ）に示すデータインパルス信号Ｓ６１を生成する。これにより、伝送インパルス信号Ｓ４１から、同期クロック信号Ｓ１の成分を示すインパルスＰ３が除去されたデータインパルス信号Ｓ６１が得られる。 Next, the XOR circuit 112a takes the exclusive OR of the predicted impulse signal S44 and the delayed impulse signal S45, and generates the data impulse signal S61 shown in (g). As a result, a data impulse signal S61 is obtained by removing the impulse P3 indicating the component of the synchronous clock signal S1 from the transmission impulse signal S41.

次いで、データ信号生成部１１２ｂは、データインパルス信号Ｓ６１のインパルスを受信する毎に、出力状態を反転させ、データ信号Ｓ６を生成する（ｈ）。これにより、伝送信号Ｓ４からデータ信号Ｓ３が取得される。生成されたデータ信号Ｓ６は、図１に示す受信部１２２に出力される。 Next, every time the data signal generation unit 112b receives an impulse of the data impulse signal S61, the data signal generation unit 112b inverts the output state and generates the data signal S6 (h). Thereby, the data signal S3 is acquired from the transmission signal S4. The generated data signal S6 is output to the receiving unit 122 shown in FIG.

このように第１実施形態にかかる通信システムによれば、第２の通信装置２０は、伝送信号Ｓ４に同期クロック信号Ｓ１を含ませ、一方、第１の通信装置１０は、伝送信号Ｓ４に含まれる同期クロック信号Ｓ５を取得し、取得した同期クロック信号Ｓ５に基づいて、データ信号Ｓ６に含まれる送信データを読み出しているため、第１の通信装置１０に、送信データを読み出すためのクロック信号を生成する発振器を設ける必要がなくなる。そのため、装置の低コスト化及び小型化を図ることができる。 As described above, according to the communication system according to the first embodiment, the second communication device 20 includes the synchronous clock signal S1 in the transmission signal S4, while the first communication device 10 is included in the transmission signal S4. Since the transmission data included in the data signal S6 is read based on the acquired synchronization clock signal S5, the first communication device 10 is provided with a clock signal for reading the transmission data. There is no need to provide an oscillator for generation. Therefore, the cost and size of the device can be reduced.

第１の通信装置１０に送信データを読み出すためのクロック発生器を設けた場合、同期クロック信号Ｓ１に周波数に応じて、当該クロック発生器の周波数を設定する必要が生じるが、本通信システムによれば、伝送信号Ｓ４に含まれる同期クロック信号Ｓ５に基づいて、データ信号Ｓ６に含まれる送信データを読み出しているため、上記のような設定が不要となる。 When the first communication device 10 is provided with a clock generator for reading transmission data, it is necessary to set the frequency of the clock generator in accordance with the frequency of the synchronous clock signal S1. For example, since the transmission data included in the data signal S6 is read based on the synchronous clock signal S5 included in the transmission signal S4, the above setting is not necessary.

さらに、本通信システムによれば、同期クロック信号Ｓ１のエッジ間隔のうち、連続して所定回数検出されるエッジ間隔、すなわち、多く検出されるエッジ間隔を予測間隔Ｔとし、この予測間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３と、伝送インパルス信号Ｓ４１との検出の有無により、予測インパルス信号Ｓ４４を生成し、予測インパルス信号Ｓ４４を基に、同期クロック信号Ｓ５及びデータ信号Ｓ６を生成している。そのため、ＸＯＲ回路２３の演算によって喪失された同期クロック信号Ｓ１の成分を示すインパルスが復元され、同期クロック信号Ｓ１及びデータ信号Ｓ３を精度よく取得することができる。 Furthermore, according to this communication system, among the edge intervals of the synchronous clock signal S1, the edge interval that is continuously detected a predetermined number of times, that is, the edge interval that is frequently detected is set as the prediction interval T, and this prediction interval T is an impulse. A predicted impulse signal S44 is generated based on whether or not the reference impulse signal S43 and the transmission impulse signal S41 are detected as intervals, and the synchronous clock signal S5 and the data signal S6 are generated based on the predicted impulse signal S44. Therefore, the impulse indicating the component of the synchronous clock signal S1 lost by the operation of the XOR circuit 23 is restored, and the synchronous clock signal S1 and the data signal S3 can be obtained with high accuracy.

さらに、τ１＝（１／２）・τ２としているため、遅延インパルス信号Ｓ４２のインパルスは、ウインド期間τ２のほぼ真中の時刻に検出され、遅延インパルス信号Ｓ４２のインパルスの検出精度を高めることができる。 Further, since τ1 = (1/2) · τ2, the impulse of the delayed impulse signal S42 is detected at approximately the middle time of the window period τ2, and the detection accuracy of the impulse of the delayed impulse signal S42 can be improved.

さらに、予測インパルス信号Ｓ４４を生成するにあたり、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２までの間に、遅延インパルス信号Ｓ４２のインパルスを２回以上検出した場合は、ウインド期間τ２経過時に、最初に検出されたインパルスのみを予測インパルス信号Ｓ４４として出力しているため、データ信号Ｓ３の成分を示すインパルスＰ１が除去された予測インパルス信号Ｓ４４得ることができる。 Further, when generating the predicted impulse signal S44, if the impulse of the delayed impulse signal S42 is detected twice or more during the period from the reception of the impulse having the reference impulse signal S43 to the window period τ2, the window period τ2 Since only the first detected impulse is output as the predicted impulse signal S44 during the lapse of time, the predicted impulse signal S44 from which the impulse P1 indicating the component of the data signal S3 is removed can be obtained.

（第２実施形態）
図５は、本発明の第２実施形態にかかる通信システムのブロック構成図を示している。なお、第１実施形態にかかる通信システムと同一のものは、同一の符号を付して説明を省略する。本通信システムは、第２の通信装置２０において、同期クロック信号生成部２１及びＸＯＲ回路２３間にＴ−フリップフロップ２４がさらに接続され、第１の通信装置１０において、同期クロック信号取得部１１１及びデータクロック生成部１２１間に微分器１３がさらに接続されている。 (Second Embodiment)
FIG. 5 is a block diagram of a communication system according to the second embodiment of the present invention. In addition, the same thing as the communication system concerning 1st Embodiment attaches | subjects the same code | symbol, and abbreviate | omits description. In this communication system, a T-flip-flop 24 is further connected between the synchronous clock signal generation unit 21 and the XOR circuit 23 in the second communication device 20, and in the first communication device 10, the synchronous clock signal acquisition unit 111 and A differentiator 13 is further connected between the data clock generators 121.

同期クロック信号生成部２１は、周波数が１×Ｆの同期クロック信号Ｓ１を生成する。 The synchronous clock signal generation unit 21 generates a synchronous clock signal S1 having a frequency of 1 × F.

Ｔ−フリップフロップ２４は、同期クロック信号Ｓ１の周波数を２分周し、同期クロック信号Ｓ１の立ち下がりエッジに同期し、かつ、周波数がＦ／２の同期クロック信号Ｓ１ａを生成する。 The T-flip-flop 24 divides the frequency of the synchronous clock signal S1 by 2, generates a synchronous clock signal S1a having a frequency of F / 2 in synchronization with the falling edge of the synchronous clock signal S1.

ＸＯＲ回路２３は、同期クロック信号Ｓ１ａとデータ信号Ｓ３との排他的論理和をとり、伝送信号Ｓ４を生成し、第１の通信装置１０に出力する。 The XOR circuit 23 performs an exclusive OR operation between the synchronous clock signal S1a and the data signal S3, generates a transmission signal S4, and outputs the transmission signal S4 to the first communication device 10.

微分器１３は、同期クロック信号Ｓ５を微分し、同期クロック信号Ｓ５の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ５ａを生成し、データクロック生成部１２１に出力する。 The differentiator 13 differentiates the synchronous clock signal S5, generates a transmission impulse signal S5a having the rising and falling edges of the synchronous clock signal S5 as an impulse, and outputs the transmission impulse signal S5a to the data clock generator 121.

次に、図５に示す第２実施形態の調歩同期式通信システムの動作を説明する。図６は、第２実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）は同期クロック信号Ｓ１ａを示し、（ｄ）はデータ信号Ｓ３を示し、（ｅ）は伝送信号Ｓ４を示し、（ｆ）は同期クロック信号Ｓ５を示し、（ｇ）は伝送インパルス信号Ｓ５ａを示し、（ｈ）はデータ信号Ｓ６を示している。 Next, the operation of the asynchronous communication system according to the second embodiment shown in FIG. 5 will be described. FIG. 6 shows a timing chart of the communication system according to the second embodiment, where (a) shows the synchronous clock signal S1, (b) shows the data clock signal S2, and (c) shows the synchronous clock signal S1a. , (D) shows the data signal S3, (e) shows the transmission signal S4, (f) shows the synchronous clock signal S5, (g) shows the transmission impulse signal S5a, (h) shows the data signal S6. Is shown.

まず、同期クロック信号Ｓ１を受信したデータクロック生成部２２１は、（ｂ）に示すように、同期クロック信号Ｓ１の立ち上がりエッジに同期し、周波数がＦのデータクロック信号Ｓ２を生成する。 First, the data clock generator 221 that has received the synchronous clock signal S1 generates a data clock signal S2 having a frequency F in synchronization with the rising edge of the synchronous clock signal S1, as shown in FIG.

次いで、送信部２２２は、（ｄ）に示すように、データクロック信号Ｓ２の立ち上がりエッジに同期し、第１の通信装置１０への送信データを含むデータ信号Ｓ３を生成する。 Next, as illustrated in (d), the transmission unit 222 generates a data signal S3 including transmission data to the first communication device 10 in synchronization with the rising edge of the data clock signal S2.

一方、Ｔ−フリップフロップ２４は、同期クロック信号Ｓ１を２分周し、（ｃ）に示すように、周波数がＦ／２であり、同期クロック信号Ｓ１の立ち下がりエッジに同期した同期クロック信号Ｓ１ａを生成する。 On the other hand, the T-flip-flop 24 divides the synchronous clock signal S1 by 2, and the frequency is F / 2 and the synchronous clock signal S1a synchronized with the falling edge of the synchronous clock signal S1 as shown in (c). Is generated.

次いで、ＸＯＲ回路２３は、同期クロック信号Ｓ１ａ及びデータ信号Ｓ３の排他的論理和をとり、（ｅ）に示す伝送信号Ｓ４を生成する。 Next, the XOR circuit 23 performs an exclusive OR of the synchronous clock signal S1a and the data signal S3 to generate a transmission signal S4 shown in (e).

次いで、伝送信号Ｓ４を受信した同期クロック信号取得部１１１は、（ｆ）に示す同期クロック信号Ｓ５を生成し、伝送信号Ｓ４から同期クロック信号Ｓ１を取得する。 Next, the synchronous clock signal acquisition unit 111 that has received the transmission signal S4 generates the synchronous clock signal S5 shown in (f), and acquires the synchronous clock signal S1 from the transmission signal S4.

次いで、微分器１３は、（ｇ）に示すように、同期クロック信号の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ５ａを生成する。伝送インパルス信号Ｓ５ａのインパルス間隔は、同期クロック信号の周期Ｔである。 Next, as shown in (g), the differentiator 13 generates a transmission impulse signal S5a having the rising and falling edges of the synchronous clock signal as impulses. The impulse interval of the transmission impulse signal S5a is the period T of the synchronous clock signal.

次いで、伝送信号Ｓ４を受信したデータ信号取得部１１２は、（ｈ）に示すデータ信号Ｓ６を生成することにより、伝送信号Ｓ４からデータ信号Ｓ３を取得する。 Next, the data signal acquisition unit 112 that has received the transmission signal S4 generates the data signal S6 shown in (h), thereby acquiring the data signal S3 from the transmission signal S4.

次いで、データクロック生成部１２１は、伝送インパルス信号Ｓ５ａのインパルス間隔Ｔを周期とする（すなわち、周波数をＦとする）データクロック信号Ｓ７を生成する。データクロック信号Ｓ７を受信した、受信部１２２は、データクロック信号Ｓ７を用いて、データ信号Ｓ６に含まれる送信データを読み出す。 Next, the data clock generation unit 121 generates the data clock signal S7 with the impulse interval T of the transmission impulse signal S5a as a period (that is, the frequency is F). The receiving unit 122 that has received the data clock signal S7 reads the transmission data included in the data signal S6 by using the data clock signal S7.

同期クロック信号Ｓ１の周波数を高く設定すると、第１及び第２の通信装置１０及び２０間の伝送路が長い場合、通信精度が低下するとともに、ＥＭＩ（電磁波妨害）が問題となることが知られている。第２実施形態の通信システムでは、同期クロック信号Ｓ１の周波数を、Ｆ×１と低く設定しているため、同期クロック信号Ｓ１の周波数を高く設定した場合に生じる、通信精度の低下及びＥＭＩの問題を回避することができる。しかしながら、同期クロック信号Ｓ１の周波数を低く設定すると、ＸＯＲ回路２３の演算によって、伝送信号Ｓ４から同期クロック信号Ｓ１の成分の喪失量が多くなってしまう。 It is known that when the frequency of the synchronous clock signal S1 is set high, the communication accuracy is lowered and EMI (electromagnetic interference) becomes a problem when the transmission path between the first and second communication devices 10 and 20 is long. ing. In the communication system according to the second embodiment, since the frequency of the synchronous clock signal S1 is set to a low value of F × 1, a decrease in communication accuracy and a problem of EMI that occur when the frequency of the synchronous clock signal S1 is set high. Can be avoided. However, if the frequency of the synchronous clock signal S1 is set low, the amount of loss of the component of the synchronous clock signal S1 from the transmission signal S4 increases due to the operation of the XOR circuit 23.

そこで、第２実施形態かかる通信システムでは、同期クロック信号Ｓ１の立ち下がりエッジに同期された周波数がＦ／２の同期クロック信号Ｓ１ａと、データ信号Ｓ３との排他的論理和がとられ、得られた信号を伝送信号Ｓ４とされているため、同期クロック信号Ｓ１ａ成分の喪失量を抑制することができる。そのため、第２の通信装置２０は、伝送信号Ｓ４から、より精度よく同期クロック信号Ｓ１ａを取得することができる。 Therefore, in the communication system according to the second embodiment, the exclusive OR of the synchronous clock signal S1a having the frequency F / 2 synchronized with the falling edge of the synchronous clock signal S1 and the data signal S3 is obtained. Since the transmitted signal is the transmission signal S4, the loss of the synchronous clock signal S1a component can be suppressed. Therefore, the second communication device 20 can acquire the synchronous clock signal S1a with higher accuracy from the transmission signal S4.

図７は、Ｔ−フリップフロップ２４を設けたことによる効果を説明するためのタイミングチャートであり、（ａ）はＴ−フリップフロップ２４を設けた場合を示し、（ｂ）はＴ−フリップフロップ２４を設けていない場合を示している。（ｂ）の場合、同期クロック信号Ｓ１と、送信データ「１，０，１，０」を含むデータ信号Ｓ３との排他的論理和により両信号が合成され、伝送信号Ｓ４が生成されている。この場合、伝送信号Ｓ４は、エッジが４個しか存在していない。そのため、同期クロック信号Ｓ５を生成するために、図３に示す予測インパルス信号出力部１１１ｉは、遅延インパルス信号Ｓ４２に対して多くのインパルスを補間してやる必要が生じる。 FIG. 7 is a timing chart for explaining the effect of providing the T-flip flop 24. FIG. 7A shows the case where the T-flip flop 24 is provided, and FIG. The case where no is provided is shown. In the case of (b), both signals are synthesized by exclusive OR of the synchronous clock signal S1 and the data signal S3 including the transmission data “1, 0, 1, 0” to generate the transmission signal S4. In this case, the transmission signal S4 has only four edges. Therefore, in order to generate the synchronous clock signal S5, the predicted impulse signal output unit 111i shown in FIG. 3 needs to interpolate many impulses with respect to the delayed impulse signal S42.

一方、（ａ）の場合、同期クロック信号Ｓ１は、立ち下がりがりエッジに同期して２分周され、同期クロック信号Ｓ１ａが生成され、生成された同期クロック信号Ｓ１ａと、「１，０，１，０」からなる送信データを含むデータ信号との排他的論理和がとられ、伝送信号Ｓ４が生成されている。この場合、伝送信号のエッジは、８個存在することとなる。そのため、予測インパルス信号出力部１１１ｉは、（ｂ）の場合に比べ、遅延インパルス信号Ｓ４２に対して補間するインパルスの数が減少することとなる。その結果、伝送信号Ｓ４から、より精度よく同期クロック信号Ｓ１を取得することができる。 On the other hand, in the case of (a), the synchronous clock signal S1 is divided by two in synchronization with the falling edge, the synchronous clock signal S1a is generated, and the generated synchronous clock signal S1a and “1, 0, 1 , 0 "is exclusive-ORed with the data signal including the transmission data, and the transmission signal S4 is generated. In this case, there are eight edges of the transmission signal. Therefore, the number of impulses to be interpolated with respect to the delayed impulse signal S42 is reduced in the predicted impulse signal output unit 111i as compared with the case of (b). As a result, the synchronous clock signal S1 can be acquired from the transmission signal S4 with higher accuracy.

（第３実施形態）
図８は、本発明にかかる第３実施形態の通信システムの構成を示したブロック図である。本通信システムでは、第１の通信装置１０は、画像形成装置等の本体装置の通信部であり、第２の通信装置３０は、本体装置を操作するために使用される端末装置及び付加装置である。第１の通信装置１０は、第１及び第２実施形態の通信装置と同一構成であるため、説明を省略する。 (Third embodiment)
FIG. 8 is a block diagram showing a configuration of a communication system according to the third embodiment of the present invention. In the communication system, the first communication device 10 is a communication unit of a main device such as an image forming device, and the second communication device 30 is a terminal device and an additional device used for operating the main device. is there. The first communication device 10 has the same configuration as that of the communication devices of the first and second embodiments, and a description thereof will be omitted.

第２の通信装置３０は、補助付加装置３１と端末装置３２とから構成されている。第１の通信装置１０及び補助付加装置３１間は、ＲＳ−２３２Ｃのシリアルケーブル４１を介して接続されている。 The second communication device 30 includes an auxiliary addition device 31 and a terminal device 32. The first communication device 10 and the auxiliary addition device 31 are connected via an RS-232C serial cable 41.

シリアルケーブル４１は、第１の通信装置１０から補助付加装置３１への送信データを伝送するライン４１１と、補助付加装置３１から第１の通信装置への送信データを伝送するライン４１２とを備えている。 The serial cable 41 includes a line 411 that transmits transmission data from the first communication device 10 to the auxiliary addition device 31 and a line 412 that transmits transmission data from the auxiliary addition device 31 to the first communication device. Yes.

端末装置３２及び補助付加装置３１間は、ＲＳ−２３２Ｃのシリアルケーブル４２を介して接続されている。シリアルケーブル４２は、補助付加装置３１から出力される送信データを伝送するライン４２１と、端末装置３２から出力される送信データを伝送するライン４２２と、同期クロック信号生成部３１１からの同期クロック信号Ｓ１を伝送するライン４２３とを備えている。 The terminal device 32 and the auxiliary addition device 31 are connected via an RS-232C serial cable 42. The serial cable 42 includes a line 421 that transmits transmission data output from the auxiliary addition device 31, a line 422 that transmits transmission data output from the terminal device 32, and a synchronization clock signal S 1 from the synchronization clock signal generation unit 311. Line 423 for transmitting.

補助付加装置３１は、同期クロック信号生成部３１１、ＸＯＲ回路３１２、インバータ３１３及びインバータ３１４を備えている。 The auxiliary adding device 31 includes a synchronous clock signal generation unit 311, an XOR circuit 312, an inverter 313, and an inverter 314.

端末装置３２は、ＵＡＲＴ３２１の機能を備える通常のパーソナルコンピュータである。ＵＡＲＴ３２１は、受信部３２１ａ、送信部３２１ｂ及びデータクロック生成部３２１ｃを備えている。ＵＡＲＴ３２１は、第１実施形態にかかる通信システムの第２の通信装置２０のＵＡＲＴ２２と同一構成であるため説明を省略する。 The terminal device 32 is a normal personal computer having the function of the UART 321. The UART 321 includes a reception unit 321a, a transmission unit 321b, and a data clock generation unit 321c. Since the UART 321 has the same configuration as the UART 22 of the second communication device 20 of the communication system according to the first embodiment, the description thereof is omitted.

補助付加装置３１は、同期クロック信号生成部３１１、ＸＯＲ回路３１２、インバータ３１３及びインバータ３１４を備えている。インバータ３１３は、入力端がライン４１１に接続され、出力端がライン４２１に接続されている。インバータ３１４は、出力端が、ＸＯＲ回路３１２の一方の入力端に接続され、入力端がライン４２２に接続されている。ＸＯＲ回路３１２は、出力端が、ライン４１２に接続され、他方の入力端が、同期クロック信号生成部３１１と接続されている。なお、インバータ３１３及び３１４は、信号を増幅するためのアンプとして用いられている。 The auxiliary adding device 31 includes a synchronous clock signal generation unit 311, an XOR circuit 312, an inverter 313, and an inverter 314. The inverter 313 has an input end connected to the line 411 and an output end connected to the line 421. The inverter 314 has an output terminal connected to one input terminal of the XOR circuit 312 and an input terminal connected to the line 422. The XOR circuit 312 has an output terminal connected to the line 412 and the other input terminal connected to the synchronous clock signal generation unit 311. Note that the inverters 313 and 314 are used as amplifiers for amplifying signals.

従来、ノート型パソコン等をＲＳ−２３２Ｃケーブルを介して本体装置に接続し、本体装置の外部コンソールとして使用する場合、ノート型パソコンが出力する同期クロック信号の周波数に応じて、発振器が生成する同期クロック信号の周波数を設定する必要があった。 Conventionally, when a notebook computer or the like is connected to the main unit via an RS-232C cable and used as an external console of the main unit, the synchronization generated by the oscillator according to the frequency of the synchronous clock signal output from the notebook computer It was necessary to set the frequency of the clock signal.

しかしながら、第３の実施形態にかかる通信システムによれば、第２の通信装置２０を、端末装置３２に対して着脱可能な補助付加装置３１により構成し、第１の通信装置１０は、補助付加装置３１が出力する同期クロック信号を用いて、端末装置３２からの送信データを読み出しているため、端末装置３２のスペック等に応じて、第１の通信装置１０の発振器の設定を行なうことなく、端末装置３２及び第１の通信装置１０間で通信を行なうことができる。 However, according to the communication system according to the third embodiment, the second communication device 20 is configured by the auxiliary addition device 31 that can be attached to and detached from the terminal device 32, and the first communication device 10 has the auxiliary addition. Since the transmission data from the terminal device 32 is read using the synchronous clock signal output from the device 31, the oscillator of the first communication device 10 is not set according to the specifications of the terminal device 32, etc. Communication can be performed between the terminal device 32 and the first communication device 10.

なお、上記実施形態では、取得部１１として図３に示すものを採用したが、これに限定されず、同期クロック信号取得部１１１にハイパスフィルタで構成し、データ信号取得部１１２をローパスフィルタで構成してもよい。 In the above embodiment, the acquisition unit 11 shown in FIG. 3 is used. However, the acquisition unit 11 is not limited to this, and the synchronous clock signal acquisition unit 111 is configured with a high-pass filter, and the data signal acquisition unit 112 is configured with a low-pass filter. May be.

本発明にかかる第１実施形態の通信システムのブロック構成図を示している。1 shows a block configuration diagram of a communication system according to a first embodiment of the present invention. FIG. 第１実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）はデータ信号Ｓ３を示し、（ｄ）は伝送信号Ｓ４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）はデータ信号Ｓ６を示している。The timing chart of the communication system concerning 1st Embodiment is shown, (a) shows synchronous clock signal S1, (b) shows data clock signal S2, (c) shows data signal S3, (d) shows The transmission signal S4 is shown, (e) shows the synchronous clock signal S5, and (f) shows the data signal S6. 同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成を示したブロック図である。3 is a block diagram showing detailed configurations of a synchronous clock signal acquisition unit 111 and a data signal acquisition unit 112. FIG. 図３に示すブロック図のタイミングチャートを示し、（ａ）は伝送インパルス信号Ｓ４１を示し、（ｂ）は遅延インパルス信号Ｓ４２を示し、（ｃ）は基準インパルス信号Ｓ４３を示し、（ｄ）は予測インパルス信号Ｓ４４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）は遅延インパルス信号Ｓ４５を示し、（ｇ）はデータインパルス信号Ｓ６１を示し、（ｈ）はデータ信号Ｓ６を示している。3 shows a timing chart of the block diagram shown in FIG. 3, where (a) shows a transmission impulse signal S41, (b) shows a delayed impulse signal S42, (c) shows a reference impulse signal S43, and (d) shows a prediction. (E) shows a synchronous clock signal S5, (f) shows a delayed impulse signal S45, (g) shows a data impulse signal S61, and (h) shows a data signal S6. . 本発明の第２実施形態にかかる通信システムのブロック構成図を示している。The block block diagram of the communication system concerning 2nd Embodiment of this invention is shown. 第２実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）は同期クロック信号Ｓ１ａを示し、（ｄ）はデータ信号Ｓ３を示し、（ｅ）は伝送信号Ｓ４を示し、（ｆ）は同期クロック信号Ｓ５を示し、（ｇ）は伝送インパルス信号Ｓ５ａを示し、（ｈ）はデータ信号Ｓ６を示している。The timing chart of the communication system concerning 2nd Embodiment is shown, (a) shows synchronous clock signal S1, (b) shows data clock signal S2, (c) shows synchronous clock signal S1a, (d) Represents a data signal S3, (e) represents a transmission signal S4, (f) represents a synchronous clock signal S5, (g) represents a transmission impulse signal S5a, and (h) represents a data signal S6. . Ｔ−フリップフロップを設けたことによる効果を説明するためのタイミングチャートであり、（ａ）はＴ−フリップフロップを設けた場合を示し、（ｂ）はＴ−フリップフロップを設けていない場合を示している。It is a timing chart for demonstrating the effect by providing a T-flip-flop, (a) shows the case where a T-flip-flop is provided, and (b) shows the case where a T-flip-flop is not provided. ing. 本発明にかかる第３実施形態の通信システムの構成を示したブロック図である。It is the block diagram which showed the structure of the communication system of 3rd Embodiment concerning this invention.

符号の説明Explanation of symbols

１０第１の通信装置
１１取得部
１２ＵＡＲＴ
１３微分器
１１１同期クロック信号取得部
１１１ａノイズ除去部
１１１ｂ伝送インパルス信号生成部
１１１ｃエッジ間隔検出部
１１１ｄ前回間隔記憶部
１１１ｅ比較部
１１１ｆ予測間隔記憶部
１１１ｇ基準インパルス信号生成部
１１１ｈ遅延インパルス信号生成部
１１１ｉ予測インパルス信号出力部
１１１ｊ同期クロック信号生成部
１１１ｋ遅延部
１１２データ信号取得部
１１２ａＸＯＲ回路
１１２ｂデータ信号生成部
１１２ｃ長期停止部
１２１データクロック生成部
１２２受信部
１２３送信部
２０第２の通信装置
２１同期クロック信号生成部
２２ＵＡＲＴ
２２１データクロック生成部
２２２送信部
２２３受信部
２３ＸＯＲ回路
２４Ｔ−フリップフロップ
３０第２の通信装置
３１補助付加装置
３２端末装置
３１１同期クロック信号生成部
３１２ＸＯＲ回路
３１３インバータ
３１４インバータ
３２１ｃデータクロック生成部
３２１ａ受信部
３２１ｂ送信部 10 1st communication apparatus 11 Acquisition part 12 UART
13 Differentiator 111 Synchronous clock signal acquisition unit 111a Noise removal unit 111b Transmission impulse signal generation unit 111c Edge interval detection unit 111d Previous interval storage unit 111e Comparison unit 111f Prediction interval storage unit 111g Reference impulse signal generation unit 111h Delayed impulse signal generation unit 111i Predicted impulse signal output unit 111j Synchronization clock signal generation unit 111k Delay unit 112 Data signal acquisition unit 112a XOR circuit 112b Data signal generation unit 112c Long-term stop unit 121 Data clock generation unit 122 Reception unit 123 Transmission unit 20 Second communication device 21 Synchronization Clock signal generator 22 UART
221 Data clock generator 222 Transmitter 223 Receiver 23 XOR circuit 24 T-flip-flop 30 Second communication device 31 Auxiliary additional device 32 Terminal device 311 Synchronous clock signal generator 312 XOR circuit 313 Inverter 314 Inverter 321c Data clock generator 321a receiving unit 321b transmitting unit

Claims

調歩同期式の通信方式により通信可能に接続された送信装置及び受信装置から構成される通信システムであって、
前記送信装置は、
同期クロック信号を生成する同期クロック信号生成手段と、
前記同期クロック信号と同期するデータ信号を生成するデータ信号生成手段と、
前記データ信号と、前記同期クロック信号とを合成して伝送信号を生成し、前記受信装置に出力する出力手段とを備え、
前記受信装置は、
前記伝送信号から前記同期クロック信号を取得する同期クロック信号取得手段と、
前記伝送信号から前記データ信号を取得するデータ信号取得手段と、
取得された同期クロック信号を基に、前記データ信号の送信データを読み出すデータ読出手段とを備えることを特徴とする通信システム。 A communication system composed of a transmission device and a reception device that are communicably connected by an asynchronous communication method,
The transmitter is
A synchronous clock signal generating means for generating a synchronous clock signal;
Data signal generating means for generating a data signal synchronized with the synchronous clock signal;
The data signal and the synchronous clock signal are combined to generate a transmission signal, and output means for outputting to the receiving device,
The receiving device is:
Synchronous clock signal acquisition means for acquiring the synchronous clock signal from the transmission signal;
Data signal acquisition means for acquiring the data signal from the transmission signal;
A communication system comprising: data reading means for reading out transmission data of the data signal based on the acquired synchronous clock signal.

前記同期クロック信号は周波数がｎ（ｎは整数）×Ｆであり、
前記データ信号取得手段は、前記同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を用いて前記データ信号を生成し、
前記出力手段は、前記データ信号と前記同期クロック信号との排他的論理和により前記伝送信号を生成し、
前記同期クロック信号取得手段は、
前記伝送信号のエッジ間隔を検出するエッジ間隔検出手段と、
前記エッジ間隔検出手段によって検出されたエッジ間隔が、過去に検出されたエッジ間隔と一致するか否かを判定し、連続して所定回数一致した場合、当該エッジ間隔を前記同期クロック信号のエッジ間隔として予測し、当該間隔を有するインパルス列からなり、かつ、前記伝送インパルス信号に同期した基準インパルス信号を生成する基準インパルス信号生成手段とを備え、
前記基準インパルス信号を基に、前記同期クロック信号を取得することを特徴とする請求項１記載の通信システム。 The synchronous clock signal has a frequency of n (n is an integer) × F,
The data signal acquisition means generates a data clock signal whose frequency is F synchronized with the synchronous clock signal, generates the data signal using the generated data clock signal,
The output means generates the transmission signal by exclusive OR of the data signal and the synchronous clock signal,
The synchronous clock signal acquisition means includes
Edge interval detection means for detecting an edge interval of the transmission signal;
It is determined whether or not the edge interval detected by the edge interval detecting means matches the edge interval detected in the past. If the edge interval is continuously matched a predetermined number of times, the edge interval is determined as the edge interval of the synchronous clock signal. A reference impulse signal generating means for generating a reference impulse signal that is made of an impulse train having the interval and is synchronized with the transmission impulse signal,
The communication system according to claim 1, wherein the synchronous clock signal is acquired based on the reference impulse signal.

前記同期クロック信号取得手段は、
前記伝送信号の立ち上がり及び立ち下がりエッジに同期したインパルス列からなる伝送インパルス信号を生成する伝送インパルス信号生成手段と、
前記伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する遅延インパルス信号生成手段と、
前記基準インパルス信号の各インパルスを受信し、インパルスを受信してから前記第２の時間が経過するまでのウインド期間内に、前記第１の遅延インパルス信号のインパルスを少なくとも１つ検出した場合、前記ウインド期間経過時に、最初に検出したインパルスを出力し、一方、前記ウインド期間内に前記第１の遅延インパルス信号のインパルスを検出しなかった場合、前記ウインド期間経過時に、受信した前記基準インパルス信号のインパルスを出力し、予測インパルス信号を生成する予測インパルス信号生成手段とをさらに備え、
前記予測インパルス信号を基に、前記同期クロック信号を取得することを特徴とする請求項２記載の通信システム。 The synchronous clock signal acquisition means includes
A transmission impulse signal generating means for generating a transmission impulse signal composed of an impulse train synchronized with rising and falling edges of the transmission signal;
A delayed impulse signal generating means for delaying the transmission impulse signal for a first time and generating a first delayed impulse signal;
When each impulse of the reference impulse signal is received, and at least one impulse of the first delayed impulse signal is detected within a window period from when the impulse is received until the second time elapses, When the window period elapses, the first detected impulse is output. On the other hand, when the impulse of the first delayed impulse signal is not detected within the window period, the received reference impulse signal is output when the window period elapses. A predictive impulse signal generating means for outputting an impulse and generating a predicted impulse signal;
The communication system according to claim 2, wherein the synchronous clock signal is acquired based on the predicted impulse signal.

前記遅延インパルス生成手段は、前記伝送インパルス信号を第２の時間（第２の時間＞第１の時間）遅延させ、第２の遅延インパルス信号を生成し、
前記データ信号取得手段は、
前記予測インパルス信号及び前記第２の遅延インパルス信号の排他的論理和をとることによりデータインパルス信号を生成するデータインパルス信号生成手段を備え、
前記データインパルス信号を基に、前記データ信号を取得することを特徴とする請求項３記載の通信システム。 The delayed impulse generating means delays the transmission impulse signal by a second time (second time> first time) to generate a second delayed impulse signal,
The data signal acquisition means includes
A data impulse signal generating means for generating a data impulse signal by taking an exclusive OR of the predicted impulse signal and the second delayed impulse signal;
The communication system according to claim 3, wherein the data signal is acquired based on the data impulse signal.

前記第１の時間は、前記第２の時間の略半分の時間であることを特徴とする請求項４記載の通信システム。 The communication system according to claim 4, wherein the first time is approximately half of the second time.

前記データ信号は、前記同期クロック信号の立ち上がりエッジに同期し、
前記送信装置は、前記同期クロック信号の立ち下がりエッジに同期し、前記同期クロック信号を２分周した信号を生成する分周手段をさらに備え、
前記出力手段は、２分周された同期クロック信号及び前記データ信号の排他的論理和により前記伝送信号を生成し、
前記受信装置は、前記同期クロック信号生成手段によって生成された同期クロック信号を微分し、微分信号を生成する微分手段をさらに備え、
前記データ読出手段は、前記微分信号を用いて前記データ信号から前記送信データを読み出すことを特徴とする請求項４又は５記載の通信システム。 The data signal is synchronized with a rising edge of the synchronous clock signal,
The transmission device further includes frequency dividing means for generating a signal obtained by dividing the synchronous clock signal by two in synchronization with a falling edge of the synchronous clock signal,
The output means generates the transmission signal by exclusive OR of the synchronous clock signal divided by two and the data signal,
The receiver further comprises a differentiating unit for differentiating the synchronous clock signal generated by the synchronous clock signal generating unit and generating a differential signal,
6. The communication system according to claim 4, wherein the data reading unit reads the transmission data from the data signal using the differential signal.

前記送信装置は、
前記データクロック生成手段及びデータ信号生成手段を含む端末装置と、
前記同期クロック信号生成手段及び前記出力手段を含み、前記端末装置に対して着脱可能に構成された補助付加装置とにより構成したことを特徴とする請求項１〜６のいずれかに記載の通信システム。 The transmitter is
A terminal device including the data clock generating means and the data signal generating means;
The communication system according to any one of claims 1 to 6, wherein the communication system includes an auxiliary addition device that includes the synchronous clock signal generation unit and the output unit and is configured to be detachable from the terminal device. .