JP2005217057A - Printed wiring board and its manufacturing method - Google Patents
Printed wiring board and its manufacturing method Download PDFInfo
- Publication number
- JP2005217057A JP2005217057A JP2004020302A JP2004020302A JP2005217057A JP 2005217057 A JP2005217057 A JP 2005217057A JP 2004020302 A JP2004020302 A JP 2004020302A JP 2004020302 A JP2004020302 A JP 2004020302A JP 2005217057 A JP2005217057 A JP 2005217057A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- printed wiring
- wiring board
- land portion
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、回路基板にカバーレイフィルムを貼り合わせたプリント配線基板に関し、特にカバーレイフィルムに形成した開口部における開口精度・位置精度を向上させたプリント配線基板及びその製造方法に関する。 The present invention relates to a printed wiring board in which a cover lay film is bonded to a circuit board, and more particularly to a printed wiring board having improved opening accuracy / position accuracy in an opening formed in the cover lay film and a method for manufacturing the same.
回路パターンが形成された回路基板にカバーレイフィルムを貼り合せたプリント配線基板において、カバーレイフィルムに形成した開口部から回路パターンを露出させ、この露出部に他の電子部品等を実装するプリント配線基板が知られている。
図5に、従来技術によるプリント配線基板の製造方法を示す。
開口部20Aを有するカバーレイフィルム20を回路基板100に貼り合せてプリント配線基板を製造するにあたって、図5(a)及び(b)に示すように、カバーレイフィルムの開口部20Aから露出させる回路パターン(以下、ランド部分101という。)の位置と、カバーレイフィルム20に形成した開口部20Aの位置とを位置合わせして積層した後、加熱プレスして回路基板100にカバーレイフィルム20を圧着していた。(例えば特許文献1を参照)
FIG. 5 shows a method for manufacturing a printed wiring board according to the prior art.
In manufacturing a printed wiring board by bonding the
しかしながら、開口部20Aを有するカバーレイフィルム20を回路基板100に圧着するにあたって、加熱プレスの段階で、回路基板に積層したカバーレイフィルム20の接着剤層22の流動性が増し、開口部20Aにおいて前記カバーレイフィルムの接着剤層22による染み出しが発生していた。そして状況によっては、開口部の端部から約0.2mmもの染み出しが発生し、開口精度を低下させるといった問題が発生していた。つまりプリント配線基板の精度が低下するといった問題点があった。
However, when the cover lay
そこで本発明によるプリント配線基板は、回路パターンよりも高層のランド部分を形成した回路基板の表面に、開口部を形成したカバーレイフィルムを貼り合せたプリント配線基板であって、回路基板とカバーレイフィルムとを位置合わせし、前記開口部に凸型のランド部分を嵌め込むように積層した後、加熱プレスすることによって、開口部における開口精度・位置精度を確保したものである。 Therefore, a printed wiring board according to the present invention is a printed wiring board in which a coverlay film having an opening is bonded to the surface of a circuit board on which a land portion higher than the circuit pattern is formed. The film is aligned with the film, laminated so that a convex land portion is fitted into the opening, and then heated and pressed to ensure opening accuracy and position accuracy in the opening.
本発明のプリント配線基板によれば、開口部において、回路パターンよりも高層(凸型)のランド部分がカバーレイフィルムの接着剤層を塞き止めるため、接着剤の染み出しを防止することができ、開口精度を向上させることができる。また回路パターンよりも高層(凸型)のランド部分を開口部に嵌め込め込むようにして位置合わせして積層するため、前記ランド部分がガイドピンの役割を果たし、開口部での位置精度を向上させることができる。
そして、プリント配線基板の開口部における開口精度・位置精度を向上させることによって、電子部品等の高密度・精細実装が可能となり、小型電子機器向けのプリント配線基板として適用するこができる。
According to the printed wiring board of the present invention, since the land portion higher than the circuit pattern (convex type) blocks the adhesive layer of the coverlay film in the opening, it is possible to prevent the adhesive from bleeding. And the opening accuracy can be improved. In addition, since the land portion that is higher than the circuit pattern (convex type) is aligned and stacked so as to be fitted into the opening, the land portion serves as a guide pin and improves the positional accuracy at the opening. Can do.
And by improving the opening precision and position precision in the opening part of a printed wiring board, high-density and fine mounting of electronic components etc. is attained, and it can apply as a printed wiring board for small electronic devices.
本発明によるプリント配線基板及びその製造方法を、図1〜図4を参照して説明する。 A printed wiring board and a manufacturing method thereof according to the present invention will be described with reference to FIGS.
図1及び図2を参照して、本発明の第1実施例によるプリント配線基板及びその製造方法を説明する。
この実施例では、ハーフエッチング法によってランド部分形成位置が突起(凸型)した銅張り積層板10´を取得する工程と(図1を参照)、エッチング法によって前記銅張り積層板10´にランド部分32及び回路パターン33を形成し、回路基板11を取得する工程(図2(a)〜(c)を参照)と、前記回路基板11とカバーレイフィルム20とを位置合わせして積層し、加熱プレスして貼り合せる工程と(図2(d)(e)を参照)、によってプリント配線基板を製造した。
With reference to FIGS. 1 and 2, a printed wiring board according to a first embodiment of the present invention and a method for manufacturing the same will be described.
In this embodiment, a step of obtaining a copper-
この実施例では、層厚12〜50μmのポリイミドからなる基材1と、層厚10〜20μmの接着層2と、層厚18〜40μmの銅箔層3と積層した銅張り積層板10を用い(図1(a)を参照)、前記銅張り積層板10の銅箔層3表面に層厚20〜40μmのレジスト4を被覆し、ランド部分形成位置をマスキングした(図1(b)を参照)。
そして、ランド部分形成位置をマスキングした銅張り積層板10において、銅箔層3を10〜25μm程度ハーフエッチングすることによって、非マスキング部分の銅箔層3を溶解して層薄部31を形成し(図1(c)を参照)、その後、レジスト4を剥離してランド部分形成位置が突起した銅張り積層板10´を取得した(図1(d)を参照)。
つまり銅箔層3をハーフエッチングすることによって、層薄部31と、前記層薄部31よりも高層な凸型の突起部(ランド部分32)とを形成した。
In this example, a substrate 1 made of polyimide having a layer thickness of 12 to 50 μm, an
And in the copper clad laminated
That is, the
続いて、ランド部分形成位置が突起(凸型)した銅張り積層板10´に、エッチング法によってランド部分及び32回路パターン33を形成して回路基板11を作製し、この回路基板11にカバーレイフィルム20を貼り合せ、プリント配線基板を製造する(図2を参照)。
この実施例では、ランド部分形成位置及び回路パターン形成位置に回路パターン形成用レジスト5を被覆してマスキングした(図2(a)を参照)。
なおエッチング処理の際に、ランド部分32が側面から浸食されることを防止するため、銅箔層3表面から突起するランド部分32の表面(頂面)だけでなく、その側面も覆うように回路パターン形成用レジスト5でマスキングした。
Subsequently, the land portion and the 32
In this embodiment, the land pattern forming position and the circuit pattern forming position are covered with the circuit
In order to prevent the
その後、回路パターン形成用レジスト5でマスキングした銅張り積層板10´をエッチング処理することによって、非マスキング部分の銅箔層3を溶解し、ランド部分32及び回路パターン33を除く部分の銅箔を除去した(図2(b)を参照)。
そして前記回路パターン形成用レジスト5を剥離し、回路パターン33と、この回路パターンより高層の凸型のランド部分32を備える回路基板11を取得した(図2(c)を参照)。
Thereafter, the copper-
Then, the circuit
そしてその後、開口部2Aを形成したカバーレイフィルム20と、回路パターン33よりも高層の凸型のランド部分32を形成した回路基板11とを位置合わせした後(図2(d)を参照)、加熱プレスして回路パターン33の表面にカバーレイフィルム20を圧着し、回路基板11の回路パターン33の表面にカバーレイフィルム20を貼り合わせた(図2(e)を参照)。
この実施例では層厚12〜30μmのポリイミド層21に層厚10〜30μmの接着剤層22を設けたカバーレイフィルム20を、回路基板11の回路パターン33の表面に貼り合せて、プリント配線基板を製造した。
Then, after aligning the
In this embodiment, a cover lay
この発明の第1実施例によるプリント配線基板では、回路パターン33よりも高層のランド部分32を形成した回路基板11に、開口部20Aを形成したカバーレイフィルム20を貼り合せることによって、前記開口部20Aにおいて、高層(凸型)のランド部分32によってカバーレイフィルム20の接着剤層22が塞き止められ、ランド部分32の表面に接着剤が染み出すのを防止することができた。
また、回路基板11とカバーレイフィルム12とを位置合わせし、回路パターン33よりも高層のランド部分32に、カバーレイフィルム20の開口部20Aを嵌め込むようにして積層した後、加熱プレスするため、加熱プレスの段階で、カバーレイフィルム20の接着剤層22の流動性が増しても、前記開口部20Aに嵌めこまれた高層のランド部分32によって、回路基板11とカバーレイフィルム20との位置ずれを防止することができた。
すなわち、この発明の第1実施例によるプリント配線基板では、開口部20Aにおける開口精度・位置精度を向上させることができた。
In the printed wiring board according to the first embodiment of the present invention, the opening portion is formed by bonding the
In addition, the
That is, in the printed wiring board according to the first embodiment of the present invention, the opening accuracy / position accuracy in the opening 20A could be improved.
次に、図3及び図4を参照して、本発明の第2実施例によるプリント配線基板及びその製造方法を説明する。
この実施例では、ボタンメッキ法によってランド部分形成位置が突起(凸型)した銅張り積層板10´を取得する工程と(図3を参照)、エッチング法によって前記銅張り積層板10´にランド部分34及び回路パターン33を形成し、回路基板11を取得する工程(図4(a)〜(c)を参照)と、前記回路基板11とカバーレイフィルム20とを位置合わせして積層し、加熱プレスして貼り合せる工程と(図4(d)(e)を参照)、によってプリント配線基板を製造した。
Next, a printed wiring board according to a second embodiment of the present invention and a method for manufacturing the same will be described with reference to FIGS.
In this embodiment, a step of obtaining a copper-
この実施例では、層厚12〜50μmのポリイミドからなる基材1と、層厚10〜20μmの接着層2と、層厚18〜40μmの銅箔層3と積層した銅張り積層板10を用い(図3(a)を参照)、前記銅張り積層板10の銅箔層3表面に層厚20〜40μmのレジスト6を被覆し、ランド部分形成位置を除く部分をマスキングした(図3(b)を参照)。
そして、ランド部分形成位置を除く部分をマスキングした銅張り積層板10において、メッキ処理することによって、非マスキング部分(ランド部分形成位置)に導体(例えば銅)を積層し(図3(c)を参照)、その後、レジスト6を剥離してランド部分形成位置が突起した銅張り積層板10´を取得した(図3(d)を参照)。この実施例では、メッキ処理によって導体を10〜25μ程度積層させ、銅箔層3の表面に凸型の突起部(ランド部分34)を形成した。
In this example, a substrate 1 made of polyimide having a layer thickness of 12 to 50 μm, an
Then, in the copper-
続いて、ランド部分形成位置が突起(凸型)した銅張り積層板10´に、エッチング法によってランド部分34及び回路パターン33を形成して回路基板11を作製し、この回路基板11にカバーレイフィルム20を貼り合せ、プリント配線基板を製造する(図4を参照)。
この実施例では、第1実施例と同様に、ランド部分形成位置及び回路パターン形成位置に回路パターン形成用レジスト5を被覆してマスキングした(図4(a)を参照)。
なおエッチング処理の際に、ランド部分34が側面から浸食されることを防止するため、銅箔層3表面から突起するランド部分34の表面(頂面)だけでなく、その側面も覆うように回路パターン形成用レジスト5でマスキングした。
Subsequently, the
In this embodiment, as in the first embodiment, the circuit pattern forming resist 5 is covered and masked at the land portion forming position and the circuit pattern forming position (see FIG. 4A).
In order to prevent the
その後、回路パターン形成用レジスト5でマスキングした銅張り積層板10´をエッチング処理することによって、非マスキング部分の銅箔層3を溶解し、ランド部分34及び回路パターン33を除く部分の銅箔を除去した(図4(b)を参照)。
そして前記回路パターン形成用レジスト5を剥離し、回路パターン33と、この回路パターンより高層の凸型のランド部分34を備える回路基板11を取得した(図4(c)を参照)。
Thereafter, the copper-clad
Then, the circuit pattern forming resist 5 was peeled off to obtain the
そしてその後、第1実施例と同様に、開口部2Aを形成したカバーレイフィルム20と、回路パターン33よりも高層の凸型のランド部分34を形成した回路基板11とを位置合わせした後(図4(d)を参照)、加熱プレスして回路パターン33の表面にカバーレイフィルム20を圧着し、回路基板11の回路パターン33の表面に貼り合せた(図4(e)を参照)。
この実施例では層厚12〜30μmのポリイミド層21に層厚10〜30μmの接着剤層22を設けたカバーレイフィルム20を、回路基板11の回路パターン33の表面に貼り合せて、プリント配線基板を製造した。
Then, after aligning the cover lay
In this embodiment, a
この発明の第2実施例によるプリント配線基板では、第1実施例によるプリント配線基板と同様に、高層(凸型)のランド部分34によってカバーレイフィルム20の接着剤層22が塞き止められ、ランド部分34の表面に接着剤が染み出すのを防止することができるとともに、加熱プレスの段階で、カバーレイフィルム20の接着剤層22の流動性が増しても、前記開口部20Aに嵌め込まれた高層(凸型)のランド部分34によって、回路基板11とカバーレイフィルム20との位置ずれを防止することができる。
すなわち、この発明の第2実施例によるプリント配線基板でも、開口部20Aにおける開口精度・位置精度を向上させることができた。
In the printed wiring board according to the second embodiment of the present invention, like the printed wiring board according to the first embodiment, the
That is, the printed wiring board according to the second embodiment of the present invention can also improve the opening accuracy / position accuracy in the
1 基材
2 接着剤層
3 銅箔層
4,6 レジスト
5 回路パターン形成用レジスト
31 層薄部
32、34 ランド部分
33 回路パターン
10 銅張り積層板
11 回路基板
20 カバーレイフィルム
20A 開口部
21 ポリイミド層
22 接着剤層
DESCRIPTION OF SYMBOLS 1
Claims (2)
回路基板とカバーレイフィルムとを位置合わせし、前記開口部に凸型のランド部分を嵌め込むように積層した後、加熱プレスすることによって、開口部における開口精度・位置精度を確保したことを特徴とするプリント配線基板。 A printed wiring board in which a coverlay film having an opening formed thereon is bonded to the surface of a circuit board on which a land portion higher than the circuit pattern is formed,
The circuit board and the cover lay film are aligned, laminated so that a convex land portion is fitted into the opening, and then heated and pressed to ensure opening accuracy and position accuracy in the opening. Printed wiring board.
前記銅張り積層板をエッチング処理して回路パターン及びランド部分を形成し、回路基板を取得する工程と、
前記回路基板とカバーレイフィルムとを位置合わせして積層し、加熱プレスして貼り合せる工程とからなり、
回路パターンよりも高層のランド部分を形成した回路基板の表面に、開口部を形成したカバーレイフィルムを貼り合せたことを特徴とするプリント配線基板を製造方法。 A step of obtaining a copper-clad laminate with a land portion forming position protruding;
Etching the copper-clad laminate to form circuit patterns and land portions, and obtaining a circuit board;
The circuit board and the cover lay film are aligned and laminated, and includes a step of bonding by heating and pressing,
A method of manufacturing a printed wiring board, wherein a coverlay film having an opening is bonded to a surface of a circuit board having a land portion higher than a circuit pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020302A JP2005217057A (en) | 2004-01-28 | 2004-01-28 | Printed wiring board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020302A JP2005217057A (en) | 2004-01-28 | 2004-01-28 | Printed wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005217057A true JP2005217057A (en) | 2005-08-11 |
Family
ID=34904256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020302A Pending JP2005217057A (en) | 2004-01-28 | 2004-01-28 | Printed wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005217057A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050271A (en) * | 2008-08-21 | 2010-03-04 | Seiko Instruments Inc | Circuit board |
CN113923885A (en) * | 2021-09-18 | 2022-01-11 | 厦门大学 | Manufacturing method of flexible circuit board for welding microchip |
-
2004
- 2004-01-28 JP JP2004020302A patent/JP2005217057A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050271A (en) * | 2008-08-21 | 2010-03-04 | Seiko Instruments Inc | Circuit board |
CN113923885A (en) * | 2021-09-18 | 2022-01-11 | 厦门大学 | Manufacturing method of flexible circuit board for welding microchip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10237971B2 (en) | Wiring board assembly and method for producing same | |
US20060003495A1 (en) | Method for fabricating an electronic component embedded substrate | |
JP3840180B2 (en) | Flexible printed wiring board | |
JPH1022645A (en) | Manufacture of printed wiring board with cavity | |
JP2007173727A (en) | Method of manufacturing wiring board | |
KR100693140B1 (en) | Making method of PCB | |
KR100693146B1 (en) | Multi-layer printed circuit board making method | |
JP2005217057A (en) | Printed wiring board and its manufacturing method | |
JP4676411B2 (en) | Method for manufacturing printed wiring board | |
KR20090101404A (en) | Method of manufacturing coreless printed circuit board | |
KR20020085999A (en) | Making method of PCB | |
JP2761866B2 (en) | Printed circuit body and method of manufacturing the same | |
JP5287570B2 (en) | Method for manufacturing printed wiring board | |
JP2005268416A (en) | Printed wiring board and producing method thereof | |
JP2006202957A (en) | Manufacturing method of printed circuit board with reinforcing plate | |
CN113811077A (en) | Flexible circuit board and windowing method thereof | |
KR101055455B1 (en) | Carrier member for substrate manufacturing and method for manufacturing substrate using same | |
EP0949855A3 (en) | Multilayer circuit board | |
JPH01173694A (en) | Manufacture of double-faced through-hole film carrier | |
KR101081153B1 (en) | Method for fabricating printed-circuit-board including embedded fine pattern | |
KR101154567B1 (en) | Method for manufacturing of a printed circuit board | |
KR20070080988A (en) | Method for manufacturing rigid-flexible printed circuit board | |
JP3965553B2 (en) | TAB tape manufacturing method | |
KR20100084014A (en) | Semiconductor package and the fabrication method thereof | |
JP4990419B1 (en) | Substrate reference hole processing method |