JP2005216961A - 半導体表面の平坦化方法及び半導体ウェハの製造方法 - Google Patents

半導体表面の平坦化方法及び半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2005216961A
JP2005216961A JP2004018824A JP2004018824A JP2005216961A JP 2005216961 A JP2005216961 A JP 2005216961A JP 2004018824 A JP2004018824 A JP 2004018824A JP 2004018824 A JP2004018824 A JP 2004018824A JP 2005216961 A JP2005216961 A JP 2005216961A
Authority
JP
Japan
Prior art keywords
organic film
semiconductor
semiconductor wafer
pressure plate
planarizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004018824A
Other languages
English (en)
Inventor
Eiji Koyama
栄二 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2004018824A priority Critical patent/JP2005216961A/ja
Publication of JP2005216961A publication Critical patent/JP2005216961A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 半導体ウェハ表面の簡便な平坦化法を提供すること。
【解決手段】 深さ1μm、幅1.5μmの溝を3μm周期で形成した3インチの半導体ウェハ1の表面に、ポジ型レジストを2μm厚で形成した有機膜2上に、ヘプタデカトリフルオロデシルトリメトキシシランで表面処理された加圧板3を載置し、温度100℃、圧力20kg/cmにて30秒間加圧処理を行い、加圧板3を有機膜2表面から剥がして調製された半導体ウェハの表面は、凹凸が大幅に低減され、平坦化される。
【選択図】 図1

Description

本発明は、半導体表面の平坦化方法等に関し、より詳しくは、表面に凹凸形状を有する半導体表面の平坦化法等に関する。
LSIの製造においては、シリコンに代表される半導体の表面に設けられる各種回路部品に対応した凹凸形状が形成される。近年、LSIの高密度化に伴い、このような半導体表面に存在する凹凸形状が、その上に塗布されるフォトレジストの表面にも凹凸形状をもたらし、このことがレジスト露光時の解像度を低下させる原因となると考えられている。
このようなシリコンウェハ表面の凹凸形状を除去する方法としては、例えば、ウェハ表面をメカノケミカルポリッシング(MPC)法を用いた精密研磨により、表面を平坦化する方法が実用化されている(特許文献1、特許文献2、特許文献3、特許文献4参照)。
特開平05−198572号公報 特開平08−099264号公報 特開平05−021412号公報 特開平06−084902号公報
ところで、MPC法によれば、通常、シリカ微粉末等の研磨剤とアルカリ溶液とを用いてウェハ表面を研磨することにより、ウェハ表面には微視的に多くの凹凸部が残存することが知られている。そのため、例えば、特許文献3に記載された方法では、シリカ微粉末等の研磨剤とアルカリ溶液とを用いてウェハ表面を研磨した後、さらに、表面に残る凸部を希フッ酸水溶液を用いて選択的に酸化させて除去する工程が必要とされている。また、特許文献4に記載された方法では、半導体基板上に層間絶縁膜を形成する工程が採用されている。このように、MPC法による半導体表面を研磨する方法では、プロセスの最適化に工夫を要し、かつ加工後にウェハ表面の洗浄の工程が必要とされる等、製造上の問題が大きい。
本発明は、このような半導体表面の平坦化方法における技術的課題を解決すべくなされたものである。即ち、本発明の目的は、半導体ウェハ表面の簡便な平坦化法を提供することにある。
かかる課題を解決すべく、本発明が適用される半導体表面の平坦化方法は、半導体ウェハの凹凸面に有機膜を形成し、形成された有機膜の表面を、平坦面を有する加圧板により、有機膜を構成する材料のガラス転移温度以上の温度で加熱押圧することを特徴とするものである。本発明の平坦化方法によれば、半導体ウェハの表面を容易に平坦化することができる。加熱押圧の温度は、有機膜を構成する材料の融点以下であることが好ましい。
本発明が適用される半導体表面の平坦化方法において、加圧板の平坦面に、離型性が付与される表面処理が施されていることを特徴とすれば、半導体ウェハ表面に形成された有機膜を変形させることなく、容易に加圧板を有機膜から剥がすことができる。表面処理は、平坦面にフルオロアルキル基含有シラン化合物を附着させることが好ましい。また、有機膜は、フォトレジスト又は有機層間絶縁材料を含有することが好ましい。
一方、本発明は、半導体ウェハの凹凸面に有機膜を形成する工程と、形成された有機膜の表面を、離型性処理が施された平坦面を有する加圧板により、有機膜を構成する材料のガラス転移温度以上の温度で加熱押圧し、平坦化する工程と、を有することを特徴とする半導体ウェハの製造方法として把握される。
かくして本発明によれば、平坦表面を有する半導体を容易に且つ低コストで製造することができる。
以下、本発明を実施するための最良の形態(以下、実施の形態という)について、図に基づき説明する。
図1は、本実施の形態が適用される半導体表面の平坦化方法を説明する図である。図1(a)は、凹凸を有する半導体ウェハ表面に有機膜が塗布された状態であり、図1(b)は、加圧板が押圧される状態であり、図1(c)は、半導体ウェハ表面が平坦化された状態である。先ず、図1(a)示すように、凹凸形状が形成された半導体ウェハ1の表面に、フォトレジスト溶液等が塗布され、その後、所定の温度条件下で乾燥されることにより、有機膜2が形成される。半導体ウェハ1の表面には、フォトリソグラフ及びウェットエッチング等が施されることにより、所定の深さと幅の複数の溝からなる凹凸形状が形成されている。有機膜2の表面には、半導体ウェハ1の表面形状によるもの、または、有機膜2を成膜する際の諸条件を原因とする凹凸形状が生じている。有機膜2の厚さは特に限定されないが、通常、0.5μm〜5μmである。半導体ウェハ1の表面に塗布されたフォトレジスト溶液等を乾燥させる条件は特に限定されないが、通常、100℃〜150℃である。
有機膜2が形成される材料としては、フォトレジスト及び層間絶縁材料等が挙げられる。フォトレジストとしては、従来知られている各種の感放射線性の組成物が使用できる。例えば、ポジ型フォトレジスト組成物としては、1、2−キノンジアジド化合物とアルカリ可溶性樹脂を有機溶媒に溶解してなるもの、光照射により発生する酸又は塩基により解重合、又は保護基が分解脱離して、感放射線性の性能を発現する化学増幅型ポジ型フォトレジス組成物等が挙げられる。
フォトレジスト組成物は通常、有機溶媒を含有する。有機溶媒としては、例えば、トルエン、キシレン等の芳香族炭化水素;酢酸エチル等の酢酸エステル;エチルセロソルブ等の、モノ又はジエチレングリコールのモノ又はジアルキルエーテル;プロピレングリコールモノメチルエーテル等の、モノ又はジプロピレングリコールのモノ又はジアルキルエーテル;プロピレングリコールモノメチルエーテルアセテート等のアルキルセロソルブカルボン酸エステル;炭酸エチレン、γ−ブチロラクトン等のエステル;メチルエチルケトン、2−ヘプタノン、シクロペンタノン等のケトン;乳酸エチル、3−メトキシプロピオン酸メチル、ピルビン酸エチル等のヒドロキシ、アルコキシ又はオキシアルキルカルボン酸アルキル等が挙げられる。尚、これらのフォトレジスト組成物は、必要に応じて、塗布性改良のための界面活性剤や感度向上のための増感剤等を含有することもできる。
層間絶縁材料としては、熱可塑性樹脂、熱硬化性樹脂、熱硬化性樹脂の一部を感光化した樹脂またはこれらの複合樹脂を使用することができる。
熱可塑性樹脂としては、ポリエーテルスルフォン(PES)、ポリスルフォン(PSF)、ポリフェニレンスルフォン(PPS)、ポリフェニレンサルファイド(PPES)、ポリフェニルエーテル(PPE)、ポリエーテルイミド(PI)、フッ素樹脂等が挙げられる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等が挙げられる。感光化した樹脂としては、メタクリル酸やアクリル酸等と熱硬化基をアクリル化反応させたものが挙げられる。エポキシ樹脂としては、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、ジシクロペンタジエン変成した脂環式エポキシ樹脂等を使用することができる。なかでも、ポリイミド前駆体であるポリアミド酸を加熱処理することによって得られるポリイミド樹脂が好ましい。
有機膜2の形成方法としては、特に限定されないが、通常、キャスト法、スピンコート法、浸漬法等一般に行われている湿式成膜法が挙げられる。なかでも、量産性、コスト面からスピンコート法が好ましい。
次に、図1(b)に示すように、平坦面を有する加圧板3が有機膜2の表面に載置され、所定の圧力及び所定の加熱条件下で有機膜2が加圧される。加圧板3を形成する材料としては、特に限定されないが、例えば、金属、セラミック、耐熱性樹脂等が挙げられる。加圧の条件としては、特に限定されないが、通常、5kg/cm〜50kg/cmであり、加熱条件は、通常、50℃〜200℃である。特に、加圧される有機膜2に熱流動を生じさせるため、加熱条件の温度は有機膜2を構成する有機材料のガラス転移温度以上とすることが好ましい。また、加圧処理により、有機膜2が融解又は凝固等により体積変化を生じること、さらに、有機膜2の表面に凹凸が発生しクラックが生じること等を防ぐため、加熱条件の温度は、有機膜2を構成する有機材料の溶融温度以下とすることが好ましい。
次に、図1(c)に示すように、加圧板3を有機膜2の表面から剥がし、有機膜2の表面が平坦化される。
ここで、加圧板3の表面に予め離型性が付与される表面処理を施しておくことにより、有機膜2と加圧板3とを剥がす際に、有機膜2を変形させることなく、容易に加圧板3を剥がすことができる。加圧板3に離型性を付与するための表面処理の方法としては、特に限定されないが、例えば、フルオロアルキル基含有シラン化合物を用いて、加圧板3の表面を処理する方法が挙げられる。
フルオロアルキル基含有のシラン化合物としては、フルオロアルキル基を含有し、かつアルコキシル基、アシロキシ基、または塩素基を含有するシラン化合物を好ましく使用することができる。このような化合物の具体例としては、例えば、C13CHCHSi(OCH、C15CHCHSi(OCH、C17CHCHSi(OCH、C19CHCHSi(OCH、C1021CHCHSi(OCH、C13CHCHSiCl、C15CHCHSiCl、C17CHCHSiCl、C19CHCHSiCl、C1021CHCHSiCl、C17CHCHSi(OC、C17CHCHSi(OCOCH等が挙げられる。
これらの中では、C17CHCHSi(OCH(ヘプタデカフルオロデシルトリメトキシシラン)が好ましい。
フルオロアルキル基含有シラン化合物を用いて、加圧板3の表面を処理する方法は特に限定されないが、通常、綿布、紙、スポンジ等を用いてフルオロアルキル基含有シラン化合物の溶液を塗布する方法、ディップコーティング法、フローコーティング法、カーテンコーティング法、スピンコーティング法、スプレーコーティング法、バーコーティング法、ロールコーティング法、刷毛塗りコーティング法等の方法が挙げられる。フルオロアルキル基含有シラン化合物を加圧板3の表面に塗布した後、室温で10秒〜10分間乾燥して溶媒を蒸散させることが好ましい。尚、フルオロアルキル基含有シラン化合物と加圧板3の表面との結合を高めるために、200℃以下程度の加熱処理を行ってもよい。
以下に実施例に基づき、本実施の形態をさらに具体的に説明する。尚、本実施の形態は、実施例に限定されない。
(実施例1)
半導体ウェハとして3インチシリコンウェハを用い、表面にフォトリソグラフとウェットエッチングにより深さ1μm、幅1.5μmの溝を3μm周期で形成したものを試料として実験を行った。加圧板としては、シリコンウェハ表面にヘプタデカトリフルオロデシルトリメトキシシラン(信越化学株式会社製:KBM7803)を焼き付けたものを使用した。
半導体ウェハ表面にポジ型レジスト(クラリアント社製:MP−1800)を2μm厚で形成した後、全体を減圧し、続いて、ポジ型レジスト膜の表面に加圧板を載置し、温度100℃、圧力20kg/cmにて30秒間加圧処理を行った。次いで、圧力を常圧に戻した後、半導体ウェハの温度を室温に戻し、加圧板を有機膜表面より剥がした。
このように調製した半導体ウェハ表面の平坦性を、光学干渉計を用いて測定した。加圧板を用いて平坦化処理が施される前の半導体ウェハ表面には、0.5μmの凹凸が残っているのに対し、平坦化処理が施された後では凹凸が0.1μm以下に減少した。尚、この工程により平坦化されたフォトレジストは、通常の手法により、露光・現像が可能であることが確認された。
(実施例2)
実施例1において使用したものと同様な半導体ウェハを用い、この半導体ウェハの表面に層間絶縁膜であるポリイミドを塗布し、実施例1と同様な条件により、平坦化処理を行った。ポリイミドが塗布された半導体ウェハの表面が1μmの凹凸を有するのに対し、平坦化処理が施された後は、凹凸が0.1μm以下に減少した。尚、このポリイミドは、平坦化処理の後に、ポストキュアを行うことにより、架橋による高耐熱性が得られることが確認された。
半導体表面の平坦化方法を説明する図である。図1(a)は、凹凸を有する半導体ウェハ表面に有機膜が塗布された状態であり、図1(b)は、加圧板が押圧される状態であり、図1(c)は、半導体ウェハ表面が平坦化された状態である。
符号の説明
1…半導体ウェハ、2…有機膜、3…加圧板

Claims (6)

  1. 半導体ウェハの凹凸面に有機膜を形成し、
    形成された前記有機膜の表面を、平坦面を有する加圧板により、当該有機膜を構成する材料のガラス転移温度以上の温度で加熱押圧することを特徴とする半導体表面の平坦化方法。
  2. 前記加熱押圧の温度が、前記有機膜を構成する材料の融点以下であることを特徴とする請求項1記載の半導体表面の平坦化方法。
  3. 前記加圧板の前記平坦面に、離型性が付与される表面処理が施されていることを特徴とする請求項1記載の半導体表面の平坦化方法。
  4. 前記表面処理は、前記平坦面にフルオロアルキル基含有シラン化合物を附着させることを特徴とする請求項3記載の半導体表面の平坦化方法。
  5. 前記有機膜は、フォトレジスト又は有機層間絶縁材料を含有することを特徴とする請求項1記載の半導体表面の平坦化方法。
  6. 半導体ウェハの凹凸面に有機膜を形成する工程と、
    形成された前記有機膜の表面を、離型性処理が施された平坦面を有する加圧板により、当該有機膜を構成する材料のガラス転移温度以上の温度で加熱押圧し、平坦化する工程と、
    を有することを特徴とする半導体ウェハの製造方法。
JP2004018824A 2004-01-27 2004-01-27 半導体表面の平坦化方法及び半導体ウェハの製造方法 Withdrawn JP2005216961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004018824A JP2005216961A (ja) 2004-01-27 2004-01-27 半導体表面の平坦化方法及び半導体ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018824A JP2005216961A (ja) 2004-01-27 2004-01-27 半導体表面の平坦化方法及び半導体ウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2005216961A true JP2005216961A (ja) 2005-08-11

Family

ID=34903223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018824A Withdrawn JP2005216961A (ja) 2004-01-27 2004-01-27 半導体表面の平坦化方法及び半導体ウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2005216961A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082510A (ja) * 2009-10-06 2011-04-21 Internatl Business Mach Corp <Ibm> 分子性ガラス材料を用いたトポグラフィ上の平坦化
JP2019012806A (ja) * 2017-07-03 2019-01-24 東京エレクトロン株式会社 塗布膜形成方法、塗布膜形成装置及び記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082510A (ja) * 2009-10-06 2011-04-21 Internatl Business Mach Corp <Ibm> 分子性ガラス材料を用いたトポグラフィ上の平坦化
US8377631B2 (en) 2009-10-06 2013-02-19 International Business Machines Corporation Planarization over topography with molecular glass materials
US9235124B2 (en) 2009-10-06 2016-01-12 Globalfoundries Inc. Planarization over topography with molecular glass materials
JP2019012806A (ja) * 2017-07-03 2019-01-24 東京エレクトロン株式会社 塗布膜形成方法、塗布膜形成装置及び記憶媒体

Similar Documents

Publication Publication Date Title
JP3821069B2 (ja) 転写パターンによる構造体の形成方法
CN107168010B (zh) 光刻掩膜版的制造方法
JPH0562404A (ja) 磁気ヘツド用スライダーの製造方法
JP5306404B2 (ja) パターン形成方法
CN103576445A (zh) 作为硅槽刻蚀掩膜的光刻胶的光刻方法
KR20080025818A (ko) 하드 마스크 형성 방법
JP2010027952A (ja) 半導体装置の製造方法
JP4802799B2 (ja) インプリント法、レジストパターン及びその製造方法
US5512334A (en) Method for the production of a bottom resist
JP2010135609A (ja) 半導体装置の製造方法
JP2005216961A (ja) 半導体表面の平坦化方法及び半導体ウェハの製造方法
US8962494B2 (en) Method of manufacturing dual gate oxide devices
US20220055254A1 (en) Template, template manufacturing method, and semiconductor device manufacturing method
US8975189B2 (en) Method of forming fine patterns
JP2012004235A (ja) 樹脂膜形成方法およびパターン形成方法
KR20130060999A (ko) 패턴 형성 방법
TWI574344B (zh) 支承板及其製造方法、基板處理方法
JP2009010071A (ja) ウエハの研磨方法
KR101345750B1 (ko) 나노 전자소자 제조방법
JP7419011B2 (ja) 接合体の製造方法および液体吐出ヘッドの製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2010118501A (ja) 半導体装置の製造方法
JP2004335774A (ja) レジストパターンの形成方法および配線パターンの形成方法
US6350559B1 (en) Method for creating thinner resist coating that also has fewer pinholes
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 cd조절 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403