JP2005210848A - 直流電圧変換装置 - Google Patents

Abstract

【課題】 出力端子にバッテリが接続されるような環境下において、出力電圧よりも高い駆動電圧を必要とするスイッチング素子を出力電圧に基づいて駆動できる直流電圧変換装置を提供する。
【解決手段】 チョッパ回路１の出力側に接続された低圧バッテリ７の出力電圧を上昇させる昇圧回路４を設け、その昇圧電圧に基づく電位をチャージポンプ回路６を介して駆動回路２に供給して駆動電圧とし、この駆動電圧によりＮチャネルＦＥＴ１２を駆動する。出力端子Ｔ３，Ｔ４に低圧バッテリ７を接続し、かつ出力電圧よりも高い駆動電圧を必要とするＮチャネルＦＥＴ１２をスイッチング素子として用いたとしても、チョッパ回路１を低圧バッテリ７の出力電圧に基づいて駆動開始できる。昇圧停止回路５を設け、初回のスイッチング以降は昇圧回路４の動作を停止する。ＤＣ−ＤＣコンバータの駆動中、常に昇圧回路を用いた場合と比べて、エネルギー効率が向上する。
【選択図】 図１

Description

本発明は、入力された直流電圧を異なる電圧に変換して出力する直流電圧変換装置に係わり、特に、非絶縁降圧チョッパ型の直流電圧変換装置に関する。

従来より、直流電圧変換装置（以下、ＤＣ−ＤＣコンバータという。）の一種として、非絶縁でダウンチョッパ型のＤＣ−ＤＣコンバータが用いられている。この種のＤＣ−ＤＣコンバータでは、トランスを用いないので一次側（入力側）と二次側（出力側）との間が絶縁されておらず、また、入力直流電圧をスイッチング素子によって断続（オンオフ駆動）してパルス電圧を作り出し、これを整流し平滑化することにより低圧の直流電圧を得るようになっている。

この種のＤＣ−ＤＣコンバータにおけるスイッチング素子としては、制御が比較的容易なＰチャネルＦＥＴ（電界効果トランジスタ）が用いられることが多い。一方、ソース−ドレイン間の耐圧を考慮すると、より高い耐圧のＮチャネルＦＥＴが有利である。そのようなＮチャネルＦＥＴをスイッチング素子として使用したＤＣ−ＤＣコンバータについては、例えば下記の特許文献１に記載がある。
特開平２００１−１２８３６９号公報

ところで、例えば車載用途やモバイル機器用途等においては、ＤＣ−ＤＣコンバータの出力側に低圧バッテリが接続されることが多い。このため、ＤＣ−ＤＣコンバータの起動前においても、ＤＣ−ＤＣコンバータの出力端子にはバッテリ電圧が印加されており、したがって、ＮチャネルＦＥＴのソース電位はバッテリ電圧とほぼ等しくなっている。このため、ＤＣ−ＤＣコンバータの出力電圧をそのまま利用してゲートに印加し、ＮチャネルＦＥＴのオンオフ駆動を開始しようとしても、ＮチャネルＦＥＴのソース−ゲート間電圧がほぼ等しいことから、駆動を開始することができない。ＮチャネルＦＥＴの駆動には、ソース電位よりもゲート電位を高くすることが必要だからである。

このような観点から、ＤＣ−ＤＣコンバータのスイッチング素子としてＮチャネルＦＥＴを用いる場合には、これを駆動するスイッチング駆動回路として、パルストランスを用いることが考えられる。このパルストランスを用いた場合には、ＮチャネルＦＥＴの駆動電圧を自由に設定することができるので、ソース電位よりも高いゲート電位を印加することが容易であることが予想される。

しかしながら、パルストランスには、飽和によるデューティ比（オン電圧期間とオフ電圧期間との比）の制限があるので、これを使用する場合には設計上の制約を受ける場合が多く、注意が必要である。具体的には、入力電圧と出力電圧との間に大きな差が見られないときには、デューティ比が１に近くなって、パルストランスが飽和する可能性があるからである。

これに対し、いわゆるハイサイドドライバと呼ばれる回路を用い、その出力パルスに基づいてスイッチング駆動回路を動作させるという方法も考えられる。このハイサイドドライバは、バイアス入力が所定のレベルになったことを条件として、入力パルスと同じデューティ比を保持しつつベースレベルや波高値が変換されたパルス（以下、ハイサイドパルスという。）を出力する回路である。このハイサイドドライバには、上記したデューティ比に関する制限がなく、この点でパルストランスよりも有利である。

ところが、スイッチング駆動回路の駆動にハイサイドドライバを利用する場合には、ＮチャネルＦＥＴのソース−ゲート間電圧に関して、上記したような注意が必要である。すなわち、ＤＣ−ＤＣコンバータの出力端子にバッテリが接続されるような環境下においてＤＣ−ＤＣコンバータの出力電圧を利用してＮチャネルＦＥＴを駆動することを前提とした場合には、ソース電位よりも高いゲート電位をどのようにして得るか、という点が問題になると考えられる。しかしながら、上記した特許文献１では、上記のような前提についての考察がなされておらず、また、ソース電位よりも高いゲート電位を得る方法についても明らかにされていない。さらには、上記のような前提に適合するエネルギー効率のよい回路構成についてもなんら開示がなされていない。

本発明はかかる問題に鑑みてなされたもので、その第１の目的は、出力端子にバッテリが接続されるような環境下において、ＮチャネルＦＥＴのように出力電圧よりも高い駆動電圧を必要とするスイッチング素子の駆動を出力電圧に基づいて行うことを可能とする直流電圧変換装置を提供することにある。

本発明の第２の目的は、上記のような前提の下でも、高効率での駆動を行うことができる直流電圧変換装置を提供することにある。

本発明の直流電圧変換装置は、高圧の直流電圧源からの直流電圧をスイッチングすることによりパルス電圧を生成するスイッチング素子と、スイッチング素子によって生成されたパルス電圧を整流し平滑化することにより低圧の直流電圧を生成して低圧バッテリに供給する整流平滑回路と、スイッチング素子を駆動する駆動電圧を出力するスイッチング駆動回路と、スイッチング素子の駆動開始前において低圧バッテリの出力電圧を昇圧しより高い昇圧電圧を生成する昇圧回路と、スイッチング素子の駆動開始前において昇圧回路により生成された昇圧電圧に基づく電位を保持してスイッチング駆動回路に供給すると共に、スイッチング素子の駆動開始後において整流平滑回路により生成された直流電圧に基づく電位を保持してスイッチング駆動回路に供給するチャージポンプ回路とを備え、スイッチング駆動回路が、昇圧電圧に基づく電位または直流電圧に基づく電位を駆動電圧としてスイッチング素子に印加するように構成したものである。

ここで、「出力電圧」とは、直流電圧変換装置自身の直流出力電圧を意味し、「駆動電圧」とは、スイッチング素子にスイッチング動作をさせるためのパルス電圧を意味する。「高圧」とは、出力電圧に比べて高い電圧という意味であり、「低圧」とは、入力電圧に比べて低い電圧という意味である。「直流電圧源」は、直流電圧を出力するものであれば種類を問わず、例えば、高圧バッテリでもよいし、交流発電機と整流回路との組み合わせであってもよい。さらに、それらの両者を備えたものでもよい。「昇圧電圧に基づく電位を保持」とは、昇圧電圧に基づいて蓄積された電荷エネルギーを保持することを意味し、より具体的には、この電位がスイッチング素子に与えられた場合にこのスイッチング素子を駆動可能な程度のレベルに保持するという意味である。スイッチング素子としては、例えばＮチャネル電界効果トランジスタが用いられる。

本発明の直流電圧変換装置では、スイッチング素子の駆動開始前においては、昇圧回路によって低圧バッテリの出力電圧から、より高い昇圧電圧が生成され、この昇圧電圧に基づく電位が、スイッチング駆動回路に供給される。スイッチング駆動回路からは、昇圧電圧に基づく電位が駆動電圧として出力され、スイッチング素子の駆動に用いられる。一方、スイッチング素子の駆動開始後においては、整流平滑回路により生成された直流電圧に基づく電位がチャージポンプ回路によって保持され、スイッチング駆動回路に供給される。これ以降、スイッチング駆動回路からは、この直流電圧に基づく電位が駆動電圧として出力され、スイッチング素子の駆動に用いられる。

本発明の直流電圧変換装置では、昇圧電圧に基づく電位が所定の昇圧しきい値電圧を越えたとき、昇圧回路の昇圧動作を停止させる昇圧停止回路をさらに備えるのが好ましい。

本発明の直流電圧変換装置では、昇圧電圧に基づく電位がバイアスとして印加されるバイアス端子と、スイッチング素子の出力側電圧が印加される基準電位端子とを有し、バイアス端子と基準電位端子との間の電位差が所定のバイアスしきい値電圧を越えたときに、入力された制御パルスに同期して、基準電位端子の電位をベースレベルとした駆動パルスをスイッチング駆動回路に供給するハイサイドドライバをさらに備えるようにし、スイッチング駆動回路が、駆動パルスに同期して、バイアス端子に印加されている電位（すなわち、昇圧電圧に基づく電位）を、駆動電圧として出力するように構成することが可能である。なお、「バイアスしきい値電圧」は、通常、上記の「昇圧しきい値電圧」と一致させるのが好ましいが、異なる電圧値としてもよい。

また、昇圧回路が、一端が整流平滑回路の出力側電源線に接続され他端がバイアス端子に導かれるように設けられた昇圧コイルと、昇圧コイルの他端と接地との間に設けられた昇圧制御スイッチとを含むようにし、昇圧制御スイッチを制御パルスに同期して駆動するように構成することが可能である。

また、チャージポンプ回路が、バイアス端子と基準電位端子との間に設けられたコンデンサと、バイアス端子と整流平滑回路の出力側電源線との間を接続する充電路とを含むようにすると共に、スイッチング駆動回路が、バイアス端子と基準電位端子との間に直列に設けられた互いに異なる導電型の１対のトランジスタを含むように構成し、１対のトランジスタを駆動パルスによって選択的に駆動することにより、バイアス端子に印加されている電位（すなわち、昇圧電圧に基づく電位）を駆動電圧として出力するように構成することが可能である。ここで、「互いに異なる導電型の１対のトランジスタ」は、例えばバイポーラトランジスタであれば、ＮＰＮトランジスタおよびＰＮＰトランジスタの対が該当する。

本発明の直流電圧変換装置によれば、昇圧回路によって、低圧バッテリの出力電圧を昇圧してより高い昇圧電圧を得ると共にこの昇圧電圧に基づく電位をスイッチング駆動回路に供給し、さらにスイッチング駆動回路から、昇圧電圧に基づく電位を駆動電圧としてスイッチング素子を駆動するようにしたので、出力端子にバッテリが接続されるような環境下において、出力電圧よりも高い駆動電圧を必要とするスイッチング素子を用いた場合であっても、チョッパ回路を出力電圧に基づいて駆動することが可能である。

特に、昇圧停止回路を設け、初回のスイッチングの後に昇圧回路の動作を停止し、それ以降はチャージポンプ回路によってスイッチングするようにした場合には、直流電圧変換装置の駆動中、常に昇圧回路を用いるようにした場合と比べて、直流電圧変換装置としてのエネルギー効率が向上する。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。

［第１の実施の形態］
図１は本発明の一実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータの回路構成を表すものである。このＤＣ−ＤＣコンバータは、図示しない高圧側電圧源から供給される高圧の直流入力電圧Ｖinを、トランスを用いずにチョッピング処理によって降圧して低圧の直流出力電圧Ｖout を得るためのもので、実際にチョッピング処理を行うチョッパ回路１と、チョッパ回路を駆動する駆動回路２と、この駆動回路２に駆動パルスＰ２を供給するハイサイドドライバ３と、出力電圧を昇圧する昇圧回路４と、この昇圧回路４の昇圧動作を停止させる昇圧停止回路５と、低圧直流電圧Ｖout による電力を蓄積するチャージポンプ回路６とを備えている。なお、上記の高圧側電圧源は、高圧バッテリであってもよいし、あるいは交流発電機と整流回路との組み合わせであってもよいし、さらに、それらの組み合わせであってもよい。

チョッパ回路１は、直流入力電圧Ｖinが印加される一対の入力端子Ｔ１，Ｔ２と、直流出力電圧Ｖout が出力される一対の出力端子Ｔ３，Ｔ４との間をそれぞれ接続する電源線ＬＨおよび接地線ＬＧと、入力端子Ｔ１，Ｔ２間に接続された入力平滑コンデンサ１１と、平滑コンデンサ１１の出力側（入力端子Ｔ１，Ｔ２とは反対側）の電源線ＬＨに挿入配置されたＮチャネルＦＥＴ１２とを備えている。ＮチャネルＦＥＴ１２は、そのドレインＤが入力端子Ｔ１側に接続され、ソースＳが出力端子Ｔ３側となるように配置される。ＮチャネルＦＥＴ１２のゲートＧは、駆動回路２に接続されている。入力平滑コンデンサ１１は、入力された直流入力電圧Ｖinを平滑化するためのものであり、ＮチャネルＦＥＴ１２は、直流入力電圧Ｖinを断続してほぼ矩形波状のパルス電圧を生成するスイッチング素子として機能するものである。

チョッパ回路１はまた、ＮチャネルＦＥＴ１２のソース側の電源線ＬＨにカソードが接続され、接地線ＬＧにアノードが接続された整流ダイオード１３と、この整流ダイオード１３のカソードよりも出力端子Ｔ３側の電源線ＬＨに挿入配置されたチョークコイル１４と、このチョークコイル１４よりも出力側の電源線ＬＨと接地線ＬＧとの間（すなわち、出力端子Ｔ３，Ｔ４間）に接続された出力平滑コンデンサ１５とを備えている。整流ダイオード１３は、ＮチャネルＦＥＴ１２によって生成されたパルス電圧を整流するものであり、チョークコイル１４および出力平滑コンデンサ１５は、整流された電圧波形を平滑化するためのものである。出力端子Ｔ３，Ｔ４には、低圧バッテリ７および負荷８が接続されるようになっている。

駆動回路２は、ＮＰＮトランジスタ２１と、ＰＮＰトランジスタ２２とを備えている。ＮＰＮトランジスタ２１のエミッタとＰＮＰトランジスタ２２のエミッタとは、相互に接続されると共に、チョッパ回路１のＮチャネルＦＥＴ１２のゲートＧに接続されている。ＮＰＮトランジスタ２１のコレクタはハイサイドドライバ３のバイアス端子ＨＢに接続され、ＰＮＰトランジスタ２２のコレクタはハイサイドドライバ３の基準電位端子ＨＳに接続されている。ＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２のベース同士は共通接続され、さらに抵抗器２３を介してハイサイドドライバ３のパルス出力端子ＨＯに接続されている。

ハイサイドドライバ３は、上記したバイアス端子ＨＢ、基準電位端子ＨＳおよびパルス出力端子ＨＯに加え、パルス出力端子ＨＩを備えている。パルス入力端子ＨＩには、制御ＩＣ（集積回路）９から、図示しないバッファを介して、制御パルスＰ１が入力されるようになっている。なお、制御ＩＣ９は、低圧バッテリ７からスイッチＳＷ１を介して電力供給を受けて動作するようになっており、このスイッチＳＷ１を閉じることにより、制御パルスＰ１を出力する。バイアス端子ＨＢと基準電位端子ＨＳとの間には、バイアス電圧が印加されるようになっており、このバイアス電圧が所定のしきい値を越えると、パルス入力端子ＨＩへの制御パルスＰ１の入力に同期して、パルス出力端子ＨＯから駆動パルスＰ２が出力されるようになっている。この駆動パルスＰ２は、抵抗器２３を介して駆動回路２のＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２のベースに入力されるようになっている。ハイサイドドライバ３の詳細な回路構成、および、制御パルスＰ１と駆動パルスＰ２との関係については、後に詳述する（図２）。

チャージポンプ回路６は、ハイサイドドライバ３のバイアス端子ＨＢと基準電位端子ＨＳとの間に接続されたコンデンサ６１と、一端がバイアス端子ＨＢに接続された抵抗器６２と、この抵抗器６２の他端にカソードが接続されアノードが出力端子Ｔ３に接続されたダイオード６３とを備えている。

昇圧回路４は、一端がチョッパ回路１の出力端子Ｔ３に接続された昇圧コイル４１と、この昇圧コイル４１の他端と接地との間に挿入配置された昇圧スイッチとしてのＮチャネルＦＥＴ４２と、昇圧コイル４１の他端にアノードが接続されカソードがチャージポンプ回路６の抵抗器６２の他端（およびダイオード６２のカソード）に接続されたダイオード４３とを備えている。ＮチャネルＦＥＴ４２は、そのドレインが昇圧コイル４１の他端に接続され、ソースが接地側に接続されている。ＮチャネルＦＥＴ４２のゲートには、制御ＩＣ９から制御パルスＰ１が入力されるようになっている。

昇圧停止回路５は、ハイサイドドライバ３のバイアス端子ＨＢにカソードが接続されたツェナーダイオード５１と、このツェナーダイオード５１のアノードとハイサイドドライバ３の基準電位端子ＨＳとの間に直列に接続された抵抗器５２Ａ，５２Ｂと、抵抗器５２Ａ，５２Ｂの接続点にベースが接続されエミッタがハイサイドドライバ３の基準電圧端子ＨＳに接続されたＮＰＮトランジスタ５３と、ＮＰＮトランジスタ５３のコレクタとハイサイドドライバ３のバイアス端子ＨＢとの間に挿入接続された抵抗器５４とを備えている。昇圧停止回路５はまた、抵抗器５４とＮＰＮトランジスタ５３のコレクタとの接続点にゲートが接続されドレインがハイサイドドライバ３のバイアス端子ＨＢに接続されたＰチャネルＦＥＴ５５と、ＰチャネルＦＥＴ５５のソースに一端が接続された抵抗器５６と、この抵抗器５６の他端にゲートが接続されソースが接地側に接続されたＮチャネルＦＥＴ５７とを備えている。ＮチャネルＦＥＴ５７のソースとゲートとの間には、抵抗器５８およびツェナーダイオード５９が並列に接続されている。ＮチャネルＦＥＴ５７のコレクタは、昇圧回路４のＮチャネルＦＥＴ４２のゲートに接続されている。

図２は、ハイサイドドライバ３の構成を表すものである。このハイサイドドライバ３は、外部端子として、上記したバイアス端子ＨＢ、基準電位端子ＨＳ、パルス出力端子ＨＯおよびパルス出力端子ＨＩに加え、電源端子ＶDDと接地端子Ｇとを備えている。電源端子ＶDDは、ツェナーダイオード３１を介してバイアス端子ＨＢに接続されている。ハイサイドドライバ３はまた、バイアス端子ＨＢと基準電圧端子ＨＳとの間に接続された電圧検出回路３２およびレベルシフト回路３３と、電源端子ＶDDと接地端子Ｇとの間に接続された電圧検出回路３４と、アンド回路３５，３６と、入力アンプ３７と、出力アンプ３８とを備えている。

アンド回路３５の一方の入力端には電圧検出回路３２から負論理の電圧検出信号が入力され、他方の入力端にはレベルシフト回路３３から正論理のレベルシフト信号が入力されるようになっている。アンド回路３５の出力端は、出力アンプ３８を介してパルス出力端子ＨＯに導かれている。アンド回路３６の一方の入力端にはパルス入力端子ＨＩから入力アンプ３７を介して正論理の制御パルスＰ１が入力され、他方の入力端には電圧検出回路３４から負論理の電圧検出信号が入力されるようになっている。アンド回路３５の出力端は、レベルシフト回路３３に接続されている。

このような構成のハイサイドドライバ３は、次のように機能するものである。パルス入力端子ＨＩから入力された制御パルスＰ１は、入力アンプ３７を介してアンド回路３６の一方の入力端に入力される。このアンド回路３６の他方の入力端には、電圧検出回路３４によって負論理アクティブの検出信号が入力されているので、制御パルスＰ１はアンド回路３６をそのまま通過して、レベルシフト回路３３に入力される。レベルシフト回路３３は、バイアス端子ＨＢと基準電位端子ＨＳとの間の電位差を検出し、この電位差に応じて、制御パルスＰ１のレベルシフトを行う。具体的には、基準電位端子ＨＳの電位をベースレベルとし制御パルスＰ１と同一の位相およびデューティ比をもつパルスを生成する。このパルスは、出力アンプ３８によって、バイアス端子ＨＢと基準電位端子ＨＳとの間の電位差に応じて増幅され、パルス出力端子ＨＯから出力される。なお、図２に示したハイサイドドライバ３の構成および機能は、あくまでもハイサイドドライバＩＣの一例にすぎず、これには限定されず、他の構成および機能を有するＩＣによっても実現することが可能である。

次に、図３を参照して、以上のような構成のＤＣ−ＤＣコンバータの動作を説明する。ここで、図３は、ＤＣ−ＤＣコンバータの各部の電圧波形を表すもので、（Ａ）は直流入力電圧Ｖinを示し、（Ｂ）は直流出力電圧Ｖout を示し、（Ｃ）は制御パルスＰ１を示し、（Ｄ）はソース電位Ｖ２から見た場合の駆動パルスＰ２の波形を示す。また、（Ｅ）は、接地から見たバイアス端子ＨＢの電位であるバイアス電位Ｖ１（昇圧電圧）を示し、（Ｆ）は、接地から見たＮチャネルＦＥＴ１２のソース電位Ｖ２を示し、（Ｇ）および（Ｈ）は、接地から見たＮチャネルＦＥＴ１２のゲート電位Ｖ３を示し、（Ｉ）は、ＮチャネルＦＥＴ１２のソース・ゲート間電圧Ｖ４（＝Ｖ３−Ｖ２）を示す。ここに示した例では、直流入力電圧Ｖin＝４２Ｖ、直流出力電圧Ｖout ＝１２Ｖ〜１４Ｖとし、制御パルスＰ１の波高値＝５Ｖとする。但し、Ｖout （１２Ｖ）は、低圧バッテリ７の出力電圧であり、ＤＣ−ＤＣコンバータが駆動していない状態の出力電圧である。Ｖout （１４Ｖ）は、ＤＣ−ＤＣコンバータが駆動している状態の出力電圧である。

図３（Ｃ）に示したように、スイッチＳＷ１（図１）を閉じると、制御ＩＣ９は、低圧バッテリ７からの電力に基づき、ベースレベルが接地レベルである所定のデューティ比の制御パルスＰ１を出力する。この制御パルスＰ１は、図示しないバッファを介して、昇圧回路４のＮチャネルＦＥＴ４２のゲートに印加されると共に、ハイサイドドライバ３のパルス入力端子ＨＩに入力される。

昇圧回路４のＮチャネルＦＥＴ４２は、制御パルスＰ１がハイレベルの間、オンするので、低圧バッテリ７から昇圧コイル４１に電流が流れ込む。この結果、昇圧コイル４１にエネルギーが蓄積されて、その電位が低圧バッテリ７の電圧１２Ｖよりもαだけ上昇し、（１２＋α）Ｖとなる。この昇圧電圧（１２＋α）Ｖにより、昇圧コイル４１からダイオード４３を介して電流が流れ出し、チャージポンプ回路６の抵抗器６２を介してコンデンサ６１に流れ込み、コンデンサ６１の電位を上昇させる。つまり、チャージポンプ回路６が、昇圧回路からの昇圧電圧に基づく電位を保持するのである。これにより、バイアス電位Ｖ１が、図３（Ｅ）に示したように微増する。この動作は、制御パルスＰ１の出力ごとに繰り返し行われ、その結果、バイアス電位Ｖ１は緩やかな階段状に漸増していく。

タイミングｔ１において、バイアス電位Ｖ１の昇圧分が、予め設定されたバイアスしきい値電圧Ｖthに達し、Ｖ１＝（１２＋Ｖth）Ｖになると（図３（Ｅ））、図３（Ｄ）に示したように、ハイサイドドライバ３は、制御パルスＰ１の入力に同期して駆動パルスＰ２の出力を開始し、駆動回路２に供給する。この駆動パルスＰ２は、ベースレベルが基準電位端子ＨＳの電位に等しく、かつ制御パルスＰ１と同じデューティ比および位相を有するパルスである。但し、その波高値ＶＤ（＝Ｖ２＋ΔＶ）は、バイアスしきい値電圧Ｖthに依存する。

駆動パルスＰ２は、駆動回路２のＮＰＮトランジスタ２１およびＰＮＰトランジスタ２２の各ベースに印加され、ＮＰＮトランジスタ２１をオンさせ、ＰＮＰトランジスタ２２をオフさせる。これにより、バイアス端子ＨＢのバイアス電位Ｖ１＝（１２＋Ｖth）ＶがＮＰＮトランジスタ２１を介してチョッパ回路１のＮチャネルＦＥＴ１２のゲートに印加される。

ここで、チョッパ回路１のＮチャネルＦＥＴ１２のソース電位Ｖ２は、当初より、低圧バッテリ７の出力電圧である１２Ｖになっているが（図３（Ｆ））、ＮチャネルＦＥＴ１２のゲート電位Ｖ３は、上記のようにバイアス電位Ｖ１＝（１２＋Ｖth）Ｖとなるので（図３（Ｇ））、この瞬間においては、ソース・ゲート間電圧Ｖ４（Ｖ３−Ｖ２）がＶthとなる（図３（Ｉ））。なお、図３（Ｈ）から、ソース電位Ｖ２にバイアスしきい値電圧Ｖth（図中の斜線部分）を加えたものがゲート電位Ｖ３になっていることがわかる。

上記のように、ソース・ゲート間電圧Ｖ４（Ｖ３−Ｖ２）がバイアスしきい値電圧Ｖthと等しくなることから、この電圧Ｖthの大きさが十分なものであれば、ＮチャネルＦＥＴ１２がオン駆動される。但し、ＮチャネルＦＥＴ１２がオンするのは、駆動パルスＰ２の立ち上がりのタイミングｔ１から時間Δｔ経過後のタイミングｔ２である（図３（Ｆ））。この時間Δｔは、主として、駆動回路２のＮＰＮトランジスタ２１のオン遅延と、チョッパ回路１のＮチャネルＦＥＴ１２のオン遅延とから生ずるものである。タイミングｔ２でＮチャネルＦＥＴ１２がオンすると、ソース電位Ｖ２は直ちに１２Ｖから直流入力電圧Ｖin（＝４２Ｖ）まで上昇する。これにより、チョッパ回路１が起動する。すなわち、出力側に低圧バッテリ７が繋がっていてＮチャネルＦＥＴ１２のソース電位Ｖ２が高くなっていても、チョッパ回路１がチョッピング動作を開始することができる。

その後、タイミングｔ３において駆動パルスＰ２が立ち下がると（図３（Ｄ））、駆動回路２のＮＰＮトランジスタ２１がオフする。このとき、図１に示したように、チョッパ回路１には、チョークコイル１４から出力平滑コンデンサ１５を経て整流ダイオード１３を通るフライホイール電流Ｉ１が流れる。このため、ＮチャネルＦＥＴ１２のソース電位Ｖ２は、ほぼ接地電位（０Ｖ）まで低下する（図３（Ｆ））。

一方、チョッパ回路１の出力端子Ｔ３には、整流ダイオード１３、チョークコイル１４および出力平滑コンデンサ１５からなる整流平滑回路の整流平滑作用によって、直流出力電圧Ｖout （１４Ｖ）が現れるので、出力端子Ｔ３からダイオード６３および抵抗器６２を通ってチャージポンプ回路６のコンデンサ６１に電流が流れ込む。この結果、ハイサイドドライバ３のバイアス端子ＨＢの電位( バイアス電位Ｖ１) が、直流出力電圧Ｖout （１４Ｖ）とほぼ等しく保たれる（図３（Ｅ））。したがって、タイミングｔ４において、制御パルスＰ１に同期して駆動パルスＰ２が立ち上がり、ＮＰＮトランジスタ２１がオンすると、直流出力電圧Ｖout （１４Ｖ）に等しいバイアス電位Ｖ１がＮチャネルＦＥＴ１２のゲートに印加される（図３（Ｇ））。

ところが、このとき、上記のようにＮチャネルＦＥＴ１２のソース電位Ｖ２はほぼ接地電位になっているので、ＮチャネルＦＥＴ１２のソース・ゲート間電圧Ｖ４は、ほぼ直流出力電圧Ｖout （＝１４Ｖ）となり（図３（Ｉ））、その時点から時間Δｔが経過したタイミングｔ５において、ＮチャネルＦＥＴ１２が再びオン駆動される。

これ以降の動作は、初回のオンからオフへの変化時と同様である。すなわち、タイミングｔ６において駆動パルスＰ２が立ち下がると、駆動回路２のＮＰＮトランジスタ２１がオフするが、このときもチョッパ回路１にフライホイール電流Ｉ１が流れるため、ＮチャネルＦＥＴ１２のソース電位Ｖ２は、ほぼ接地電位（０Ｖ）まで低下する（図３（Ｆ））。なお、ＮチャネルＦＥＴ１２の３回目以降のオンオフ動作は、第２回目のオンオフ動作の場合と同様であり、説明を省略する。

ところで、ハイサイドドライバ３のバイアス端子ＨＢのバイアス電位Ｖ１は、昇圧停止回路５によって常時監視されている。そして、バイアス端子ＨＢとパルス出力端子ＨＯとの間の電位差（以下、ＨＢ−ＨＯ間電圧という。）が、上記したバイアスしきい値電圧Ｖthを越えると、昇圧停止回路５のツェナーダイオード５１および抵抗器５２Ａ，５２Ｂを介して、バイアス端子ＨＢから基準電位端子ＨＳへと電流が流れ、抵抗器５２Ａ，５２Ｂの接続点に正の分圧が生じるので、ＮＰＮトランジスタ５３がオンする。すると、バイアス端子ＨＢから抵抗器５４およびＮＰＮトランジスタ５３を通って基準電位端子ＨＳに電流が流れ、抵抗器５４とＮＰＮトランジスタ５３との接続点の電位が降下するので、ＰチャネルＦＥＴ５５がオンする。すると、バイアス端子ＨＢからＰチャネルＦＥＴ５５および抵抗器５６，５８を介して接地に電流が流れ、抵抗器５６，５８に正の分圧が生ずるので、ＮチャネルＦＥＴ５７がオンする。これにより、昇圧回路４のＮチャネルＦＥＴ４２は、ゲート電位が接地レベルとなる。このため、それ以降、制御ＩＣ９から制御パルスＰ１が入力されたとしても、ＮチャネルＦＥＴ４２はオフ状態を保ち続け、昇圧回路４は動作しない。

すなわち、昇圧回路４は、ＮチャネルＦＥＴ１２の初回のオン駆動時のみ動作し、それ以降は、昇圧停止回路５からの制御によって、動作を停止する。このため、チョッパ回路１の出力端子Ｔ３（または低圧バッテリ７）から昇圧回路４の昇圧コイル４１を通って接地側に電流が流れるのは初回のみであり、２回目以降はそのような電流が流れないので、電力利用効率が向上する。

このように、本実施の形態のＤＣ−ＤＣコンバータによれば、低圧バッテリの出力電圧を上昇させる昇圧回路を設けて、その昇圧された電圧に基づく電位を駆動回路に与え、これにより得られた駆動電圧によってスイッチング素子の駆動を行うようにしたので、出力端子にバッテリが接続されるような環境下において、出力電圧よりも高い駆動電圧を必要とするＮチャネルＦＥＴをスイッチング素子として用いた場合であっても、チョッパ回路の駆動を低圧バッテリの出力電圧に基づいて開始することが可能である。

また、昇圧停止回路を設け、初回のスイッチング以降は昇圧回路の動作を停止するようにしたので、ＤＣ−ＤＣコンバータの駆動中、常に昇圧回路を用いるようにした場合と比べて、ＤＣ−ＤＣコンバータとしてのエネルギー効率が向上する。

［第２の実施の形態］
図４は本発明の第２の実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータの回路構成を表すものである。この図で、上記第１の実施の形態（図１）と同一の光線要素には同一符号を付し、適宜、説明を省略する。

本実施の形態のＤＣ−ＤＣコンバータは、上記第１の実施の形態のＤＣ−ＤＣコンバータから昇圧停止回路５を取り除き、昇圧回路４の昇圧動作を停止しないようにしたものである。その他の構成は、図１の場合と同様である。

本実施の形態のＤＣ−ＤＣコンバータでは、起動前のみならず、起動後においても、制御パルスＰ１が入力されるごとに昇圧回路４が昇圧動作を行う。このため、チャージポンプ回路６のコンデンサ６１の電荷蓄積量が次第に増加し、ハイサイドドライバ３のバイアス端子ＨＢのバイアス電位Ｖ１が、ＮチャネルＦＥＴ１２のオン動作ごとに上昇していくことも考えられる。仮に、これを放置すると、バイアス電位Ｖ１がついにはハイサイドドライバ３の耐圧を越え、これにダメージを与えるおそれもある。但し、駆動回路２のＮＰＮトランジスタ２１、ＰＮＰトランジスタ２２および抵抗器２３として適切な消費電力のものを用いるようにすれば、コンデンサ６１の電荷蓄積量の増加分と駆動回路２での消費電力とが相殺し合い、バイアス電位Ｖ１の漸増が抑制されるようにすることも可能である。

このように、本実施の形態によれば、昇圧停止回路を省くようにしたので、回路構成が簡単になり、コスト上有利である。また、駆動回路の消費電力が比較的大きくて、昇圧回路による昇圧が無限に続かないようにバランスがとれるようであれば、昇圧停止を行わなくとも、過度の昇圧に起因するハイサイドドライバのダメージを防止することができる。

以上、実施の形態を挙げて本発明を説明したが、本発明は各実施の形態に限定されず、種々の変形が可能である。例えば、上記各実施の形態では、チョッパ回路１のスイッチング素子としてＮチャネルＦＥＴを使用する場合について説明したが、より一般的に、制御電圧を出力電圧よりも大きくしなければオンオフ駆動ができないスイッチング素子（例えば、ＮＰＮ型のバイポーラトランジスタ等）にも有効に適用される。

また、上記第１の実施の形態では、昇圧回路４を停止させるときの電圧（昇圧しきい値電圧）が、ハイサイドドライバ３のバイアスしきい値電圧Ｖthと等しくなるようにしたが、これには限定されず、異ならせるようにしてもよい。

本発明の一実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータを表す回路図である。 図１に示したハイサイドドライバの回路構成を表すブロック図である。 図１に示したＤＣ−ＤＣコンバータの動作を説明するタイミング図である。 本発明の他の実施の形態に係る直流電圧変換装置としてのＤＣ−ＤＣコンバータを表す回路図である。

符号の説明

１…チョッパ回路、２…駆動回路、３…ハイサイドドライバ、４…昇圧回路、５…昇圧停止回路、６…チャージポンプ回路、７…低圧バッテリ、８…負荷、９…制御ＩＣ、１１…入力平滑コンデンサ、１２，４２，５７…ＮチャネルＦＥＴ、１３…整流ダイオード、１４…チョークコイル、１５…出力平滑コンデンサ、２１，５３…ＮＰＮトランジスタ、２２…ＰＮＰトランジスタ、４１…昇圧コイル、５１…ツェナーダイオード、５２Ａ，５２Ｂ，５４，５６，５８，６２…抵抗器、５５…ＰチャネルＦＥＴ、６１…コンデンサ、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、ＬＨ…電源線、ＬＧ…接地線、ＨＢ…バイアス端子、ＨＳ…基準電位端子、ＨＩ…パルス入力端子、ＨＯ…パルス出力端子。

Claims (6)

1. 高圧の直流電圧源からの直流電圧をスイッチングすることによりパルス電圧を生成するスイッチング素子と、
   前記スイッチング素子によって生成されたパルス電圧を整流し平滑化することにより低圧の直流電圧を生成して低圧バッテリに供給する整流平滑回路と、
   前記スイッチング素子を駆動する駆動電圧を出力するスイッチング駆動回路と、
   前記スイッチング素子の駆動開始前において、前記低圧バッテリの出力電圧を昇圧し、より高い昇圧電圧を生成する昇圧回路と、
   前記スイッチング素子の駆動開始前において前記昇圧回路により生成された昇圧電圧に基づく電位を保持して前記スイッチング駆動回路に供給すると共に、前記スイッチング素子の駆動開始後において前記整流平滑回路により生成された前記直流電圧に基づく電位を保持して、前記スイッチング駆動回路に供給するチャージポンプ回路と
   を備え、
   前記スイッチング駆動回路が、前記昇圧電圧に基づく電位または前記直流電圧に基づく電位を前記駆動電圧として前記スイッチング素子に印加する
   ことを特徴とする直流電圧変換装置。
2. 前記チャージポンプ回路の前記昇圧電圧に基づく電位が所定の昇圧しきい値電圧を越えたとき、前記昇圧回路の昇圧動作を停止させる昇圧停止回路
   をさらに備えたことを特徴とする請求項１に記載の直流電圧変換装置。
3. 前記昇圧電圧に基づく電位がバイアスとして印加されるバイアス端子と、前記スイッチング素子の出力側電圧が印加される基準電位端子とを有し、前記バイアス端子と前記基準電位端子との間の電位差が所定のバイアスしきい値電圧を越えたときに、入力された制御パルスに同期して、前記基準電位端子の電位をベースレベルとした駆動パルスを前記スイッチング駆動回路に供給するハイサイドドライバをさらに備え、
   前記スイッチング駆動回路は、前記駆動パルスに同期して、前記バイアス端子に印加されている前記昇圧電圧に基づく電位を、前記駆動電圧として出力する
   ことを特徴とする請求項１または請求項２に記載の直流電圧変換装置。
4. 前記昇圧回路は、一端が前記整流平滑回路の出力側電源線に接続され他端が前記バイアス端子に導かれるように設けられた昇圧コイルと、前記昇圧コイルの前記他端と接地との間に設けられた昇圧制御スイッチとを含み、
   前記昇圧制御スイッチが、前記制御パルスに同期して駆動される
   ことを特徴とする請求項３に記載の直流電圧変換装置。
5. 前記チャージポンプ回路は、前記バイアス端子と基準電位端子との間に設けられたコンデンサと、前記バイアス端子と前記整流平滑回路の出力側電源線との間を接続する充電路とを含み、
   前記スイッチング駆動回路は、前記バイアス端子と基準電位端子との間に直列に設けられた互いに異なる導電型の１対のトランジスタを含み、
   前記１対のトランジスタが前記駆動パルスによって選択的に駆動されることにより、前記バイアス端子に印加されている前記昇圧電圧に基づく電位が前記駆動電圧として出力される
   ことを特徴とする請求項３または請求項４に記載の直流電圧変換装置。
6. 前記スイッチング素子がＮチャネル電界効果トランジスタである
   ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の直流電圧変換装置。

Images