JP2005210271A

JP2005210271A - Device to be authenticated, authentication device, authentication system, digital authentication method, and digital authentication integrated circuit

Info

Publication number: JP2005210271A
Application number: JP2004012835A
Authority: JP
Inventors: Tsuneo Sato; 恒夫佐藤; Keiki Yamada; 敬喜山田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-01-21
Filing date: 2004-01-21
Publication date: 2005-08-04
Anticipated expiration: 2024-01-21
Also published as: JP4550438B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a digital authentication system tolerant to a differential power analysis in a challenge response authentication system. <P>SOLUTION: The device 200 to be authenticated comprises a free run counter 201 for causing the device 200 to generate a variation value, a memory 208 for storing encryption message, an encryption circuit 207, and a sequence section 202 for receiving a random number r from an authentication device 100, acquiring a count generated from the free run counter 201 and an encryption message stored in the encryption message memory 208, creating a deformed encryption message by altering the encryption message on the basis of the count, creating a response encryption message by encrypting the deformed encryption message and the random number r through the encryption circuit 207 and transmitting the response encryption message to the authentication device 100. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、認証側がチャレンジデータを被認証側に送り、被認証側がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証側に送り、認証側はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方式および装置に関するものである。 In the present invention, the authentication side sends challenge data to the authenticated side, the authenticated side encrypts the challenge data with a secret key, sends the encryption as response data to the authentication side, the authentication side decrypts the response data, and the challenge data and The present invention relates to a challenge / response authentication method and apparatus for comparison.

従来の識別信号照合方式は、乱数発生部から発生する乱数とカウンタ値とを結合してチャレンジデータとして、チャレンジ＆レスポンスの認証方式を採用している（例えば、特許文献１参照）。また、チャレンジ・カウンタ値を符号変換し、乱数などと組み合わせてチャレンジデータとして、チャレンジ＆レスポンスの認証方式を行う方法も提案されている（例えば、特許文献２参照）。ここで述べているチャレンジ＆レスポンスの認証方式は、広く一般に知られている技術である（例えば、非特許文献１参照）。
特開平１０−３０３８８７号公報（第８頁、第１図）特表２０００−５０６９４７号公報（第１８頁、第１図） http://www5d.biglobe.ne.jp/~engineer/doc/security/security_ch3_01.htm http://www5d.biglobe.ne.jp/~engineer/doc/security/security_ch3_02.htm A conventional identification signal verification method employs a challenge and response authentication method as challenge data by combining a random number generated from a random number generator and a counter value (see, for example, Patent Document 1). In addition, a method has been proposed in which a challenge counter value is code-converted and a challenge and response authentication method is performed as challenge data in combination with a random number (see, for example, Patent Document 2). The challenge and response authentication method described here is a widely known technique (see, for example, Non-Patent Document 1).
Japanese Patent Laid-Open No. 10-303887 (page 8, FIG. 1) JP 2000-506947 A (page 18, Fig. 1) http://www5d.biglobe.ne.jp/~engineer/doc/security/security_ch3_01.htm http://www5d.biglobe.ne.jp/~engineer/doc/security/security_ch3_02.htm

上述した従来技術による認証方式では、差分電力解析と呼ばれる暗号解析法が有効であるという課題が存在する。 In the above-described conventional authentication method, there is a problem that a cryptographic analysis method called differential power analysis is effective.

差分電力解析が有効に機能する条件としては、第１に暗号化される平文を選択的に制御できること、第２に暗号化処理時の電力が暗号演算状態を反映していること、の２点が挙げられる。 There are two conditions for the differential power analysis to function effectively: first, the plaintext to be encrypted can be selectively controlled, and second, the power during the encryption process reflects the cryptographic operation state. Is mentioned.

従来の認証方式では、通信されるチャレンジデータをモニタすることが、暗号化される平文を選択的に制御することに値する。また、暗号化処理時の電力を暗号演算状態と無関係にすることは一般には不可能である。 In conventional authentication schemes, monitoring the challenge data to be communicated deserves to selectively control the plaintext to be encrypted. Also, it is generally impossible to make the power at the time of encryption processing independent of the cryptographic operation state.

この発明は、上述の課題を解決するためになされたもので、目的は差分電力解析に耐性のあるデジタル認証方式を提供することである。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a digital authentication method that is resistant to differential power analysis.

この発明に係る被認証装置は、認証装置からチャレンジデータを受信してレスポンスデータを応答することにより、認証装置により認証される被認証装置において、
変化値を発生させる変化値発生器と、
データ文を記憶するデータ文メモリと、
暗号回路と、
認証装置からチャレンジデータを受信し、変化値発生器が発生させた変化値とデータ文メモリに記憶されたをデータ文とを取得し、変化値に基づいてデータ文を変更した変形データ文を作成し、この変形データ文とチャレンジデータとを暗号回路で暗号化してレスポンスデータを作成しこのレスポンスデータを認証装置に送信するシーケンス部と
を備えたことを特徴とする。 In the device to be authenticated, the device to be authenticated is authenticated by the authentication device by receiving challenge data from the authentication device and responding with response data.
A change value generator for generating a change value;
A data statement memory for storing data statements;
A cryptographic circuit;
The challenge data is received from the authentication device, the change value generated by the change value generator and the data sentence stored in the data sentence memory are acquired, and the modified data sentence is created by changing the data sentence based on the change value. The modified data sentence and the challenge data are encrypted by an encryption circuit to generate response data, and a sequence unit that transmits the response data to the authentication device is provided.

この発明によれば、チャレンジデータ（例えば、乱数）に対して変化値（例えば、カウンタ値）により変形したデータ文（例えば、変形した暗号文）を付加して平文として暗号化するので、暗号化前の平文の値を知ることができなくなり、差分電力解析に耐性のあるデジタル認証方式を提供することができる。 According to the present invention, the challenge data (for example, random number) is encrypted as plain text by adding the data text (for example, modified cipher text) modified by the change value (for example, counter value). It becomes impossible to know the value of the previous plaintext, and it is possible to provide a digital authentication method that is resistant to differential power analysis.

以下、チャレンジ・レスポンス認証方式を例にして説明する。
チャレンジ・レスポンス認証方式とは、認証装置がランダムに発生させたチャレンジコードを被認証装置に渡し、被認証装置が暗号回路で暗号化し、レスポンスコードを生成し、そして、被認証装置が認証装置にレスポンスコードを渡すと、認証装置でレスポンスコードを復号して矛盾がないかどうか確認し、被認証装置を認証する方式をいう。 Hereinafter, a challenge / response authentication method will be described as an example.
The challenge / response authentication method is to pass a challenge code randomly generated by the authentication device to the device to be authenticated, the device to be authenticated encrypts it with an encryption circuit, and generates a response code. When a response code is passed, the authentication device decrypts the response code to check whether there is a contradiction and authenticates the device to be authenticated.

実施の形態１．
図１０は、認証装置１００（以下、認証装置Ａともいう）から乱数ｒ（チャレンジデータの一例）を受信して応答暗号文（レスポンスデータの一例）を応答する被認証装置２００（以下、被認証装置Ｂともいう）と、被認証装置２００へ乱数ｒを送信して応答暗号文を受信することにより被認証装置２００を認証する認証装置１００とを備えたチャレンジ・レスポンス認証システム３００（認証システムの一例）を示している。
被認証装置２００（以下、単に、Ｂともいう）は、
変化値を発生させるフリーランカウンタ２０１（変化値発生器の一例）と、
暗号文（データ文の一例）を記憶する暗号文メモリ２０８（データ文メモリの一例）と、
暗号回路２０７と、
認証装置１００から乱数ｒを受信し、フリーランカウンタ２０１が発生させたカウンタ値（変化値の一例）と暗号文メモリ２０８に記憶されたを暗号文とを取得し、カウンタ値に基づいて暗号文を変更した変形暗号文（変形データ文の一例）を作成し、この変形暗号文と乱数ｒとを暗号回路２０７で暗号化して応答暗号文を作成しこの応答暗号文を認証装置１００に送信するシーケンス部２０２と
を備えている。 Embodiment 1 FIG.
FIG. 10 shows an authenticated device 200 (hereinafter, authenticated) that receives a random number r (an example of challenge data) from the authentication device 100 (hereinafter also referred to as an authentication device A) and responds with a response ciphertext (an example of response data). A challenge / response authentication system 300 (which is also referred to as a device B) and an authentication device 100 that authenticates the device 200 to be authenticated by transmitting a random number r to the device 200 to be authenticated and receiving a response ciphertext. An example).
The authenticated device 200 (hereinafter also simply referred to as “B”)
A free-run counter 201 that generates a change value (an example of a change value generator);
A ciphertext memory 208 (an example of a data sentence memory) that stores ciphertext (an example of a data sentence);
An encryption circuit 207;
The random number r is received from the authentication device 100, the counter value (an example of the change value) generated by the free-run counter 201 and the ciphertext stored in the ciphertext memory 208 are acquired, and the ciphertext is based on the counter value. A modified ciphertext (an example of a modified data text) is generated, a response ciphertext is created by encrypting the modified ciphertext and the random number r using the encryption circuit 207, and the response ciphertext is transmitted to the authentication apparatus 100. And a sequence unit 202.

上記シーケンス部２０２は、
認証装置１００から乱数ｒを受信した場合、フリーランカウンタ２０１が発生させたカウンタ値を取得して、暗号文を変更する変更仕様（例えばビット位置）を決定する変更仕様決定部２０３と、
変更仕様決定部２０３が決定した変更仕様（ビット位置）に基づいて暗号文を変更して変形暗号文を作成する暗号文変形部２０４（データ文変形部の一例）と、
暗号文変形部２０４が作成した変形暗号文と乱数ｒと連接した連接文を作成する連接部と、
連接部が作成した連接文を応答平文として暗号回路で暗号化して応答暗号文を作成しこの応答暗号文を認証装置１００に送信するとともに、この応答暗号文を暗号文メモリ２０８に記憶する暗号化部２０６と
を備えている。 The sequence unit 202 includes:
When the random number r is received from the authentication device 100, a change specification determination unit 203 that acquires a counter value generated by the free-run counter 201 and determines a change specification (for example, bit position) for changing the ciphertext;
A ciphertext transformation unit 204 (an example of a data text transformation unit) that creates a modified ciphertext by changing the ciphertext based on the change specification (bit position) determined by the change specification determination unit 203;
A concatenated unit that creates a concatenated text concatenated with the modified ciphertext created by the ciphertext deforming unit 204 and the random number r;
Encrypt the concatenated text created by the concatenation unit as a response plaintext by encrypting it with a cryptographic circuit to create a response ciphertext, send the response ciphertext to the authentication device 100, and store the response ciphertext in the ciphertext memory 208 Part 206.

上記変更仕様決定部２０３は、以下の少なくともいずれかに基づいて、暗号文を変更するビット位置を決定する。
（１）変化値のビット値が１であるビットの数。
（２）変化値のビット値が０であるビットの数。
（３）変化値のビット値が１であるビットの位置。
（４）変化値のビット値が０であるビットの位置。 The change specification determination unit 203 determines a bit position for changing the ciphertext based on at least one of the following.
(1) Number of bits whose change value has a bit value of 1.
(2) The number of bits whose bit value of the change value is 0.
(3) The bit position where the bit value of the change value is 1.
(4) The bit position where the bit value of the change value is 0.

また、上記暗号文変形部２０４は、以下の少なくともいずれかの変更により、暗号文を変更する。
（１）暗号文を所定のビット位置のビット値を１に設定する。
（２）暗号文を所定のビット位置のビット値を０に設定する。
（３）暗号文を所定のビット位置のビット値を反転値に設定する。 The ciphertext transform unit 204 changes the ciphertext by at least one of the following changes.
(1) Set the bit value of a predetermined bit position to 1 in the ciphertext.
(2) The bit value at a predetermined bit position is set to 0 in the ciphertext.
(3) The ciphertext is set to the inverted value of the bit value at a predetermined bit position.

認証装置１００は、
乱数ｒ（チャレンジデータの一例）を発生させ被認証装置２００へ乱数ｒを送信する乱数発生器１０１（チャレンジデータ発生器の一例）と、
被認証装置２００へ送信した乱数ｒを記憶する乱数メモリ１０２（チャレンジデータメモリの一例）と、
復号回路１０３と、
被認証装置２００から応答暗号文を受信し、復号回路で応答平文を復号する復号化部１０４と、
復号化部１０４で復号した応答平文の一部から乱数ｒ’を取り出す乱数取出部１０５（チャレンジデータ取出部の一例）と、
乱数メモリ１０２が記憶した乱数ｒと、乱数取出部１０５が取り出した乱数ｒ’とを比較し、一致した場合に、被認証装置２００を認証する認証部１０６と
を備えている。 The authentication device 100
A random number generator 101 (an example of a challenge data generator) that generates a random number r (an example of challenge data) and transmits the random number r to the authenticated device 200;
A random number memory 102 (an example of a challenge data memory) that stores a random number r transmitted to the device 200 to be authenticated;
A decryption circuit 103;
A decryption unit 104 that receives a response ciphertext from the authenticated device 200 and decrypts the response plaintext by a decryption circuit;
A random number extraction unit 105 (an example of a challenge data extraction unit) that extracts a random number r ′ from a part of the response plaintext decrypted by the decryption unit 104;
A random number r stored in the random number memory 102 and a random number r ′ extracted by the random number extraction unit 105 are compared, and an authentication unit 106 is provided for authenticating the device 200 to be authenticated if they match.

認証装置１００と被認証装置２００は、コンピュータ又はＩＣ（集積回路）であり、図示していないが、プログラムを実行するＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を備えている。ＣＰＵは、バスを介してＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）（記憶装置の一例である）、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）（記憶装置の一例である）、通信ボード、ＣＲＴ表示装置、Ｋ／Ｂ、マウス、ＦＤＤ（ＦｌｅｘｉｂｌｅＤｉｓｋＤｒｉｖｅ）、磁気ディスク装置（記憶装置の一例である）、ＣＤＤ、プリンタ装置、スキャナ装置等と接続することができる。通信ボードは、ＬＡＮに接続される。ここで、通信ボードは、ＬＡＮに限らず、さらに、インターネット、或いはＩＳＤＮ等のＷＡＮ（ワイドエリアネットワーク）に接続されていても構わない。磁気ディスク装置には、オペレーティングシステム（ＯＳ）、ウィンドウシステム、プログラム群、ファイル群（データベース）が記憶されている。プログラム群は、ＣＰＵ、ＯＳ、ウィンドウシステムにより実行される。 The authentication device 100 and the device to be authenticated 200 are computers or ICs (integrated circuits), and include a CPU (Central Processing Unit) that executes a program (not shown). The CPU is connected to a ROM (Read Only Memory) (an example of a storage device), a RAM (Random Access Memory) (an example of a storage device), a communication board, a CRT display device, a K / B, a mouse, It can be connected to an FDD (Flexible Disk Drive), a magnetic disk device (which is an example of a storage device), a CDD, a printer device, a scanner device, or the like. The communication board is connected to the LAN. Here, the communication board is not limited to the LAN, and may be connected to the Internet or a WAN (wide area network) such as ISDN. The magnetic disk device stores an operating system (OS), a window system, a program group, and a file group (database). The program group is executed by a CPU, OS, and window system.

上記認証装置１００と被認証装置２００の各部、各回路は、一部或いはすべてコンピュータで動作可能なプログラムにより構成しても構わない。或いは、ＲＯＭに記憶されたファームウェアで実現されていても構わない。或いは、ソフトウェア或いは、ハードウェア或いは、ソフトウェアとハードウェアとファームウェアとの組み合わせで実施されても構わない。 Each part and each circuit of the authentication apparatus 100 and the apparatus to be authenticated 200 may be partly or entirely configured by a program operable by a computer. Alternatively, it may be realized by firmware stored in the ROM. Alternatively, it may be implemented by software, hardware, or a combination of software, hardware, and firmware.

プログラムにより構成する場合、上記プログラム群には、実施の形態の説明において「〜部」として説明したものにより実行されるプログラムが記憶される。これらのプログラムは、例えば、Ｃ言語により作成することができる。或いは、ＨＴＭＬやＳＧＭＬやＸＭＬを用いても構わない。或いは、ＪＡＶＡ（登録商標）を用いて画面表示を行っても構わない。 When configured by a program, the program group stores a program executed by what has been described as “˜unit” in the description of the embodiment. These programs can be created in C language, for example. Alternatively, HTML, SGML, or XML may be used. Alternatively, the screen display may be performed using JAVA (registered trademark).

また、上記プログラムは、また、磁気ディスク装置、ＦＤ（ＦｌｅｘｉｂｌｅＤｉｓｋ）、光ディスク、ＣＤ（コンパクトディスク）、ＭＤ（ミニディスク）、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｋ）等のその他の記録媒体による記録装置を用いて記憶されても構わない。 In addition, the above program uses a recording device using another recording medium such as a magnetic disk device, an FD (Flexible Disk), an optical disc, a CD (Compact Disc), an MD (Mini Disc), a DVD (Digital Versatile Disk) or the like. You may memorize.

図１は、この発明の実施の形態１におけるデジタル認証方式のフローチャートを示すものである。
図において、認証装置Ａは認証を行うもの（認証装置１００）、被認証装置Ｂは認証されるもの（被認証装置２００）とする。具体的な例であるＩＣ（インテグレーテッド・サーキット）カードシステムでは、認証装置ＡはＲ／Ｗ（リーダ／ライタ）、被認証装置ＢはＩＣカードとなる。双方向の認証を行う場合は、認証装置Ａと被認証装置Ｂを入れ替えて認証を行う。また、認証装置Ａと被認証装置Ｂは何らかの通信を行い、認証を行うものとする。 FIG. 1 shows a flowchart of a digital authentication method according to Embodiment 1 of the present invention.
In the figure, it is assumed that the authentication device A performs authentication (authentication device 100), and the device to be authenticated B is authenticated (device to be authenticated 200). In an IC (integrated circuit) card system as a specific example, the authentication device A is an R / W (reader / writer), and the device to be authenticated B is an IC card. When bidirectional authentication is performed, authentication is performed by replacing the authentication device A and the device to be authenticated B. Further, it is assumed that the authentication apparatus A and the apparatus to be authenticated B perform some kind of communication and perform authentication.

認証装置Ａは何らかのタイミング（図示せず）で、被認証装置Ｂを認証する必要が生じると、ステップＳ１０１で乱数発生器１０１が乱数ｒを発生する。乱数は、ハードウェアで発生させても、ソフトウェアで発生させてもよい。乱数ｒ（チャレンジデータ）は認証装置Ａから被認証装置Ｂに通信される。 If the authentication device A needs to authenticate the device to be authenticated B at some timing (not shown), the random number generator 101 generates a random number r in step S101. The random number may be generated by hardware or software. The random number r (challenge data) is communicated from the authentication device A to the device to be authenticated B.

一方、被認証装置Ｂにはステップ１０２のフリーランカウンタ２０１があり、認証装置Ａおよび被認証装置Ｂの動作とは無関係にカウンタが動作している。カウンタは、アップカウンタでも、ダウンカウンタでもよい。また、カウンタの増分は、１でも、それ以外でも構わない。自由に動作するカウンタをここでは想定する。また、カウンタのクロックは実施の形態１では被認証装置Ｂの外部から供給されているものとする。 On the other hand, the to-be-authenticated apparatus B has a free-run counter 201 in step 102, and the counter operates regardless of the operations of the authentication apparatus A and the to-be-authenticated apparatus B. The counter may be an up counter or a down counter. The increment of the counter may be 1 or other. A counter that operates freely is assumed here. In the first embodiment, the counter clock is supplied from the outside of the device B to be authenticated.

ステップＳ１０３では、変更仕様決定部２０３が、通信された乱数ｒを受信したタイミングで、フリーランカウンタＳ１０２のカウンタ値を読み取り、そのカウンタ値に基づいて、ビット位置ｍを決定する。ビット位置ｍを決定する方法には色々な方法が考えられる。例えば、以下のような方法が考えられる。
１．カウンタ値のビット値が１であるビットの数
例えば、カウンタ値が２進数で、１０１０１１０１であれば、値１であるビット数を数えて、５をビット位置ｍとする。
２．カウンタ値のビット値が１であるビット位置
例えば、カウンタ値が２進数で、１０１０１１０１であれば、値１であるビット位置を探して、ビット位置ｍを０，２，３，５，７とする。 In step S103, the change specification determination unit 203 reads the counter value of the free-run counter S102 at the timing when the communicated random number r is received, and determines the bit position m based on the counter value. There are various methods for determining the bit position m. For example, the following method can be considered.
1. Number of bits whose counter value is 1 For example, if the counter value is binary and 10101101, the number of bits whose value is 1 is counted, and 5 is set as the bit position m.
2. Bit position where the bit value of the counter value is 1. For example, if the counter value is binary and 10101101, the bit position where the value is 1 is searched and the bit position m is set to 0, 2, 3, 5, 7. .

このように、ビット位置は、単数でも、複数でもよい。また、上記例では値１のビットに着目しているが、値０に着目してもよい。さらに、カウンタ値のビット位置毎に着目する値を切り替えてもよい。 Thus, the bit position may be singular or plural. In the above example, attention is paid to the bit of value 1, but attention may be paid to value 0. Further, the value to be noted may be switched for each bit position of the counter value.

ステップＳ１０４では、暗号文変形部２０４が、被認証装置Ｂに予め格納してある以前の暗号Ｃの一部Ｃｎのビット位置ｍの値を変更する。例えば、ビット位置ｍの値を全て１にする、ビット位置ｍの値を全て０にする、ビット位置ｍの値を反転するなどの方法が考えられる。さらに、これらの変更方法を組み合わせてもよい。この変形された暗号文をＣ’ｎとする。 In step S104, the ciphertext transformation unit 204 changes the value of the bit position m of the part Cn of the previous cipher C stored in advance in the device B to be authenticated. For example, a method of setting all the values of the bit positions m to 1, setting all the values of the bit positions m to 0, and inverting the value of the bit positions m can be considered. Furthermore, these changing methods may be combined. This modified ciphertext is assumed to be C′n.

ステップＳ１０５では、連接部２０５が、受信した乱数ｒと変形暗号Ｃ’ｎを連接して、平文Ｐとする。連接する順番は構わない。また、ビット位置が交差するように連接させても構わない。 In step S105, the concatenating unit 205 concatenates the received random number r and the modified cipher C′n to form plaintext P. The order of connection is irrelevant. Further, the bit positions may be connected so that they intersect.

ステップＳ１０６では、暗号化部２０６が、暗号回路２０７を用いて平文Ｐを規定の暗号アルゴリズムで暗号化し、結果である暗号文をＣ（以下、単に、暗号Ｃともいう）とする。暗号Ｃ（レスポンスデータ）は、認証装置Ａに通信される。なお、差分電力解析では、この暗号化期間の電力を測定し、秘密である暗号化鍵を解析する。 In step S106, the encryption unit 206 encrypts the plaintext P using a specified encryption algorithm using the encryption circuit 207, and the resulting ciphertext is C (hereinafter also simply referred to as cipher C). The cipher C (response data) is communicated to the authentication device A. In the differential power analysis, the power during this encryption period is measured and the secret encryption key is analyzed.

ステップＳ１０７では、暗号化部２０６が次回の認証に備えて、暗号Ｃの一部分を被認証装置Ｂの内部に格納する。 In step S <b> 107, the encryption unit 206 stores a part of the cipher C inside the device to be authenticated B in preparation for the next authentication.

認証装置Ａに通信された暗号Ｃは、ステップＳ１０８で、復号化部１０４により、復号回路１０３によって復号化される。復号された平文をＰ’とする。 The cipher C communicated to the authentication apparatus A is decrypted by the decryption circuit 103 by the decryption unit 104 in step S108. Let the decrypted plaintext be P '.

ステップＳ１０９では、乱数取出部１０５が、平文Ｐ’から乱数を取り出す。取り出した乱数をｒ’とする。乱数の取り出し方法は、ステップＳ１０５の連接方法と整合が取れていなければならない。 In step S109, the random number extraction unit 105 extracts a random number from the plaintext P ′. Let the extracted random number be r '. The random number extraction method must be consistent with the connection method in step S105.

ステップＳ１１０では、認証部１０６が、認証装置Ａが発生した乱数ｒと被認証装置Ｂから送信された暗号Ｃから取り出した乱数ｒ’を比較し、一致したら被認証装置Ｂを認証し、不一致の場合は否認とする。 In step S110, the authentication unit 106 compares the random number r generated by the authentication device A with the random number r ′ extracted from the cipher C transmitted from the device to be authenticated B. If they match, the device to be authenticated B is authenticated. In the case of denial.

この実施の形態は、以上説明したように、ステップＳ１０５で乱数ｒと変形暗号Ｃ’ｎを連接して、平文Ｐを作っているので、乱数ｒの通信を観測してｒの値を得ても、平文Ｐの値を知ることが出来ないので、差分電力解析に耐性がある効果を得られる。 In this embodiment, as described above, the random number r and the modified cipher C′n are concatenated to create the plaintext P in step S105, so that the value of r is obtained by observing the communication of the random number r. However, since the value of the plaintext P cannot be known, an effect that is resistant to the differential power analysis can be obtained.

また、ステップＳ１０４で格納暗号Ｃｎを変形しているので、暗号Ｃを観測しても、変形暗号Ｃ’ｎを知ることが出来ない、すなわち、平文Ｐの値を知ることが出来ないので、差分電力解析に耐性がある効果を得られる。 In addition, since the stored cipher Cn is modified in step S104, even if the cipher C is observed, the modified cipher C'n cannot be known, that is, the value of the plaintext P cannot be known. An effect that is resistant to power analysis can be obtained.

また、ステップＳ１０２のフリーランカウンタ、ステップＳ１０３の受信タイミングでビット位置ｍを決めるので、変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析に耐性がある効果を得られる。 Further, since the bit position m is determined by the free-run counter in step S102 and the reception timing in step S103, the change of the modified cipher C′n becomes unpredictable from the outside, that is, the value of the plaintext P cannot be known. Therefore, an effect that is resistant to differential power analysis can be obtained.

また、ステップＳ１１０では、取出された乱数部分だけを比較するので、認証装置Ａと被認証装置Ｂの同期をとる必要がないという効果を得られる。 In step S110, since only the extracted random number part is compared, there is an effect that it is not necessary to synchronize the authentication apparatus A and the apparatus to be authenticated B.

なお、ステップＳ１０４では、被認証装置Ｂに予め格納してある以前の暗号Ｃの一部Ｃｎのビット位置ｍの値を画一的な方法で変更しているが、複数のビット位置を決めた場合、ビット位置によって変更方法を変えてもよい。 In step S104, the value of the bit position m of the part Cn of the previous cipher C stored in advance in the device to be authenticated B is changed by a uniform method, but a plurality of bit positions are determined. In this case, the changing method may be changed depending on the bit position.

実施の形態２．
実施の形態１では、ステップＳ１０３では、通信された乱数ｒを受信したタイミングで、フリーランカウンタＳ１０２のカウンタ値を読み取り、そのカウンタ値に基づいて、ビット位置ｍを決定し、ステップＳ１０４で該当ビット位置ｍの値を変更してしたが、実施の形態２はこの変更方法を変えたものである。 Embodiment 2. FIG.
In the first embodiment, in step S103, the counter value of the free-run counter S102 is read at the timing when the transmitted random number r is received, the bit position m is determined based on the counter value, and the corresponding bit is determined in step S104. Although the value of the position m has been changed, the second embodiment changes this changing method.

図２に、実施の形態２のフローチャートを示す。
図１で示したフローと同じ手続きは同一の番号をつけている。 FIG. 2 shows a flowchart of the second embodiment.
The same procedure as the flow shown in FIG. 1 is assigned the same number.

ステップＳ２０３では、変更仕様決定部２０３が、乱数ｒを受信したタイミングで、フリーランカウンタの値Ｋを取得する。ここでは、変更仕様決定部２０３がフリーランカウンタの値Ｋをそのまま用いて暗号文を変形する仕様を決定するものとする。 In step S203, the modified specification determination unit 203 acquires the value K of the free-run counter at the timing when the random number r is received. Here, it is assumed that the modified specification determination unit 203 determines the specification for transforming the ciphertext using the free-run counter value K as it is.

ステップＳ２０４では、暗号文変形部が、カウンタ値Ｋを用いて格納暗号Ｃｎを変形する。変形する方法は色々考えられる。例えば、以下のような方法が考えられる。
１．カウンタ値Ｋと格納暗号Ｃｎの排他的論理和を計算し、結果を変形暗号とする。
２．格納暗号Ｃｎとカウンタ値Ｋを加算し、その結果を変形暗号とする。
３．格納暗号Ｃｎとカウンタ値Ｋを差分を計算し、その結果を変形暗号とする。 In step S204, the ciphertext deforming unit deforms the stored cipher Cn using the counter value K. There are various ways to deform. For example, the following method can be considered.
1. The exclusive OR of the counter value K and the stored cipher Cn is calculated, and the result is a modified cipher.
2. The stored cipher Cn and the counter value K are added, and the result is used as a modified cipher.
3. The difference between the stored cipher Cn and the counter value K is calculated, and the result is used as a modified cipher.

この発明の第２の実施の形態は、以上説明したように、ステップＳ２０４で乱数ｒをカウンタ値Ｋで変形しているので、予測不可能なカウンタ値Ｋの影響が複数ビットにおよび、変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析に耐性がある効果を得られる。 In the second embodiment of the present invention, as described above, since the random number r is transformed with the counter value K in step S204, the influence of the unpredictable counter value K affects a plurality of bits, and the modified cipher. Since the change of C′n becomes unpredictable from the outside, that is, the value of plaintext P cannot be known, an effect that is resistant to differential power analysis can be obtained.

実施の形態３．
次に、本発明の第３の実施の形態について説明する。
図３に、本実施の形態のフローチャートを示す。
実施の形態１とほとんど同一であるが、フリーランカウンタＳ１０２に供給するクロックを、内部クロックＣＬＫ３０１としている点が異なっている。フリーランカウンタＳ１０２以外は、外部から供給されるクロックに同期して動作しているものとする。 Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.
FIG. 3 shows a flowchart of the present embodiment.
This is almost the same as in the first embodiment except that the clock supplied to the free-run counter S102 is the internal clock CLK301. Other than the free-run counter S102, it is assumed that it is operating in synchronization with an externally supplied clock.

次に、動作について説明する。
内部クロックＣＬＫ３０１でフリーカウンタＳ１０２を動かす。乱数ｒを受取るタイミングで、フリーカウンタＳ１０２のカウンタ値を取得する（Ｓ１０３）。以下の動作は、実施の形態１および２と同一である。内部クロックＣＬＫ３０１でフリーカウンタＳ１０２が動作するので、外部クロックのタイミングからフリーカウンタＳ１０２のカウンタ値を予測するのが困難になる。 Next, the operation will be described.
The free counter S102 is moved by the internal clock CLK301. At the timing of receiving the random number r, the counter value of the free counter S102 is acquired (S103). The following operations are the same as those in the first and second embodiments. Since the free counter S102 operates with the internal clock CLK301, it is difficult to predict the counter value of the free counter S102 from the timing of the external clock.

この発明の第３の実施の形態は、以上説明したように、フリーランカウンタＳ１０２のクロックが外部とは切り離された内部クロックであるので、フリーランカウンタ値の予測がより困難となり、よって、変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析により強力な耐性がある効果を得られる。 In the third embodiment of the present invention, as described above, since the clock of the free-run counter S102 is an internal clock separated from the outside, it is more difficult to predict the free-run counter value. Since the change of the cipher C′n becomes unpredictable from the outside, that is, the value of the plaintext P cannot be known, an effect with strong tolerance can be obtained by differential power analysis.

実施の形態４．
次に、実施の形態４について説明する。
図４に、本実施の形態のフローチャートを示す。
実施の形態１とほとんど同一であるが、フリーランカウンタＳ１０２の代わりに、タイマーＳ４０２がある点が異なっている。 Embodiment 4 FIG.
Next, a fourth embodiment will be described.
FIG. 4 shows a flowchart of the present embodiment.
This is almost the same as in the first embodiment except that a timer S402 is provided instead of the free-run counter S102.

次に、動作について説明する。
ステップＳ１０３で、乱数ｒを受けたタイミングで、タイマーＳ４０２の値を取得し、ビット位置ｍを決める点が実施の形態１と異なるだけで、あとは、実施の形態１と同一である。 Next, the operation will be described.
In the step S103, the value of the timer S402 is acquired at the timing when the random number r is received, and the bit position m is determined only from the first embodiment, and the rest is the same as the first embodiment.

この発明の第４の実施の形態は、以上説明したように、タイマーは１チップマイコンなどに通常搭載されている機能なので、１チップマイコンに本デジタル認証方式を搭載するには、新たなるハードウェアを追加する必要がなく、コスト的に有利である効果が得られる。 In the fourth embodiment of the present invention, as described above, since the timer is a function normally mounted on a one-chip microcomputer or the like, a new hardware is required to mount this digital authentication method on a one-chip microcomputer. Therefore, it is possible to obtain an advantageous effect in terms of cost.

実施の形態５．
次に、実施の形態５について説明する。
図５に、本実施の形態のフローチャートを示す。
実施の形態３とほとんど同一であるが、内部クロックＣＬＫ３０１の代わりに、不安定な内部クロックＣＬＫ５０１となる点が異なっている。不安定なクロックは、周波数が温度特性により変化する不安定な発信器で生成する。不安定な発信器としては、インバータを奇数個リング状につないだリングオシレータなどを使用する。インバータ単体では製造上のバラツキがあり、温度特性もあるので、補正機能をつけていないリングオシレータは不安定な発信器となる。 Embodiment 5 FIG.
Next, a fifth embodiment will be described.
FIG. 5 shows a flowchart of the present embodiment.
Although it is almost the same as that of the third embodiment, the difference is that an unstable internal clock CLK501 is used instead of the internal clock CLK301. An unstable clock is generated by an unstable oscillator whose frequency varies with temperature characteristics. As an unstable transmitter, a ring oscillator in which an odd number of inverters are connected in a ring shape is used. Since the inverter alone has manufacturing variations and temperature characteristics, a ring oscillator without a correction function is an unstable transmitter.

次に、動作について説明する。
フリーランカウンタＳ１０２を不安定な内部クロックＣＬＫ５０１で動作させる点を除いて、実施の形態３と同一である。 Next, the operation will be described.
The third embodiment is the same as the third embodiment except that the free-run counter S102 is operated with an unstable internal clock CLK501.

この発明の第５の実施の形態は、以上説明したように、フリーランカウンタＳ１０２のクロックが外部とは切り離された不安定な内部クロックＣＬＫ５０１であるので、フリーランカウンタ値の予測がさらに困難となり、よって、変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析にさらに強力な耐性がある効果を得られる。 As described above, according to the fifth embodiment of the present invention, since the clock of the free-run counter S102 is an unstable internal clock CLK501 separated from the outside, it becomes more difficult to predict the free-run counter value. Therefore, the change of the modified cipher C′n becomes unpredictable from the outside, that is, the value of the plaintext P cannot be known.

実施の形態６．
次に、実施の形態６について説明する。
図６に、本実施の形態のフローチャートを示す。
実施の形態１とほとんど同一であるが、フリーランカウンタＳ１０２の代わりに、乱数発生器Ｓ６０２となる点が異なっている。Ｓ６０２が発する乱数は、真性乱数でも、擬似乱数でも構わない。また、ソフトウェアで発生させても、ハードウェアで発生させても構わない。 Embodiment 6 FIG.
Next, a sixth embodiment will be described.
FIG. 6 shows a flowchart of the present embodiment.
Although it is almost the same as that of the first embodiment, it is different in that it becomes a random number generator S602 instead of the free-run counter S102. The random number generated by S602 may be a true random number or a pseudo-random number. Further, it may be generated by software or hardware.

次に、動作について説明する。
ステップＳ１０３では、乱数発生器Ｓ６０２で発生した乱数値を基に、ビット位置ｍを決定することになる。この点以外は、実施の形態１と同一である。 Next, the operation will be described.
In step S103, the bit position m is determined based on the random number value generated by the random number generator S602. Except this point, the second embodiment is the same as the first embodiment.

この発明の第６の実施の形態は、以上説明したように、乱数発生器で発生させた数値を基にビット位置ｍを決めるので、変化するビット位置ｍの予測が困難となり、よって、変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析にさらに強力な耐性がある効果を得られる。 In the sixth embodiment of the present invention, as described above, since the bit position m is determined based on the numerical value generated by the random number generator, it is difficult to predict the changing bit position m. Since the change of C′n becomes unpredictable from the outside, that is, the value of the plaintext P cannot be known, an effect of having a stronger resistance to the differential power analysis can be obtained.

実施の形態７．
次に、実施の形態７について説明する。
実施の形態１で説明した図１０は、論理ブロック図であったが、図７に、本実施の形態のハードウェア形態を示す。
７０１は以下に述べる７０２から７０６の回路要素が構築されている集積回路である。７０２は各回路要素の動作を制御するシーケンス回路、７０３は外部との通信を行う通信回路、７０４は暗号計算を行う暗号回路、７０５は乱数を発生する乱数回路または自由にカウントするフリーランカウンタ、７０６はクロックを供給するクロック回路である。また、図には記載していないが、必要に応じて揮発メモリ、不揮発メモリを搭載するものとする。 Embodiment 7 FIG.
Next, a seventh embodiment will be described.
FIG. 10 described in the first embodiment is a logical block diagram, but FIG. 7 shows a hardware form of the present embodiment.
Reference numeral 701 denotes an integrated circuit in which circuit elements 702 to 706 described below are constructed. 702 is a sequence circuit that controls the operation of each circuit element, 703 is a communication circuit that communicates with the outside, 704 is a cryptographic circuit that performs cryptographic calculations, 705 is a random number circuit that generates random numbers, or a free-run counter that freely counts, A clock circuit 706 supplies a clock. Although not shown in the figure, a volatile memory and a nonvolatile memory are mounted as necessary.

デジタル認証において、認証を行う認証装置Ａと被認証装置Ｂのそれぞれに、集積回路７０１があるものとする。 In digital authentication, an integrated circuit 701 is assumed to exist in each of an authentication apparatus A and an authenticated apparatus B that perform authentication.

次に、動作について説明する。
実施の形態１を例にとって説明する。認証装置Ａや被認証装置Ｂの処理フローの制御は、シーケンス回路７０２が行う。例えば、ステップＳ１０１で被認証装置Ｂを認証するタイミングを検知して、乱数ｒを発生させるために乱数回路７０５に指示を出す、発生させた乱数ｒを送信するために通信回路７０３に指示を出すという具合である。ステップＳ１０１が終了すれば、暗号Ｃが送られてくるまで待機し、送られてきたらステップＳ１０８を処理する。被認証装置Ｂにおいても同様に被認証装置Ｂのフローをシーケンス回路が制御する。 Next, the operation will be described.
The first embodiment will be described as an example. The sequence circuit 702 controls the processing flow of the authentication device A and the device to be authenticated B. For example, the timing for authenticating the device to be authenticated B is detected in step S101, an instruction is issued to the random number circuit 705 to generate the random number r, and an instruction is issued to the communication circuit 703 to transmit the generated random number r. That's it. When step S101 is completed, the process waits until the cipher C is sent, and if it is sent, the process at step S108 is performed. Similarly, in the device to be authenticated B, the sequence circuit controls the flow of the device to be authenticated B.

外部との信号の送受信を通信回路７０３が行う。ここでは、デジタル信号の変復調、ビットコーディングなどが行われる。暗号計算は暗号回路７０４が行う。暗号アルゴリズムにそって暗号計算が行われる。予測不可能な数値を発生するには、乱数またはフリーランカウンタ７０５を使用する。クロック回路７０６は、内部に供給されるクロックを生成し、このクロックは外部から容易に観測できないように、クロックラインの保護などがなされているものとする。 The communication circuit 703 performs transmission / reception of signals with the outside. Here, modulation / demodulation of digital signals, bit coding, and the like are performed. The cryptographic circuit 704 performs the cryptographic calculation. Cryptographic calculation is performed according to the cryptographic algorithm. A random number or free-run counter 705 is used to generate unpredictable numbers. The clock circuit 706 generates a clock supplied to the inside, and the clock line is protected so that the clock cannot be easily observed from the outside.

この発明の第７の実施の形態は、以上説明したように、デジタル認証方式を実現する回路を１つの集積回路に実装したので、集積回路外では、乱数ｒと暗号Ｃのモニタしか出来ず、さらに、これらの情報からでは変形暗号Ｃ’ｎの変化が外部から予測不可能になり、つまり、平文Ｐの値を知ることが出来ないので、差分電力解析にさらに強力な耐性がある効果を得られる。 In the seventh embodiment of the present invention, as described above, since the circuit for realizing the digital authentication method is mounted on one integrated circuit, only the random number r and the cipher C can be monitored outside the integrated circuit. Furthermore, from this information, the change of the modified cipher C′n becomes unpredictable from the outside, that is, the value of the plaintext P cannot be known. It is done.

また、実施の形態７では、実施の形態１を例にとったが、シーケンス回路７０２の回路構成をかえることで、実施の形態２から６まで対応できることは言うまでもない。 In the seventh embodiment, the first embodiment is taken as an example, but it is needless to say that the second to sixth embodiments can be dealt with by changing the circuit configuration of the sequence circuit 702.

実施の形態８．
次に、実施の形態８について説明する。
図８に、本実施の形態のハードウェア形態を示す。
７０１〜７０６は実施の形態７と同一である。８０７は分離可能なテスト回路である。一般に、半導体回路には検査のためにテスト回路が実装されている。テスト回路は回路内部の状態を検査するために、内部と外部をつなぐパスを提供する。このような回路が集積回路７０１に実装されている場合、検査のためのパスが何らかの原因で変化して、内部と外部がつながってしまう恐れがある。場合によっては、予測困難とする変形暗号Ｃ’ｎが外部モニタ可能になってしまう。８０７の分離可能なテスト回路は、検査後この外部と内部を結ぶパスを物理的に分離できる回路である。例えば、検査後に集積回路をアニール（熱処理またはレーザ処理）することにより、信号ラインに酸化アイランドが生成されて、信号ラインを切断する方法を使うことができる。 Embodiment 8 FIG.
Next, an eighth embodiment will be described.
FIG. 8 shows a hardware form of the present embodiment.
Reference numerals 701 to 706 are the same as those in the seventh embodiment. Reference numeral 807 denotes a separable test circuit. Generally, a test circuit is mounted on a semiconductor circuit for inspection. The test circuit provides a path connecting the inside and the outside in order to check the state inside the circuit. When such a circuit is mounted on the integrated circuit 701, there is a possibility that the path for inspection changes for some reason and the inside and the outside are connected. In some cases, the modified cipher C′n that is difficult to predict can be externally monitored. The 807 separable test circuit is a circuit that can physically separate the path connecting the outside and the inside after the inspection. For example, by annealing (heat treatment or laser processing) the integrated circuit after inspection, an oxide island is generated in the signal line, and a method of cutting the signal line can be used.

この発明の第８の実施の形態は、以上説明したように、デジタル認証方式を実現する回路を１つの集積回路に実装し、かつ、外部とつながる恐れのある信号ラインを物理的に切断したので、暗号計算途中、シーケンス途中の信号モニタが容易に出来なくなり、さらに、変形暗号Ｃ’ｎの変化が外部から予測不可能になる。つまり、平文Ｐの値を知ることが出来ないので、差分電力解析にさらに強力な耐性がある効果を得られる。 In the eighth embodiment of the present invention, as described above, the circuit for realizing the digital authentication method is mounted on one integrated circuit, and the signal line that may be connected to the outside is physically cut off. In addition, it becomes difficult to monitor the signal during the cryptographic calculation and during the sequence, and the change of the modified cipher C′n becomes unpredictable from the outside. That is, since the value of the plaintext P cannot be known, an effect of having a stronger resistance to the differential power analysis can be obtained.

また、実施の形態８では、シーケンス回路７０２の回路構成をかえることで、実施の形態１から６まで対応できることは言うまでもない。 In the eighth embodiment, it is needless to say that the first to sixth embodiments can be handled by changing the circuit configuration of the sequence circuit 702.

実施の形態９．
次に、実施の形態９について説明する。
図９に、本実施の形態のハードウェア形態を示す。
９０１は各種Ｉ／Ｏ機能が備わった１チップマイコンである。マイコンはプログラムを書き換えることで様々な機能を実現することができる。本実施の形態では、実施の形態１のデジタル認証方式のフローを実現するプログラムがロードされているものとする。９０２は、通信を行うための回路がチップないしボードの通信回路である。マイコン９０１と通信回路９０２とは信号ラインでつながっている。 Embodiment 9 FIG.
Next, Embodiment 9 will be described.
FIG. 9 shows a hardware form of the present embodiment.
Reference numeral 901 denotes a one-chip microcomputer having various I / O functions. The microcomputer can realize various functions by rewriting the program. In the present embodiment, it is assumed that a program for realizing the flow of the digital authentication method of the first embodiment is loaded. Reference numeral 902 denotes a communication circuit in which a circuit for performing communication is a chip or a board. The microcomputer 901 and the communication circuit 902 are connected by a signal line.

デジタル認証において、認証を行う認証装置Ａと被認証装置Ｂのそれぞれに、マイコン９０１、通信回路９０２があるものとする。 In digital authentication, it is assumed that each of an authentication apparatus A and an authenticated apparatus B that perform authentication includes a microcomputer 901 and a communication circuit 902.

次に、動作について説明する。
必要に応じて、図１を参照して説明を行う。認証装置Ａのマイコン９０１は、何らかのタイミングで被認証装置Ｂを認証する必要が生じると、ステップＳ１０１で乱数ｒをソフトウェア手法で発生させる。乱数は信号ラインを介して通信回路９０２に送られ、被認証装置Ｂに向けて発信される。その後、認証装置Ａは待機状態になる。 Next, the operation will be described.
The description will be made with reference to FIG. 1 as necessary. If the microcomputer 901 of the authentication device A needs to authenticate the device B to be authenticated at some timing, the microcomputer 901 generates a random number r by a software technique in step S101. The random number is sent to the communication circuit 902 via the signal line and transmitted to the device to be authenticated B. Thereafter, the authentication device A enters a standby state.

被認証装置Ｂでは、認証装置Ａからの信号を受取ると、マイコン９０１内のフリーランカウントＳ１０２のカウンタ値からビット位置ｍを決める（Ｓ１０３）。その後、格納してある暗号の一部Ｃｎのビット位置ｍの値を変更して（Ｓ１０４）、平文Ｐを得る（Ｓ１０５）。平文Ｐを暗号化し、暗号Ｃを、信号ラインを介して、通信回路９０２に送り、認証装置Ａに向けて発信する（Ｓ１０６）。一方、暗号Ｃの一部は、次回に備えて格納される（Ｓ１０７）。その後、被認証装置Ｂは待機状態になる。この一連のシーケンス中、フリーランカウンタＳ１０２は、マイコン９０１の場合は内蔵タイマーで代用することになる。 Upon receiving the signal from the authentication device A, the device to be authenticated B determines the bit position m from the counter value of the free run count S102 in the microcomputer 901 (S103). Thereafter, the value of the bit position m of the stored part of the cipher Cn is changed (S104), and the plaintext P is obtained (S105). The plaintext P is encrypted, and the cipher C is sent to the communication circuit 902 via the signal line and transmitted to the authentication device A (S106). On the other hand, a part of the encryption C is stored for the next time (S107). Thereafter, the device to be authenticated B enters a standby state. In this series of sequences, the free-run counter S102 is replaced by a built-in timer in the case of the microcomputer 901.

待機状態にある認証装置Ａは、被認証装置Ｂからの信号を受取ると、暗号Ｃを復号し（Ｓ１０８）、平文Ｐ’から乱数ｒ’を取り出し（Ｓ１０９）、乱数ｒと乱数ｒ’を比較し認証結果を判断する（Ｓ１１０）。その後、認証装置Ａは待機状態、または、定められた次の処理を行う。 When receiving the signal from the device to be authenticated B, the authentication device A in the standby state decrypts the cipher C (S108), extracts the random number r ′ from the plaintext P ′ (S109), and compares the random number r with the random number r ′. Then, the authentication result is determined (S110). Thereafter, the authentication device A performs a standby state or a predetermined process.

この発明の第９の実施の形態は、以上説明したように、デジタル認証方式を実現するプログラムをマイコンで実行し、認証作業中のデータはマイコン内に閉じて存在するので、ビット位置ｍの予測、変形暗号Ｃ’ｎの変化が外部から予測不可能になる。つまり、平文Ｐの値を知ることが出来ないので、差分電力解析に強力な耐性がある効果を得られる。また、マイコンという多機能なデバイスを使用しているので、デジタル認証をマイコンを使用している既存のシステムに容易に搭載できるという効果を得られる。 In the ninth embodiment of the present invention, as described above, since the program for realizing the digital authentication method is executed by the microcomputer and the data during the authentication operation is closed in the microcomputer, the bit position m is predicted. The change of the modified cipher C′n becomes unpredictable from the outside. That is, since the value of the plaintext P cannot be known, an effect of having strong resistance to the differential power analysis can be obtained. Moreover, since a multifunctional device called a microcomputer is used, it is possible to obtain an effect that digital authentication can be easily installed in an existing system using the microcomputer.

また、実施の形態９では、プログラムをかえることで、実施の形態２から６まで対応できることは言うまでもない。 Needless to say, the ninth embodiment can cope with the second to sixth embodiments by changing the program.

実施の形態１０．
図１１は、図１０の暗号文メモリ２０８を平文メモリ３０８とし、図１０の暗号文変形部２０４を平文変形部３０４としたものである。
このように、暗号文の代わりに、平文を記憶して変形するようにしてもよい。また、平文ではなく、その他のデータ文でも構わない。 Embodiment 10 FIG.
FIG. 11 shows the ciphertext memory 208 in FIG. 10 as a plaintext memory 308 and the ciphertext deforming unit 204 in FIG. 10 as a plaintext deforming unit 304.
In this way, instead of ciphertext, plaintext may be stored and modified. Also, other data sentences may be used instead of plain text.

実施の形態１１．
図１２は、暗号文変形部２０４が、常時、或いは、任意時に暗号文メモリ２０８の暗号文を読み取りして変更仕様決定部２０３による変更仕様に基づいて暗号文メモリ２０８の暗号文を更新し、連接部３０５が、常時、或いは、任意時に変更される暗号文メモリ２０８の暗号文を乱数ｒと連接する場合を示している。
この実施の形態によれば、乱数ｒの受信タイミングに依存しないで変形暗号文を作成することが出来る。 Embodiment 11 FIG.
In FIG. 12, the ciphertext deforming unit 204 reads the ciphertext in the ciphertext memory 208 at any time or at any time and updates the ciphertext in the ciphertext memory 208 based on the change specification by the change specification determining unit 203. The case where the connection part 305 connects the ciphertext of the ciphertext memory 208 changed always or arbitrarily is connected with the random number r is shown.
According to this embodiment, the modified ciphertext can be created without depending on the reception timing of the random number r.

実施の形態１２．
図１３は、変更仕様決定部２０３が複数の変更仕様（図１３では、仕様１、仕様２、仕様３）から１つの仕様を時刻に応じて、または、順番に応じて、または、ランダムに選択して使用する場合を示している。
この実施の形態によれば、変更仕様が毎回変わるので、変形暗号文がさらに予測不可能になるという効果がある。 Embodiment 12 FIG.
FIG. 13 shows that the changed specification determination unit 203 selects one specification from a plurality of changed specifications (specification 1, specification 2, and specification 3 in FIG. 13) according to time, according to order, or randomly. The case where it is used is shown.
According to this embodiment, since the change specification changes every time, there is an effect that the modified ciphertext becomes further unpredictable.

実施の形態１のデジタル認証方式のフローチャート。3 is a flowchart of the digital authentication method according to the first embodiment. 実施の形態２のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the second embodiment. 実施の形態３のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the third embodiment. 実施の形態４のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the fourth embodiment. 実施の形態５のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the fifth embodiment. 実施の形態６のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the sixth embodiment. 実施の形態７のハードウェア構成図。FIG. 18 is a hardware configuration diagram of the seventh embodiment. 実施の形態８のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to an eighth embodiment. 実施の形態９のデジタル認証方式のフローチャート。10 is a flowchart of a digital authentication method according to the ninth embodiment. 実施の形態１のデジタル認証方式の論理ブロック図。FIG. 3 is a logic block diagram of the digital authentication method according to the first embodiment. 実施の形態１０のデジタル認証方式の論理ブロック図。FIG. 21 is a logic block diagram of a digital authentication method according to the tenth embodiment. 実施の形態１１のデジタル認証方式の論理ブロック図。FIG. 21 is a logic block diagram of a digital authentication method according to an eleventh embodiment. 実施の形態１２のデジタル認証方式の論理ブロック図。FIG. 19 is a logic block diagram of a digital authentication method according to the twelfth embodiment.

符号の説明Explanation of symbols

１００認証装置、１０１乱数発生器、１０２乱数メモリ、１０３復号回路、１０４復号化部、１０５乱数取出部、１０６認証部、２００被認証装置、２０１フリーランカウンタ、２０２シーケンス部、２０３変更仕様決定部、２０４暗号文変形部、２０５連接部、２０６暗号化部、２０７暗号回路、２０８暗号文メモリ、３０４平文変形部、３００チャレンジ・レスポンス認証システム、３０８平文メモリ。 DESCRIPTION OF SYMBOLS 100 Authentication apparatus, 101 Random number generator, 102 Random number memory, 103 Decoding circuit, 104 Decoding part, 105 Random number extraction part, 106 Authentication part, 200 Authentication apparatus, 201 Free run counter, 202 Sequence part, 203 Change specification determination part 204 ciphertext transformation unit, 205 concatenation unit, 206 encryption unit, 207 cryptographic circuit, 208 ciphertext memory, 304 plaintext transformation unit, 300 challenge / response authentication system, 308 plaintext memory.

Claims

認証装置からチャレンジデータを受信してレスポンスデータを応答することにより、認証装置により認証される被認証装置において、
変化値を発生させる変化値発生器と、
データ文を記憶するデータ文メモリと、
暗号回路と、
認証装置からチャレンジデータを受信し、変化値発生器が発生させた変化値とデータ文メモリに記憶されたをデータ文とを取得し、変化値に基づいてデータ文を変更した変形データ文を作成し、この変形データ文とチャレンジデータとを暗号回路で暗号化してレスポンスデータを作成しこのレスポンスデータを認証装置に送信するシーケンス部と
を備えたことを特徴とする被認証装置。 In the authenticated device authenticated by the authentication device by receiving the challenge data from the authentication device and responding with the response data,
A change value generator for generating a change value;
A data statement memory for storing data statements;
A cryptographic circuit;
The challenge data is received from the authentication device, the change value generated by the change value generator and the data sentence stored in the data sentence memory are acquired, and the modified data sentence is created by changing the data sentence based on the change value. And a sequence unit that encrypts the modified data sentence and the challenge data with an encryption circuit to create response data and transmits the response data to the authentication device.

上記シーケンス部は、
認証装置からチャレンジデータを受信した場合、変化値発生器が発生させた変化値を取得して、暗号文を変更する変更仕様を決定する変更仕様決定部と、
変更仕様決定部が決定した変更仕様に基づいてデータ文を変更して変形データ文を作成するデータ文変形部と、
データ文変形部が作成した変形データ文とチャレンジデータと連接した連接文を作成する連接部と、
連接部が作成した連接文を応答平文として暗号回路で暗号化してレスポンスデータを作成しこのレスポンスデータを認証装置に送信するとともに、このレスポンスデータをデータ文メモリに記憶する暗号化部と
を備えたことを特徴とする請求項１記載の被認証装置。 The sequence part is
When the challenge data is received from the authentication device, the change specification determining unit that acquires the change value generated by the change value generator and determines the change specification for changing the ciphertext;
A data statement transformation unit that creates a modified data statement by changing the data statement based on the change specification determined by the change specification determination unit;
A concatenated part for creating a concatenated sentence concatenated with the deformed data sentence and the challenge data created by the data sentence deforming part;
An encryption unit that encrypts the concatenated text created by the concatenated part as a response plaintext by an encryption circuit to create response data, transmits the response data to the authentication device, and includes an encryption unit that stores the response data in the data text memory. The device to be authenticated according to claim 1.

上記変化値発生器は、
フリーランカウンタと、タイマーと、乱数発生器との少なくともいずれかを備えたことを特徴とする請求項１記載の被認証装置。 The change value generator is
The authenticated device according to claim 1, further comprising at least one of a free-run counter, a timer, and a random number generator.

上記変化値発生器は、
クロック信号を供給するクロックを内蔵したフリーランカウンタを備えたことを特徴とする請求項１記載の被認証装置。 The change value generator is
2. The device to be authenticated according to claim 1, further comprising a free-run counter incorporating a clock for supplying a clock signal.

上記変化値発生器は、
不安定なクロック信号を供給するクロックと、クロックから供給された不安定なクロック信号に基づいて変化値を発生させるフリーランカウンタを備えたことを特徴とする請求項１記載の被認証装置。 The change value generator is
The device to be authenticated according to claim 1, further comprising: a clock that supplies an unstable clock signal; and a free-run counter that generates a change value based on the unstable clock signal supplied from the clock.

上記変更仕様決定部は、以下の少なくともいずれかに基づいて、データ文を変更する変更仕様を決定することを特徴とする請求項１記載の被認証装置。
（１）変化値のビット値が１であるビットの数
（２）変化値のビット値が０であるビットの数
（３）変化値のビット値が１であるビットの位置
（４）変化値のビット値が０であるビットの位置 The device to be authenticated according to claim 1, wherein the change specification determination unit determines a change specification for changing a data sentence based on at least one of the following.
(1) Number of bits whose change value bit value is 1 (2) Number of bits whose change value bit value is 0 (3) Position of bit whose change value bit value is 1 (4) Change value The position of the bit whose bit value is 0

上記上記データ文変形部は、以下の少なくともいずれかの変更により、データ文を変更することを特徴とする請求項１記載の被認証装置。
（１）データ文を所定のビット位置のビット値を１に設定する
（２）データ文を所定のビット位置のビット値を０に設定する
（３）データ文を所定のビット位置のビット値を反転値に設定する The device to be authenticated according to claim 1, wherein the data sentence transformation unit changes the data sentence by at least one of the following changes.
(1) Set the bit value of the predetermined bit position to 1 in the data sentence. (2) Set the bit value of the predetermined bit position to 0 in the data sentence. (3) Set the bit value in the predetermined bit position of the data sentence. Set to reverse value

上記データ文変形部は、以下の少なくともいずれかの変更により、データ文を変更することを特徴とする請求項１記載の被認証装置。
（１）変化値とデータ文との排他的論理和演算
（２）変化値とデータ文との加算演算
（３）変化値とデータ文との減算演算 The authenticated device according to claim 1, wherein the data sentence changing unit changes the data sentence by at least one of the following changes.
(1) Exclusive OR operation of change value and data sentence (2) Addition operation of change value and data sentence (3) Subtraction operation of change value and data sentence

被認証装置へチャレンジデータを送信してレスポンスデータを受信することにより、被認証装置を認証する認証装置において、
チャレンジデータを発生させ被認証装置へチャレンジデータを送信するチャレンジデータ発生器と、
被認証装置へ送信したチャレンジデータを記憶するチャレンジデータメモリと、
復号回路と、
被認証装置からレスポンスデータを受信し、復号回路で応答平文を復号する復号化部と、
復号化部で復号した応答平文の一部からチャレンジデータを取り出すチャレンジデータ取出部と、
チャレンジデータメモリが記憶したチャレンジデータと、チャレンジデータ取出部が取り出したチャレンジデータとを比較し、一致した場合に、被認証装置を認証する認証部と
を備えたことを特徴とする認証装置。 In the authentication device that authenticates the device to be authenticated by sending the challenge data to the device to be authenticated and receiving the response data,
A challenge data generator that generates challenge data and transmits the challenge data to the device to be authenticated;
A challenge data memory for storing challenge data transmitted to the device to be authenticated;
A decoding circuit;
A decryption unit that receives response data from the device to be authenticated and decrypts the response plaintext by a decryption circuit;
A challenge data extraction unit that extracts the challenge data from a part of the response plaintext decrypted by the decryption unit;
An authentication apparatus comprising: an authentication unit that authenticates a device to be authenticated when the challenge data stored in the challenge data memory and the challenge data extracted by the challenge data extraction unit are compared and matched.

認証装置からチャレンジデータを受信してレスポンスデータを応答する被認証装置と、被認証装置へチャレンジデータを送信してレスポンスデータを受信することにより被認証装置を認証する認証装置とを備えた認証システムにおいて、
上記被認証装置は、
変化値を発生させる変化値発生器と、
データ文を記憶するデータ文メモリと、
暗号回路と、
認証装置からチャレンジデータを受信し、変化値発生器が発生させた変化値とデータ文メモリに記憶されたをデータ文とを取得し、変化値に基づいてデータ文を変更した変形データ文を作成し、この変形データ文とチャレンジデータとを暗号回路で暗号化してレスポンスデータを作成しこのレスポンスデータを認証装置に送信するシーケンス部と
を備え、
上記認証装置は、
チャレンジデータを発生させ被認証装置へチャレンジデータを送信するチャレンジデータ発生器と、
被認証装置へ送信したチャレンジデータを記憶するチャレンジデータメモリと、
復号回路と、
被認証装置からレスポンスデータを受信し、復号回路で応答平文を復号する復号化部と、
復号化部で復号した応答平文の一部からチャレンジデータを取り出すチャレンジデータ取出部と、
チャレンジデータメモリが記憶したチャレンジデータと、チャレンジデータ取出部が取り出したチャレンジデータとを比較し、一致した場合に、被認証装置を認証する認証部と
を備えたことを特徴とする認証システム。 An authentication system comprising an authenticated device that receives challenge data from an authentication device and responds with response data, and an authentication device that authenticates the authenticated device by transmitting challenge data to the authenticated device and receiving response data In
The device to be authenticated is
A change value generator for generating a change value;
A data statement memory for storing data statements;
A cryptographic circuit;
The challenge data is received from the authentication device, the change value generated by the change value generator and the data sentence stored in the data sentence memory are acquired, and the modified data sentence is created by changing the data sentence based on the change value. And a sequence unit that encrypts the modified data sentence and the challenge data with an encryption circuit to create response data and transmits the response data to the authentication device,
The authentication device
A challenge data generator that generates challenge data and transmits the challenge data to the device to be authenticated;
A challenge data memory for storing challenge data transmitted to the device to be authenticated;
A decoding circuit;
A decryption unit that receives response data from the device to be authenticated and decrypts the response plaintext by a decryption circuit;
A challenge data extraction unit that extracts the challenge data from a part of the response plaintext decrypted by the decryption unit;
An authentication system comprising: an authentication unit that authenticates a device to be authenticated when the challenge data stored in the challenge data memory and the challenge data extracted by the challenge data extraction unit are compared and matched.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置がフリーランカウンタを有し、
被認証装置がチャレンジデータを受取るタイミングで、フリーランカウンタのカウンタ値を取得し、カウンタ値よりビット位置を決定し、
被認証装置が格納されている暗号の一部のビット位置の一部を変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a free-run counter,
At the timing when the device to be authenticated receives the challenge data, obtain the counter value of the free-run counter, determine the bit position from the counter value,
Transform a part of the bit position of a part of the cipher in which the device to be authenticated is stored,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置がフリーランカウンタ有し、
被認証装置がチャレンジデータを受取るタイミングで、フリーランカウンタのカウンタ値を取得し、
被認証装置が格納されている暗号の一部をカウンタ値で変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a free-run counter,
At the timing when the device to be authenticated receives the challenge data, obtain the counter value of the free-run counter,
A part of the cipher that stores the device to be authenticated is transformed with the counter value,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置がフリーランカウンタを有し、
被認証装置が内部クロックを有し、フリーランカウンタにクロックを供給し、
被認証装置がチャレンジデータを受取るタイミングで、フリーランカウンタのカウンタ値を取得し、カウンタ値よりビット位置を決定し、
被認証装置が格納されている暗号の一部のビット位置の一部を変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a free-run counter,
The device to be authenticated has an internal clock and supplies the clock to the free-run counter.
At the timing when the device to be authenticated receives the challenge data, obtain the counter value of the free-run counter, determine the bit position from the counter value,
Transform a part of the bit position of a part of the cipher in which the device to be authenticated is stored,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置がタイマーを有し、
被認証装置がチャレンジデータを受取るタイミングで、タイマーのタイマー値を取得し、タイマー値よりビット位置を決定し、
被認証装置が格納されている暗号の一部のビット位置の一部を変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a timer,
At the timing when the device to be authenticated receives the challenge data, obtain the timer value of the timer, determine the bit position from the timer value,
Transform a part of the bit position of a part of the cipher in which the device to be authenticated is stored,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置がフリーランカウンタ有し、
被認証装置が不安定な内部クロックを有し、フリーランカウンタにクロックを供給し、
被認証装置がチャレンジデータを受取るタイミングで、フリーランカウンタのカウンタ値を取得し、カウンタ値よりビット位置を決定し、
被認証装置が格納されている暗号の一部のビット位置の一部を変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a free-run counter,
The device to be authenticated has an unstable internal clock and supplies the clock to the free-run counter.
At the timing when the device to be authenticated receives the challenge data, obtain the counter value of the free-run counter, determine the bit position from the counter value,
Transform a part of the bit position of a part of the cipher in which the device to be authenticated is stored,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

認証装置がチャレンジデータを被認証装置に送り、被認証装置がチャレンジデータを秘密鍵で暗号化し、その暗号をレスポンスデータとして認証装置に送り、認証装置はレスポンスデータを復号し、チャレンジデータと比較を行うチャレンジ・レスポンスの認証方法において、
認証装置が乱数１をチャレンジデータとして発生し、チャレンジデータを被認証装置に通信し、
被認証装置が乱数発生器を有し、
被認証装置がチャレンジデータを受取るタイミングで、乱数発生器が発生する乱数値を取得し、乱数値よりビット位置を決定し、
被認証装置が格納されている暗号の一部のビット位置の一部を変形し、
被認証装置がチャレンジデータ、変形暗号を結合し、平文１を作り、
被認証装置が平文１を秘密鍵で暗号化し、暗号文をレスポンスデータとして認証装置に通信し、
被認証装置が暗号文の一部を保存し、
認証装置がレスポンスデータを復号し、平文２を求め、
認証装置が平文２から乱数部分を抽出して、乱数２を求め、
認証装置が乱数１と乱数２を比較判断して、
認証が行われることを特徴とするデジタル認証方法。 The authentication device sends the challenge data to the device to be authenticated, the device to be authenticated encrypts the challenge data with the secret key, sends the encryption as response data to the authentication device, and the authentication device decrypts the response data and compares it with the challenge data. In the challenge-response authentication method to be performed,
The authentication device generates random number 1 as challenge data, communicates the challenge data to the device to be authenticated,
The device to be authenticated has a random number generator,
At the timing when the device to be authenticated receives the challenge data, obtain the random value generated by the random number generator, determine the bit position from the random value,
Transform a part of the bit position of a part of the cipher in which the device to be authenticated is stored,
The device to be authenticated combines the challenge data and the modified cipher to create plaintext 1,
The device to be authenticated encrypts plaintext 1 with a secret key, communicates the ciphertext as response data to the authentication device,
The device to be authenticated stores a part of the ciphertext,
The authentication device decrypts the response data and obtains plaintext 2
The authentication device extracts the random number part from plaintext 2 to obtain random number 2,
The authentication device compares random number 1 and random number 2, and
A digital authentication method, wherein authentication is performed.

集積回路に、
デジタル認証方式の制御を行うシーケンス回路と、
通信を行う通信回路と、
暗号計算を行う暗号回路と、
数値を発生する乱数回路とフリーランカウンタとのいずれかと、
外部からクロックがモニタできないようにクロックラインが保護され、上記シーケンス回路と、通信回路と、暗号回路と、乱数回路とフリーランカウンタとのいずれかとにクロックを供給するクロック回路とが実装されていることを特徴とするデジタル認証集積回路。 In integrated circuits,
A sequence circuit for controlling the digital authentication method;
A communication circuit for performing communication;
A cryptographic circuit for performing cryptographic calculations;
Either a random number circuit that generates a numerical value or a free-run counter,
The clock line is protected so that the clock cannot be monitored from the outside, and the clock circuit for supplying the clock to any of the sequence circuit, the communication circuit, the encryption circuit, the random number circuit, and the free-run counter is mounted. A digital authentication integrated circuit.

分離可能なテスト回路を実装したことを特徴とする請求項１７記載のデジタル認証集積回路。 18. The digital authentication integrated circuit according to claim 17, wherein a separable test circuit is mounted.