JP2005203664A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2005203664A JP2005203664A JP2004010208A JP2004010208A JP2005203664A JP 2005203664 A JP2005203664 A JP 2005203664A JP 2004010208 A JP2004010208 A JP 2004010208A JP 2004010208 A JP2004010208 A JP 2004010208A JP 2005203664 A JP2005203664 A JP 2005203664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- mounting
- jig
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半田バンプ溶融するために、リフロー炉などの加熱装置で加熱の際に、0.3mm未満の薄い厚さの樹脂製の回路基板に反りなどの変形を生じることなく実装ができ、信頼性の高い実装体を得るためのフリップチップによる半導体装置の実装方法を提供することである。
【解決手段】位置決めピンを有する搬送治具上に位置決め穴を有し、電極配線および実装パッドが形成された樹脂製の回路基板を載置する回路基板載置工程と、搬送治具上に位置決め穴を有し、かつ半導体装置の外形サイズを位置決めできるだけの貫通孔を有する基板押え治具を載置する押え治具載置工程と、半田バンプが回路基板と向き合う方向に、貫通孔内に半導体装置を挿入し、半田バンプと実装パッドを当接させて、回路基板上に位置決めして搭載する位置決め工程と、半田バンプを溶融させて、半田バンプと実装パッドを電気的に接合して固着させる加熱工程とを備える工程を採用した。
【選択図】 図3
【解決手段】位置決めピンを有する搬送治具上に位置決め穴を有し、電極配線および実装パッドが形成された樹脂製の回路基板を載置する回路基板載置工程と、搬送治具上に位置決め穴を有し、かつ半導体装置の外形サイズを位置決めできるだけの貫通孔を有する基板押え治具を載置する押え治具載置工程と、半田バンプが回路基板と向き合う方向に、貫通孔内に半導体装置を挿入し、半田バンプと実装パッドを当接させて、回路基板上に位置決めして搭載する位置決め工程と、半田バンプを溶融させて、半田バンプと実装パッドを電気的に接合して固着させる加熱工程とを備える工程を採用した。
【選択図】 図3
Description
本発明は、半導体装置を回路基板上へ実装する実装方法に関するもので、さらに詳しくは、半田バンプを有する半導体装置を回路基板上にフリップチップ実装する方法に関するものである。
近年、半導体実装は高密度化方向にあり、実装面積の低減および電極数の増加に対して、フリップチップ実装が有効とされている。このフリップチップ実装は、半導体装置の各パッド電極上に導電性のバンプを設け、このバンプを回路基板上の各実装パッドと電気的に接続するようにして実装するものである。
また、同一回路基板上に複数個の半導体チップをフリップチップ実装するには、リフロー炉等の加熱装置で一括実装が可能な半田バンプによるフリップチップ実装が有効である。この様に、半田バンプを有する半導体装置を回路基板に実装する方法が既に提案されている(例えば特許文献1参照。)。
〔従来の半導体装置の実装方法の説明:図5〜図7〕
その従来の実装方法について、図5〜図7を用いて説明する。図5〜図7は、従来の半導体装置の半田バンプによるフリップチップ型の実装方法を示す工程断面図である。
その従来の実装方法について、図5〜図7を用いて説明する。図5〜図7は、従来の半導体装置の半田バンプによるフリップチップ型の実装方法を示す工程断面図である。
初めに図5に示すように、例えば、ポリイミド等の材料からなる回路基板5を搬送治具11上に載置する。この時、回路基板5の位置決め穴9が搬送治具11上の位置決めピン15を貫通するようにして載置し、これにより、回路基板5の位置決めが成される。また、回路基板5に形成された実装パッド7上に、半田の濡れ性を良好にするためのフラックスを予め供給しておく。
ここで回路基板5には、半導体装置1上の半田バンプ3と合致する位置に実装パッド7が設けられていて、この実装パッド7の表面には半導体装置1の半田バンプ3との濡れ性を良好にするために、ニッケル−金メッキまたは半田メッキを施すことが好ましい。
次に図6に示すように、回路基板5の実装パッド7と半導体装置1上の半田バンプ3の位置合わせを行い、直径約0.1mmの半田バンプ3が複数個設けられた半導体装置1を位置決めされた回路基板5上に搭載する。その後、半導体装置1を回路基板5上に設置した状態でリフロー等の加熱装置を用いて半田の融点より高い温度で加熱して半田バンプ3を溶融させた後、常温に戻して回路基板5上に半導体装置1を固着する。これで、半導体装置1と回路基板5とが、電気的に接続される。
最後に図7に示すように、半田バンプ3周りに付着しているフラックス残渣を洗浄して、半導体装置1と回路基板5の間に封止樹脂21を注入し、この封止樹脂21を加熱硬化させることで実装体が完成する。そして、この実装体を搬送治具から外すことで、目的の回路基板5に半導体装置1が実装された実装体を得ることができる。
しかしながら上記した方法により、金属基板、ガラス基板等の回路基板、または厚さが
0.3mm以上の樹脂基板製の回路基板には、半導体装置をフリップチップ実装した実装体を得ることができるが、0.3mm未満の薄い厚さの樹脂製の回路基板に対して以下に示す問題点があった。
0.3mm以上の樹脂基板製の回路基板には、半導体装置をフリップチップ実装した実装体を得ることができるが、0.3mm未満の薄い厚さの樹脂製の回路基板に対して以下に示す問題点があった。
従来の半導体装置の実装方法を、0.3mm未満の薄い厚さの樹脂製の回路基板へのフリップチップ実装にそのまま適用すると、半田バンプ3を溶融するために、リフロー炉などの加熱装置で加熱の際に、回路基板5に反りなどの変形が生じる。すると位置合わせを行なって実装パッド7上に搭載した半導体装置1にズレが生じる。このズレを生じたまま半導体装置1を加熱装置で加熱し、半田バンプ3を溶融すると、半田バンプ3と実装パッド7との接続が不完全となる。この結果、半導体装置1と回路基板5との電気的接続が不十分となり、電気的に信頼性を損なうという場合があった。
〔発明の目的〕
そこで本発明の目的は、上記課題を解決して、半田バンプを有する半導体装置を0.3mm未満の薄い厚さの樹脂製の回路基板に実装するフリップチップ実装方法において、半田バンプ溶融するために、リフロー炉などの加熱装置で加熱の際に、回路基板に反りなどの変形を生じることなく実装ができ、信頼性の高い実装体を得るためのフリップチップによる半導体装置の実装方法を提供することである。
そこで本発明の目的は、上記課題を解決して、半田バンプを有する半導体装置を0.3mm未満の薄い厚さの樹脂製の回路基板に実装するフリップチップ実装方法において、半田バンプ溶融するために、リフロー炉などの加熱装置で加熱の際に、回路基板に反りなどの変形を生じることなく実装ができ、信頼性の高い実装体を得るためのフリップチップによる半導体装置の実装方法を提供することである。
上記目的を達成するために、本発明の半導体装置の実装方法は、下記記載の方法を採用する。
本発明の半導体装置の実装方法は、半田バンプを有する半導体装置を回路基板上にフリップチップ実装する方法において、位置決めピンを有する搬送治具上に、位置決め穴を有し、電極配線および実装パッドが形成された樹脂製の回路基板を載置する回路基板載置工程と、搬送治具上に位置決め穴を有し、かつ半導体装置の外形サイズを位置決めできるだけの貫通孔を有する基板押え治具を載置する押え治具載置工程と、半田バンプが回路基板と向き合う方向に、貫通孔内に半導体装置を挿入し、半田バンプと実装パッドを当接させて、回路基板上に位置決めして搭載する位置決め工程と、半田バンプを溶融させて、半田バンプと実装パッドを電気的に接合して固着させる加熱工程と、半導体装置と回路基板の間に封止樹脂を流し込み、この封止樹脂を加熱硬化させる封止工程とを備えることを特徴とする。
本発明において、半田バンプを有する半導体装置を、例えば0.3mm未満の薄い厚さの樹脂製の回路基板にフリップチップ実装する半導体装置の実装方法において、回路基板は搬送治具上に供給され、この時、回路基板の位置決め穴と搬送治具上の位置決めピンによって位置決めされる。また回路基板上には基板押え治具が供給され、搬送治具上の位置決めピンと基板押え治具の位置決め穴によって位置決めされる。
回路基板は、半導体装置を搭載する周辺が、搬送治具と基板押え治具で挟まれた状態で、回路基板上に半導体装置を搭載後、加熱装置で加熱される。このため、基板押え治具の重量によって、回路基板には反りなどの変形が生じることはないために、半導体装置のズレが生じない。以上の工程によって、電気的に信頼性の高い実装体を得るための半導体装置の実装方法が提供される。
以下、図面を用いて本発明の半導体装置の実装方法について説明する。図1〜図4は、本発明の実装方法を示す断面工程図である。図において、従来技術と同一形状の部材は同
一符号で示す。
一符号で示す。
〔本発明の半導体装置の実装方法の説明:図1〜図4〕
はじめに図1に示すように、回路基板5を搬送治具11に載置する。この時、回路基板5の位置決め穴9が搬送治具11上の位置決めピン13を貫通するように配置する。これで、回路基板5が搬送治具11上に固定される。また、回路基板5の実装パッド7上には、半田の濡れ性を良好にするために、予めフラックスを供給しておくことが好ましい。
はじめに図1に示すように、回路基板5を搬送治具11に載置する。この時、回路基板5の位置決め穴9が搬送治具11上の位置決めピン13を貫通するように配置する。これで、回路基板5が搬送治具11上に固定される。また、回路基板5の実装パッド7上には、半田の濡れ性を良好にするために、予めフラックスを供給しておくことが好ましい。
また、回路基板5には位置決め穴9が複数個設けられ、搬送治具11には位置決めピン13がこの位置決め穴9と同数個設けられている。位置決め穴9と位置決めピン13は、合致するように、回路基板5と搬送治具11が配置されている。
さらに、回路基板5には、半導体装置1上の半田バンプ3と合致する位置に実装パッド7が設けられていて、この実装パッド7の表面には、半導体装置1の半田バンプ3との濡れ性を良好にするために、ニッケル−金メッキまたは半田メッキが施されている。
さらに、回路基板5には、半導体装置1上の半田バンプ3と合致する位置に実装パッド7が設けられていて、この実装パッド7の表面には、半導体装置1の半田バンプ3との濡れ性を良好にするために、ニッケル−金メッキまたは半田メッキが施されている。
次に図2に示すように、回路基板5の上に、例えば金属材料であり、次工程で載置する半導体装置のサイズよりも若干大きな貫通孔を有する穴が設けられている基板押え治具17を載置する。この時、基板押え治具17の位置決め穴19が搬送治具11上の位置決めピン13を貫通するように配置する。これで、基板押え治具17は、回路基板5と同様に、搬送治具11上に固定される。
なお、この基板押え治具17は、前述した金属材料に限定されるものではなく、後段で説明をする半導体装置に設けた半田バンプと実装パッド7との電気的接合と、固着のための加熱工程で、熱変形が起こり難い材料であれば、他の材料の部材を用いても構わない。また、基板押え治具17の位置決め穴19は、搬送治具11の位置決めピン13と合致する位置に位置決めピン13と同数個設けられている。
次に図3に示すように、半導体装置1に形成された半田バンプ3と回路基板5上に形成された実装パッド7とが合致するように、半導体装置1の位置合わせを行ない、その後、半導体装置1を回路基板5上に搭載する。
ここで半導体装置1の大きさは、厚さ0.4mmから0.7mmで、外形1mm角から10mm角である。半導体装置1に形成された半田バンプ3は、半導体装置1の外周に直径約0.1mmの大きさで、0.15mmから0.3mmピッチで配置されるように複数個設けられている。またこの半田バンプ3は、マスク蒸着法や電解メッキ法を用いて形成される。
次に、半導体装置1を回路基板5上に設置した状態でリフロー等の加熱装置を用いて半田の融点より高い温度で加熱して半田バンプ3を溶融し、その後、常温に戻してこの半田バンプ3を硬化させることで、半田バンプ3と実装パッド7との電気的な接続と、回路基板5上に半導体装置1を固着する。これで半導体装置1と回路基板5とが電気的に接続される。その後、基板押え治具17を回路基板5上より取り外す。
最後に図4に示すように、半田バンプ3周りに付着しているフラックス残渣を洗浄して、半導体装置1と回路基板5の間に封止樹脂21を注入し、加熱硬化させる。そして、この搬送治具11を取り外すことで実装体が完成する。
以上の説明で明らかなように、半田バンプを有する半導体装置1を0.3mm未満の薄い厚みの樹脂製の回路基板に実装するフリップチップ実装方法において、回路基板5は搬送治具11上に載置し、この時、回路基板5の位置決め穴9と、搬送治具11上の位置決
めピン13によって位置決めされる。
めピン13によって位置決めされる。
また回路基板5上には、基板押え治具17が載置され、搬送治具11上の位置決めピン13と、基板押え治具17の位置決め穴19によって、この基板押え治具17も回路基板5と同様に位置決めされる。
回路基板5は、半導体装置1を搭載する周辺が、搬送治具11と基板押え治具17で挟まれた状態で、回路基板5上に半導体装置1を搭載後、加熱装置で加熱される。このため、基板押え治具17の重量によって、回路基板5には反りなどの変形は生じることはないために、半導体装置1のズレが生じない。以上の工程によって、電気的に信頼性の高い実装体を得るためのフリップチップによる半導体装置の実装方法が提供される。
1 半導体装置
3 半田バンプ
5 回路基板
9 位置決め穴
13 位置決めピン
17 基板押え治具
19 位置決め穴
3 半田バンプ
5 回路基板
9 位置決め穴
13 位置決めピン
17 基板押え治具
19 位置決め穴
Claims (1)
- 半田バンプを有する半導体装置を回路基板上にフリップチップ実装する半導体装置の実装方法において、
位置決めピンを有する搬送治具上に、位置決め穴を有し、電極配線および実装パッドが形成された樹脂製の回路基板を載置する回路基板載置工程と、
前記搬送治具上に位置決め穴を有し、かつ前記半導体装置の外形サイズを位置決めできるだけの貫通孔を有する基板押え治具を載置する押え治具載置工程と、
前記半田バンプが前記回路基板と向き合う方向に、前記貫通孔内に前記半導体装置を挿入し、前記半田バンプと前記実装パッドを当接させて、前記回路基板上に位置決めして搭載する位置決め工程と、
前記半田バンプを溶融させて、前記半田バンプと前記実装パッドを電気的に接合して固着させる加熱工程と、
前記半導体装置と前記回路基板の間に封止樹脂を流し込み、この封止樹脂を加熱硬化させる封止工程と、
を備えることを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010208A JP2005203664A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010208A JP2005203664A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203664A true JP2005203664A (ja) | 2005-07-28 |
Family
ID=34823003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004010208A Pending JP2005203664A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203664A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011030753A1 (ja) * | 2009-09-09 | 2011-03-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US8067835B2 (en) | 2007-11-27 | 2011-11-29 | Renesas Electronics Corporation | Method and apparatus for manufacturing semiconductor module |
-
2004
- 2004-01-19 JP JP2004010208A patent/JP2005203664A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067835B2 (en) | 2007-11-27 | 2011-11-29 | Renesas Electronics Corporation | Method and apparatus for manufacturing semiconductor module |
WO2011030753A1 (ja) * | 2009-09-09 | 2011-03-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2011060941A (ja) * | 2009-09-09 | 2011-03-24 | Tokyo Electron Ltd | 半導体装置の製造方法 |
US8664106B2 (en) | 2009-09-09 | 2014-03-04 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3038644B2 (ja) | 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法 | |
JPH09214121A (ja) | ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 | |
JPH09326419A (ja) | 半導体素子の実装方法 | |
JP6492768B2 (ja) | 電子装置及びはんだ実装方法 | |
JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JP5061668B2 (ja) | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
JP2007243106A (ja) | 半導体パッケージ構造 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP2005203664A (ja) | 半導体装置の実装方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP4946965B2 (ja) | 電子部品実装装置及びその製造方法 | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
JP2009110991A (ja) | 半導体装置及びその製造方法 | |
JP2004063524A (ja) | 実装装置及びその実装方法若しくはプリント配線基板 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
JP3707516B2 (ja) | 半導体素子の実装方法、およびこれに使用する素子実装用シート | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JP2904274B2 (ja) | Lsiパッケージの実装方法 | |
JPH11260860A (ja) | チップ部品のプリント配線基板への搭載方法 | |
JPH11186455A (ja) | 突起電極の形成方法 | |
JPH118452A (ja) | 回路基板の外部電極およびその製造方法 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 | |
JPH11288954A (ja) | 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ |