JP2005203557A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005203557A JP2005203557A JP2004008223A JP2004008223A JP2005203557A JP 2005203557 A JP2005203557 A JP 2005203557A JP 2004008223 A JP2004008223 A JP 2004008223A JP 2004008223 A JP2004008223 A JP 2004008223A JP 2005203557 A JP2005203557 A JP 2005203557A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor chip
- electrode
- electrode plate
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
【課題】 半導体チップと電極板を接続する接着剤中にボイド発生させない製法の提供。【解決手段】 いずれも四角形体となる半導体チップまたは第1の電極板のいずれか一方の面に多点状に接着剤(Agペースト)を塗布する工程と、前記接着剤を塗布した面に前記半導体チップまたは前記第1の電極板を所定の荷重を掛けて重ねかつ前記接着剤を硬化処理して前記半導体チップと前記第1の電極板を接続する工程とを有する半導体装置の製造方法であって、前記接着剤の塗布において、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲に複数の第2の接着剤を塗布し、前記第1の接着剤の直径は前記第2の接着剤よりも大きくすることを特徴とする。複数の第2の接着剤は第1の接着剤に対して点対称に配置されている。
【選択図】 図1
【選択図】 図1
Description
本発明は高出力半導体装置に係わり、特に、半導体チップの1面を導電性接着剤を介して電極板に固定する構成の半導体装置に適用して有効な技術に関する。
高出力半導体装置の一つとして、電源用トランジスタを形成した半導体チップを封止体内に組み込んだ半導体装置(パワートランジスタ)が知られている。電源用トランジスタとしては、パワーMOSFET(Metal Oxide Semiconductor Field-Effect-Transistor),IGBT(Insulated Gate Bipolar Transistor),バイポーラパワートランジスタ等がある。
パワーMOSFET装置は、封止体内にパワーMOSFETチップを組み込んだ構造になっている。パワーMOSFET装置として、絶縁性樹脂からなる封止体の底面にドレイン端子となる金属部材からなる電極板を露出させ,封止体の一側にソース用リード端子及びゲート用リード端子を配置したLFPAK(Loss Free Package)が知られている。ソース用リード端子及びゲート用リード端子の内端はバンプ電極を介してソース電極及びゲート電極に接続されている。また、ソース用リード端子及びゲート用リード端子は一部で屈曲し、その先端は封止体の下面と同じ高さに位置し、表面実装が可能な構造になっている(例えば、特許文献1)。
パワーMOSFET装置における半導体チップの裏面電極(ドレイン電極)と金属板とは導電性接着剤(例えば、Agペースト)によって接続(固定)されている。この固定は、例えば、図20(a)〜(c)に示すような段階を経て行われる。図20(a)〜(c)において、左側の図は半導体チップ90と電極板91を接着剤92によって接続する状態を示し、右側の図は2列に塗布された接着剤92の広がり状態を示す図である。
図20(a)に示すように、長方形の半導体チップ90の1面(第2の面)に接着剤92を2列に小分けして塗布する。この接着剤92の塗布は、図21(a),(b)に示すように、シリンジ93の先端に2列に亘って複数のニードル94を有するディスペンサーによって行う。図では2列4行に配置された合計8本のニードル94によって接着剤92の塗布を行う。図20(a)は、前記ディスペンサーによって半導体チップの第2の面に接着剤92が塗布された状態を示す。点状に塗布された接着剤92の間隔は、列間では広く、行間では狭くなっている。
図20(b)に示すように、半導体チップ90の第2の面上に電極板91を位置決めして重ね、ついで図20(c)に示すように電極板91を半導体チップ90に押し付け、さらに接着剤の硬化処理(ベーク処理)を行って半導体チップ90と電極板91を固定する。図20(b)に示すように、半導体チップ90上に電極板91を重ねた状態では、2列4行の配置の接着剤92の各間隔はそれほど変化しないが、図20(c)に示すように電極板91を半導体チップ90に押し付けることによって、半球状に盛り上がっていた接着剤92は押し潰されて広がり、隣接する接着剤92と一体化していく。
しかし、接着剤(Agペースト)の濡れ性(広がり性)が悪く、接合部分にボイド(気泡)が発生し、半導体装置の特性・信頼性劣化を引き起こすことが判明した。このボイドの発生について検討した。
電極板91を半導体チップ90に押し付けた場合、図20(c)の右側の図に示すように、一列目と2列目の間に空気が閉じ込められてしまう。例えば、1列目(図で上列)の左側の1番目及び2番目の接着剤92と、2列目(図で下列)の左側の1番目及び2番目の接着剤92は、四角形の各頂点にそれぞれ接着剤92が配置された格好である。このため、各頂点位置の接着剤92が潰されて周辺に広がると、列列間、行行間で隣接する接着剤の一体化が進み、四角形の中心部分の空気が外に逃げることができなくなり、四角形の中心部分に空気が閉じ込められてボイド95が発生してしまう。
本発明の一つの目的は、半導体チップと電極板との接着剤による接続の信頼性が高い半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の半導体装置の製造方法は、
表裏面である上面と下面を有し、前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、第1の面に第1電極及び制御電極を有し、前記第1の面の裏面になる第2の面に第2電極を有する半導体チップと、
表裏面である上面と下面を有し、下面は前記封止体の下面に露出し、前記封止体内に位置する上面は接着剤(例えば、Agペースト)を介して前記半導体チップの第2電極に接続される第1の電極板と、
表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの第1電極に接続される第2の電極板と、
表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの制御電極に接続される第3の電極板とを有する半導体装置の製造方法であって、
前記第1の電極板を有する第1のリードフレーム、前記第2及び前記第3の電極板を有する第2のリードフレームを用意する工程と、
前記第2のリードフレームの前記第2及び前記第3の電極板に前記半導体チップの前記第1電極及び制御電極を電気的に接続する工程と、
前記半導体チップの前記第2電極上に接着剤を多点状に塗布した後、前記第1のリードフレームの前記第1の電極板を所定の荷重を掛けて重ね合わせ、かつ前記接着剤を硬化処理して前記第2電極を前記第1の電極板に電気的に接続する工程と、
前記半導体チップ、第1及び第2のリードフレームの所定部を絶縁性の樹脂で封止する工程と、
前記第1及び第2のリードフレームの不要部分を切断除去する工程とを有し、
前記接着剤の塗布において、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲であり、かつ前記四角形体の各角に対応して配置される第2の接着剤を塗布し、
前記第1の接着剤の直径は前記第2の接着剤よりも、例えば、1.2〜1.5倍程度と大きくすることを特徴とする。
表裏面である上面と下面を有し、前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、第1の面に第1電極及び制御電極を有し、前記第1の面の裏面になる第2の面に第2電極を有する半導体チップと、
表裏面である上面と下面を有し、下面は前記封止体の下面に露出し、前記封止体内に位置する上面は接着剤(例えば、Agペースト)を介して前記半導体チップの第2電極に接続される第1の電極板と、
表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの第1電極に接続される第2の電極板と、
表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの制御電極に接続される第3の電極板とを有する半導体装置の製造方法であって、
前記第1の電極板を有する第1のリードフレーム、前記第2及び前記第3の電極板を有する第2のリードフレームを用意する工程と、
前記第2のリードフレームの前記第2及び前記第3の電極板に前記半導体チップの前記第1電極及び制御電極を電気的に接続する工程と、
前記半導体チップの前記第2電極上に接着剤を多点状に塗布した後、前記第1のリードフレームの前記第1の電極板を所定の荷重を掛けて重ね合わせ、かつ前記接着剤を硬化処理して前記第2電極を前記第1の電極板に電気的に接続する工程と、
前記半導体チップ、第1及び第2のリードフレームの所定部を絶縁性の樹脂で封止する工程と、
前記第1及び第2のリードフレームの不要部分を切断除去する工程とを有し、
前記接着剤の塗布において、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲であり、かつ前記四角形体の各角に対応して配置される第2の接着剤を塗布し、
前記第1の接着剤の直径は前記第2の接着剤よりも、例えば、1.2〜1.5倍程度と大きくすることを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、四角形体の半導体チップの第2の面に接着剤を多点状に塗布する際、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲に複数の第2の接着剤を塗布し、かつ前記第1の接着剤の直径は前記第2の接着剤よりも大きくしてある。従って、第1のリードフレームの第1の電極板を半導体チップに押し付けた際広がる多点状に配置される接着剤は、四角形体の中心から周囲に広がり、四角形体の中心の空気を外部に押し出すように作用する。また、前記第2の接着剤は前記四角形体の各角に対応して配置されている。従って、第1の接着剤の半径方向の広がりと相俟って第2の接着剤は各領域で円周方向に広がり、四角形体の中心から押し出される空気を各領域で3方向から押し出して空気を半径方向に押し出すことになり、接着剤内にボイドが発生し難くなる。この結果、半導体チップと第1の電極板を接続する接着剤は均一な厚さになるとともにボイドを含まないようになることから、伝熱特性も良好になり、放熱性が向上し、電気特性が安定した信頼性の高い半導体装置とすることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図19は本発明の実施例1である半導体装置の製造方法に係わる図である。本実施例1では、本発明をLFPAK型のパワーMOSFET装置(半導体装置)の製造に適用した例について説明する。本発明の製法によって製造されたパワーMOSFET装置は、封止体内に縦型のパワーMOSFETを形成した半導体チップが組み込まれている。半導体チップの第1の面(主面)には、第1電極であるソース(S)電極と、制御電極であるゲート(G)電極が設けられ、前記第1の面の反対面となる第2の面(主面)には第2電極となるドレイン(D)電極が設けられる構造になっている。
パワーMOSFET装置(半導体装置)1は、図18及び図19に示すような構造になっている。図18は平面図であり、図19は断面図である。これらの図に示すように、偏平四角形状の絶縁性樹脂からなる封止体(パッケージ)2の右端からドレイン電極板3を突出させ、左端から3本のソースリード4と1本のゲートリード5を突出させている。ドレイン電極板3は第1の電極板で形成されている。3本のソースリード4は封止体2内で一体となり、第2の電極板で形成されている。1本のゲートリード5は第3の電極板で形成される。
ドレイン電極板3は、その一部(左側)が封止体2に埋め込まれ、下面は封止体2の下面に露出し、右端部は封止体2の側面から突出する幅広の平板からなっている。ドレイン電極板3は封止体2内において半導体チップ8を搭載するに十分な面積のチップ固定部分を有している。突出側のドレイン電極板部分には、封止体2の縁に沿ってスリット6が設けられている。このスリット6内には封止体2を形成する樹脂が充填されている。このスリット6によって、封止体2がドレイン電極板3から剥離し難くなる。封止体2とドレイン電極板3との接着強度を高めるため、図19に示すように、ドレイン電極板3の封止体2内に埋没する上面側の周面やスリット6部分には鍔部3aが設けられている。ドレイン電極板3は半導体チップ8で発生した熱を外部に放散させるヒートスプレッダとなる。
ソースリード4及びゲートリード5は共に平行に延在して封止体2の側面から突出している。これらのリードは途中で一段屈曲して先端をドレイン電極板3と同じ高さに位置させている。これにより、パワーMOSFET装置1は表面実装型となる。
ソースリード4及びゲートリード5は、封止体2内において半導体チップ8のソース電極及びゲート電極に金バンプ電極9を介して電気的に接続されている。図19はソースリード4が金バンプ電極9を介して半導体チップ8の図示しないソース電極に接続される状態を示す図である。ゲートリード5は1本であり、第3の電極板で形成される。また、3本のソースリード4は封止体2内において連結される構造になっている(図7参照)。
なお、封止体2の表面には、図18に示すように、方向識別のために円形窪みからなるインデックス10が設けられている。
つぎに、本実施例のパワーMOSFET装置1の製造方法について説明する。パワーMOSFET装置1は、図2のフローチャートで示すように、第1及び第2のリードフレーム準備(S01)、チップボンディング(S02)、接着剤塗布(S03)、ヒートスプレッダ固定(S04)、封止体形成(S05)、切断・成形(S06)の各工程を経て製造される。以下順次説明する。
パワーMOSFET装置1の製造においては、図5に示す第1のリードフレーム20と、図3に示す第2のリードフレーム40が準備される。第1のリードフレーム20は、長手方向に沿って20個、幅方向に2個、合計40個のリードパターンが配列され、40個のパワーMOSFET装置1を製造できる部品になっている。図6は第1のリードフレーム20の長手方向2個、幅方向2個、合計4個のリードパターンを示す拡大図である。
第2のリードフレーム40は、図3に示すように、長手方向に沿って20個、幅方向に4個、合計80個のリードパターンが配列され、80個のパワーMOSFET装置1を製造できる部品になっている。図4は第2のリードフレーム40の単一のリードパターンを示す拡大図である。
第1のリードフレーム20は、長手方向に沿って平行に延在する2本の外枠21と、これら2本の外枠21を所定間隔で連結する2本の横枠22とからなる枠体からなっている。この横枠22はリードフレームの両端では1本になっている。図6は第1のリードフレーム20の一部の拡大平面図であり、隣接する横枠22間に配置される4個のリードパターンを示す。隣接する横枠22の中間には、横枠22に平行に細い支持片23が設けられている。この支持片23はそれぞれ外枠21から延在している。また、支持片23の中央に沿ってスリット24が2本直列に設けられている。
また、スリット24に沿う両側の支持片部分から四角形状の第1の電極板25が突出している。この第1の電極板25の付け根はその幅がわずかに狭くなっている。またこの狭くなった第1の電極板25の部分には前述のスリット6が形成されている。第1の電極板25及びスリット6の縁は段付き形状にされて前述のように鍔部3aが設けられている。従って、図6では裏面側に半導体チップ8が固定されることになる。また、スリット24の両端部分は円形となっている。これは、パワーMOSFET装置1の製造の最終に近い段階で支持片23を切断するため、切断長さを短くするためである。支持片23を所定箇所で切断することにより、第1の電極板25及び支持片23部分によって、前記ドレイン電極板3が形成されることになる。第1の電極板25は前述のようにヒートスプレッダの一部を構成する。なお、外枠21にはリードフレームを移送したり、位置決めする際使用されるガイド孔27が設けられている。第1のリードフレーム20は厚さ0.2mm程度の銅合金板で形成されている。
第2のリードフレーム40は、長手方向に沿って平行に延在する2本の外枠41と、これら2本の外枠41を所定間隔で連結する横枠42とからなる枠体からなっている。そして、一対の外枠41間には4個のリードパターンが配置されている。図3はリードフレーム全体を示すことから図が微細となるため、単位リードパターン部分を図4にて説明する。図3に示すように、一対の外枠41間には細いダム片43が延在している。このダム片43は横枠42に平行に延在している。ダム片43には交差するように4本のリード4a,5aが連なっている。これらリード4a,5aは平行に延在し、両側のリード4a,5aの端末が直接横枠42に連なっている。中央の2本のリード4aの端末は、両側のリード4a,5a間に設けられた補助支持片に連なっている(図3参照)。
3本のリード4aの先端側は幅広の接続部44に連なっている。この接続部44は半導体チップ8のゲート電極に接続される部分である。接続部44は細い支持片45を介して隣接する接続部44または外枠41に接続されている。また、接続部44にはスリット46が2本設けられている。このスリット46は、封止体2を形成する際、封止体2を形成する樹脂がこのスリット46を通過して半導体チップ8の表面に充填されるべく設けられている。
リード5aは1本で形成され、その先端部分は半導体チップ8のゲート電極に接続される接続部50となっている。接続部50は接続部44に隣接している。パワーMOSFET装置1の製造の最終段階に近い段階で行われる切断時には、ダム片43は切断除去され、支持片45及びリード4a,5aは所定箇所で切断される。リード4a,5a及び接続部44は、封止体2で覆われる部分は、封止体2を形成する樹脂との噛み合いを多くして抜けないようにするため、あるいは樹脂との接着強度を向上させるために所定縁部分を突出あるいは窪ませてある。また、熱の影響でリードフレームが変形しないように、例えば、支持片45は屈曲させてある。また、外枠41にはリードフレームを移送したり、位置決めする際使用されるガイド孔55が設けられている。第2のリードフレーム40は厚さ0.25mm程度の銅合金板で形成されている。
第2のリードフレーム40において、3本のリード4aや接続部44は第2の電極板を構成し、切断後はソースリード4を形成する。また、リードフレーム状態において、1本のリード5a及びその先端の接続部50は第3の電極板を構成し、切断後はゲートリード5を形成する。
上記の第1のリードフレーム20及び第2のリードフレーム40を準備した(S01)後、図7に示すように、第2のリードフレーム40上に半導体チップ8を固定する(チップボンディング:S02)。図7では、半導体チップ8は透過状態で模式的に示してある。また、図8には第2のリードフレーム40に固定された半導体チップ8を示してある。半導体チップ8は、例えば、主面にn−型のエピタキシャル層を有するn+型のシリコン半導体基板を基に形成され、平面的に多数のセル(トランジスタ)を整列配置した構造になっている。そして、半導体チップ8の第1の主面に各セルに繋がるソース電極及びゲート電極を有し、裏面にドレイン電極を有する構造になっている。
そこで、図7に示すように、リード5aの接続部50は金バンプ電極9を介して半導体チップ8のゲート電極が接続される。また、リード4aに連なる接続部44は金バンプ電極9を介して半導体チップ8のソース電極に接続される。
つぎに、図8及び図9に示すように、第2のリードフレーム40に固定された半導体チップ8の第2の面(主面)に接着剤を多点状に塗布する(S03)。接着剤は、例えばAgペーストである。半導体チップ8は四角形体、即ち、長方形となっている。そこで、図8及び図9に示すように、長方形である半導体チップ8の中心上に第1の接着剤60を塗布するとともに、この第1の接着剤60の周囲に第2の接着剤61を4個塗布する。第1の接着剤60は第2の接着剤61に比較して直径が大きい。従って、半導体チップ8の第2の面に半球状に塗布される第1の接着剤60の量も第2の接着剤61よりも多いことになる。例えば、第1の接着剤60の直径は第2の接着剤61の直径の1.2〜1.5倍程度の大きさになっている。
また、半導体チップ8が長方形であることから、第2の接着剤61は長辺に沿って配置され、かつ四角形体の各辺に対応している。また、第2の接着剤61は第1の接着剤60に対して点対称に配置されている。一例を挙げるならば、長さ3.9mm、幅2.8mmの半導体チップ8の場合、第1の接着剤60は直径0.49mmであり、第2の接着剤61の直径は0.39mmである。また、第1の接着剤60と第2の接着剤61との間隔は1.32mmであり、隣接する第2の接着剤61同士の間隔は2.4mm及び1.1mmである。
接着剤の多点状塗布は、例えば、図10に示すディスペンサー65を用いて行う。ディスペンサー65のコントロールボックス66から延在するチューブ67にはシリンジ68が接続されている。シリンジ68の先端のニードル69に本発明による補助のシリンジ70を取り付ける。この補助のシリンジ70の底の中心には第1のニードル71が設けられている。また、この第1のニードル71の周囲には第2のニードル72が設けられている。第1のニードル71と第2のニードル72の配置関係は、図8に示す半導体チップ8に塗布された第1の接着剤60及び第2の接着剤61の関係に対応している。即ち、図11は補助のシリンジ70の底部を示す模式図であり、中心には太い第1のニードル71が位置し、その周囲に4本の第2のニードル72が配置されている。従って、この補助のシリンジ70を使用して、Agペーストを塗布することによって、図8に示すような第1の接着剤60及び第2の接着剤61の塗布が可能になる。図12(a)は多点状塗布の状態を示す模式図である。
つぎに、図1、図12(b)及び図13(a)〜(d)に示すように、半導体チップ8の第2の面に第1のリードフレーム20のヒートスプレッダの一部を構成する第1の電極板25を接着剤によって固定する。図1は半導体チップ8の第2の面に第1のリードフレーム20の第1の電極板25を矢印に示すように移動して位置決めして重ねることを示す模式図である。これ以降、第1のリードフレーム20は模式図で示す。図12(b)は、ヒートスプレッダを構成する第1の電極板25を半導体チップ8の第2の面にヒートスプレッダ押さえ用コレット75で押さえた状態を示す。そして、この状態で半導体チップ8と第1の電極板25との間に均一に広がった接着剤7を硬化処理(ベーク処理)して接着剤7を硬化させる。これにより、ヒートスプレッダが半導体チップ8に固定される(S04)。
図13(a)〜(d)は半導体チップ8の第2の面に多点状に接着剤を塗布した後、ヒートスプレッダとなる第1の電極板25を半導体チップ8に接着剤7によって固定する状態を示す模式図である。図13(a)〜(d)において、左側の図は半導体チップ8と第1の電極板25を接着剤7(第1・第2の接着剤60,61)によって接続する状態を示し、右側の図は多点状塗布された第1・第2の接着剤60,61の広がり状態を示す図である。
図13(a)に示すように、長方形の半導体チップ8第2の面に第1・第2の接着剤60,61を小分けして塗布する。
つぎに、図13(b)に示すように、半導体チップ8の第2の面上に第1の電極板25を位置決めして重ね、ついで図13(c)に示すように第1の電極板25を半導体チップ8に押し付けて、図13(d)に示すように第1・第2の接着剤60,61を一体化して接着剤7とさせ、さらに接着剤の硬化処理(ベーク処理)を行って半導体チップ8と第1の電極板25を固定する。これにより、図14及び図15に示すように、半導体チップ8に接着剤7を介して第1の電極板25を固定することができる。図14及び図15は半導体チップ8に接着剤7を介して第1の電極板25が固定された状態の模式的平面図及び模式的断面図である。
この間の多点状塗布による接着剤(Agペースト)は、図13(a)〜(d)と進むにつれて順次押し潰されて広がり、半導体チップ8と第1の電極板25の間で一体化する。この一体化の段階において、従来のように空気を巻き込むことがなく、接着剤7内には気泡(ボイド)が発生しなくなる。
即ち、本実施例によれば、四角形体の半導体チップ8の第2の面に接着剤を多点状に塗布する際、前記四角形体の中心に第1の接着剤60を塗布し、前記第1の接着剤60の周囲に複数の第2の接着剤61を塗布し、かつ第1の接着剤60の直径は第2の接着剤61よりも大きくしてある。従って、第1のリードフレーム20の第1の電極板25を半導体チップ8に押し付けた際広がる多点状に配置される接着剤(第1・第2の接着剤60,61)は、四角形体の中心から周囲に広がり、四角形体の中心の空気を外部に押し出すように作用する。また、第2の接着剤61は半導体チップ8の四角形体の各角に対応して配置されている。従って、第1の接着剤60の半径方向の広がりと相俟って第2の接着剤61は各領域で円周方向に広がり、四角形体の中心から押し出される空気を各領域で3方向から押し出して空気を半径方向に押し出すことになり、接着剤7内にボイドが発生し難くなる。この結果、半導体チップ8と第1の電極板25を接続する接着剤7は均一な厚さになるとともにボイドを含まないようになる。
つぎに、図16及び図17に示すように、半導体チップ8等を含む部分を覆うように封止体2を形成する(S05)。封止体2の形成は、例えば、トランスファモールディング装置によって形成する。図16は封止体2を含む部分の模式的平面図であり、図17は裏返し状態の模式的断面図である。封止体2は第2のリードフレーム40のダム片43よりも先端側に設けられる。また、封止体2の縁は第1のリードフレーム20のスリット6に沿って延在するように形成される。封止体2の表面には、図16に示すように、方向識別用の円形窪みからなるインデックス10が設けられる。
つぎに、第1のリードフレーム20及び第2のリードフレーム40の不要部分を切断除去するとともに、所定のリードの成形を行って図18及び図19に示すようなパワーMOSFET装置1を製造する(S06)。即ち、第1のリードフレーム20においては支持片23を所定箇所で切断し、第2のリードフレーム40においてはダム片43を切断除去するとともに支持片45及びリード4a,5aを所定箇所で切断する。また成形においてはリード4a,5aを階段状に折り曲げ加工して表面実装型の半導体装置に形成する。
本実施例1の半導体装置の製造方法によれば、四角形体の半導体チップ8の第2の面に接着剤を多点状に塗布する際、前記四角形体の中心に第1の接着剤60を塗布し、前記第1の接着剤60の周囲に複数の第2の接着剤61を塗布し、かつ第1の接着剤60の直径は第2の接着剤61よりも大きくしてある。従って、第1のリードフレーム20の第1の電極板25を半導体チップ8に押し付けた際広がる多点状に配置される接着剤(第1・第2の接着剤60,61)は、四角形体の中心から周囲に広がり、四角形体の中心の空気を外部に押し出すように作用する。また、第2の接着剤61は半導体チップ8の四角形体の各角に対応して配置されている。従って、第1の接着剤60の半径方向の広がりと相俟って第2の接着剤61は各領域で円周方向に広がり、四角形体の中心から押し出される空気を各領域で3方向から押し出して空気を半径方向に押し出すことになり、接着剤7内にボイドが発生し難くなる。この結果、半導体チップ8と第1の電極板25を接続する接着剤7は均一な厚さになるとともにボイドを含まないようになることから、伝熱特性も良好になり、放熱性が向上し、電気特性が安定した信頼性の高い半導体装置1とすることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例では、パワーMOSFETを半導体チップに組み込んだ例を示したが、組み込む素子としてはMISFET,パワーバイポーラトランジスタ,IGBT等のトランジスタ、あるいはトランジスタを含むICでもよい。
1…半導体装置(パワーMOSFET装置)、2…封止体(パッケージ)、3…ドレイン電極板、3a…鍔部、3b…第1の電極板、4…ソースリード、4a…リード、5…ゲートリード、5a…リード、6…スリット、7…接着剤、8…半導体チップ、9…金バンプ電極、10…インデックス、20…第1のリードフレーム、21…外枠、22…横枠、23…支持片、24…スリット、25…電極版、27…ガイド孔、40…第2のリードフレーム、41…外枠、42…横枠、43…ダム片、44…接続部、45…支持片、46…スリット、50…接続部、55…ガイド孔、60…第1の接着剤、61…第2の接着剤、65…ディスペンサー、66…コントロールボックス、67…チューブ、68…シリンジ、69…ニードル、70…補助のシリンジ、71…第1のニードル、72…第2のニードル、75…ヒートスプレッダ押さえ用コレット、90…半導体チップ、91…電極板、92…接着剤、93…シリンジ、94…ニードル、95…ボイド
Claims (5)
- いずれも四角形体となる半導体チップまたは第1の電極板のいずれか一方の面に多点状に接着剤を塗布する工程と、
前記接着剤を塗布した面に前記半導体チップまたは前記第1の電極板を所定の荷重を掛けて重ねかつ前記接着剤を硬化処理して前記半導体チップと前記第1の電極板を接続する工程とを有する半導体装置の製造方法であって、
前記接着剤の塗布において、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲に複数の第2の接着剤を塗布し、
前記第1の接着剤の直径は前記第2の接着剤よりも大きくすることを特徴とする半導体装置の製造方法。 - 前記第2の接着剤は前記四角形体の各角に対応して配置されていることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の第2の接着剤は前記第1の接着剤に対して点対称に配置されていることを特徴とする半導体装置の製造方法。
- 前記接着剤としてAgペーストを用いることを特徴とする半導体装置の製造方法。
- 表裏面である上面と下面を有し、前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、第1の面に第1電極及び制御電極を有し、前記第1の面の裏面になる第2の面に第2電極を有する半導体チップと、
表裏面である上面と下面を有し、下面は前記封止体の下面に露出し、前記封止体内に位置する上面は接着剤を介して前記半導体チップの第2電極に接続される第1の電極板と、 表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの第1電極に接続される第2の電極板と、
表裏面である上面と下面を有し、前記封止体の内外に亘って延在し、前記封止体内の前記半導体チップの制御電極に接続される第3の電極板とを有する半導体装置の製造方法であって、
前記第1の電極板を有する第1のリードフレーム、前記第2及び前記第3の電極板を有する第2のリードフレームを用意する工程と、
前記第2のリードフレームの前記第2及び前記第3の電極板に前記半導体チップの前記第1電極及び制御電極を電気的に接続する工程と、
前記半導体チップの前記第2電極上に接着剤を多点状に塗布した後、前記第1のリードフレームの前記第1の電極板を所定の荷重を掛けて重ね合わせ、かつ前記接着剤を硬化処理して前記第2電極を前記第1の電極板に電気的に接続する工程と、
前記半導体チップ、第1及び第2のリードフレームの所定部を絶縁性の樹脂で封止する工程と、
前記第1及び第2のリードフレームの不要部分を切断除去する工程とを有し、
前記接着剤の塗布において、前記四角形体の中心に第1の接着剤を塗布し、前記第1の接着剤の周囲に複数の第2の接着剤を塗布し、
前記第1の接着剤の直径は前記第2の接着剤よりも大きくすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008223A JP2005203557A (ja) | 2004-01-15 | 2004-01-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008223A JP2005203557A (ja) | 2004-01-15 | 2004-01-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203557A true JP2005203557A (ja) | 2005-07-28 |
Family
ID=34821655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008223A Pending JP2005203557A (ja) | 2004-01-15 | 2004-01-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203557A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048214A (ja) * | 2005-11-29 | 2009-03-05 | Seiko Instruments Inc | 表示装置の製造方法、及び、貼り合わせ方法 |
JP2012234910A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
EP3703109A4 (en) * | 2017-10-23 | 2022-02-16 | Hitachi Chemical Company, Ltd. | ELEMENT CONNECTION PROCEDURE |
-
2004
- 2004-01-15 JP JP2004008223A patent/JP2005203557A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009048214A (ja) * | 2005-11-29 | 2009-03-05 | Seiko Instruments Inc | 表示装置の製造方法、及び、貼り合わせ方法 |
JP2012234910A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
EP3703109A4 (en) * | 2017-10-23 | 2022-02-16 | Hitachi Chemical Company, Ltd. | ELEMENT CONNECTION PROCEDURE |
US11887960B2 (en) | 2017-10-23 | 2024-01-30 | Resonac Corporation | Member connection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3807354B2 (ja) | 半導体装置 | |
JP4294405B2 (ja) | 半導体装置 | |
US10504822B2 (en) | Semiconductor device | |
US7955902B2 (en) | Manufacturing method of semiconductor device with surface mounting terminals | |
KR20090031279A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960012397A (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
US8564110B2 (en) | Power device with bottom source electrode | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2019012755A (ja) | 半導体装置の製造方法および半導体装置 | |
KR102068078B1 (ko) | 음각 패턴이 형성된 반도체 칩 패키지 | |
JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4386239B2 (ja) | 半導体装置及びその製造方法 | |
JP2005203557A (ja) | 半導体装置 | |
JP6480550B2 (ja) | ワイヤボンディング方法、および半導体装置 | |
KR100782225B1 (ko) | 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지 | |
JP3276899B2 (ja) | 半導体装置 | |
JP2008192660A (ja) | 半導体装置およびその製造方法 | |
WO2022202242A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JPH11111750A (ja) | 半導体装置 | |
JP5139383B2 (ja) | 半導体装置の製造方法 | |
TW567564B (en) | Semiconductor package having a die carrier to prevent delamination and method for fabricating the package | |
JP3998528B2 (ja) | 半導体装置 | |
JP4453009B2 (ja) | 半導体装置及びその製造方法 | |
JP5342596B2 (ja) | 半導体装置およびその製造方法 | |
TWI478252B (zh) | 一種倒裝晶片的半導體裝置及製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |