JP2005203441A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005203441A
JP2005203441A JP2004005727A JP2004005727A JP2005203441A JP 2005203441 A JP2005203441 A JP 2005203441A JP 2004005727 A JP2004005727 A JP 2004005727A JP 2004005727 A JP2004005727 A JP 2004005727A JP 2005203441 A JP2005203441 A JP 2005203441A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
quantum dots
semiconductor device
dots
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004005727A
Other languages
Japanese (ja)
Inventor
Wang Te-Sheng
ツェシェン ワン
Kazuyoshi Kubota
和芳 久保田
Nobuo Saito
信雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Advanced Telecommunications Research Institute International
Original Assignee
ATR Advanced Telecommunications Research Institute International
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Advanced Telecommunications Research Institute International filed Critical ATR Advanced Telecommunications Research Institute International
Priority to JP2004005727A priority Critical patent/JP2005203441A/en
Publication of JP2005203441A publication Critical patent/JP2005203441A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which comprises uniform quantum dots. <P>SOLUTION: The semiconductor device 10 comprises a semiconductor substrate 1 and a plurality of quantum dots 2, 2, 2. The substrate 1 is composed of a single crystal silicon and about 300 μm thick. The plurality of quantum dots 2, 2, 2 are composed of a crystal phase and formed on a main surface 1A of the substrate 1. Each quantum dot 2, 2, 2 is of a silicon germanium and has a diameter r and a height h, each about 5 nm. The plurality of quantum dots 2, 2, 2 are formed by implanting germanium ions in a single crystal silicon to make the single crystal silicon partly amorphous, and irradiating a plurality of points on the amorphous regions with electronic beam to grow crystals. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、複数の量子ドットを含む半導体デバイスおよびその製造方法に関するものである。   The present invention relates to a semiconductor device including a plurality of quantum dots and a manufacturing method thereof.

ナノデバイスとして量子ドットが大きな注目を集めている。この量子ドットは、単結晶シリコン基板上に形成される。そして、この量子ドットは、単結晶シリコン基板の一主面に化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により１０ｎｍ程度の単結晶シリコン層を形成し、その形成した単結晶シリコン層を電子線リソグラフィーによりエッチングして作製される（非特許文献１）。   Quantum dots are attracting much attention as nanodevices. The quantum dots are formed on a single crystal silicon substrate. In this quantum dot, a single crystal silicon layer of about 10 nm is formed on one main surface of the single crystal silicon substrate by chemical vapor deposition (CVD), and the formed single crystal silicon layer is subjected to electron beam lithography. (Non-patent Document 1).

即ち、半導体基板の材料と同じ材料からなる量子ドットが半導体基板上に形成される。
”量子ドット−量子ドット作成−トップダウンとボトムアップの２つのアプローチ”、［ｏｎｌｉｎｅ］、［２００３年１０月２０日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｎａｎｏｅｌｅｃｔｒｏｎｉｃｓ．ｊｐ／ｋａｉｔａｉ／ｑｄｏｔ／３．ｈｔｍ＞ That is, quantum dots made of the same material as the semiconductor substrate are formed on the semiconductor substrate.
“Quantum Dots—Quantum Dot Creation—Top Down and Bottom Up Approaches”, [online], [October 20, 2003 search], Internet <URL: http: // www. nanoelectronics. jp / kaitai / qdot / 3. htm>

しかし、従来は、均一なドットを精度良く作製することが困難であるという問題がある。   However, conventionally, there is a problem that it is difficult to accurately produce uniform dots.

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、均一な量子ドットを備える半導体デバイスを提供することである。   Therefore, the present invention has been made to solve such a problem, and an object thereof is to provide a semiconductor device having uniform quantum dots.

また、この発明の別の目的は、均一な量子ドットを備える半導体デバイスの製造方法を提供することである。   Another object of the present invention is to provide a method for manufacturing a semiconductor device having uniform quantum dots.

この発明によれば、半導体デバイスの製造方法は、結晶相からなる半導体基板の材料と異なる材料からなる複数の量子ドットを半導体基板の一主面に形成する半導体デバイスの製造方法であって、半導体基板の構成元素と異なる元素を半導体基板にイオン注入して半導体基板の一主面側を所定の厚さにわたって非晶質化する第１のステップと、第１のステップにおいて形成された非晶質領域に部分的に電子ビームを照射して非晶質領域に結晶相からなる複数の量子ドットを形成する第２のステップと、複数の量子ドット以外の非晶質領域を除去する第３のステップとを含む半導体デバイスの製造方法である。   According to the present invention, a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a plurality of quantum dots made of a material different from a material of a semiconductor substrate made of a crystal phase are formed on one main surface of a semiconductor substrate. A first step of ion-implanting an element different from the constituent elements of the substrate into the semiconductor substrate to make one main surface side of the semiconductor substrate amorphous to a predetermined thickness, and the amorphous formed in the first step A second step of partially irradiating the region with an electron beam to form a plurality of quantum dots comprising a crystalline phase in an amorphous region; and a third step of removing an amorphous region other than the plurality of quantum dots A method for manufacturing a semiconductor device including:

好ましくは、半導体デバイスの製造方法は、第３のステップの後、結晶成長された複数の量子ドットに電子ビームを照射して複数の量子ドット内の欠陥を低減する第４のステップをさらに含む。   Preferably, the semiconductor device manufacturing method further includes, after the third step, a fourth step of irradiating the plurality of crystal-grown quantum dots with an electron beam to reduce defects in the plurality of quantum dots.

好ましくは、半導体デバイスの製造方法は、第３のステップの後、結晶成長された複数の量子ドットを有する半導体基板を加熱し、複数の量子ドット内の欠陥を低減する第４のステップをさらに含む。   Preferably, the semiconductor device manufacturing method further includes, after the third step, a fourth step of heating the semiconductor substrate having the plurality of quantum dots grown by crystal to reduce defects in the plurality of quantum dots. .

好ましくは、半導体デバイスの製造方法は、第３または第４のステップの後、複数の量子ドットが形成された半導体基板の表面にカバー膜を形成する第５のステップをさらに含む。   Preferably, the semiconductor device manufacturing method further includes a fifth step of forming a cover film on the surface of the semiconductor substrate on which the plurality of quantum dots are formed after the third or fourth step.

好ましくは、複数の量子ドットの各々は、半導体基板を構成する元素のうちの少なくとも１つの元素を含む。   Preferably, each of the plurality of quantum dots includes at least one element of elements constituting the semiconductor substrate.

好ましくは、半導体基板は、単結晶シリコン基板である。所定の元素は、ゲルマニウムである。量子ドットは、シリコンゲルマニウムからなる。   Preferably, the semiconductor substrate is a single crystal silicon substrate. The predetermined element is germanium. The quantum dots are made of silicon germanium.

また、この発明によれば、半導体デバイスは、半導体基板と、複数の量子ドットとを備える。半導体基板は、結晶相からなる。複数の量子ドットは、半導体基板の一主面側に形成され、結晶相からなる。そして、半導体基板は、第１の元素からなる単結晶の半導体基板である。また、量子ドットは、第１の元素と、第１の元素と異なる第２の元素とからなる。   According to the invention, the semiconductor device includes a semiconductor substrate and a plurality of quantum dots. The semiconductor substrate is made of a crystal phase. The plurality of quantum dots are formed on one main surface side of the semiconductor substrate and are made of a crystal phase. The semiconductor substrate is a single crystal semiconductor substrate made of the first element. Further, the quantum dot is composed of a first element and a second element different from the first element.

好ましくは、量子ドットにおける第２の元素の含有量は、第１の元素の含有量よりも多い。   Preferably, the content of the second element in the quantum dots is greater than the content of the first element.

好ましくは、半導体基板は、単結晶シリコン基板である。量子ドットは、シリコンゲルマニウムである。   Preferably, the semiconductor substrate is a single crystal silicon substrate. The quantum dot is silicon germanium.

好ましくは、半導体基板は、ガリウムヒ素基板である。また、量子ドットは、インジウムヒ素である。   Preferably, the semiconductor substrate is a gallium arsenide substrate. The quantum dot is indium arsenic.

この発明によれば、半導体デバイスは、非晶質化された半導体基板の表面に電子ビームを部分的に照射して結晶成長された複数の量子ドットを半導体基板の一主面に備える。   According to the present invention, a semiconductor device includes a plurality of quantum dots that are crystal-grown by partially irradiating an electron beam onto the surface of an amorphous semiconductor substrate on one main surface of the semiconductor substrate.

従って、この発明によれば、均一な複数のドットを半導体基板の一主面に備える半導体デバイスを作製できる。   Therefore, according to the present invention, a semiconductor device having a plurality of uniform dots on one main surface of a semiconductor substrate can be manufactured.

また、この発明によれば、半導体デバイスの製造方法は、半導体基板の一部をイオン注入により非晶質化し、その非晶質化した領域の複数のポイントに電子ビームを照射して複数の量子ドットを結晶成長させる。   Further, according to the present invention, a method for manufacturing a semiconductor device makes a part of a semiconductor substrate amorphous by ion implantation, and irradiates a plurality of points in the amorphous region by irradiating an electron beam. Crystal growth of dots.

従って、この発明によれば、均一な複数の量子ドットを半導体基板の一主面に作製できる。   Therefore, according to the present invention, a plurality of uniform quantum dots can be produced on one main surface of a semiconductor substrate.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明を繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

図１は、この発明の実施の形態による半導体デバイスの斜視図である。この発明による半導体デバイス１０は、半導体基板１と、複数の量子ドット２，２，・・・とを備える。半導体基板１は、単結晶シリコンからなり、厚さは、約３００μｍである。複数の量子ドット２，２，・・・は、半導体基板１の一主面１Ａに後述する方法によって形成される。   FIG. 1 is a perspective view of a semiconductor device according to an embodiment of the present invention. A semiconductor device 10 according to the present invention includes a semiconductor substrate 1 and a plurality of quantum dots 2, 2,. The semiconductor substrate 1 is made of single crystal silicon and has a thickness of about 300 μm. A plurality of quantum dots 2, 2,... Are formed on one main surface 1A of the semiconductor substrate 1 by a method described later.

そして、複数の量子ドット２，２，・・・の各々は、結晶相からなるシリコンゲルマニウム（ＳｉＧｅ）により構成される。各量子ドットにおいて、ゲルマニウム（Ｇｅ）の含有量は、シリコン（Ｓｉ）の含有量よりも多い。各量子ドット２の直径ｒは、５ｎｍ程度であり、高さｈも、５ｎｍであり、ドット間のピッチは、１０ｎｍ程度である。複数の量子ドット２，２，２，・・・は、例えば、半導体基板１の一主面１Ａに碁盤目状に形成される。   Each of the plurality of quantum dots 2, 2,... Is made of silicon germanium (SiGe) made of a crystal phase. In each quantum dot, the germanium (Ge) content is higher than the silicon (Si) content. The diameter r of each quantum dot 2 is about 5 nm, the height h is also 5 nm, and the pitch between dots is about 10 nm. The plurality of quantum dots 2, 2, 2,... Are formed in a grid pattern on one main surface 1A of the semiconductor substrate 1, for example.

このように、半導体デバイス１０は、半導体基板１の材料（Ｓｉ）と異なる材料（ＳｉＧｅ）からなる量子ドット２を半導体基板１上に形成したことを特徴とする。   As described above, the semiconductor device 10 is characterized in that the quantum dots 2 made of a material (SiGe) different from the material (Si) of the semiconductor substrate 1 are formed on the semiconductor substrate 1.

図２は、図１に示す半導体デバイス１０を製造する工程図である。半導体デバイス１０を製造する工程が開始されると、単結晶シリコン（ｃ−Ｓｉ）からなる半導体基板１の一主面１Ａ側から基板表面にゲルマニウムイオン（Ｇｅ＋）がイオン注入される（図２の（ａ）参照）。イオン注入条件は、ゲルマニウムイオンのドーズ量が１×１０16個／ｃｍ２であり、加速電圧が３０ｋｅＶであり、温度が室温である。このイオン注入によって半導体基板１の一主面１Ａ側全面がアモルファス化され、深さが約１００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層３が形成される（図２の（ｂ）参照）。 FIG. 2 is a process diagram for manufacturing the semiconductor device 10 shown in FIG. When the process of manufacturing the semiconductor device 10 is started, germanium ions (Ge + ) are ion-implanted from the main surface 1A side of the semiconductor substrate 1 made of single crystal silicon (c-Si) to the substrate surface (FIG. 2). (See (a)). The ion implantation conditions are that the dose of germanium ions is 1 × 10 16 ions / cm 2 , the acceleration voltage is 30 keV, and the temperature is room temperature. By this ion implantation, the entire main surface 1A side of the semiconductor substrate 1 is amorphized, and an amorphous silicon (a-Si) layer 3 having a depth of about 100 nm is formed (see FIG. 2B).

続いて、電子ビーム（ｅ−）がアモルファスシリコン層３に照射される。電子ビームの照射条件は、ドーズ量が５００ｐＡ／ｃｍ２であり、加速電圧が５０ｋｅＶであり、温度が室温である。そして、電子ビームは、アモルファスシリコン層３の複数のポイント（基本的には碁盤目状）に所定の時間ずつ照射される。これにより、アモルファスシリコン層３中に複数のドット４，４，４，・・・が碁盤目状に形成される（図２の（ｃ）参照）。この時の電子ビームの照射時間については後述する。 Subsequently, the amorphous silicon layer 3 is irradiated with an electron beam (e − ). The electron beam irradiation conditions are a dose of 500 pA / cm 2 , an acceleration voltage of 50 keV, and a temperature of room temperature. Then, the electron beam is applied to a plurality of points (basically a grid pattern) of the amorphous silicon layer 3 for a predetermined time. Thereby, a plurality of dots 4, 4, 4,... Are formed in a grid pattern in the amorphous silicon layer 3 (see FIG. 2C). The irradiation time of the electron beam at this time will be described later.

即ち、電子ビームをアモルファスシリコン層３の一部に照射することにより、電子ビームが照射された領域は、アニールされ、半導体基板１（単結晶シリコンからなる）とアモルファスシリコン層３との界面５から膜厚方向ＤＲ１に結晶化される。その結果、結晶相からなる複数のドット４，４，４，・・・が形成される。つまり、電子ビームの照射によって固相成長が半導体基板１とアモルファスシリコン層３との界面５からアモルファスシリコン層３側に起こり、アモルファスシリコン層３内に結晶相からなる複数のドット４，４，４，・・・が形成される。   That is, by irradiating a part of the amorphous silicon layer 3 with the electron beam, the region irradiated with the electron beam is annealed, and from the interface 5 between the semiconductor substrate 1 (made of single crystal silicon) and the amorphous silicon layer 3. Crystallized in the film thickness direction DR1. As a result, a plurality of dots 4, 4, 4,. That is, solid-phase growth occurs on the amorphous silicon layer 3 side from the interface 5 between the semiconductor substrate 1 and the amorphous silicon layer 3 due to the electron beam irradiation, and a plurality of dots 4, 4, 4 made of a crystalline phase are formed in the amorphous silicon layer 3. Are formed.

その後、複数のドット４，４，４，・・・以外のアモルファスシリコン層３をフッ酸（ＨＦ）をエッチャントとして除去し、半導体基板１の一主面１Ａに複数の量子ドット２，２，２，・・・を碁盤目状に形成する（図２の（ｄ）参照）。   Thereafter, the amorphous silicon layer 3 other than the plurality of dots 4, 4, 4,... Is removed using hydrofluoric acid (HF) as an etchant, and a plurality of quantum dots 2, 2, 2 are formed on one main surface 1A of the semiconductor substrate 1. Are formed in a grid pattern (see (d) of FIG. 2).

そして、複数のドット２，２，２，・・・の各々に電子ビームが照射される（図２の（ｄ）参照）。これによって、複数のドット２，２，２，・・・の各々において、固相成長によりドット２の内部に形成された欠陥がドットの表面層へ移動し、ドット２内部の欠陥が低減される。この場合、電子ビームは、ドット２およびドット２を含む基板全体を一様に照射されてもよい。   Then, each of the plurality of dots 2, 2, 2,... Is irradiated with an electron beam (see FIG. 2D). Thereby, in each of the plurality of dots 2, 2, 2,..., Defects formed inside the dots 2 by solid phase growth move to the surface layer of the dots, and defects inside the dots 2 are reduced. . In this case, the electron beam may be uniformly applied to the entire substrate including the dots 2 and the dots 2.

その後、複数のドット２，２，・・・を覆うようにカバー膜が半導体基板１の一主面１Ａ側に形成され、半導体デバイス１０が作製される。この場合、カバー膜は、半導体基板１を構成する元素であるシリコン（Ｓｉ）からなる。そして、カバー膜は、例えば、分子線エピタキシー成長法によって形成される。また、カバー膜の厚さは、ドット２の表面を完全に覆うために十分な厚さが必要であり、例えば、ドット２の高さが５ｎｍ程度の場合、カバー膜は１０ｎｍ程度以上の膜厚を有する。   After that, a cover film is formed on one main surface 1A side of the semiconductor substrate 1 so as to cover the plurality of dots 2, 2,. In this case, the cover film is made of silicon (Si), which is an element constituting the semiconductor substrate 1. The cover film is formed by, for example, a molecular beam epitaxy growth method. Further, the cover film needs to be thick enough to completely cover the surface of the dot 2. For example, when the height of the dot 2 is about 5 nm, the cover film has a thickness of about 10 nm or more. Have

このように、複数のドット２，２，・・・の表面をカバー膜によって覆うことによって、複数のドット２，２，・・・を形成した後のプロセスにおいて複数のドット２，２，・・・が空気中に暴露されても、複数のドット２，２，・・・の表面が汚れるのを防止できる。   Thus, by covering the surface of the plurality of dots 2, 2,... With the cover film, the plurality of dots 2, 2,. Even when exposed to air, the surface of the plurality of dots 2, 2,.

そして、カバー膜は、半導体基板１を構成する材料と同じ材料から構成するのがよい。カバー膜を半導体基板１を構成する材料と異なる材料で構成すると、ドット２を構成する材料が半導体基板１を構成する材料と異なるので、カバー膜とドット２との間で材料の違いが不鮮明になり、電子のドット２への参集効率が低下する可能性があるからである。   The cover film is preferably made of the same material as that of the semiconductor substrate 1. If the cover film is made of a material different from the material constituting the semiconductor substrate 1, the material constituting the dots 2 is different from the material constituting the semiconductor substrate 1, so the difference in material between the cover film and the dots 2 is unclear. This is because the efficiency of gathering electrons into the dot 2 may be reduced.

上記においては、複数のドット２，２，・・・に電子ビームを照射してドット２内の欠陥を低減すると説明したが、この発明においては、複数のドット２，２，・・・が形成された半導体基板１を１００〜８００℃の温度で、１時間程度、熱アニールすることによってドット２内の欠陥を低減してもよい。   In the above description, it has been described that a plurality of dots 2, 2,... Are irradiated with an electron beam to reduce defects in the dot 2, but in the present invention, a plurality of dots 2, 2,. The defects in the dots 2 may be reduced by thermally annealing the semiconductor substrate 1 thus formed at a temperature of 100 to 800 ° C. for about 1 hour.

図２に示す工程においては、電子ビームを照射して複数のドット４，４，４，・・・を結晶成長させるので、ナノサイズのドットを高密度に作製できる。また、単結晶シリコンからなる半導体基板１の一部を半導体基板１の構成元素であるシリコン（Ｓｉ）と異なるゲルマニウム（Ｇｅ）によってイオン注入してアモルファス化し、そのアモルファス化に用いたゲルマニウム（Ｇｅ）を用いて複数の量子ドット２，２，２，・・・を形成するので、半導体基板１の材料と異なる材料からなる複数の量子ドットを容易に半導体基板１上に作製できる。   In the step shown in FIG. 2, the plurality of dots 4, 4, 4,... Also, a part of the semiconductor substrate 1 made of single crystal silicon is ion-implanted with germanium (Ge) different from silicon (Si), which is a constituent element of the semiconductor substrate 1, to be amorphous, and germanium (Ge) used for the amorphization. Are used to form a plurality of quantum dots 2, 2, 2,.

さらに、半導体基板１の一主面側を非晶質化し、その非晶質化した領域に電子ビームを照射して複数のドット２，２，・・・を形成するので、複数のドット２，２，・・・と半導体基板１との界面５は、半導体基板１中に形成される。したがって、電子に対する障壁層は、半導体基板１と各ドット２との界面５に存在せず、複数のドット２，２，・・・に電子を閉じ込め易くなる。また、半導体基板
１と複数のドット２，２，・・・との結合力を強くできる。 Further, since one principal surface side of the semiconductor substrate 1 is made amorphous and the amorphous region is irradiated with an electron beam to form a plurality of dots 2, 2,. The interface 5 between the semiconductor substrate 1 and the semiconductor substrate 1 is formed in the semiconductor substrate 1. Therefore, the barrier layer against electrons does not exist at the interface 5 between the semiconductor substrate 1 and each dot 2, and it becomes easy to confine electrons in a plurality of dots 2, 2,. Further, the bonding force between the semiconductor substrate 1 and the plurality of dots 2, 2,.

さらに、半導体基板１の一主面側を非晶質化し、その非晶質化した領域に電子ビームを照射して複数のドット２，２，・・・を形成するので、半導体基板１の任意の場所に任意のサイズのドット２を均一に作製できる。   Further, since one principal surface side of the semiconductor substrate 1 is made amorphous, and the amorphous region is irradiated with an electron beam to form a plurality of dots 2, 2,. The dots 2 of any size can be produced uniformly at the locations.

図３は、電子ビームの照射時間による結晶成長の違いを示す模式図である。なお、図３において、界面５は、ゲルマニウムイオンをイオン注入したときの半導体基板１とアモルファスシリコン層３との境界を示す線である。   FIG. 3 is a schematic diagram showing the difference in crystal growth depending on the electron beam irradiation time. In FIG. 3, the interface 5 is a line indicating the boundary between the semiconductor substrate 1 and the amorphous silicon layer 3 when germanium ions are ion-implanted.

領域６〜９の各々は、電子ビームの照射によって結晶成長した領域である。そして、領域６〜９における電子ビームの照射時間は、それぞれ、１００μｓｅｃ，２００μｓｅｃ，３００μｓｅｃ，４００μｓｅｃである。   Each of the regions 6 to 9 is a region where crystals have grown by irradiation with an electron beam. The irradiation times of the electron beams in the regions 6 to 9 are 100 μsec, 200 μsec, 300 μsec, and 400 μsec, respectively.

電子ビームの照射時間が長くなるに従って半導体基板１とアモルファスシリコン層３との界面５から膜厚方向ＤＲ１へ結晶成長する長さＬ１〜Ｌ４は、長くなる。そして、電子ビームの照射時間が３００μｓｅｃ，４００μｓｅｃの場合にドット形状の結晶層（領域８，９）が形成される。   As the electron beam irradiation time becomes longer, the lengths L1 to L4 for crystal growth from the interface 5 between the semiconductor substrate 1 and the amorphous silicon layer 3 in the film thickness direction DR1 become longer. When the electron beam irradiation time is 300 μsec and 400 μsec, dot-shaped crystal layers (regions 8 and 9) are formed.

従って、図２に示す工程（ｂ）においては、電子ビームを３００μｓｅｃ以上照射する。これにより、断面形状が略柱状形状からなる高さが約５ｎｍ以上のドットが形成される。   Therefore, in the step (b) shown in FIG. 2, an electron beam is irradiated for 300 μsec or more. As a result, dots having a cross-sectional shape of a substantially columnar shape and a height of about 5 nm or more are formed.

図４は、電子ビームの照射によって結晶成長したドットの拡大断面模式図である。電子ビームの照射によって結晶成長したドット４は、内部に欠陥１２を含む（図４の（ａ）参照）。この状態で、ドット４，４，・・・に電子ビームを照射すると、内部に形成された欠陥１２は、ドット４の頂上面４１及び側面４２，４３へ移動し、内部に欠陥１２が存在しない量子ドット２，２，・・・が形成される（図４の（ｂ）参照）。このように、電子ビームを用いた固相成長によって結晶成長したドット４の頂上面４１及び側面４２，４３は、内部の欠陥１２が蓄積され易い領域である。   FIG. 4 is an enlarged schematic cross-sectional view of dots grown by electron beam irradiation. The dots 4 grown by the electron beam irradiation include defects 12 inside (see FIG. 4A). When the dots 4, 4,... Are irradiated with an electron beam in this state, the defect 12 formed inside moves to the top surface 41 and the side surfaces 42, 43 of the dot 4, and the defect 12 does not exist inside. Quantum dots 2, 2,... Are formed (see FIG. 4B). Thus, the top surface 41 and the side surfaces 42 and 43 of the dots 4 grown by solid phase growth using an electron beam are regions where the internal defects 12 are likely to accumulate.

従って、半導体デバイス１０の製造工程においては、図２の（ｄ）の工程に示すようにドット２が形成された後に、ドット２に電子ビームを照射して内部に欠陥１２が存在しない量子ドット２を作製することにしたものである。   Therefore, in the manufacturing process of the semiconductor device 10, after the dots 2 are formed as shown in the process of FIG. 2D, the dots 2 are irradiated with an electron beam, and the quantum dots 2 in which no defect 12 exists. Is decided to produce.

上述した方法によって作製した複数の量子ドット２，２，２，・・・を備える半導体デバイス１０は、半導体レーザおよび検出器等の各種の光デバイスに応用可能である。半導体デバイス１０は、半導体基板１の一主面１Ａに均一に形成された複数のドット２，２，・・・を含むので、半導体デバイス１０を備える各種の光デバイスの特性を均一化できる。また、半導体デバイス１０の複数のドット２，２，・・・と半導体基板１との界面５には、電子に対する障壁が存在しないので、電子をドット２内に閉じ込め易くなり、半導体デバイス１０を備える各種の光デバイスの特性を向上できる。   The semiconductor device 10 including a plurality of quantum dots 2, 2, 2,... Manufactured by the above-described method can be applied to various optical devices such as a semiconductor laser and a detector. Since the semiconductor device 10 includes a plurality of dots 2, 2,... Uniformly formed on one main surface 1A of the semiconductor substrate 1, the characteristics of various optical devices including the semiconductor device 10 can be made uniform. Further, since there is no barrier against electrons at the interface 5 between the plurality of dots 2, 2,... Of the semiconductor device 10 and the semiconductor substrate 1, the electrons are easily confined in the dots 2, and the semiconductor device 10 is provided. The characteristics of various optical devices can be improved.

上記においては、複数のドット２，２，２，・・・は、半導体基板１の一主面１Ａに碁盤目状に形成されると説明したが、この発明は、複数の量子ドット２，２，２，・・・は、碁盤目状以外の形状に配置されてもよく、ランダムに配置されてもよい。   In the above description, the plurality of dots 2, 2, 2,... Have been described as being formed in a grid pattern on one main surface 1A of the semiconductor substrate 1. However, the present invention provides a plurality of quantum dots 2, 2. , 2,... May be arranged in a shape other than a grid pattern, or may be arranged randomly.

また、上記においては、単結晶シリコンからなる半導体基板１上にシリコンゲルマニウムからなる複数の量子ドットを形成すると説明したが、この発明においては、これに限らず、ガリウムヒ素（ＧａＡｓ）からなる半導体基板の一主面にインジウムヒ素（ＩｎＡｓ）からなる複数の量子ドットを作製するようにしてもよい。この場合、ガリウムヒ素にインジウムをイオン注入してガリウムヒ素の一部をアモルファス化し、そのアモルファス化した領域に電子ビームを照射してインジウムヒ素からなる複数のドットを結晶成長させる。その後、複数のドットに電子ビームを照射してドット内部の欠陥を低減し、複数のドット以外のアモルファス領域を除去する。   In the above description, a plurality of quantum dots made of silicon germanium are formed on the semiconductor substrate 1 made of single crystal silicon. However, the present invention is not limited to this, and the semiconductor substrate made of gallium arsenide (GaAs). A plurality of quantum dots made of indium arsenic (InAs) may be formed on one main surface. In this case, indium is ion-implanted into gallium arsenide to make a part of the gallium arsenide amorphous, and the amorphous region is irradiated with an electron beam to grow a plurality of dots made of indium arsenide. Thereafter, the plurality of dots are irradiated with an electron beam to reduce defects inside the dots, and amorphous regions other than the plurality of dots are removed.

そして、この発明においては、一般的には、半導体基板の材料と異なる材料からなる複数の量子ドットであれば、どのような複数のドットでも半導体基板の一主面に形成することができる。   In the present invention, in general, any number of dots can be formed on one main surface of a semiconductor substrate as long as they are a plurality of quantum dots made of a material different from the material of the semiconductor substrate.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、均一な量子ドットを備える半導体デバイスに適用される。また、この発明は、均一な量子ドットを備える半導体デバイスの製造方法に適用される。   The present invention is applied to a semiconductor device having uniform quantum dots. Moreover, this invention is applied to the manufacturing method of a semiconductor device provided with a uniform quantum dot.

この発明の実施の形態による半導体デバイスの斜視図である。1 is a perspective view of a semiconductor device according to an embodiment of the present invention. 図１に示す半導体デバイス１０を製造する工程図である。FIG. 2 is a process diagram for manufacturing the semiconductor device 10 shown in FIG. 1. 電子ビームの照射時間による結晶成長の違いを示す模式図である。It is a schematic diagram which shows the difference in the crystal growth by the irradiation time of an electron beam. 電子ビームの照射によって結晶成長したドットの拡大断面模式図である。FIG. 4 is an enlarged cross-sectional schematic diagram of dots grown by electron beam irradiation.

符号の説明Explanation of symbols

１ 半導体基板、１Ａ 一主面、２ 量子ドット、３ アモルファスシリコン層、４ ドット、５ 界面、６〜９ 領域、１０ 半導体デバイス、１２ 欠陥、４１ 頂上面、４２，４３ 側面。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 1A One main surface, 2 Quantum dot, 3 Amorphous silicon layer, 4 dot, 5 interface, 6-9 area | region, 10 Semiconductor device, 12 Defect, 41 Top surface, 42, 43 Side surface.

Claims (10)

結晶相からなる半導体基板の材料と異なる材料からなる複数の量子ドットを前記半導体基板の一主面に形成する半導体デバイスの製造方法であって、
前記半導体基板の構成元素と異なる元素を前記半導体基板にイオン注入して前記半導体基板の一主面側を所定の厚さにわたって非晶質化する第１のステップと、
前記第１のステップにおいて形成された非晶質領域に部分的に電子ビームを照射して前記非晶質領域に結晶相からなる複数の量子ドットを形成する第２のステップと、
前記複数の量子ドット以外の非晶質領域を除去する第３のステップとを含む半導体デバイスの製造方法。 A method of manufacturing a semiconductor device, wherein a plurality of quantum dots made of a material different from a material of a semiconductor substrate made of a crystal phase are formed on one main surface of the semiconductor substrate,
A first step of ion-implanting an element different from the constituent elements of the semiconductor substrate into the semiconductor substrate to amorphize the principal surface side of the semiconductor substrate over a predetermined thickness;
A second step of partially irradiating the amorphous region formed in the first step with an electron beam to form a plurality of quantum dots comprising a crystalline phase in the amorphous region;
And a third step of removing amorphous regions other than the plurality of quantum dots. 前記第３のステップの後、前記結晶成長された複数の量子ドットに前記電子ビームを照射して前記複数の量子ドット内の欠陥を低減する第４のステップをさらに含む、請求項１に記載の半導体デバイスの製造方法。   2. The method according to claim 1, further comprising a fourth step of reducing defects in the plurality of quantum dots by irradiating the plurality of quantum dots grown on the crystal with the electron beam after the third step. A method for manufacturing a semiconductor device. 前記第３のステップの後、前記結晶成長された複数の量子ドットを有する前記半導体基板を加熱し、前記複数の量子ドット内の欠陥を低減する第４のステップをさらに含む、請求項１に記載の半導体デバイスの製造方法。   2. The method according to claim 1, further comprising a fourth step of heating the semiconductor substrate having the plurality of quantum dots grown on the crystal after the third step to reduce defects in the plurality of quantum dots. 3. Semiconductor device manufacturing method. 前記第３または第４のステップの後、前記複数の量子ドットが形成された前記半導体基板の表面にカバー膜を形成する第５のステップをさらに含む、請求項１から請求項３のいずれか１項に記載の半導体デバイスの製造方法。   4. The method according to claim 1, further comprising a fifth step of forming a cover film on a surface of the semiconductor substrate on which the plurality of quantum dots are formed after the third or fourth step. The manufacturing method of the semiconductor device of description. 前記複数の量子ドットの各々は、前記半導体基板を構成する元素のうちの少なくとも１つの元素を含む、請求項１から請求項４のいずれか１項に記載の半導体デバイスの製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein each of the plurality of quantum dots includes at least one element of elements constituting the semiconductor substrate. 前記半導体基板は、単結晶シリコン基板であり、
前記所定の元素は、ゲルマニウムであり、
前記量子ドットは、シリコンゲルマニウムからなる、請求項５に記載の半導体デバイスの製造方法。 The semiconductor substrate is a single crystal silicon substrate,
The predetermined element is germanium,
The method of manufacturing a semiconductor device according to claim 5, wherein the quantum dots are made of silicon germanium. 結晶相からなる半導体基板と、
前記半導体基板の一主面側に形成され、結晶相からなる複数の量子ドットとを備え、
前記半導体基板は、第１の元素からなる単結晶の半導体基板であり、
前記量子ドットは、前記第１の元素と、前記第１の元素と異なる第２の元素とからなる、半導体デバイス。 A semiconductor substrate comprising a crystalline phase;
A plurality of quantum dots formed on one main surface side of the semiconductor substrate and made of a crystal phase;
The semiconductor substrate is a single crystal semiconductor substrate made of a first element,
The quantum dot is a semiconductor device comprising the first element and a second element different from the first element. 前記量子ドットにおける前記第２の元素の含有量は、前記第１の元素の含有量よりも多い、請求項７に記載の半導体デバイス。   The semiconductor device according to claim 7, wherein a content of the second element in the quantum dots is larger than a content of the first element. 前記半導体基板は、単結晶シリコン基板であり、
前記量子ドットは、シリコンゲルマニウムである、請求項７または請求項８に記載の半導体デバイス。 The semiconductor substrate is a single crystal silicon substrate,
The semiconductor device according to claim 7, wherein the quantum dot is silicon germanium. 前記半導体基板は、ガリウムヒ素基板であり、
前記量子ドットは、インジウムヒ素である、請求項７または請求項８に記載の半導体デバイス。 The semiconductor substrate is a gallium arsenide substrate;
The semiconductor device according to claim 7, wherein the quantum dot is indium arsenic.
JP2004005727A 2004-01-13 2004-01-13 Semiconductor device and its manufacturing method Pending JP2005203441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004005727A JP2005203441A (en) 2004-01-13 2004-01-13 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005727A JP2005203441A (en) 2004-01-13 2004-01-13 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005203441A true JP2005203441A (en) 2005-07-28

Family

ID=34819951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005727A Pending JP2005203441A (en) 2004-01-13 2004-01-13 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005203441A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102039421A (en) * 2010-11-30 2011-05-04 中国科学院理化技术研究所 Preparation method of organic film monodisperse silver quantum dots
US8227300B2 (en) 2009-03-18 2012-07-24 International Business Machines Corporation Semiconductor switching circuit employing quantum dot structures
US8242542B2 (en) 2009-02-24 2012-08-14 International Business Machines Corporation Semiconductor switching device employing a quantum dot structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242542B2 (en) 2009-02-24 2012-08-14 International Business Machines Corporation Semiconductor switching device employing a quantum dot structure
US8445967B2 (en) 2009-02-24 2013-05-21 International Business Machines Corporation Semiconductor switching device employing a quantum dot structure
US8227300B2 (en) 2009-03-18 2012-07-24 International Business Machines Corporation Semiconductor switching circuit employing quantum dot structures
US8624318B2 (en) 2009-03-18 2014-01-07 International Business Machines Corporation Semiconductor switching circuit employing quantum dot structures
CN102039421A (en) * 2010-11-30 2011-05-04 中国科学院理化技术研究所 Preparation method of organic film monodisperse silver quantum dots

Similar Documents

Publication Publication Date Title
JP5338443B2 (en) Manufacturing method of SOI wafer
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
JP4582487B2 (en) SiGe on insulator substrate material
US7550369B2 (en) Method for fabricating low-defect-density changed orientation Si
TWI282117B (en) High-quality SGOI by oxidation near the alloy melting temperature
US8338280B2 (en) Method for fabricating nano devices
US8647957B2 (en) Method for making semi-conductor nanocrystals
US6825102B1 (en) Method of improving the quality of defective semiconductor material
JP2012146716A (en) Manufacturing method of semiconductor device
KR100602534B1 (en) USE OF THIN SOI TO INHIBIT RELAXATION OF SiGe LAYERS
TWI596649B (en) Methods of forming strained epitaxial semiconductor material(s) above a strain-relaxed buffer layer
KR100679610B1 (en) Method of manufacturing a thin film layer of single crystal structure
JP2007515790A (en) Method for forming strained Si channel in MOSFET structure
JP2005268792A (en) Method of manufacturing semiconductor device, semiconductor device and apparatus
JP2005203441A (en) Semiconductor device and its manufacturing method
JP2006140503A (en) Semiconductor substrate and method of fabricating same
JP2010251523A (en) Method of manufacturing partial soi wafer
JP6323383B2 (en) Semiconductor device evaluation method
JP4923419B2 (en) Manufacturing method of semiconductor device
JP2006231507A (en) Nanowire, and method for manufacturing the same
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
WO2016093287A1 (en) Microstructure formation method, method for manufacturing semiconductor device, and cmos formation method
US20220068715A1 (en) Enhanced etch resistance for insulator layers implanted with low energy ions
JP2541456B2 (en) Microstructure fabrication method
JPH04293241A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222