JP2005191440A

JP2005191440A - Wide energy range radiation detector and manufacturing method therefor

Info

Publication number: JP2005191440A
Application number: JP2003433694A
Authority: JP
Inventors: Yoshinori Hatanaka; 義式畑中; Toru Aoki; 徹青木
Original assignee: Shizuoka University NUC
Current assignee: Shizuoka University NUC
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wide energy range radiation detector that has fine sensitivity both to soft X-rays and hard X-rays, and a manufacturing method for the radiation detector. <P>SOLUTION: The wide energy range radiation detector includes detecting elements each having a tandem structure consisting of an Si board 3 and a CdTe board 4, between which In (indium) is interposed to integrate the boards 3, 4 together to reinforce them. The Si board 3 detects soft X-rays while CdTe board 4 detects hard X-rays. Segregation spaces 14 are formed on the side of the CdTe boards 4 to separate each detecting element electrically, which makes the detector a two-dimensional image sensor. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この技術は、Ｘ線のような高エネルギーの電磁波を検出する半導体素子に関する。 This technology relates to a semiconductor element that detects high-energy electromagnetic waves such as X-rays.

これまで、軟Ｘ線に対してはＳi(シリコン)、硬Ｘ線に対してはＣdＴe(カドミウム・テルル)を主材料とする半導体素子により、検出素子を構成していた(特許文献１参照)。
しかしながら、軟Ｘ線及び硬Ｘ線の双方に対して良好な感度を得ることは困難であった。
一方で、ＣdＴeは結晶の機械的強度が弱いため、微細なチップに加工し平面上に２次元に配列することが困難である。そのため、図６に示されるようにＳi基板３上に接着層５を介してＣdＴe基板４を固定し、機械的強度を保ったうえで切断加工を行っていた。この技術においては、切断後の加工に際し接着層が障害となり、接着層を除去するなどの手間がかかっていた。このため製造段階で工程が複雑になり、コスト面での不利な状況が存在した。
特表平１０−５１２３９８号 Up to now, a detection element is composed of a semiconductor element mainly composed of Si (silicon) for soft X-rays and CdTe (cadmium tellurium) for hard X-rays (see Patent Document 1). .
However, it has been difficult to obtain good sensitivity to both soft X-rays and hard X-rays.
On the other hand, since CdTe has a weak crystal mechanical strength, it is difficult to process it into a fine chip and arrange it two-dimensionally on a plane. Therefore, as shown in FIG. 6, the CdTe substrate 4 is fixed on the Si substrate 3 via the adhesive layer 5, and the cutting process is performed while maintaining the mechanical strength. In this technique, the adhesive layer becomes an obstacle during processing after cutting, and it takes time and effort to remove the adhesive layer. This complicates the process in the manufacturing stage and has a disadvantageous situation in terms of cost.
Special table hei 10-512398

この発明では、広域エネルギーレンジのためにタンデム構造を採用することを提案する。
図１のようにＳi基板３とＣdＴe(またはＣdＺnＴe)基板４とをタンデムに配置し、Ｓi基板３側からＸ線を入射すると、軟Ｘ線１はＳi基板３の内部で吸収されるが、硬Ｘ線２はＳi基板３を透過しＣdＴe(またはＣdＺnＴe)基板４の内部に浸透し消滅する。それぞれの基板に電極を設けることにより、Ｘ線の消滅に伴う電荷を検出できる。
さらに、この発明ではＳi基板３とＣdＴe基板４との間にＩn(インジウム)を間挿して一体化を図ることにより、強度を高めるとともに各検出素子を分離独立できる構造を提案する。強度が高まれば、切削又はエッチングなどの機械的あるいは化学的処理により、ＣdＴe基板に分離帯を設ける加工を行い得る。この加工により各検出素子を電気的に分離独立できるため、２次元画像センサとして利用できる。
ここで、代表例としてＳi，ＣdＴe(ＣdＺnＴe)，Ｉnを用いるものとして説明したが、Ｓiに代えてIV族半導体，ＣdＴe(ＣdＺnＴe)に代えてII−VI族半導体またはIII−Ｖ族半導体，Ｉnに代えてIII族またはＶ族の金属を用いることができる。
また、III族(ガリウム，アルミニウムなど)，Ｖ族(アンチモン，ビスマス，砒素など)の元素を鉛，スズなどの金属に添加し、等価的にIII族，Ｖ族金属として使用することもできる。 In the present invention, it is proposed to adopt a tandem structure for a wide energy range.
When the Si substrate 3 and the CdTe (or CdZnTe) substrate 4 are arranged in tandem as shown in FIG. 1 and X-rays are incident from the Si substrate 3 side, the soft X-rays 1 are absorbed inside the Si substrate 3. The hard X-ray 2 passes through the Si substrate 3 and penetrates into the CdTe (or CdZnTe) substrate 4 and disappears. By providing an electrode on each substrate, charges associated with the disappearance of X-rays can be detected.
Furthermore, the present invention proposes a structure that can increase the strength and separate each detection element by interposing In (indium) between the Si substrate 3 and the CdTe substrate 4 for integration. If the strength is increased, the CdTe substrate can be provided with a separation band by mechanical or chemical treatment such as cutting or etching. Since each detection element can be electrically separated and independent by this processing, it can be used as a two-dimensional image sensor.
Here, Si, CdTe (CdZnTe), and In have been described as representative examples. However, instead of Si, a group IV semiconductor is used. Instead of group III or group V metals can be used.
Further, elements of group III (gallium, aluminum, etc.) and group V (antimony, bismuth, arsenic, etc.) can be added to metals such as lead and tin, and equivalently used as group III and group V metals.

この発明では、IV族の半導体としてＳi(シリコン)を軟Ｘ線検出に用いるとともに、II−VI族の半導体としてＣdＴe(カドミウム・テルル)またはＣdＺnＴe(カドミウム・ジンク・テルル)を硬Ｘ線検出に用いるものとする。この２材料をIII族のＩn(インジウム)で接着する。
接合時において、接合面にＩnをはさみ込み加熱圧着することにより、ＣdＴe側はｎ型半導体となり、Ｓi側はｐ型半導体となる。
タンデム構造を採用する際に、接着材料としてＩnを用いることによって、両半導体における不純物金属としての効果をも有することとなり、ＣdＴe−ｐｉｎ(ｐ型−insulator−ｎ型)半導体と、Ｓi−ｐｉｎ半導体とを直列に接続する構造が容易に作成できる。 In this invention, Si (silicon) is used as a group IV semiconductor for soft X-ray detection, and CdTe (cadmium tellurium) or CdZnTe (cadmium zinc tellurium) is used as hard X-ray detection as a group II-VI semiconductor. Shall be used. These two materials are bonded with Group III In (indium).
At the time of bonding, In is sandwiched between the bonding surfaces and thermocompression bonded, the CdTe side becomes an n-type semiconductor and the Si side becomes a p-type semiconductor.
When In is used as an adhesive material when adopting the tandem structure, it also has an effect as an impurity metal in both semiconductors, and a CdTe-pin (p-type-insulator-n-type) semiconductor and a Si-pin semiconductor. Can be easily created.

II-VI族半導体であるＣdＴeまたはＣdＺnＴeの基板にＩnを薄く蒸着し、エキシマレーザーでのドーピングまたは加熱による拡散ドーピングにより、ｎ型ＣdＴeまたはＣdＺnＴe層を形成する。他の面には金(Ａu)又はプラチナ(Ｐt)などによるショットキー接合、またはアンチモン(Ｓb)などのＶ族元素の拡散によるｐ型のＣdＴeまたはＣdＺnＴe層を形成する。
また一方で、IV族であるＳiの基板にＩnを薄く蒸着し、エキシマレーザーでのドーピングまたは加熱による拡散ドーピング処理により、ｐ型Ｓi層を形成する。このとき、Ｓiのｐ型ドーピングはあらかじめＩn以外のボロン(Ｂ)などの不純物によってｐ型を形成しておいたものを用いてもよい。他の面にはあらかじめ燐(Ｐ)などにより、ｎ型のＳi層が形成されているものを用いる。
Ｓi基板のｐ型層と、ＣdＴe基板(またはＣdＺnＴeの基板)のｎ型層とを加熱しながら張り合わせると、Ｉnを接着層として、Ｓi基板とＣdＴe基板(またはＣdＺnＴeの基板)とが結合される。これにより、ＣdＴeとＳiの２つのｐｉｎダイオードがシリーズ接続された構造体が形成される。Ｉn層の反対側にはｐ型のＳi層及びｎ型ＣdＴe層を形成するものであってもよい。この場合には、ｎ型ＣdＴeとｐ型Ｓiによりｎｉｎ−ｐｉｐダイオードが形成された構造体となる。 In is thinly deposited on a substrate of CdTe or CdZnTe, which is a II-VI group semiconductor, and an n-type CdTe or CdZnTe layer is formed by doping with an excimer laser or diffusion doping by heating. On the other surface, a p-type CdTe or CdZnTe layer is formed by diffusion of a group V element such as antimony (Sb) or a Schottky junction made of gold (Au) or platinum (Pt).
On the other hand, In is thinly deposited on a Si substrate of Group IV, and a p-type Si layer is formed by doping with an excimer laser or a diffusion doping process by heating. At this time, the p-type doping of Si may be a p-type doped with an impurity such as boron (B) other than In. On the other surface, an n-type Si layer previously formed of phosphorus (P) or the like is used.
When the p-type layer of the Si substrate and the n-type layer of the CdTe substrate (or CdZnTe substrate) are bonded together while heating, the Si substrate and the CdTe substrate (or CdZnTe substrate) are bonded using In as an adhesive layer. The As a result, a structure in which two pin diodes of CdTe and Si are connected in series is formed. A p-type Si layer and an n-type CdTe layer may be formed on the opposite side of the In layer. In this case, a structure in which a nin-pip diode is formed by n-type CdTe and p-type Si is obtained.

構造体形成の一例を図を参照しながら説明する。
形成に用いる２つの基板を図２の左に示す。図２の左上がＳi基板３上にＩn層６を蒸着したものを示している。図２の左下がＣdＴe基板４上にＩn層６を蒸着したものを示している。それぞれのＩn面を張り合わせて加熱すると、Ｉn層６を接着層として、Ｓi基板３とＣdＴe基板４とが結合される。この段階での構造体を図３の右に示す。Ｉnは、Ｓi基板３とＣdＴe基板４とに拡散し、それぞれｐ型層とｎ型層を形成する。Ｉn層の反対側にはｎ型のＳi層及びｐ型ＣdＴe層を形成する。
最初のＩnの蒸着は片方の基板にのみ施されるものであってもよい。
また、この場合においてもＩn層の反対側にはｐ型のＳi層及びｎ型ＣdＴe層を形成するものであってもよい。 An example of structure formation will be described with reference to the drawings.
Two substrates used for formation are shown on the left of FIG. The upper left of FIG. 2 shows the In layer 6 deposited on the Si substrate 3. The lower left of FIG. 2 shows an In layer 6 deposited on a CdTe substrate 4. When each In surface is bonded and heated, the Si substrate 3 and the CdTe substrate 4 are bonded using the In layer 6 as an adhesive layer. The structure at this stage is shown on the right side of FIG. In diffuses into the Si substrate 3 and the CdTe substrate 4 to form a p-type layer and an n-type layer, respectively. An n-type Si layer and a p-type CdTe layer are formed on the opposite side of the In layer.
The initial deposition of In may be performed only on one substrate.
Also in this case, a p-type Si layer and an n-type CdTe layer may be formed on the opposite side of the In layer.

次に、この構造体を用いるＸ線検出方法を述べる。
ｎ型のＳi層９及びｐ型ＣdＴe層１０を形成後の構造体を図３に示す。構造体から信号を取り出すために、ｎ-Ｓi層９(Ｓi基板のｎ型層)を信号端子１１へ接続し、ｐ-ＣdＴe層１０(カドミウム・テルル基板のｐ型層)を他の信号端子１２へ接続する。
信号端子１１を経由してＳi基板のｎ型層９に正電位を、信号端子１２を経由してＣdＴe基板のｐ型層１０に負電位を印加し、両ｐｉｎダイオードに逆バイアスを与える。Ｘ線又はガンマ線をシリコン(Ｓi)側から入射すると、軟Ｘ線は主としてシリコン３で吸収され、硬Ｘ線はＣdＴe４で吸収される。これにより、各Ｘ線は吸収された半導体層内で電子と正孔とを発生させて消滅し、外部に信号を出力することとなる。
このように、タンデム構造を採用したことにより、ワイドレンジの検出器となる。また、静電容量が小さくなり、高感度の素子が得られる。 Next, an X-ray detection method using this structure will be described.
The structure after the n-type Si layer 9 and the p-type CdTe layer 10 are formed is shown in FIG. In order to extract a signal from the structure, the n-Si layer 9 (the n-type layer of the Si substrate) is connected to the signal terminal 11, and the p-CdTe layer 10 (the p-type layer of the cadmium tellurium substrate) is connected to another signal terminal. 12 is connected.
A positive potential is applied to the n-type layer 9 of the Si substrate via the signal terminal 11 and a negative potential is applied to the p-type layer 10 of the CdTe substrate via the signal terminal 12 to apply a reverse bias to both pin diodes. When X-rays or gamma rays are incident from the silicon (Si) side, soft X-rays are mainly absorbed by silicon 3 and hard X-rays are absorbed by CdTe4. As a result, each X-ray generates and disappears electrons and holes in the absorbed semiconductor layer, and outputs a signal to the outside.
Thus, it becomes a wide range detector by adopting a tandem structure. In addition, the capacitance is reduced, and a highly sensitive element can be obtained.

次に、上記検出器を２次元センサーとするときの製造法について述べる。
ＣdＴe基板は結晶の機械的強度が弱いため、微細なチップに加工し平面上に２次元に配列することが困難であった。この発明で得られるＣdＴe基板とＳi基板の積層構造は、Ｓi基板がＣdＴe基板の支持層となっており強靭である。したがって、２次元配置構造とする際には、切削又はエッチングなどの機械的あるいは化学的処理により、ＣdＴe基板側からＳi層の一部までの分離帯を設ける加工を行い得る。これにより、平面上に分離された検出素子が２次元に配列した構造が容易に作成できる。
このような加工を行った検出器の断面図を図４に示す。Ｓi側に共通端子１３を設け、ＣdＴe側からは分離帯１４により分離された個々の検出素子から信号線を引き出して信号端子１２に接続する。
この信号線の引出しは、セラミック基板上に配線を行い、ＣdＴeの各素子に対応するバンプを金属あるいは導電性接着剤で形成したものを、検出器に圧接することにより行うのがよい。セラミック基板上の配線は、所望により１層または多層基板とする。
図４のようなＳiの壁面の露出は暗電流の増加を招くので、あらかじめＳi基板３に切削加工を施し、作成された溝にＳiＯ2を埋設あるいは酸化反応によりＳiＯ2を溝の壁面に形成してなる基板に、Ｉn層６を設けたＣdＴe基板４を張り合わせて加熱した後に、さらにＣdＴe基板４に対し切削加工を施して分離帯１４を作成する方法も考えられる。この模式図を図５に示す。 Next, a manufacturing method when the detector is a two-dimensional sensor will be described.
Since the CdTe substrate has a weak mechanical strength, it is difficult to process it into a fine chip and arrange it two-dimensionally on a plane. The laminated structure of the CdTe substrate and the Si substrate obtained by the present invention is strong because the Si substrate serves as a support layer for the CdTe substrate. Therefore, when a two-dimensional arrangement structure is formed, a process of providing a separation band from the CdTe substrate side to a part of the Si layer can be performed by mechanical or chemical treatment such as cutting or etching. Thereby, a structure in which detection elements separated on a plane are two-dimensionally arranged can be easily created.
FIG. 4 shows a cross-sectional view of the detector subjected to such processing. A common terminal 13 is provided on the Si side, and a signal line is drawn from each detection element separated by the separation band 14 from the CdTe side and connected to the signal terminal 12.
The signal lines are preferably drawn by wiring on a ceramic substrate and pressing a detector with bumps corresponding to each element of CdTe formed of metal or conductive adhesive. The wiring on the ceramic substrate may be a single layer or a multilayer substrate as desired.
Since exposure of the Si wall surface as shown in FIG. 4 causes an increase in dark current, the Si substrate 3 is cut in advance, and SiO2 is embedded in the formed groove or formed on the wall surface of the groove by an oxidation reaction. A method is also conceivable in which, after the CdTe substrate 4 provided with the In layer 6 is bonded to the substrate and heated, the CdTe substrate 4 is further cut to form the separation band 14. This schematic diagram is shown in FIG.

ここでは、２次元配列として説明したが、１次元配列であっても可能なことは説明するまでもなく自明である。
また、II−VI族の半導体としてＣdＴeを、IV族の半導体としてシリコンを用いるものとして説明したが、他にII−VI族の半導体としてＣdＺnＴeなどが利用できる。また、IV族の代わりにIII−Ｖ族であるＧaＡsの表面のドーピング処理をあらかじめ行っておくことにより、Ｉnを介しての接着とタンデム構造を採用する広域レンジの検出器構成として利用できる。
これまで、タンデム構造の中間体にIII族の代表的元素Ｉnを用いるものとして説明したが、III族の元素に代えてＶ族の元素を用いることができる。たとえば、アンチモン（Sb)が有効である。アンチモンを用いる場合には接着効果を考慮すると、鉛（Pb)，又はスズ(Ｓn)の中にアンチモン(Ｓb)を数％添加したものを用いることが好ましい。Ｖ族の元素を用いた場合には、各半導体への拡散によるｐ型，ｎ型の極性がIII族の場合とは反対になることは自明である。
また、III族元素としてガリウム，アルミニウムなど、Ｖ族元素としてビスマス，砒素などを用いることも可能であり、これらを用いる場合にも接着効果上、鉛，スズなどに添加して等価的にIII族金属，Ｖ族金属として用いることが好ましい。 Although a two-dimensional array has been described here, it is obvious that a one-dimensional array is possible without needing to be described.
Further, although CdTe is used as the II-VI group semiconductor and silicon is used as the IV group semiconductor, CdZnTe or the like can be used as the II-VI group semiconductor. In addition, by performing a doping process on the surface of GaAs which is a group III-V instead of a group IV in advance, it can be used as a wide-range detector configuration which employs adhesion via In and a tandem structure.
So far, it has been described that the group III representative element In is used as the intermediate of the tandem structure, but a group V element can be used instead of the group III element. For example, antimony (Sb) is effective. When antimony is used, it is preferable to use lead (Pb) or tin (Sn) to which antimony (Sb) is added in a few percent in consideration of the adhesive effect. When a group V element is used, it is obvious that the p-type and n-type polarities resulting from diffusion into each semiconductor are opposite to those of the group III.
It is also possible to use gallium, aluminum, etc. as group III elements, and bismuth, arsenic, etc. as group V elements. Even when these are used, they are equivalently added to lead, tin, etc. for the adhesion effect. It is preferable to use it as a metal or a group V metal.

これまでに説明した構造のＸ線検出素子により、軟Ｘ線から硬Ｘ線、ガンマ線まで広域のエネルギー幅における電磁波が検出可能となる。また、機械的強度が弱いII−VI族の半導体に対し分割構造が容易に作成可能であるので、２次元画像検出素子としての製造が低コストで可能となる。 The X-ray detection element having the structure described so far can detect electromagnetic waves in a wide energy range from soft X-rays to hard X-rays and gamma rays. In addition, since a divided structure can be easily created for a II-VI group semiconductor having a low mechanical strength, it can be manufactured as a two-dimensional image detection element at low cost.

Ｘ線の吸収位置を表す図Diagram showing X-ray absorption position Ｉｎ(インジウム)を接着層として用いる図Figure using In (indium) as adhesive layer Ｉｎによる接着後のＸ線検出素子を示す図The figure which shows the X-ray detection element after adhesion | attachment by In 検出素子にＣｄＴｅ側から分離帯を設けた断面を表す図The figure showing the section which provided the separation zone from the CdTe side to the detection element あらかじめ分離帯の一部をＳiＯ2で被覆した例を示す図The figure which shows the example which covered the part of the separation zone with SiO2 beforehand ＣｄＴｅの切断にＳｉからなる加工台を用いる従来技術を示す図The figure which shows the prior art which uses the processing stand which consists of Si for the cutting | disconnection of CdTe

符号の説明Explanation of symbols

１軟Ｘ線
２硬Ｘ線
３Ｓｉ(シリコン)基板
４ＣｄＴｅ(カドミウム・テルル)基板
５接着層
６Ｉｎ(インジウム)層
７ｐ−Ｓｉ(ｐ型シリコン)層
８ｎ−ＣｄＴｅ(ｎ型カドミウム・テルル)層
９ｎ−Ｓｉ(ｎ型シリコン)層
１０ｐ−ＣｄＴｅ(ｐ型カドミウム・テルル)層
１１，１２信号端子
１３共通端子
１４分離帯
１５ＳiＯ2(酸化シリコン) DESCRIPTION OF SYMBOLS 1 Soft X-ray 2 Hard X-ray 3 Si (silicon) substrate 4 CdTe (cadmium tellurium) substrate 5 Adhesion layer 6 In (indium) layer 7 p-Si (p-type silicon) layer 8 n-CdTe (n-type cadmium Tellurium) layer 9 n-Si (n-type silicon) layer 10 p-CdTe (p-type cadmium tellurium) layer 11, 12 signal terminal 13 common terminal 14 separation band 15 SiO2 (silicon oxide)

Claims

II−VI族半導体とIV族半導体との積層構造を有し、広レンジの放射線エネルギー検出を可能にする広域エネルギーレンジ放射線検出器。 Wide-range energy range radiation detector that has a laminated structure of II-VI group semiconductor and IV group semiconductor and enables detection of radiation energy in a wide range.

II−VI族の半導体，III族またはＶ族金属の拡散によりｎ型またはｐ型となったII−VI族の半導体，III族またはＶ族金属，III族またはＶ族金属の拡散によりｐ型またはｎ型となったIV族の半導体，IV族の半導体からなる５層構造を有する広域エネルギーレンジ放射線検出器。 Group II-VI semiconductors, Group II-VI semiconductors made n-type or p-type by diffusion of group III or group V metals, Group III or group V metals, Group III or group V metals by diffusion or p-type or Wide-range energy range radiation detector with a 5-layer structure consisting of an n-type group IV semiconductor and group IV semiconductor.

II−VI族の半導体，III族またはＶ族元素の拡散によりｎ型またはｐ型となったII−VI族の半導体，III族またはＶ族元素を添加したIV族金属，III族またはＶ族元素の拡散によりｐ型またはｎ型となったIV族の半導体，IV族の半導体からなる５層構造を有する広域エネルギーレンジ放射線検出器。 Group II-VI semiconductors, Group II-VI semiconductors made n-type or p-type by diffusion of Group III or Group V elements, Group IV metals, Group III or Group V elements doped with Group III or Group V elements Wide-range energy range radiation detector with a five-layer structure consisting of group IV semiconductors and group IV semiconductors that have become p-type or n-type due to diffusion of.

前記５層構造の放射線検出器において、IV族半導体の外面にｎ型のIV族半導体層を有すると共に、II−VI族の半導体の外面にｐ型のII−VI族の半導体層を有してなる請求項２または請求項３記載の広域エネルギーレンジ放射線検出器。 In the five-layer radiation detector, an n-type group IV semiconductor layer is provided on the outer surface of the group IV semiconductor, and a p-type group II-VI semiconductor layer is provided on the outer surface of the group II-VI semiconductor. The wide energy range radiation detector according to claim 2 or 3.

前記５層構造の放射線検出器において、IV族半導体の外面にｐ型のIV族半導体層を有すると共に、II−VI族の半導体の外面にｎ型のII−VI族の半導体層を有してなる請求項２または請求項３記載の広域エネルギーレンジ放射線検出器。 The five-layer radiation detector has a p-type group IV semiconductor layer on the outer surface of the group IV semiconductor and an n-type group II-VI semiconductor layer on the outer surface of the group II-VI semiconductor. The wide energy range radiation detector according to claim 2 or 3.

前記II−VI族の半導体面から前記IV族半導体にかけて分離帯が形成されていて、前記IV族半導体を基板として、前記II−VI族の半導体が電気的に分離され、かつその基部が機械的に結合された状態で、複数の検出器として１次元あるいは２次元センサーとして配列されてなる請求項２または請求項３記載の広域エネルギーレンジ放射線検出器。 A separation band is formed from the group II-VI semiconductor surface to the group IV semiconductor, the group II-VI semiconductor is electrically separated from the group IV semiconductor as a substrate, and the base portion thereof is mechanical. 4. The wide-range energy range radiation detector according to claim 2, wherein the wide-range energy range radiation detector is arranged as a one-dimensional or two-dimensional sensor as a plurality of detectors.

前記IV族の半導体に代えてIII−Ｖ族の半導体を用いることを特徴とする請求項１乃至６記載の広域エネルギーレンジ放射線検出器。 7. The wide energy range radiation detector according to claim 1, wherein a group III-V semiconductor is used instead of the group IV semiconductor.

II−VI族の半導体とIV族の半導体の一方あるいは両方の片面にIII族またはＶ族金属の層を形成し、該III族またはＶ族金属の層を間にして前記II−VI族の半導体と前記IV族の半導体とを加熱圧着することによる、前記II−VI族の半導体，III族またはＶ族金属の拡散によりｎ型またはｐ型となったII−VI族の半導体，前記III族またはＶ族金属，III族またはＶ族金属の拡散によりｐ型またはｎ型となったIV族の半導体，前記IV族の半導体からなる５層構造を有する広域エネルギーレンジ放射線検出器の製造方法。 A group III or group V metal layer is formed on one or both sides of a group II-VI semiconductor or group IV semiconductor, and the group II-VI semiconductor is interposed between the group III or group V metal layers. And the group IV semiconductor by thermocompression bonding, the group II-VI semiconductor, the group II or VI semiconductor formed into an n-type or p-type by diffusion of a group III or group V metal, the group III or A manufacturing method of a wide energy range radiation detector having a five-layer structure composed of a Group V metal, a Group IV semiconductor made into a p-type or n-type by diffusion of a Group III metal or a Group V metal, and the Group IV semiconductor.

II−VI族の半導体とIV族の半導体の一方あるいは両方の片面にIII族またはＶ族元素を添加したIV族金属の層を形成し、該III族またはＶ族元素を添加したIV族金属の層を間にして前記II−VI族の半導体と前記IV族の半導体とを加熱圧着することによる、前記II−VI族の半導体，III族またはＶ族元素の拡散によりｎ型またはｐ型となったII−VI族の半導体，前記III族またはＶ族元素を添加したIV族金属，III族またはＶ族元素の拡散によりｐ型またはｎ型となったIV族の半導体，前記IV族の半導体からなる５層構造を有する広域エネルギーレンジ放射線検出器の製造方法。 A layer of a group IV metal to which a group III or group V element is added is formed on one or both sides of a group II-VI semiconductor or a group IV semiconductor, and the group IV metal to which the group III or group V element is added. It becomes n-type or p-type by diffusion of the II-VI group semiconductor, III group or V group element by thermocompression bonding of the II-VI group semiconductor and the IV group semiconductor with a layer in between. II-VI group semiconductors, Group IV metals added with Group III or V elements, Group IV semiconductors converted to p-type or n-type by diffusion of Group III or V elements, and Group IV semiconductors A manufacturing method of a wide energy range radiation detector having a five-layer structure.

前記IV族の半導体に代えてIII−Ｖ族の半導体を用いることを特徴とする請求項８または請求項９記載の広域エネルギーレンジ放射線検出器の製造方法。 The method for manufacturing a wide energy range radiation detector according to claim 8 or 9, wherein a III-V semiconductor is used in place of the IV semiconductor.