JP2005191134A - セラミック配線基板の製造方法及びセラミック配線基板 - Google Patents

Abstract

【課題】実装される半導体部品の小型化ないし高集積化に伴い、組み込まれる配線構造が複雑化ないし微細化しても、これらを簡便かつ高精度に形成できるセラミック配線基板の製造方法を提供する。
【解決手段】緻密化したセラミック材料からなる単位板材の少なくとも一方の主表面側に、配線部をなす層状導体要素３０を収容する導体収容凹部を形成し、導体収容凹部に層状導体要素３０をなす金属材料を充填することにより金属充填済み単位板材を作製する。該金属充填済み単位板材５５を板厚方向に積層して貼り合わせることにより、単位板材によりセラミック誘電体層５０が形成され、層状導体要素３０により金属導体層が形成された積層体２Ｍを得る。そして、上記の貼り合わせ前又は貼り合わせ後において、単位板材の少なくとも一つのものの主表面に、薄膜コンデンサなどの回路素子を構成する導体パターン５１４，５１７を後付け成膜する。
【選択図】図１

Description

この発明は、セラミック配線基板の製造方法、セラミック配線基板及びそれを用いた部品実装済み配線基板に関する。

特開２００１−０４４３２３号公報 特開２００３−１４２６２４号公報 栗原 和明「低インダクタンス薄膜デカップリングキャパシタの開発」 エレクトロニクス実装技術 第１９巻（２００３年）第１号、５０頁

従来、パッケージ基板や回路モジュールに使用される配線基板として、比較的高密度の配線が可能なセラミック配線基板が多用されている（例えば特許文献１等を参照）。該セラミック配線基板はセラミック誘電体層と金属導体層とを交互に積層したものであり、必要に応じてその表面に半導体部品が実装される。このようなセラミック配線基板は、従来、セラミック特有の高誘電特性を利用して、携帯電話や無線ＬＡＮなどの移動体通信機器や光通信インターフェース等への利用が積極的に進められてきたが、近年、ＣＰＵやマイクロプロセッサのクロック周波数が数百ＭＨｚ域から数ＧＨｚもの高周波域に移行しており、これらの半導体部品用のパッケージ基板としての用途も拡大している。

また、半導体部品を、パッケージ基板を介してマザーボード等に接続する場合、マザーボード側の構成材料が線膨張係数の比較的大きい高分子材料（例えば１５〜５０ｐｐｍ／℃）が主体となるのに対し、接続される半導体部品は、例えばＳｉ系部品の場合、線膨張係数が３ｐｐｍ／℃前後と小さい。従って、半導体部品／パッケージ基板／マザーボード相互間、特にフリップチップ接続される半導体部品とパッケージ基板との接続の信頼性を確保するためには、パッケージ基板の構成材料と、半導体部品との線膨張差を縮小し、半田リフロー工程や部品動作時の発熱に由来する熱的応力を軽減できるようにすることが必要である。高分子材料よりも線膨張係数の小さいセラミックにてパッケージ基板を構成することは、この観点においても有効である。

次に、ＣＰＵやその他のＬＳＩなどの高速動作する集積回路デバイスにおいては、集積回路内の複数の回路ブロックに対し、共通の電源から分岐する形で電源線が割り振られているが、回路ブロック内の多数の素子が同時に高速でスイッチングすると、電源から一度に大きな電流が引き出され、電源電圧の変動が一種のノイズとなり、電源線を介して各回路ブロックに伝播してしまう問題がある。そこで、各回路ブロック毎に電源インピーダンスを下げるためのデカップリングコンデンサを設けることが、電源電圧変動によるブロック間ノイズ伝播を抑制する上で有効である。また、サージノイズなどの外来性ノイズを交流フィルタリング的に除去するバイパスコンデンサ（「パスコン」と通称される）が、同様の接続形態で設けられる場合もある。

ＣＰＵなどの大規模な集積回路の場合、作りこまれる回路ブロックの数も多く、電源端子やグランド端子の数も増加する傾向にあり、端子間距離もどんどん縮小しつつある。デカップリングコンデンサは各回路ブロックに向かう電源線毎に接続する必要があり、多数の端子が密集した集積回路にコンデンサを個別接続するのが実装技術的に困難であるばかりでなく、小型化等の流れにも逆行する。

そこで、特許文献２及び非特許文献１には、強誘電体薄膜と金属薄膜とを積層し、密集した集積回路側端子に個別に接続される多数のコンデンサ端子を、フォトリソグラフィー技術を用いて作りこんだ薄膜デカップリングコンデンサが開示されている。

近年、上記のようなセラミック配線基板は、実装されるＬＳＩやＩＣの小型化ないし高集積化の流れを受けて、組み込まれる配線構造がますます複雑化し、また、配線やビアなどの導体要素の寸法や配置間隔は縮小の一途をたどっている。従来、セラミック配線基板は、セラミック粉末を樹脂バインダとともに成形したグリーンシートにビアホールを穿設し、金属ペーストを用いてこのビアホールを充填しつつ配線部等の導体要素パターンを印刷形成し、これを積層して焼成することにより製造されていた。しかし、この方法は、焼成時にグリーンシートの積層体に相当の収縮が生ずるとともに、収縮量のばらつきも大きいため、配線高密度化ないし小型化に伴う配線幅ないし配線間ピッチの狭小化やビア形成の位置精度確保には、もはや対応できなくなりつつある。

また、従来のセラミック配線基板においては、セラミックと、配線やビアを形成するための金属ペーストパターンとを同時焼成することが前提だったため、アルミナや窒化珪素、あるいは窒化アルミニウムといった焼成温度の高いセラミックの場合、その焼成温度でも溶融・流出しない高融点金属（例えば、ＭｏやＷなど）を導体材料として用いなければならなかったり、逆に、導電性の高い金属（例えばＣｕ等）を採用したい場合は、これと同時焼成が可能なように焼成温度が調整されたセラミック（例えば、高融点セラミックとガラスとの複合セラミック材料）を誘電体層の材質として用いる必要が生ずるなど、材質選定に非常に大きな制約があった。前者の場合は導体の電気伝導率に難を生じやすく、後者の場合は、金属との同時焼成性の制約のためセラミックの材質が限定され、例えば半導体部品との線膨張係数差を一定以上に縮小できないなどが、大きな問題となっている。

また、前述の特許文献２においては、薄膜コンデンサを単独で中間基板化した構成となっている。この構成は、薄膜コンデンサの剛性がそれほど高くないため、接続先となる主基板が、マザーボードや、２段目の中間基板をなすオーガニックパッケージ基板など、高分子材料を主体とするものであった場合、半田リフローなどの熱履歴が加わると、半導体素子と主基板との線膨張係数係数差を吸収しきれず、半田剥がれや薄膜コンデンサ自体が剛性不足のため損傷する、といった不具合につながる惧れがある。

本発明の課題は、実装される半導体部品の小型化ないし高集積化に伴い、組み込まれる配線構造が複雑化ないし微細化しても、これらを簡便かつ高精度に形成できるセラミック配線基板の製造方法、それにより得られるセラミック配線基板、さらには該セラミック配線基板を用いた部品実装済み配線基板とを提供することにある。

課題を解決するための手段及び発明の効果

上記課題を解決するために、本発明のセラミック配線基板の製造方法の第一は、
緻密化したセラミック材料からなる単位板材の板厚方向にビアホールを形成し、また、該単位板材の少なくとも一方の主表面側に、配線部、面導体又はパッドからなる層状導体要素を収容する導体収容凹部を形成し、ビアホールにビア導体となる金属材料を充填し、さらに、導体収容凹部に層状導体要素をなす金属材料を充填することにより金属充填済み単位板材を作製し、
該金属充填済み単位板材を板厚方向に積層して貼り合わせることにより、単位板材によりセラミック誘電体層が形成され、層状導体要素により金属導体層が形成されたセラミック配線基板を得るとともに、
前記貼り合わせ前又は貼り合わせ後において、緻密化したセラミック材料からなる単位板材の少なくとも一つのものの主表面に、回路素子を構成する導体パターンを後付け成膜することを特徴とする。

また、本発明のセラミック配線基板の第一は、
緻密化したセラミック材料からなる単位板材の板厚方向にビアホールが形成され、また、該単位板材の少なくとも一方の主表面側に、配線部、面導体又はパッドからなる層状導体要素を収容する導体収容凹部が形成され、ビアホールにビア導体となる金属材料を充填され、さらに、導体収容凹部に層状導体要素をなす金属材料が充填された金属充填済み単位板材が、板厚方向に積層される形で貼り合わされてなり、単位板材によりセラミック誘電体層が形成され、層状導体要素により金属導体層が形成され、該単位板材の積層体の第一主表面側に電子部品を接続するための端子接続パッドアレイが形成され、
単位板材の少なくとも一つのものの主表面に、該単位板材に後付け成膜された、回路素子を構成する導体パターンを有することを特徴とする。

本発明において「緻密化したセラミック材料」とは、相対密度（材料の（空隙等を含んだ）見かけ密度を理論密度によって規格化したものである）にて８５％以上の密度を有するセラミック材料のことであり、粉末原料の焼成によって製造される焼成セラミックの場合は、該焼成によって上記相対密度以上に高密度化したセラミックをいう。他方、ガラス材料（ガラス相と、それよりも高融点のセラミック相との複合材料（いわゆるガラスセラミック材料）を概念として含む）の場合は、ガラス相の溶融により気泡等が離脱して、上記相対密度以上に高密度化したセラミックをいう。また、電子部品は集積回路部品などの半導体部品であってもよいし、中間基板（インターポーザ）などの別の基板であってもよい。

上記の方法を採用すれば、既に緻密化したセラミック材料の状態で、ビア導体を形成するためのビアホールと、層状導体要素を充填するための凹部とを形成し、また、それらビアホールと凹部とに金属材料を充填して、金属充填済み単位板材を作製する。該金属充填済み単位板材は、当然、従来のグリーンシートのごとき緻密化のための焼成は不要だから、以降の工程（例えば充填した金属材料の緻密化や、単位板材の貼り合わせのための熱処理など）で寸法的に大きく収縮するようなことは全くない。従って、単位板材に導体収容凹部やビアホールを一旦高精度に形成してしまいさえすれば、従来工程のごとき焼成収縮の影響を受けることなく、その精度を最終的な配線基板に引き継ぐことができる。また、既に緻密化したセラミック材料の状態で配線部を含む層状導体要素を後形成するため、配線部の幅や厚さを自由に制御でき、例えば大電流用の断面積の大きい配線を密集形成するようなことも比較的容易である。さらに、既に緻密化したセラミック材料の状態で、微細化した配線部に対し回路素子をなす導体パターンをコンパクトに組み込むことができ、しかも該導体パターンは後付け成膜にて形成されるから、セラミック材料の融点や焼成温度の制約もほとんど受けずに済み、導体パターンの材料選択の自由度も大きい。

例えば金属導体層に形成される配線部の配線幅が０．１μｍ以上１５０μｍ以下の数値範囲であれば、従来は基板内での配線幅のバラツキが、配線幅の平均値に対して２０〜２５％もの範囲に及んでいた。その原因は、例えば上記の焼成収縮の問題の他、、配線パターンを金属ペーストの印刷により形成する際の、ペーストのにじみなどによってももたらされる。しかし、本発明の採用により、上記基板内での配線幅のバラツキは、配線幅の平均値に対して±１０％以内に収めることが十分に可能となる（例えば配線幅の平均値が５０μｍ以上１００μｍであれば、バラツキの範囲は±５μｍないし１０μｍとすることができる）。

導体収容凹部やビアホールの形成は、フォトリソグラフィー技術やレーザー加工などのミクロ加工技術を採用することで、ミクロンないしサブミクロンオーダーの寸法精度にて行なうことが比較的容易である。例えば、セラミックグリーンシートを用いた従来の工程においても、配線印刷用マスクの形成にフォトリソグラフィー技術が採用され、ビア穿設にはレーザー加工も採用されている。この場合、セラミックグリーンシートの段階であれば、ビアや配線部の位置や寸法の精度をある程度は確保することができた。しかし、如何に高精度の加工技術を採用しようとも、収縮率の異なる金属との同時焼成を行なうため、収縮のバラツキが大きく、最終的に得られる配線基板でのビアや配線部の位置ないし寸法にその精度を反映するようなことは、全く望むべくもなかった。

また、上記ミクロ加工技術のパターニングスケールは実質的にサブミクロンオーダーに及ぶから、加工のスケールだけで考えれば配線部の幅や配線間距離も相当な微細化が可能である。しかし、上記のセラミックの焼成収縮に加え、金属ペースト（インク）を用いた印刷の精度、具体的にはペーストのにじみの問題や、グリーンシートを積層したときのパターンつぶれの影響により、配線を過度に微細化すると、断線や隣接配線間の短絡などの発生頻度が非常に高くなってしまう。その結果、従来法によるセラミック配線基板の製造工程では、配線部幅及び配線間距離は１００μｍ程度まで縮小するのが精一杯の状況であった。

しかし、緻密化したセラミック材料の状態であれば、上記のミクロ加工技術のいわば限界にまで配線部の微細化を推し進めることが可能となる。つまり、配線部を形成するには、上記の単位板材に導体収容凹部を配線収容溝として形成し、ここに層状導体要素としての配線部を配置すればよいのであるが、剛性の高い緻密化したセラミック板（単位板材）に形成された凹部内に配線部が収容されるため、これを積層して貼り合わせても配線部のつぶれが生ずる心配はほとんどない。その結果、配線幅と配線間隔は、配線収容溝の加工精度が許す範囲内でいくらでも縮小することができる。その結果、金属導体層に形成される配線部の配線幅及び配線間領域の幅（複数平行に隣接する配線収容溝間に位置する線間領域の幅）はいずれも、グリーンシート上へのパターン印刷・焼成による従来の製法では不可能だったレベル、すなわち、０．１μｍ以上７０μｍ以下を実現することができ、ひいてはセラミック配線基板のさらなる小型化あるいは高集積化に大きく貢献する。

また、本発明においては、配線部の形成方法の一つとして、配線収容溝内へ金属ペーストを充填し、これを二次焼成する工程を採用することが可能である。しかし、金属ペーストを配線パターンの形成工程を用いたとしても、配線収容溝による規制効果により、金属ペーストのにじみの問題は大幅に抑制できる。さらに、無電解メッキ等のメッキ法を用いた層状導体要素（配線部、面導体、パッド）あるいはビア導体の形成も容易に実現可能である（グリーンシートを用いた従来の工程では、メッキ後に焼成が必要なため実質的に不可能であった）。この工程を採用すれば、金属ペーストを用いないために、上記にじみ等の問題は本質的に生じなくなるし、二次焼成による金属ペーストパターンの緻密化も不要になるので、層状導体要素の形成工程を大幅に簡略化することも可能となる。

次に、本発明のセラミック配線基板の第二は、緻密化したセラミック材料からなる複数のセラミック誘電体層と、配線部、面導体又はパッドからなる層状導体要素をそれぞれ有する複数の金属導体層とが交互に積層された構造を有し、その積層体の第一主表面側に電子部品を接続するための端子接続パッドアレイが形成され、セラミック誘電体層にて隔てられた２つの金属導体層にそれぞれ含まれる層状導体要素同士が、セラミック誘電体層を厚さ方向に貫通して形成されたビアホール内部を充填するビア導体により互いに導通接続された構造を有するたセラミック配線基板であって、
金属導体層を介して互いに隣接する２つのセラミック誘電体層は、該金属導体層の層状導体要素が非形成となる領域にて、貼り合わせ面にて結合され、それらセラミック誘電体層の貼り合わせ位置において層状導体要素が、該層状導体要素の一方の主表面が貼り合わせ面と層厚方向に一致した位置関係にて形成されてなり、
単位板材の少なくとも一つのものの主表面に、該単位板材に後付け成膜された、回路素子を構成する導体パターンを有することを特徴とする。

グリーンシートを用いて製造される従来の配線基板では、導体パターンがグリーンシートの主表面に一定の突き出高さをもって印刷形成され、その上に別のグリーンシートが積層・圧着されるため、導体パターンが２つのグリーンシート間でつぶれやすい傾向にあり、グリーンシートにも導体パターン１３０の形状に対応した変形や波打ちが生じやすい。図３２上に示すように、導体要素３０の周囲に生ずるグリーンシート１５０ひいてはセラミック導体層５０の変形は、積層体の厚さ方向に累積するため、端子接続用パッド１５５が形成される基板主表面に生ずる起伏も大きくなり、パッド１５５のコプラナリティーの悪化、ひいては部品端子接続の信頼性低下につながりやすい欠点がある。

これに対し、本発明のセラミック配線基板の第二は、前記本発明の製法により実現する構造であり、図３２下に示すように、配線部、面導体あるいはパッドをなす金属製の層状導体要素３０を挟んで隣接する２つのセラミック誘電体層５０が、層状導体要素３０の形成されない領域おいて貼り合わせ面１０にて結合される。そして、それらセラミック誘電体層５０の貼り合わせ位置において層状導体要素３０は、該層状導体要素３０の一方の主表面ＭＰＬが貼り合わせ面１０と層厚方向に一致した位置関係にて形成される。該構造の採用により、導体要素３０の周囲にてセラミック誘電体層の変形がほとんど生じず、端子接続用のパッドが形成される基板主表面の平坦性を大幅に向上できる。さらに、既に緻密化したセラミック材料の状態で、微細化した配線部に対し回路素子をなす導体パターンをコンパクトに組み込むことができ、しかも該導体パターンは後付け成膜にて形成されるから、セラミック材料の融点や焼成温度の制約もほとんど受けずに済み、導体パターンの材料選択の自由度も大きい。

また、本発明の部品実装済み配線基板は、上記本発明のセラミック配線基板と、
該セラミック配線基板の第一主表面に形成された前記端子接続パッドアレイに接続された半導体部品と、を有することを特徴とする。この構成によると、本発明のセラミック配線基板を使用するため、端子接続用のパッドアレイが形成される基板主表面の平坦性、ひいてはパッドアレイのコプラナリティーが大幅に向上し、多数の端子が密集した集積回路部品が実装される場合でも接続不良等の不具合発生を低減することができる。

単位板材に後付け成膜される導体パターンは、無電解メッキあるいは電解メッキなどの化学めっき法などにより形成することもできるが、真空蒸着やスパッタリングなどの気相成膜法が簡便であり、しかも排液処理等の問題も生じないので本発明に好適に採用できる。

上記本発明においては、回路機能部品の導体パターンはコンデンサ電極とすることができる。デカップリング用あるいはノイズ除去用のコンデンサを配線基板に組み込むことで、
該配線基板に半導体部品が前記電子部品として直接実装される場合、あるいは電子部品としての別の基板を介して半導体部品が実装される場合のいずれにおいても、デカップリングコンデンサを半導体部品により近づけることができ、電源端子とデカップリングコンデンサとの配線長を短縮できる。その結果、コンデンサ端子部のインダクタンスを低減することができ、デカップリングコンデンサの低インピーダンス化に寄与する。また、基板内にデカップリングコンデンサが組み込まれるので、デカップリングコンデンサを別素子として基板の裏面側に配置する必要がなくなり、部品点数の削減あるいは装置の小型化とを図ることができる。以上の効果は、配線基板に半導体部品が直接実装される場合に特に大きくなる。

具体的には、誘電体薄膜を、コンデンサ電極をなす金属薄膜と交互に後付け成膜することにより、それら薄膜の積層体からなる回路素子としての薄膜コンデンサを単位板材の主表面に形成することができる。なお、本発明において「薄膜」とは、厚さが１．５μｍ以下の膜のことをいう。このような薄膜コンデンサにおいては、誘電体層の薄膜化効果に基づいて、素子寸法が小さくとも、実現可能な静電容量を大幅に増加させることができる。また、フォトリソグラフィー技術によるパターニングと、一般的な成膜技術とを単純に繰り返すだけで容易に製造できる。

次に、前述の特許文献１においては、薄膜コンデンサをシリコン基板上に形成し、さらに半導体部品を薄膜コンデンサに実装した後、そのシリコン基板を剥離して、薄膜コンデンサを単独で中間基板化した構成となっている。この構成は、シリコン基板剥離に工数を要し、また、基板剥離された薄膜コンデンサは剛性がそれほど高くない欠点がある。しかしながら、本発明の配線基板を薄膜コンデンサのベースとして採用することで、基体の剥離工程が不要となる上、薄膜コンデンサが配線基板により機械的にバックアップされるので前述の剛性不足の問題も生じない。

この場合、金属充填済み単位板材を貼り合わせて得られる積層体の第一主表面に薄膜コンデンサを形成し、該薄膜コンデンサの第一主表面に電子部品を接続するための端子接続パッドアレイを、薄膜コンデンサと導通する形にて形成すると、該薄膜コンデンサをデカップリングコンデンサとして用いる場合に、これを半導体部品に可及的に近づけた構造が実現し、コンデンサ端子部のインダクタンスを低減効果がより顕著となる。

コンデンサ電極は上記の通り気相成膜法による形成が可能である。他方、誘電体薄膜は、例えば酸化物系の誘電体薄膜の場合、いわゆるゾルゲル成膜法などの化学溶液成膜法（Chemical Solution Deposition：ＣＳＤ）にて形成することもできる。化学溶液成膜法は、誘電体薄膜を構成する化合物の原料となる溶液の塗付層を乾燥ないし焼成により誘電体薄膜を得る方法で、誘電体薄膜を気相成膜法よりも一層簡便に形成できる利点がある。例えば、ゾルゲル成膜法は、有機金属溶液のゾル状組成物を板状基体上に塗付して乾燥後、焼成して誘電体薄膜（例えば酸化物薄膜）を得る。他方、誘電体薄膜は、酸化物あるいは窒化物などの無機誘電体の場合、高周波スパッタリング、反応性スパッタリング、化学気相堆積法（Chemical Vapor Deposition：ＣＶＤ）などの気相成膜法を用いて形成することもできる。

上記のごとく、誘電体薄膜を単位板材に後付け成膜することにより、誘電体薄膜は、単位板材の構成セラミックとは融点の相違するセラミック（単位板材が焼成セラミックである場合は、焼成温度の異なるセラミック）にて構成することも容易である。

特に静電容量の高い薄膜コンデンサを得たい場合、あるいは同容量の薄膜コンデンサをより小型化したい場合には、誘電率のより大きい誘電体を使用することが有利であり、この目的のためには、誘電体薄膜及び誘電体孔内充填部を高誘電率セラミック（比誘電率が５０以上のセラミックと定義する：例えば強誘電性セラミック）にて構成することが望ましい。高誘電率セラミックからなる誘電体薄膜としては、ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の１種又は２種以上にて構成されたものが特に高誘電率であり、また、製造も比較的容易であるため本発明に好適に採用できる。なお、高誘電率セラミックからなる誘電体薄膜は、結晶性が損なわれると誘電率の大幅な低下を招くので、該誘電体薄膜は結晶質薄膜として構成することが望ましい。スパッタ法などの気相成膜法を採用する場合は、板状基体を加熱しながら成膜すれば結晶化を促進することができ、ゾルゲル法などの化学溶液成膜法を採用する場合は、乾燥後の焼成処理にて膜の結晶化を進行させることができる。

次に本発明においては、コンデンサ以外の導体パターンを形成することもできる。具体的には、緻密化したセラミック材料からなる単位板材の少なくとも一つのものの主表面に、回路素子としての抵抗薄膜を後付け成膜することができる。発振回路の構成要素やインピーダンス整合用の抵抗素子を、金属薄膜抵抗として容易にかつコンパクトに配線基板に組み込むことができる。また、既に緻密化している単位板材上に蒸着やスパッタリングにより後付け成膜されるので、焼成収縮によるパターン面積や厚さのばらつきも生じにくく、抵抗値精度を高めることができる。

本発明において、回路機能部品の導体パターンはコンデンサ電極とすることができる。具体的には、誘電体薄膜を、コンデンサ電極をなす金属薄膜と交互に後付け成膜することにより、それら薄膜の積層体からなる回路素子としての薄膜コンデンサを単位板材の主表面に形成することができる。金属薄膜はを気相成膜法により形成することができる。また、誘電体薄膜を単位板材の構成セラミックとは融点の相違するセラミックにて成膜することができる。誘電体薄膜は高誘電率セラミックにて形成することができる。

また、金属充填済み単位板材を貼り合わせて得られる積層体の第一主表面に薄膜コンデンサを形成し、該薄膜コンデンサの第一主表面に電子部品を接続するための端子接続パッドアレイを、薄膜コンデンサと導通する形にて形成することができる。緻密化したセラミック材料からなる単位板材の少なくとも一つのものの主表面に、回路素子としての抵抗薄膜を後付け成膜することができる。

以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の適用対象となるセラミック配線基板の一例を断面構造にて模式的に示すものである。セラミック配線基板２は、緻密化したセラミック材料からなる複数のセラミック誘電体層５０と、配線部３０、面導体５６又はパッド１５４からなる層状導体要素（以下、配線部の符号で代表させて層状導体要素３０と記載することがある）をそれぞれ有する複数の金属導体層５１とが交互に積層された構造を有する。その積層体２Ｍの第一主表面ＭＰ１（すなわち、最上層のセラミック誘電体層（後述の単位板材）５０）には、回路素子としての薄膜コンデンサ５１０が形成されている。該薄膜コンデンサ５１０は、誘電体薄膜５１３とコンデンサ電極（導体パターン）をなす金属薄膜５１４，５１７とが交互に積層された構造を有する。これら薄膜は、いずれも単位板材５０’（図６等）の主表面に後付け成膜されたものである。そして、該薄膜コンデンサ５１０の第一主表面に、電子部品としての半導体部品１を接続するための端子接続パッドアレイ５５５が、薄膜コンデンサ５１０と導通する形にて形成されている。

他方、半導体部品１は部品側端子パッド１０１を有し、基板側のパッドアレイ１５５にこれら部品側端子パッド１０１が半田接続部１０２を介してフリップチップ接続されることにより面実装され、基板２とともに部品実装済み配線基板４０を構成する。一方、セラミック配線基板２は、セラミック誘電体層５０にて隔てられた２つの金属導体層５１にそれぞれ含まれる層状導体要素３０同士が、セラミック誘電体層５０を厚さ方向に貫通して形成されたビアホール３５ｈ内部を充填するビア導体３５により互いに導通接続された構造を有する。ビア導体３５は、金属導体層５１に形成されたビア受け用のパッド１５４、ないしグランド層ないし電源層として機能する面導体５６に結合される。また、セラミック配線基板２の第二主表面には、該基板２自身をマザーボード等の接続先基板に実装するためのパッドアレイ１５６（例えばＢＧＡパッドあるいはＰＧＡパッドからなる）が形成されている。

図２に示すように、金属導体層５１を介して互いに隣接する２つのセラミック誘電体層５０は、該金属導体層の層状導体要素３０が非形成となる領域にて、平坦な貼り合わせ面１０にて結合されている。そして、それらセラミック誘電体層５０の貼り合わせ位置において層状導体要素３０が、該層状導体要素３０の一方の主表面ＭＰＬが貼り合わせ面１０と層厚方向に一致した位置関係にて形成されてなる。既に説明したごとく、この構造により、図１において、端子接続用のパッドアレイ２５５が形成される基板主表面の平坦性、ひいてはパッドアレイ１５５のコプラナリティーが大幅に向上し、半導体部品１との間で接続不良等の不具合発生を低減することができる。

図２に戻り、層状導体要素３０の一方の主表面ＭＰＬを、セラミック誘電体層５０の貼り合わせ面１０と層厚方向に一致させる構造を得るには、図６に示すごとく、セラミック誘電体層５０となる要素板材５０’を用意し、その要素板材５０’の一方の主表面側に、導体要素３０を収容する導体収容凹部３０ｈを予め確保しておく必要がある。導体収容凹部は、図７に示すように、配線部を収容するための配線収容溝３０ｈ以外に、パッドを収容するためのパッド収容凹部１５４ｈ、さらには、図示はしていないが、面導体を収容するための面導体収容凹部として形成される。以下の説明では、配線収容溝３０ｈの符号にて代表させ、導体収容凹部３０ｈと記載することもある。また、要素板材５０’には、ビア導体を収容するためのビアホール３５ｈが、導体収容凹部３０ｈ（１５４ｈ）に連通するように、板材厚さ方向に貫通形成される。

次に、図１に戻り、薄膜コンデンサ５１０は、コンデンサを形成する複数の誘電体薄膜５１３と複数の金属薄膜１４，５１７とが交互に積層されたものである。また、端子接続パッドアレイ５５５は、電源端とグランド端子とが互い違いの格子状（あるいは千鳥状でもよい）に配列されたものである。金属薄膜５１４，５１７は、電源端子に導通する第一種金属薄膜５１４と、グランド端子に導通する第二種金属薄膜５１７とが、誘電体薄膜５１３により隔てられた形で積層方向に交互に配列している。第一種金属薄膜５１４同士及び第二種金属薄膜５１７同士は、それぞれ結合導体部５１５，５１９を介して結合され、さらに積層体２Ｍ側の対応するビア導体３５にそれぞれ接続されている。なお、極性の異なる金属薄膜との導通を回避するために、各結合導体部５１５，５１９は、異極性となる金属薄膜５１４，５１７に形成された貫通孔５１６，５１８内を通されている。金属薄膜５１４，５１７の多層化により合計面積が拡大し、かつ、誘電体層の薄膜化効果とも相俟って、素子寸法が小さくとも、実現可能な静電容量を大幅に増加させることができる。なお、図１では、貫通孔５１６，５１８の図示に伴い、金属薄膜５１４，５１７は面内方向に分断されているように見えるが、実際は図２８のごとく、貫通孔５１６，５１８以外の部分では面内方向に連続薄膜を形成している。また、誘電体薄膜５１３についても同様である。

誘電体薄膜５１３の厚さは、例えば１０ｎｍ以上１０００ｎｍ以下、より望ましくは３０ｎｍ以上５００ｎｍ以下である。他方、金属薄膜５１４，５１７の厚さは、例えば１０ｎｍ以上５００ｎｍ以下、より望ましくは５０ｎｍ以上５００ｎｍ以下である。金属薄膜５１４，５１７及び結合導体部５１５（５１９）は、例えばＣｕ、Ａｇ、ＡｕあるいはＰｔなどの金属で構成でき、スパッタリング、真空蒸着などの気相成膜法にて形成され、本実施形態では真空蒸着により形成している。他方、誘電体薄膜５１３及び誘電体孔内充填部１３ｖは、酸化物あるいは窒化物などの無機誘電体で構成され、高周波スパッタリング、反応性スパッタリング、化学気相堆積法（Chemical Vapor Deposition：ＣＶＤ）などの気相成膜法により形成される。本実施形態では、誘電体薄膜５１３及び誘電体孔内充填部１３ｖを、ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の１種又は２種以上にて構成された酸化物薄膜を、ゾルゲル法により形成している。

なお、結合導体部５１５（５１９）にて結合される同種の金属薄膜５１４（５１７）は、直流抵抗増大を防止するために、金属薄膜５１４（５１７）毎に、同じ主表面側にて該金属薄膜５１４（５１７）に導通する結合導体部５１５（５１９）を複数個形成してあり、具体的には、端子接続パッドアレイ５５５の各端子と同数にて、結合導体部５１５（５１９）が分散形成されてなる。複数個の結合導体部５１５（５１９）は、異種であって最も近接するもの同士の縁間間隔が、２０μｍ以上３００μｍ以下に設定されている。

また、端子接続パッドアレイ５５５内の電源端子とグランド端子とは、該第一主表面に最も近い第一種金属薄膜５１４及び第二種金属薄膜５１７に対し、それぞれ直接又は結合導体部を介して層厚方向に結合された構造となっている。また、最も隣接する電源端子とグランド端子との縁間間隔は、２０μｍ以上３００μｍ以下とされる。デカップリングコンデンサに使用する場合、この両者を縁間間隔にて３００μｍ以下に接近させることにより、異種の端子を流れる逆相的な交流波形同士のキャンセル効果により見かけのインダクタンスを低減でき、ひいては薄膜コンデンサ５１０のさらなる低インピーダンス化に貢献する。

上記セラミック配線基板２は本発明の方法により製造でき、その工程の概略は下記の通りである。まず、図１５に示すように、緻密化したセラミック材料からなる単位板材５０’の板厚方向にビアホール３５ｈを形成し、また、該単位板材５０’の少なくとも一方の主表面側に、配線部３０、面導体５６又はパッド１５４からなる層状導体要素３０を収容する導体収容凹部３０ｈを形成する。さらに、ビアホール３５ｈにビア導体３５となる金属材料を充填し、導体収容凹部３０ｈに層状導体要素３０をなす金属材料を充填することにより金属充填済み単位板材５５を作製する（後述の通り、導体収容凹部３０ｈと、この内側に充填される金属材料部分との形成順序は逆転することもある）。そして、図２１又は図２４に示すように、該金属充填済み単位板材５５を板厚方向に積層して貼り合わせることにより、単位板材５０’によりセラミック誘電体層５０が形成され、層状導体要素３０により金属導体層が形成されたセラミック配線基板２を得る。図２１と図２４の工程の違いは、金属充填済み単位板材５５を熱圧着により直接貼り合わせるか、接着層５１を介して貼りあわせるか、という点にあるが、詳細は後述する。

上記の方法の採用により、図２に示すごとく、層状導体要素３０の一方の主表面を、セラミック誘電体層５０の貼り合わせ面と層厚方向に一致させた構造が得られることは容易に理解できる。また、既に緻密化したセラミック材料の状態で、ビア導体３５を配置するためのビアホール３５ｈと、層状導体要素３０を充填するための凹部３０ｈとを形成し、そこに金属材料を充填する工程が採用されるため、従来のようにグリーンシート積層後における緻密化のための焼成が実施されない。つまり、積層の対象となる金属充填済み単位板材５５は、積層段階では既に収縮が終わっており、以降の工程（例えば充填した金属材料の緻密化や、単位板材の貼り合わせのための熱処理など）での大幅な寸法縮小が生じない。従って、後述の種々の方法により、単位板材５０’に導体収容凹部３０ｈやビアホール３５ｈを一旦高精度に形成してしまいさえすれば、焼成収縮の影響を受けることなく、その精度を最終的な配線基板２に引き継ぐことができる。

例えば、上記の単位板材５０’に形成された配線収容溝３０ｈに配線部３０が配置されるが、剛性の高い緻密化したセラミック板（単位板材）５０’の状態で凹部３０ｈ内に配線部３０が収容され、これを積層して貼り合わせるので、ペースト印刷パターンのように、積層時につぶれが生ずる心配はほとんどない。その結果、図３に示すように、配線幅Ｌと配線間隔Ｓ（複数平行に隣接する配線収容溝３９ｈ間に位置する線間領域３２の幅）とは、配線収容溝３０の加工精度が許す範囲内でいくらでも縮小することができる。その結果、上記配線幅Ｌ及び配線間領域の幅Ｓはいずれも、０．１μｍ以上７０μｍ以下を実現することができる。この数値は、グリーンシート上へのパターン印刷・焼成による従来の製法では到底実現不可能であり、セラミック配線基板２のさらなる小型化あるいは高集積化に大きく貢献する。

以下、さらに詳細に説明する。セラミック配線基板は近年低背化が求められる傾向にあり、セラミック誘電体層５０（単位板材５０’）も５μｍ以上２００μｍ以下（好ましくは５０μｍ以上１００μｍ以下）程度の薄いものが必要となる。本発明では、基板製造に際して単位板材５０’は、上記厚さのものを単独でハンドリングする必要があり、しかも、製造時には、１０〜２０もの配線基板を一括製造するために、縦横に複数個の基板が格子状に配列・一体化された大判状態でのハンドリングが求められる。従って、大判の大面積状態でもたわみ変位に十分耐えることができるように、なるべく剛性の高い材質、すなわちヤング率のなるべく高い材質（具体的には１０ＧＰａ以上）を選定することが望ましい。

セラミック誘電体層５０（単位板材５０’）は、具体的にはガラス材料板にて構成できる。ガラス材料は、組成による融点（あるいは軟化点）調整が容易で、緻密で気泡の少ない薄板を効率よく製造できる利点を生ずる。具体的には、図４に示すように、溶融ガラス６０を板状に成形したガラス材料板６２は、例えばロール６１を用いたロール成形法を採用することにより、厚さの調整を高精度に行なうことができ、製造能率も高く安価である。

ガラス材料は、具体的には、骨格成分が二酸化珪（シリカ）であるシリカ系ガラスを使用することができる。セラミック誘電体層としての用途に適した物性調整を行なうため、ＳｉＯ_２以外の種々のガラス添加成分を配合することができる。溶融ガラスの流動性を高め、気泡残留等を抑制する観点においては、煤溶材成分として、Ｎａ_２Ｏ、Ｋ_２ＯあるいはＬＩ_２Ｏなどのアルカリ金属酸化物や、Ｂ_２Ｏ_３（硼酸）の配合が有効である。ただし、前者の配合量が過剰になるとガラスの誘電率特性が悪化する惧れがあり、Ｂ_２Ｏ_３の配合量が過剰になると、ガラスの水への溶解度が大きくなり、水や水溶液との接触を伴う後工程（例えばメッキ工程など）でのガラスの溶出が問題となる場合がある。

他方、ＢａＯやＳｒＯなどのアルカリ土類金属酸化物を添加すると、ガラス材料の誘電率特性を向上させることができる。しかし、過剰の添加は、ガラスの線膨張係数の増大、ひいては部品側との線膨張係数差の拡大を招きやすくなり、熱応力による接続不良などにつながる場合がある。また、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。

なお、ガラスの線膨張係数の増大抑制には、ＳｉＯ_２成分の含有率を高めること（例えば７０質量％以上（１００質量％含む）、あるいはＺｎＯをガラス添加成分として配合することがそれぞれ有効である。一方、Ｔｉ、ＺｒないしＨｆの酸化物は、ガラスの誘電率特性向上の他、ガラスの耐水性改善にも効果がある。しかし、過剰の添加は、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。

シリカ系ガラス材料（酸化物系ガラス材料）は、Ｓｉ成分の含有率がＳｉＯ_２換算にて６８質量％以上９９質量％以下であり、Ｓｉ以外のカチオン成分が、室温から２００℃までの温度範囲においてＳｉＯ_２よりも線膨張係数の大きい酸化物（以下、線膨張係数調整用酸化物という）を形成する酸化物形成カチオンにて構成されることにより、１ｐｐｍ／℃室温から２００℃までの平均の線膨張係数が１ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されたものを採用することにより、（線膨張係数がＳｉＯ_２より大きい）酸化物成分の種類と含有量とに応じて、ガラス材料の線膨張係数を１ｐｐｍ／℃以上の任意の値に自由に調整できる。その結果、図１において、セラミック配線基板２は、実装される半導体部品１との線膨張係数の差を可及的に縮小することができ、半田接続部１０２を介した基板側のパッドアレイ１５５と部品側端子パッド１０１との接続が、該線膨張係数差に基づく熱的な剪断応力により破断したりする不具合を大幅に現することができ、接続の信頼性を高めることができる。半導体部品１がＳｉ半導体部品（室温から２００℃までの平均の線膨張係数：３ｐｐｍ／℃）の場合、シリカ系ガラス材料の線膨張係数は１ｐｐｍ以上６ｐｐｍ以下、特に、２ｐｐｍ／℃以上５ｐｐｍ／℃以下に調整することが望ましい。他方、半導体部品１がＧａＡｓと格子整合するＩＩＩ−Ｖ族化合物からなる化合物半導体部品（例えばＧａＡｓ系の次世代型高速ＣＰＵやＭＭＩＣ（Monolithic Microwave Integrated Circuit））である場合、該半導体の線膨張係数が５〜６ｐｐｍ／℃程度なので、シリカ系ガラス材料の線膨張係数が４ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されていることが望ましい。

ＳｉＯ_２よりも線膨張係数の大きい酸化物は、アルカリ金属酸化物（Ｎａ_２Ｏ、Ｋ_２Ｏ、Ｌｉ_２Ｏ：２０〜５０ｐｐｍ／℃）、アルカリ土類金属酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ：８〜１５ｐｐｍ／℃）、ＺｎＯ（６ｐｐｍ／℃）、Ａｌ_２Ｏ_３（７ｐｐｍ／℃）など、種々例示でき、誘電特性や融点、さらにはガラス流動性などを考慮して適宜選定すればよい。なお、ＳｉＯ_２の含有率は、線膨張係数を上記範囲内のものとするために、６８質量％以上９９質量％以下（好ましくは８０質量％以上８５質量％以下）に調整し、残部を上記の線膨張係数調整用酸化物にて構成することができる。ＳｉＯ_２の含有率が６８質量％未満では、ガラス材料の線膨張係数を７ｐｐｍ／℃以下に留めることが困難となり、半導体部品との間の線膨張係数差を十分に縮小できなくなる。９９質量％を超えると、ガラス融点が上昇し、気泡残留等の小さい良質のガラスをガラスの製造コストが増大する。また、ガラス材料の線膨張係数１ｐｐｍ／℃以上に確保することが難しくなる場合もある。

以下は、本発明に採用可能なガラス組成の具体例である：
ＳｉＯ_２：８０．９質量％、Ｂ_２Ｏ_３：１２．７質量％、Ａｌ_２Ｏ_３：２．３質量％、Ｎａ_２Ｏ：４．０質量％、Ｋ_２Ｏ：０．０４質量％、Ｆｅ_２Ｏ_３：０．０３質量％
軟化点：８２１℃、線膨張係数（２０℃から２００℃までの平均値）：３．２５ｐｐｍ／℃

他方、セラミック誘電体層５０（単位板材５０’）は、粉末セラミック原料を焼成して得られる焼成セラミック板にて構成することもできる。図５に示すように、周知のセラミックグリーンシート１３０（セラミック原料粉末を、高分子材料からなる結合材、さらには分散剤、解膠剤及び溶媒などとともに混練し、シート状に成形したものである）を焼成することにより、焼成セラミック板６４を簡単に得ることができる。

この場合、従来の工程との違いは、セラミックグリーンシート１３０を、配線パターン非形成の状態で積層せずに単体で焼成する点にある。なお、ビアホールに関しては、焼成後の板材に穿設することが、寸法や形成位置の精度を向上させる観点でより望ましいが、セラミックグリーンシート１３０の状態でビアホールを形成することも可能である。従来工程のごとく、配線部、面導体、パッドあるいはビアなど、金属粉末（ペースト）からなる導体パターンと何層も重ね合わせた状態で同時焼成を行なうと、セラミックと金属粉末との焼成収縮率の大幅に異なるために、その収縮率差に伴う不均一応力の影響を受けて、パターンの変形や位置ずれが著しくなる。しかし、あくまでセラミックグリーンシート１３０を単独で焼成するのであれば、金属粉末との焼成収縮率差による影響はなくなり、ビアホールを形成して焼成を行なっても、寸法ないし形成位置の精度は比較にならないほど改善される（セラミックグリーンシート１３０にビアホールを形成する方法としては、打抜加工やレーザー加工を採用できる）。

焼成セラミック板を採用する場合、使用するセラミックの具体的な材質としては、誘電率特性に優れて、しかも薄板状態でも後述のハンドリングに耐える剛性（ヤング率）を有し、かつ、線膨張係数が比較的小さい材質として、窒化珪素系焼成セラミック（約３ｐｐｍ／℃）又は窒化アルミニウム系焼成セラミック（約４ｐｐｍ／℃）を好適に採用することができる。この場合、窒化珪素ないし窒化アルミニウムからなる主相の含有比率が８０質量％以上９９質量％以下であり、残部が焼結助剤成分に由来したガラス相となっている組成のものを使用することが望ましい。主相の含有比率が９９質量％を超えるとセラミックの緻密化が困難となり、８０質量％未満になると、焼結助剤に由来した粒界相（ガラス相比率が増加し、所期の線膨張係数が得られなくなる場合がある。窒化珪素ないし窒化アルミニウムは、いずれも線膨張係数がＳｉに近く、Ｓｉ半導体部品との線膨張係数差の縮小に有効である。

緻密化したセラミックからなる単位板材には、ビアホール及び導体収容凹部を種々の方法により個別形成できる。最初に、ビアホールの形成方法から説明する。図８はショットブラスト処理を用いる方法を示している。すなわち、工程１のごとく、ビアホールウィンドウ２０２を有したマスク材２０１で単位板材５０’の主表面をまず覆う。次いで、工程２のように、その覆われた主表面に研削砥粒１６２を投射するショットブラスト処理を行なって、ビアホールウィンドウ２０２に対応したパターンにてビアホール３５ｈを穿設する。ショットブラストによるセラミックの研削速度は、後述の化学的なエッチングの速度よりも相当大きく、ビアホールの加工を迅速に行なうことができる利点がある。マスク材２０１は高分子材料にて構成でき、感光性高分子材料ないしフォトレジストを使用することにより、微細なビアホールパターンを周知のフォトリソグラフィー技術により簡便に形成できる。

ショットブラストノズル１６０は、複数個のビアホールウィンドウ２０２を包含できる投射面積を有したものを使用することにより、多数のビアホール３５ｈを効率的に形成することが可能となる。また、マスク材２０１は、ショットブラスト処理時において極端に早く摩耗が進行すると、十分な深さのビアホール３５ｈが形成される前にマスクの消耗が著しくなり、ビアホールウィンドウ２０２が拡大して所期の開口寸法のビアホール３５ｈが得られなくなる。従って、マスク材２０１は、セラミック材料よりも摩耗しにくい高分子弾性材料（つまり、自身の弾性変形により、研削砥粒の衝突を吸収しやすい材料）にて構成しておくのがよい。このようなマスク材用の高分子材料の市販品としては、ＡＬＰＨＯ２０２Ｊ４０（ニチゴモートン（株）：アルカリ現像型ドライフィルム（アクリル系）：層厚約４０μｍ）を例示できる。

一方、図９は、ビアホールをエッチングにより形成する例を示すものである。すなわち、ビアホールウィンドウ２０４を有したマスク材２０３で単位板材５０’の主表面を覆い、その覆われた主表面にエッチング処理を行なって、ビアホールウィンドウ２０２に対応したパターンにてビアホール３５ｈを穿設する。エッチングは化学エッチングにより行なうことができ、そのエッチャントは単位板材５０’の材質に応じて選定する。例えば、シリカ系ガラス材料の場合は、フッ酸系のエッチャントを使用できる。マスク材２０３は周知のフォトレジストにて構成でき、通常のフォトリソグラフィー技術を用いてアホールウィンドウ２０２をパターニングできる。ビアホールの穿孔速度はショットブラスト処理よりも小さいが、エッチャント浴中に単位板材５０’を浸漬しておくだけでビアホール形成できる簡便性があり、また、大面積の単位板材５０’を一括処理できる利点もある。

単位板材５０’には、ビアホール３５ｈをレーザーＬＢにより穿設することも可能である。この場合、使用可能なレーザーＬＢとしては、例えば炭酸ガスレーザーが、設備が比較的簡略で加工能率も高いことから、本発明に好適に採用できる。他方、より微細な加工を行ないたい場合は、レーザービーム径をより小さく絞ることができるよう、発振波長のより短いレーザー（例えばＹＡＧレーザー、エキシマレーザー、あるいは半導体レーザー）を用いることが有効である。なお、レーザー光からの熱吸収を促進して加工効率を高めるために、単位板材５０’を構成するセラミックにＣｒ_２Ｏ_３等の着色用の顔料を配合しておくと好ましい場合がある（特に、透光性の高いガラス材料を使用する場合）。

次に、導体収容凹部の形成方法について述べる。基本的にはビアホールの形成と類似の方法を採用できる。図１１は、ショットブラスト処理を用いる方法を示しており、凹部パターンウィンドウ２０２’を有したマスク材２０１’で単位板材５０’の主表面を覆い、その覆われた主表面に研削砥粒１６２を投射するショットブラスト処理を行なって、パターンウィンドウ２０２’に対応した導体収容凹部３０ｈを形成する。これにより、導体収容凹部３０ｈの加工を迅速に行なうことができる。ここでも、マスク材２０１’を、ショットブラスト処理時においてセラミック材料よりも摩耗しにくい高分子弾性材料にて構成することが望ましい。

また、図１２は、導体収容凹部３０ｈをエッチングにより形成する例を示すものである。すなわち、凹部パターンウィンドウ２０４’を有したマスク材２０３’で単位板材５０’の主表面を覆い、その覆われた主表面にエッチング処理を行なって、凹部パターンウィンドウ２０４’に対応したパターンにて導体収容凹部３０ｈを形成する。エッチャント浴中に単位板材５０’を浸漬しておくだけで、複雑な配線パターンを含む導体収容凹部３０ｈを形成できる簡便性がある。また、導体収容凹部３０ｈはビアホール３５ｈよりは浅いためエッチング代が小さく、大面積の単位板材５０’を一括処理できることとも合わせて、ビアホールをエッチング形成する場合よりは効率的に処理が行なえる利点がある。

なお、同じ単位板材５０’にビアホールと、これに連通する導体収容凹部とを形成する場合、それらの形成順序は、図６に示すように、ビアホールの形成を先に行なうほうが好ましい。すなわち、形成後の単位板材に、凹部パターンウィンドウを有したマスク材を形成し、該マスク材を用いて導体収容凹部を形成するのがよい。図７に示すように、ビアホール３５ｈの開口面積は導体収容凹部（ここではパッド収容凹部１５４ｈ）の開口面積よりも小さく、導体収容凹部を先に形成してしまうと、その底に開口するビアホール３５ｈを形成する場合、マスク材が導体収容凹部の位置で凹み、フォトリソグラフィーによりビアホールウィンドウを形成する際の焦点合わせが行ないにくくなる。また、マスク材を除去した際に、導体収容凹部の底内縁近傍にマスク材の一部が残留しやすく、コンタミの原因になる場合がある。

図１３は、単位板材５０’に導体収容凹部３０ｈをレーザーＬＢにより形成する例を示している。レーザーＬＢの走査により配線パターンをマスクなしで刻設できる利点があるが、複雑な配線パターンの場合に加工に時間を要するため、基板サンプル等を一品的に製作する場合等に向いている。

以上説明した方法は、いずれも用意されたセラミック板の一部を除去ないし変形させて導体収容凹部を形成するものであったが、セラミック板の主表面上に新たなセラミック層を付加する形で導体収容凹部を形成することも可能である。図１４は、その一例を示すものである。セラミック板５０ａの主表面上に一定厚さの凹部形成用誘電体層５０ｂを、導体収容凹部３０ｈをパターニングした状態で付加することにより、導体収容凹部３０ｈを有した単位板材５０’を得ることができる。この方法によると、上記のようなショットブラストやエッチングなどの後工程による導体収容凹部形成が不要となる利点がある。具体的には、凹部形成用誘電体層５０ｂは、セラミック板５０ａ上にセラミック粉末ペーストの塗付層５０ｂ’を、導体収容凹部３０ｈをパターニングした形で印刷形成し、さらに塗付層５０ｂ’を二次焼成することにより形成できる。この場合、凹部形成用誘電体層５０ｂ（セラミック粉末ペースト）は、セラミック板５０ａよりも低温で焼成可能な材質を使用することが、セラミック板５０ａの変形等を防止する観点において望ましい。例えば、セラミック板５０ａをガラス材料板とする場合、凹部形成用誘電体層５０ｂはこれよりも軟化点の低いガラス材料にて形成することができる。また、セラミック板５０ａを前述の窒化珪素系セラミックあるいは窒化アルミニウム系セラミックなどの焼成セラミックとする場合、凹部形成用誘電体層５０ｂは、該焼成セラミックの融点よりも低温で軟化するガラス材料で構成するとよい。なお、この凹部形成用誘電体層５０ｂを上記のようなガラス材料層として構成する場合は、該ガラス材料層を、単位板材５０同士を貼り合わせるための接着層に流用することができる。

一方、凹部形成用誘電体層は、図２７の工程１に示すように、導体収容凹部となるべき貫通部３０ｈをパターニング形成した、緻密化したセラミック板５０ｂにて形成することもできる。該、セラミック板５０ｂは、誘電体層５０の本体となるべきセラミック板５０ａ（ビアホール３５ｈが形成されている）に、工程２ａに示すように熱圧着により貼り合わせるか、又は工程２Ｂに示すように接着相１を介して貼り合わせることにより、単位板材５０’とする。この方法によると、緻密化したセラミック板５０ｂに導体収容凹部を貫通部３０ｈとして形成するので、導体収容凹部の形成精度をさらに向上することができる。

次に、層状導体要素およびビア導体の形成態様について説明する。
まず、図１６に示すように、層状導体要素３０は、その構成材料となる金属粉末１３０を、セラミック誘電体層５０（単位板材５０’）に形成された導体収容凹部３０ｈ内に充填した後、セラミック誘電体層５０を構成するセラミックの融点よりも低温で二次焼成して形成されたものとすることができる。また、ビア導体３５は、その構成材料となる金属粉末１３０をビアホール３５ｈ内に充填した後、セラミック誘電体層５０（単位板材５０’）を構成するセラミックの融点よりも低温で二次焼成して形成されたものとして形成することができる。図１６において、二次焼成は焼成炉Ｆを用いて行なっている。

層状導体要素３０やビア導体３５の形成に際して、金属ペースト（金属粉末）１３０でそれらのパターンを形成後、焼成する工程は、グリーンシートに金属ペーストを用いてパターン形成し、焼成する従来の工程と一見類似しているようにも見える。しかし、従来の工程ではセラミックと金属ペーストとの同時焼成が前提であったから、アルミナや窒化珪素、あるいは窒化アルミニウムといった焼成温度の高いセラミックの場合、その焼成温度でも溶融・流出しない高融点金属（例えば、ＭｏやＷなど）を導体材料として用いなければならなかったり、逆に、導電性の高い金属（例えばＣｕ等）を採用したい場合は、これと同時焼成が可能なように焼成温度が調整されたセラミックを誘電体層の材質として用いる必要が生ずるなど、材質選定に非常に大きな制約があった。前者の場合は導体の電気伝導率に難を生じやすく、後者の場合は、金属との同時焼成性と線膨張係数調整（具体的には、半導体部品との線膨張係数差をできるだけ縮小すること）とを両立させることが一般には相当困難となる問題がある。しかし、すでに緻密化したセラミック板を単位板材として使用することで、金属粉末１３０の二次焼成の温度は、セラミックの融点以下の範囲で自由に設定することができる。その結果、セラミックないし金属の材料選定の幅が大幅に拡大できるようになり、上記のようなセラミックの線膨張係数の適正化と、導体の電気伝導率改善とを容易に両立することができるようになる。

また、金属メッキを採用することにより、次のような効果も達成することができる：
（１）形成する導体が始めから緻密であり、金属ペーストの二次焼成を用いる場合のように導体収縮が問題とならないので、導体収容凹部やビアホールの内面に対する導体の結合力を高めることができる。
（２）メッキ工程は、有機結合材のような炭素汚染源となる物質の介在が少ないため、炭素含有量の低い導体をより得やすい利点がある。

従来のグリーンシートは、単体では剛性が低すぎ、また、焼成による収縮を考慮すれば、メッキにより配線パターン等をグリーンシート上に直接形成するようなことは到底不可能であった。つまり、セラミック配線基板であるにもかかわらず、オーガニック配線基板と同様に金属メッキにより層状導体要素３０（ビア導体３５についても同様））の形成が可能となることは、緻密化した単位板材５０’を積層単位として使用する本発明の大きな特徴の一つである。

他方、図１７に示すように、層状導体要素３０は、セラミック誘電体層５０（単位板材５０’）に形成された導体収容凹部３０ｈ内に充填形成された金属メッキ層３０（Ｐ）にて構成することもできる。また、ビア導体３５を、ビアホール内に充填形成された金属メッキ層３５（Ｐ）とすることもできる。この場合、導体は、メッキ可能な金属には限定されるものの、セラミックの焼成温度や融点による制約を受けないことには変わりがない。この場合、このメッキは無電解メッキにて行なうことが、単位板材５０’へのメッキ導通路形成が不要になるので好ましい。無電解メッキの容易性を考慮すれば、無電解Ｃｕメッキ又は無電解Ｎｉメッキを採用するのがよく、導体の導電性向上も考慮すれば無電解Ｃｕメッキを採用することが最も望ましい。

具体的には、工程１のように、導体収容凹部３０ｈあるいはビアホール３５ｈを形成した単位板材５０’を用意し、その表面に前処理としての活性化処理を行なう。次に、工程２に示すように、その単位板材５０’の、導体収容凹部３０ｈあるいはビアホール３５ｈなどの被メッキ部分を除く表面に、フォトレジストからなるメッキレジスト層２０７を形成する。そして、工程３に示すように、導体収容凹部３０ｈあるいはビアホール３５ｈに無電解メッキ層３０（Ｐ）あるいは３５（Ｐ）を充填形成し、工程４に示すようにメッキレジスト層２０７を除去すれば、金属メッキ層からなる層状導体要素３０ないしビア導体３５を得ることができる。なお、メッキレジスト層２０７を形成せず、単位板材５０’の全面に金属メッキ層を形成し、その後、被メッキ部分以外の領域に形成されたメッキ層を、エッチングにより除去するようにしてもよい。

なお、図１６では、層状導体要素３０及びビア導体３５の双方を、金属ペースト充填及び二次焼成により形成している。この方法は、導体収容凹部３０ｈに金属ペースト１３０を充填する際にビアホール３５ｈにもペーストを同時充填し、さらに二次焼成することで、層状導体要素３０とビア導体３５とを一括して得ることができる利点がある。また、図１７では、層状導体要素３０及びビア導体３５の双方を金属メッキ（具体的には無電解メッキ）にて形成しており、メッキにより層状導体要素３０とビア導体３５とを一括して得ることができる利点がある。しかし、両方法を組み合わせること、すなわち、層状導体要素３０及びビア導体３５との一方を金属ペースト充填及び二次焼成により形成し、他方を金属メッキにより形成することも可能である。例えば、ビアホールのアスペクト比（孔径に対する孔深さ比）が大きく、メッキによる充填が困難な場合は、ビアホールを先にビア導体で埋め（例えば、金属ペーストで充填して二次焼成する）、その後、導体収容凹部を金属メッキ層で充填する方法を採用するとよい。

本発明においては上記説明した通り、金属ペーストの二次焼成及び金属メッキのいずれを用いて形成するにしろ、層状導体要素３０は、単位板材５０’上にペースト状ではなく緻密化した状態で形成され、、金属充填済み単位板材５５（図２１）の状態で積層され貼り合わされるから、グリーンシート上に形成したペースト印刷パターンのように、積層に際してつぶれる心配がない。従って、仮に金属ペーストを用いて層状導体要素３０を形成する場合でも、使用する金属ペーストは強い粘性を有している必要がなくなり、最終的に得られる層状導体要素３に対して炭素汚染源となる有機結合材の配合量を大幅に削減できる。特に、図１６のごとく、導体収容凹部３０ｈ内に金属ペースト１３０を充填する工程が採用される場合は、金属ペースト１３０の流動は凹部壁によって規制できるため、有機結合材を全く配合しない金属ペーストを用いることも不可能でなくなる。他方、金属メッキを採用する場合は、金属ペースト自体が使用されないため、有機結合材等による炭素汚染は本質的に生じない。その結果、得られる層状導体要素３０の炭素含有率を大幅に削減すること、具体的には１００ｐｐｍ以下に低減することが可能である。これにより、層状導体要素３０の導電率を大きく向上させることができる。

また、層状導体要素３０は、単位板材５０’の構成セラミックと同時焼成する必要がないため、金属ペーストを用いる場合でも、セラミックとの収縮係数差の調整等のために従来添加していた無機フィラーの量を大幅に削減することができる。また、金属メッキを採用する場合は、工程上、無機フィラーは本質的に関与しない。従って、最終的な層状導体要素として、含有される無機フィラー成分の体積率が５％未満のものを容易に得ることができる。このことは、層状導体要素の導電率向上に極めて顕著な効果をもたらす。ただし、層状導体要素３０と単位板材５０をなすセラミックとの線膨張係数差の縮小等を目的として、従来どおり無機フィラー成分を体積率にて２０％程度まで添加することももちろん可能である。

ビア導体ないし層状導体要素の具体的な材質としては、電気伝導率、価格、比較的低温での二次焼成（例えば２００℃以上１２００℃以下）が可能なこと、あるいは無電解メッキが容易であることなどを勘案すれば、Ｃｕ系金属（Ｃｕを主成分とする金属：「主成分」は５０質量％以上のこと）あるいはＡｇ系金属（Ａｇを主成分とする金属）を採用することが好ましい。特に、配線幅及び配線間領域の幅が１５０μｍ以下（特に７０μｍ以下）の配線部を、金属ペースト（粉末）の二次焼成にて形成する場合、その金属粉末の平均粒径は２μｍ以上３μｍのものを採用するとよい。そして、上記のごとく、本発明においては、炭素含有率や無機フィラーの削減も容易であるから、事実上純Ｃｕに近い組成（つまり、Ｃｕ含有率が９５質量％以上）の層状導体要素あるいはビア導体も簡単に得ることができる。これにより、層状導体要素、特に微細な配線部の電気伝導率を大幅に向上することができ、表皮効果により通電領域の実効断面積が小さくなる高周波領域（特に１ＧＨｚ以上）での信号伝送効率を大幅に高めることができる。

次に、本発明においては、緻密化したセラミックからなる単位板材５０’（誘電体層５０）に層状導体要素３０をいわば後付的に形成した後、これを積層して基板とするため、層状導体要素３０と単位板材５０’との結合力が不足していると、導体充填済み単位板材５５を貼り合わせのためにハンドリングする際に、僅かな衝撃でも層状導体要素３０の脱落が生じやすくなり、不良の原因を生む。特に、導体収容凹部３０ｈ内に金属ペーストを充填して二次焼成する工程が採用される場合は、ペーストの焼成収縮により、得られる層状導体要素３０と導体収容凹部３０ｈの内側面との間に隙間が生ずることがあり、層状導体要素３０と単位板材５０’との結合力不足はより生じやすいといえる。

そこで、図２において層状導体要素３０とセラミック誘電体層５０との結合力を高めるためには、セラミック誘電体層５０に形成された導体収容凹部３０ｈ内に層状導体要素３０を圧縮状態にて充填することが有効である。具体的には、図１８のように、導体収容凹部３０ｈ内に層状導体要素３０を凹部開口から突出する形態で配置し、その状態で該層状導体要素３０の突出部３０ｂを導体収容凹部３０ｈ内に圧入することにより、該層状導体要素３０を導体収容凹部３０ｈ内に圧縮状態にて充填することができる。特に、金属ペースト１３０を導体収容凹部３０ｈ内に充填して二次焼成することにより層状導体要素３０を得る方法では、金属ペースト１３０の焼成収縮により層状導体要素３０と導体収容凹部３０ｈの内側面との間に隙間を生じやすいが、上記方法の採用により、焼成上がりにて得られる導体を圧縮により押しつぶせば、層状導体要素３０が凹部内で広がるので隙間を解消することができる。

より具体的には、上記の圧縮力をさらに高めるために、以下のような冷やし嵌め的な工程を採用する。すなわち、図１８の工程３に示すように、凹部開口からの突出部３０ｂを有した層状導体要素３０を形成した後、工程４に示すように、単位板材５０’を室温よりも低温（例えば液体窒素温度（７７Ｋ））に冷却する。すると、単位板材５０’側のセラミックと層状導体要素３０側の金属とはいずれも冷却により収縮するが、Ｃｕなどの層状導体要素３０に適した金属材料の線膨張係数はセラミックよりも大きいから、層状導体要素３０のほうが導体収容凹部３０ｈよりも大きく収縮し、隙間が拡張する。その状態で（すなわち、室温よりも低温にて）、工程５に示すように、層状導体要素３０を導体収容凹部３０ｈ内に隙間が解消されるように圧縮状態にて充填し、その後、工程６に示すように、室温に戻す。すると、導体収容凹部３０ｈを形成しているセラミック材料と、層状導体要素３０をなす金属材料との膨張変位の差に基づいて、該層状導体要素３０に対する圧縮応力は増加する（つまり、冷やし嵌め処理が施される）。

層状導体要素３０を、導体収容凹部３０ｈ内に凹部開口から突出する形態で形成するためには、図１８の工程１に示すように、金属ペースト１３０を導体収容凹部３０ｈの開口からはみ出すように盛り上げて充填することが有効である。例えば、単位板材５０’の主表面に、導体収容凹部３０ｈに対応したウィンドウを有するマスクＭＳＫを重ね、該ウィンドウを介して凹部３０ｈに金属ペースト１３０を充填すれば、工程２に示すように、金属ペースト１３０を、マスクＭＳＫの厚さに相当する高さだけ盛り上げることができる。盛り上げ高さは、二次焼成時の金属ペースト１３０の収縮を考慮して、焼成後も突出部３０ｂが残留するように調整する。そして、工程２のようにマスクＭＳＫを除去し、さらに工程３のごとく、これを二次焼成すれば、凹部開口からの突出部３０ｂを有した層状導体要素３０を得ることができる。

一方、図２４はマスクＭＳＫを用いない、別の方法を示している。すなわち、導体収容凹部３０ｈを全て充填してなお余剰となる金属ペースト１３０を、導体収容凹部３０ｈの周囲領域も含めて単位板材５０’の主表面全面に塗布する。この状態で、金属ペーストの溶融温度よりも高温で二次焼成を行なうと、ぬれ性の小さいセラミック製の単位板材５０’の表面に溶融した金属が撥かれて、表面張力でまとまりながら自己調整的に導体収容凹部３０ｈ内に集まる。その後冷却すれば、余剰に塗付された金属ペーストに相当する高さの突出部３０ｂを有した層状導体要素３０を得ることができる。

層状導体要素３０の圧縮により、導体収容凹部３０ｈの内側面との隙間を解消する以上の横方向のつぶれ変位を生じさせることができれば、導体収容凹部３０ｈの内側面からの圧縮力が高められ、層状導体要素３０の層状導体要素３０内への固定力はさらに高められる。導体収容凹部３０ｈ内の層状導体要素３０は上面側が開放しているので、上記層状導体要素３０の圧縮は塑性変形を伴うものとして行なうことが望ましい。

他方、上記の結合力を向上させるには、図２に示すように、層状導体要素３０と単位板材５０’（セラミック誘電体層５０）との接触面を面粗し処理しておくことも有効である。この面粗し処理は、単位板材５０’に導体収容凹部３０ｈを形成した後、導体の充填前に、エッチングやショットブラストなどにより実施することができる。エッチングは化学エッチングと気相エッチング（例えばイオンエッチングやプラズマエッチング）とのいずれを用いてもよいが、化学エッチングの場合は単位板材５０’（セラミック誘電体層５０）の材質によってエッチャントを適宜選択する（例えばＳｉＯ_２を主成分とするガラス材料を用いる場合は、フッ酸系のエッチャントが面粗し処理に有効である）。

図２においては、導体収容凹部３０ｈの底面と内面との双方に面粗し処理を行なっているが、気相エッチングなど、エッチングの指向性が高く内面面粗し処理が困難な場合は、底面にのみエッチングを施すようにしてもよい。また、ショットブラストにより導体収容凹部３０ｈを形成する場合は、凹部内面が既に所期の面粗し状態になっていることもあり、この場合は面粗し処理を省略できる。面粗しの程度は層状導体要素３０の寸法（配線部の場合は幅や高さ）に応じて必要なアンカー効果が得られるよう、適宜粗さ調整する必要があるが、例えば配線部の線幅が３０μｍ以上１００μｍ以下の場合、面粗し後の凹部内面の粗さは、ＪＩＳ：Ｂ０６０１に規定の算術平均粗さＲａにて０．１μｍ以上１μｍ以下程度に調整するのがよい。

一方、ビア導体３５についても、単位板材５０’（誘電体層５０）との結合力不足は、層状導体要素３０と全く同様の理由にて生じうる。そこで、単位板材５０’のビアホール３５ｈに金属製のビア導体３５を圧縮状態で充填することが有効である。この場合も、図２０の工程１に示すように、ビアホール３５ｈに、その開口から突出するビア導体３５を配置した後、工程２に示すように、単位板材５０’を室温よりも低温（例えば液体窒素温度（７７Ｋ））に冷却し、ビアホール３５ｈとビア導体３５との隙間を拡張する。その状態で（すなわち、室温よりも低温にて）、工程３に示すように、ビア導体３５を圧縮して隙間を解消し、その後、工程４に示すように室温に戻す。すると、ビアホール３５ｈを形成しているセラミック材料と、ビア導体３５をなす金属材料との膨張変位の差に基づいて、該ビア導体３５に対する圧縮応力は増加する（つまり、冷やし嵌め処理が施される）。

ビア導体３５の形成方法は、既に説明した通り、ビアホール３５ｈに金属粉末を充填した後、二次焼成する方法や、ビアホール３５ｈに金属を充填メッキすることによりビア導体を形成する方法を採用できるが、図１９の工程１に示すように、金属線材（例えばＣｕ線）８０を予め定められた長さに切断して得られる金属片８１を、工程２に示すように、ビアホール３５ｈ内に挿入することによりビア導体３５となす方法も採用可能である。この方法は、二次焼成やメッキなどの工程が不要で、簡便である利点を有する。この場合、工程１及び工程２において、ビアホール３５ｈの内径よりも径小であり、かつ深さよりも長い金属片８１を作り、工程３に示すように、ビアホール３５ｈからの突出部分を圧縮してビアホール３５ｈ内に強制充填すれば、ビア導体３５のビアホール３５ｈ内での拘束力を効果的に増強することができる。

なお、図２に示すように、ビアホール３５ｈの内面にも面粗し処理を施すことも有効である。しかし、小径（例えば５０μｍ以上１００μｍ以下）で大きなアスペクト比（例えば１．５以上３以下）を有するビアホール３５ｈの場合、内面の面粗しが困難な場合がある。そこで、これに代わる方法として、図２５に示すように、ビアホール３５ｈを、孔深さ方向の途中位置においてセラミック誘電体層５０（単位板材５０’）の主表面への開口径よりも径大となる径大部ＦＰを有するものとして形成することができる。これにより、ビアホール３５ｈに充填されたビア導体３５が単位板材５０’の開口部から抜け落ちる等の不具合を効果的に防止できる。

具体的には、ビアホール３５ｈの内周面を、孔深さ方向の途中位置にて半径方向外向きに膨出する凸湾曲面が、前記孔深さ方向に１つ（図２５）又は２以上（図２６）形成された形状を有するものとすることができる。このような湾曲面は、比較的簡単な方法により形成でき、ビア導体３５の脱落防止効果も顕著である。以下、その具体的な方法について説明する。

図２５に示すように、単位板材５０’は、セラミック原料粉末を高分子材料結合材にて結合した単体のグリーンシート１５０を焼成して形成することができる。そして、該グリーンシート１５０のビアホール形成位置に、焼成時に蒸発ないし分解する材料（例えば、アクリル樹脂ボールなど）からなる球状体１５１を埋設して焼成を行なう。すると、焼成時に球状体１５１が消失した後には、球状の内面を有する孔が残留するので、これをビアホール３５ｈとして使用することができる。可撓性の高いグリーンシート１５０に球状体１５１を埋設してしまえば、焼成により始めからビアホール３５ｈを有したセラミック板が得られるので工程が簡便である。

一方、レーザー加工によりビアホールを形成する場合は、セラミック板に対するレーザービームの照射条件調整によっても、内面に径大部を生じたビアホール３５ｈを形成できる。例えば、形成途中の孔の底に常時焦点が合うように焦点追尾を行ないつつレーザー照射を行なう場合は、孔の深さ方向途中位置でレーザービームのパワーを一旦上昇させ、その後再びパワーダウンさせれば、焼き飛ばされるセラミックの量が深さ方向途中位置で極大となるため、該位置に径大部を形成することができる。

一方、レーザービームの強度そのものを調整する代わりに、図２６に示すように、レーザービームＬＢを、セラミック板５０’の表面よりも深くなるように（つまり、オーバーフォーカス）となるように、焦点位置を作為的にずらすことで内面に径大部を生じたビアホール３５ｈを得る方法もある。具体的には、レーザービームＬＢの焦点を、セラミック板５０’の主表面から一定深さの位置に合焦するように固定して加工を行なうと、凹部２５１を掘り進むにつれて、レーザービームＬＢは最初オーバーフォーカスとなり、ジャストフォーカスの状態を経てアンダーフォーカスの状態へと移り変わる。レーザーパワーの材料への集中はジャストフォーカス位置で最も大きくなるため、該位置に径大部ＦＰを形成することができる。この効果を顕著に得るには、レーザービームＬＢの照射光学系の焦点距離をある程度短く設定すること（つまり、焦点深度を小さくすること）が有効である。図２６においては、上記オーバーフォーカスを利用した径大部ＦＰの形成を、レーザービームＬＢの焦点位置を段階的に移動させながら行い、径大部ＦＰを孔深さ方向に複数箇所有するビアホール３５ｈを形成している。

最後に、以上のようにして得られた金属充填済み単位板材５５を、積層して貼り合わせる方法について説明する。
図２では、隣接するセラミック誘電体層５０同士が熱圧着により直接貼り合わされている。この構造は、図２１に示すように、金属充填済み単位板材５５を熱圧着により直接貼り合わせることにより得られる。具体的には、工程１に示すように、上記金属充填済み単位板材５５を複数積層して積層体２Ｍを作り、次いで工程２に示すようにその積層体２Ｍを加圧しながら加熱する。本実施形態では、積層体２Ｍを加熱炉内で加熱しつつパンチ２１０，２１０間にて挟圧するホットプレスを採用している。

この場合、加熱温度と加圧力は、単位板材５０を構成するセラミックの材質に応じて適宜設定する。具体的には、金属充填済み単位板材５５の層状導体要素３０あるいはビア導体３５を構成する金属が溶融せず、かつ、単位板材５０’を構成するセラミックには接着に好都合な熱拡散活性ないし軟化が生ずる温度域を選定する。例えば、金属がＣｕを主成分とするもの（例えば純銅）であり、ＳｉＯ_２を主体とするガラスにより単位板材５０’を構成する場合は、圧着温度は５００℃以上ガラスの溶融温度未満に設定するのがよい。温度５００℃未満では、単位板材５０’間に良好な接着状態が得られなくなり、また、隣接する金属充填済み単位板材５５間の導体同士（例えばビア導体３５と層状導体要素３０）の電気的な接続状態も確保できない場合がある。さらに、ＳｉＯ_２以外のガラス添加成分の含有率が必然的に増加するので、必要な物性（特に、半導体部品に近い線膨張率特性率や、高周波用の配線基板に要求される誘電率特性）が得られなくなることがある。

図２１に示すように、金属充填済み単位板材５５において層状導体要素３０には、既に説明済みの方法により、導体収容凹部３０ｈから突出する突出部３０ｂを設けておくことができる。この場合、突出部３０ｂを導体収容凹部３０ｈ内に押し込む形で層状導体要素３０を圧縮しつつ熱圧着を行なうことができる。これにより、層状導体要素３０とビア導体３５との電気的な接続をより確実に行なうことができる。なお、単位板５０’を構成するセラミックに適度な軟化が生じている場合、層状導体要素３０の突出部３０ｂを、貼りり合わせ先となる軟化した単位板材５５の主表面に食い込ませることもできる。この食い込みの結果、層状導体要素３０の主表面が、貼りり合わせ面となる単位板材５５の主表面と一致しなくなる場合がある。

上記のように熱圧着を用いる方法は、積層状態（あるいはその後の加熱・加圧状態）において、層状導体要素３０とビア導体３５とが直接接触でき、接着層などの介在の心配がないので、両者の間に良好な導通状態を確実に形成できる利点がある。また、当然、接着層の塗付も不要だから工数削減にも寄与する。

次に、図２２に示すように、隣接するセラミック誘電体層５０同士が接着層１１を介して貼り合わせることも可能である。該構造は、金属充填済み単位板材５５を、接着層１１を介して貼り合わせることにより得られる。この態様は、接着層の塗付工程が必要となる代わりに、熱圧着のような高温での加熱が不要となるから、例えば単位板材５０’が高融点のセラミックで構成されている場合でも、接着上の制約が少ない利点がある（ガラスやホットメルト型接着剤を使用する場合は、多少の加熱は必要であるが、単位板材５０’を構成するセラミックの溶融温度ないし軟化点よりは、はるかに低い温度で接着が可能である）。

接着層１１はエポキシ樹脂系接着剤などの有機系の接着剤を用いることも可能であるが、無機系の接着剤を使用することも可能であり、特に、セラミック誘電体層５０の構成セラミックよりも低融点のガラス材料にて構成すると、強固で耐熱性のある接着状態を容易に得ることができる。

接着層１１を形成する際に留意すべきことは、接着層１１自体が絶縁性であるため、単位板材５０’の主表面に露出している層状導体要素３０やビア導体３５の表面に接着剤が付着すると、貼り合わせ後の両者の導通が阻害される可能性がある点である。この問題を解決するために、いくつかの方法がある。まず、層状導体要素３０やビア導体３５の表面への接着層１１の形成を極力回避するために、層状導体要素３０やビア導体３５の背景領域にのみ選択的に接着剤（ガラス材料の場合は、ガラス材料粉末ペーストやスラリーである）を塗付する方法である。接着後の導通確保を確実にするために、層状導体要素３０を単位板材５０’の主表面から突出させて配置し、その突出代の厚さの範囲内で接着層１１を塗付することが望ましい。

層状導体要素３０やビア導体３５の背景領域にのみ接着層１１を形成するには、層状導体要素３０やビア導体３５だけを被覆するマスクを用いる方法も考えられるが、微細な配線部やビアのみを正確に覆い隠すことはかなり難しい。そこで、より簡便な方法として、層状導体要素３０やビア導体３５の領域も含めて単位板材５０’の主表面全面に接着剤をベタ塗りし、その後、層状導体要素３０やビア導体３５上に残留している余分な接着剤を、スキージＳＫＧを用いて掻き取る方法がある。ガラス材料を接着層として用いる場合、配線部間の狭いスペースにもガラス材料粉末のペーストないしスラリーが精度よく充填できるよう、使用するガラス粉末の平均粒度を、線間領域幅よりも十分小さく（例えば１／１０以下）調整しておくことが望ましい。

上記方法で、特にガラス材料を用いる場合、層状導体要素３０やビア導体３５よりも低い融点を有するガラスを用い、接着時に（あるいは接着に先立って予め）、そのガラス材料からなる接着層１１を一旦溶融させることが有効である。金属表面とのぬれが小さいガラス融液が層状導体要素３０やビア導体３５の表面にて撥かれるので、ガラス残留による導通不良を効果的に防止することができる。なお、必要に応じて、層状導体要素３０やビア導体３５の表面に残っている微量のガラスを、金属充填済み単位板材５５の積層前にフッ酸等のエッチング液により軽くエッチングする、等の方法により除去してもよい。

ＳｉＯ_２を主体とするガラス材料を接着層として使用する場合、アルカリ金属酸化物、ホウ酸あるいは酸化鉛等の煤溶材の配合量を高めること（例えば合計で２０質量％以上５０質量％以下：特に酸化リチウムは流動性改善に効果がある）が、溶融時のガラスの流動性を高め、層状導体要素３０やビア導体３５の表面への残留を防止する上で有効である。また、Ｍｏ、Ｗ、Ｎｉ、Ｃｏ、Ｆｅ及びＭｎの１種又は２種以上の金属の酸化物を例えば１０質量％以内（望ましくは１質量％以上）の範囲で添加すると、溶融時のガラスの流動性を改善する効果をさらに高めることができる。

上記のごとく金属充填済み単位板材５５の積層体２Ｍを形成すれば、次に、その第一主表面ＭＰ１に薄膜コンデンサ５１０を形成する。上記薄膜コンデンサ５１０は、例えば図２９のような工程に従い製造することができる。まず、工程１に示すように、積層体２Ｍの第一主表面上に金属薄膜５２０を成膜する。そして、工程２に進み、形成した金属薄膜５２０は、第一種金属薄膜５１４と第二種金属薄膜５１７とを直流的に分離するため、不要な部分を、フォトリソグラフィー工程を用いて除去する。例えば金属薄膜５２０を第二種金属薄膜５１７とする場合は、第一種金属薄膜５１４と導通することになる部分５１５ａの周囲をドーナツ状にエッチングして貫通孔５１８を形成する（Ａ工程）。他方、金属薄膜５２０を第一種金属薄膜５１４とする場合は、第二種金属薄膜５１７と導通することになる部分の周囲をドーナツ状にエッチングして貫通孔５１６を形成する（Ｂ工程）。図６の工程２では、Ａ工程を実施している。

続いて、工程３に進み、エッチング終了後の第二種金属薄膜５１７（Ｂ工程では第一種金属薄膜５１４）の全面を覆うように誘電体薄膜５１３を成膜する。ゾルゲル法を用いる場合は、例えば次のような工程を採用できる。まず、誘電体薄膜を形成する高誘電率酸化物の原料となるアルコキシド、例えばチタン酸バリウムを主たる誘電体材料として用いる場合はチタンイソプロポキシドを、金属バリウムとともにアルコール系の有機溶媒に溶解させる。このとき、金属バリウムはアルコール系の有機溶媒と反応して、バリウムアルコキシドの形で溶解する。なお、誘電率特性等の調整のため、チタン酸ストロンチウムやチタン酸鉛を配合したい場合は、溶液中にストロンチウムノルマルブトキシドや酢酸鉛などを溶解させるとよい。なお、溶媒となるアルコール系有機溶媒は、キレート形成性を有するもの、例えばエタノールとアセチルアセトンとの混合溶媒や、２−エトキシエタノールなどを使用することが望ましい。また、得られる溶液の粘性調整などのために、少量（アルコール系有機溶媒と等量以下）の水を溶液に配合し、各金属源を適度に重合させてもよい。上記のようにして得られた溶液は、加熱等により均質化した後、スピンコート法などの周知の塗付方法により膜状塗布される。そして、これを乾燥後、５００℃以上１０００℃以下にて焼成し、結晶質の高誘電率薄膜を得ることができる。なお、ゾルゲル法に代えてスパッタリングを用いてもよい。

このとき、貫通孔５１８（Ｂ工程では貫通孔５１６）と結合導体薄膜部５１９ａ（Ｂ工程では結合導体薄膜部５１５ａ）との間のドーナツ状の隙間は誘電体薄膜５１３の材料にて埋められ、誘電体孔内充填部５１３ｖが形成される。このとき、誘電体孔内充填部５１３ｖの内側の結合導体薄膜部５１９ａ（５１５ａ）は誘電体薄膜５１３により一旦覆われるが、フォトリソグラフィー工程により貫通孔５１３ｈを形成して露出させる（エッチング液としては、例えはフッ酸系水溶液を使用できる）。また、第二種金属薄膜５１７（Ｂ工程では第一種金属薄膜５１４）用の結合導体薄膜部５１９ａ（Ｂ工程では結合導体薄膜部５１５ａ）を形成するために、これに対応する位置にも貫通孔５１３ｈを形成する。

そして、工程４に示すように、工程１と同様の金属薄膜５２０を形成する。工程５で形成された貫通孔５１３ｈ内は、金属で埋まって結合導体薄膜部５１９ｂ（５１５ｂ）が形成され、誘電体孔内充填部１３ｖ内部の結合導体薄膜部５１９ａ（５１５ａ）と一体化して結合導体部５１９（５１５）となる。以下、工程２に戻って以降の工程を繰り返すことにより、工程５に示すように、第一種金属薄膜５１４と第二種金属薄膜５１７とを直流的に分離した形で順次積層形成でき（なお、工程４はＡ工程とＢ工程とを交互に繰り返す）、薄膜コンデンサ５１０の積層構造を得ることができる。

以上の実施形態では、金属充填済み単位板材５５の貼り合わせ後において、積層体２Ｍの第一主表面に薄膜コンデンサ５１０を形成していたが、積層体２Ｍの第一主表面をなす金属充填済み単位板材５５に先に薄膜コンデンサ５１０を形成し、その後、金属充填済み単位板材５５を貼り合わせて積層体２Ｍとすることもできる。また、以上の実施形態では、積層体２Ｍの第一主表面ＭＰ１上に薄膜コンデンサ５１０を形成していたが、薄膜コンデンサ５１０の形成位置はこれに限らず、例えば、図３０に示すように、積層体２Ｍの厚さ方向途中位置に薄膜コンデンサ５１０を内層することできる。このような構造を得る製法の一例としては以下のようなものがある。すなわち、金属充填済み単位板材５５の第一の積層体２Ａと第二の積層体２Ｂとを個別に形成し、前者の第二主表面及び後者の第一主表面のいずれかに薄膜コンデンサ５１０を形成し、該薄膜コンデンサ５１０を介して一の積層体２Ａと第二の積層体２Ｂとを貼り合せるようにする。

また、配線基板に組み込む回路素子としては、上記のような薄膜コンデンサ５１０以外に、図３１に示すような抵抗薄膜５３０を設けることもできる。該抵抗薄膜５３０は、例えば図１において積層体２Ｍを形成する１以上のセラミック誘電体層５０すなわち単位板材５０’（図６等）に対し、例えば図３１に示すように、配線部３０の一部を置き換える形で蒸着ないしスパッタリングにより形成することができる。抵抗薄膜５３０の形状のパターニングは、周知のフォトリソグラフィー技術を用いて行なうことができる。

本発明のセラミック配線基板の一例を示す断面模式図。 その一部断面を拡大して示す図。 配線幅と配線間領域幅の概念説明図。 ガラス材料により単位板材を製造する方法を示す模式図。 焼成セラミックにより単位板材を製造する方法を示す模式図。 単位板材にビアホール及び導体収容凹部を形成する概念説明図。 導体収容凹部の種々の形成パターンを例示する平面図。 ショットブラストによりビアホールを形成する例を示す工程説明図。 エッチングによりビアホールを形成する例を示す工程説明図。 レーザー加工によりビアホールを形成する例を示す工程説明図。 ショットブラストにより導体収容凹部を形成する例を示す工程説明図。 エッチングにより導体収容凹部を形成する例を示す工程説明図。 レーザー加工により導体収容凹部を形成する例を示す工程説明図。 凹部形成用誘電体層の追加形成により導体収容凹部を形成する例を示す工程説明図。 ビアホール及び導体収容凹部にビア導体と層状導体要素を充填形成する概念説明図。 ビア導体と層状導体要素を金属ペーストの二次焼成にて形成する例を示す工程説明図。 ビア導体と層状導体要素を金属メッキにて形成する例を示す工程説明図。 層状導体要素を導体収容凹部に、冷やし嵌めにより圧縮充填する例を示す工程説明図。 圧縮充填する例を示す工程説明図。 ビア導体をビアホールに冷やし嵌めにより圧縮充填する例を示す工程説明図。 金属充填済み単位板材を熱圧着により貼り合わせる例を示す工程説明図。 金属充填済み単位板材を、接着層を介して貼り合わせた構造例を示す断面模式図。 金属充填済み単位板材を、接着層を介して貼り合わせる第一例を示す工程説明図。 導体収容凹部に層状導体要素を、凹部開口から突出するように充填形成する別例を示す工程説明図。 径大部を有するビアホールの第一形成例を示す工程説明図。 径大部を有するビアホールの第二形成例を示す工程説明図。 凹部形成用誘電体層の追加形成により導体収容凹部を形成する別例を示す工程説明図。 導体パターンをなすコンデンサ電極の平面形態を例示して示す模式図。 薄膜コンデンサの製造方法の一例を示す工程説明図。 本発明のセラミック配線基板の別例を示す断面模式図。 導体パターンをなす抵抗薄膜の平面形態を例示して示す模式図。 本発明の製法にて得られるセラミック配線基板の効果を従来のセラミック配線基板と比較して説明する図。

符号の説明

１ 半導体部品
２ セラミック配線基板
２Ｍ 積層体
１０ 貼り合わせ面
１１ 接着層
３０ 配線部（層状導体要素）
３０（Ｐ） 金属メッキ層
３０ｈ 導体収容凹部
３５ ビア導体
３５（Ｐ） 金属メッキ層
３５ｈ ビアホール
４０ 部品実装済み配線基板
５０ セラミック誘電体層
５０’ 単位板材
５１ 金属導体層
５６ 面導体（層状導体要素）
１３０ 金属ペースト（金属粉末）
１５４ パッド（層状導体要素）
２５４ 端子接続パッドアレイ
５１０ 薄膜コンデンサ（回路素子）
５１３ 誘電体薄膜
５１４，５１７ 金属薄膜（コンデンサ電極：導体パターン）
５３０ 抵抗薄膜（導体パターン）

Claims (4)

1. 緻密化したセラミック材料からなる単位板材の板厚方向にビアホールを形成し、また、該単位板材の少なくとも一方の主表面側に、配線部、面導体又はパッドからなる層状導体要素を収容する導体収容凹部を形成し、前記ビアホールに前記ビア導体となる金属材料を充填し、さらに、前記導体収容凹部に前記層状導体要素をなす金属材料を充填することにより金属充填済み単位板材を作製し、
   該金属充填済み単位板材を板厚方向に積層して貼り合わせることにより、前記単位板材によりセラミック誘電体層が形成され、前記層状導体要素により金属導体層が形成されたセラミック配線基板を得るとともに、
   前記貼り合わせ前又は前記貼り合わせ後において、緻密化したセラミック材料からなる前記単位板材の少なくとも一つのものの主表面に、回路素子を構成する導体パターンを後付け成膜することを特徴とするセラミック配線基板の製造方法。
2. 緻密化したセラミック材料からなる単位板材の板厚方向にビアホールが形成され、また、該単位板材の少なくとも一方の主表面側に、配線部、面導体又はパッドからなる層状導体要素を収容する導体収容凹部が形成され、前記ビアホールに前記ビア導体となる金属材料を充填され、さらに、前記導体収容凹部に前記層状導体要素をなす金属材料が充填された金属充填済み単位板材が、板厚方向に積層される形で貼り合わされてなり、前記単位板材によりセラミック誘電体層が形成され、前記層状導体要素により金属導体層が形成され、該単位板材の積層体の第一主表面側に電子部品を接続するための端子接続パッドアレイが形成され、
   前記単位板材の少なくとも一つのものの主表面に、該単位板材に後付け成膜された、回路素子を構成する導体パターンを有することを特徴とするセラミック配線基板。
3. 緻密化したセラミック材料からなる複数のセラミック誘電体層と、配線部、面導体又はパッドからなる層状導体要素をそれぞれ有する複数の金属導体層とが交互に積層された構造を有し、その積層体の第一主表面側に電子部品を接続するための端子接続パッドアレイが形成され、前記セラミック誘電体層にて隔てられた２つの前記金属導体層にそれぞれ含まれる層状導体要素同士が、前記セラミック誘電体層を厚さ方向に貫通して形成されたビアホール内部を充填するビア導体により互いに導通接続された構造を有するセラミック配線基板であって、
   前記金属導体層を介して互いに隣接する２つのセラミック誘電体層は、該金属導体層の前記層状導体要素が非形成となる領域にて、貼り合わせ面にて結合され、それらセラミック誘電体層の貼り合わせ位置において前記層状導体要素が、該層状導体要素の一方の主表面が前記貼り合わせ面と層厚方向に一致した位置関係にて形成されてなり、
   前記単位板材の少なくとも一つのものの主表面に、該単位板材に後付け成膜された、回路素子を構成する導体パターンを有することを特徴とするセラミック配線基板。
4. 請求項２記載のセラミック配線基板と、
   該セラミック配線基板の第一主表面に形成された前記端子接続パッドアレイに接続された半導体部品と、
   を有することを特徴とする部品実装済み配線基板。
   

Images