JP2005183291A - 放電灯点灯装置、及び照明器具 - Google Patents
放電灯点灯装置、及び照明器具 Download PDFInfo
- Publication number
- JP2005183291A JP2005183291A JP2003425097A JP2003425097A JP2005183291A JP 2005183291 A JP2005183291 A JP 2005183291A JP 2003425097 A JP2003425097 A JP 2003425097A JP 2003425097 A JP2003425097 A JP 2003425097A JP 2005183291 A JP2005183291 A JP 2005183291A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching element
- connection point
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
【課題】 軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができる放電灯点灯装置、及び照明器具を提供する。
【解決手段】 インバータ制御回路2はフィードバック制御回路FBを備えて、谷部電圧検出信号S1からコンデンサCaで平滑された谷部電圧を検出する。そしてフィードバック制御回路FBは、谷部電圧Vdc2に応じて動作周波数を可変とした駆動信号SH,SLを各々出力して、インバータ回路INVのスイッチング素子Q1,Q2をオン・オフ駆動するフィードバック制御を行う。このとき、谷部電圧Vdc2が高ければ、動作周波数を高くして谷部電圧Vdc2が低くなる方向へ制御し、谷部電圧Vdc2が低ければ、動作周波数を低くして谷部電圧Vdc2が高くなる方向へ制御ずる。
【選択図】図1
【解決手段】 インバータ制御回路2はフィードバック制御回路FBを備えて、谷部電圧検出信号S1からコンデンサCaで平滑された谷部電圧を検出する。そしてフィードバック制御回路FBは、谷部電圧Vdc2に応じて動作周波数を可変とした駆動信号SH,SLを各々出力して、インバータ回路INVのスイッチング素子Q1,Q2をオン・オフ駆動するフィードバック制御を行う。このとき、谷部電圧Vdc2が高ければ、動作周波数を高くして谷部電圧Vdc2が低くなる方向へ制御し、谷部電圧Vdc2が低ければ、動作周波数を低くして谷部電圧Vdc2が高くなる方向へ制御ずる。
【選択図】図1
Description
本発明は、交流電源を整流し平滑して得た直流電源を、スイッチング素子をオン・オフさせることによって交流出力に変換する放電灯点灯装置、及び照明器具に関するものである。
従来、放電灯点灯装置に用いられるインバータ装置として、図8に示す回路構成を備えるものがあり、この回路は、交流電源ACをダイオードブリッジのような整流回路REで全波整流し、整流回路REの直流出力電圧をインバータ回路INVにより高周波交流出力に変換して放電灯等のランプ負荷Lに供給する構成であって、インバータ回路INVの後段側に谷埋回路1を設けた構成を有している。
さらに具体的に説明すると、インバータ回路INVは、正極側のスイッチング素子Q1と負極側のスイッチング素子Q2との直列回路を、整流回路REの正極側出力に接続したインピーダンス要素Z(コンデンサ、インダクタ、抵抗のいずれでも、またそれらの組み合わせでも良い)を介して整流回路REの直流出力端間に接続し、さらに整流回路REの直流出力端間には、コンデンサC2,C3とインダクタL1とからなる直列共振回路とスイッチング素子Q2との直列回路を接続し、コンデンサC2にランプ負荷Lを並列接続した構成を有する。
谷埋回路1は、スイッチング素子Q1とインピーダンス要素Zとの接続点にカソードを接続したダイオードDaのアノード側にインダクタLaを介して谷埋用の平滑コンデンサCa(以下、単にコンデンサという)を接続した直列回路と、整流回路REの負極側出力にアノードを接続したダイオードDcのカソード側にインダクタLbを介して谷埋用の平滑コンデンサCb(以下、単にコンデンサという)を接続した直列回路と、コンデンサCcとをインバータ回路INVの両スイッチング素子Q1,Q2の直列回路に並列接続し、スイッチング素子Q1,Q2の接続点にアノードを接続したダイオードDbのカソードをダイオードDaとインダクタLaとの接続点に接続し、スイッチング素子Q1,Q2の接続点にカソードを接続したダイオードDdのアノードをダイオードDcとインダクタLbとの接続点に接続した構成を有する。コンデンサCa,Cbは電解コンデンサであって、コンデンサCcに比較して十分に大きな容量を有している。各スイッチング素子Q1,Q2にはMOSFETを用いることを想定しているが、ダイオードを逆並列に接続したバイポーラトランジスタなどを用いることも可能である。
両スイッチング素子Q1,Q2は図示していない適宜の制御回路によって高周波で交互にオン・オフされる。したがって、スイッチング素子Q2のオン時には整流回路REまたは谷埋回路1からコンデンサC3、ランプ負荷L及びコンデンサC2、インダクタL1、スイッチング素子Q2の経路で共振電流が流れ、またスイッチング素子Q1のオン時にはコンデンサC3の電荷が放出されてインピーダンス要素Z、スイッチング素子Q1、インダクタL1、ランプ負荷L及びコンデンサC2、コンデンサC3の経路で共振電流が流れる。
ここに、谷埋回路1では、スイッチング素子Q1がオンのときには、ダイオードDb、インダクタLaを介してコンデンサCaが充電され、スイッチング素子Q2がオンのときには、インダクタLb、ダイオードDdを介してコンデンサCbが充電される。ランプ正常点灯時において、谷埋回路1の出力である電圧Vdc(=スイッチング素子Q1,Q2の直列回路の両端電圧)は、図2(a)に示すように、交流電源ACの整流電圧Vre(整流回路REの直流出力)の山部と同一波形となる山部電圧Vdc1と、コンデンサCa,Cbで平滑された電圧に等しい谷部電圧Vdc2とを交互に繰り返す波形となる。すなわち、整流電圧Vreの山部で高く谷部で低くなるから、谷埋回路1のみをインバータ回路INVの電源に用いたとすると、インバータ回路INVからランプ負荷Lヘの供給電流は、整流電圧Vreの山部で大きく谷部で小さくなるように変化する。次に、交流電源ACからの入力のみをインバータ回路INVの電源に用いたとすると、整流電圧Vreの変化に応じてインバータ回路INVでの共振条件が変化し、整流電圧Vreの変化によるランプ負荷Lヘの供給電流の変化は、整流電圧Vreの高い期間にランプ負荷Lヘの供給電流が少なくなり、整流電圧Vreの低い期間にランプ負荷Lヘの供給電流が多くなるように変化する。つまり、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を用いることによって、電流波形のピーク値を引き下げることができ、結果的に、インバータ回路INVからランプ負荷Lヘの供給電流の電流波形は、整流電圧Vreの山部と谷部とにピークを持つような形になって、負荷電流の変動が少なくなっている。
さらに谷埋回路1では、スイッチング素子Q1,Q2の両方に平滑コンデンサCa,Cbの充電電流を流すため、スイッチング素子Q1,Q2のストレスを低減できる。また、スイッチング素子Q1,Q2を周波数制御、デューティ制御した場合、入力側から見た、コンデンサCa,Cbへの充電電流がほぼ一定となるため、負荷電流の変動を少なくでき、且つ、入力電流歪みの悪化も少なくできる。言い換えれば、制御範囲を広くすることができる。加えて電源投入時(インバータ回路INVが動作するまでの間)、交流電源ACのインダクタンス成分と小容量のコンデンサCcとによるスイッチング素子Q1,Q2両端の電圧Vdcの昇圧についても、平滑コンデンサCa,CbがダイオードDd,Dbを介して直列接続されているため、電圧Vdcの昇圧を抑制している。
また、別の回路構成として図8の回路におけるインピーダンス要素Zをダイオードに置き換えて整流回路REから谷埋回路1へ順方向に接続したものもあり、この回路構成では、整流電圧Vreの山部ではスイッチング素子Q2のオン時にコンデンサC3を通る経路で電流が流れるが、谷部ではこの電流が流れず、結局、整流電圧Vreの変化に応じてインバータ回路INVでの共振条件が変化する。したがって整流電圧Vreの変化によるランプ負荷Lヘの供給電流は、整流電圧Vreの高い期間に電流が少なくなり、整流電圧Vreの低い期間に電流が多くなるように変化する。しかして上記図8の従来例と同様に、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を設けていることによって、ランプ負荷Lへの供給電流の変動を少なくすることができ、また、スイッチング素子Q1,Q2のストレスも低減できる。また、別の回路構成として、インバータ回路INVにハーフブリッジ型を用いたものもある。(例えば、特許文献1参照)。
さらに図9は複数のランプ負荷Lを具備する放電灯点灯装置の回路構成を示しており、整流回路REの負極側出力にカソードを接続したダイオードD17と、ダイオードD17のアノードにカソードを接続し、アノードを谷埋回路1の負極側に接続したダイオードD18と、ダイオードD18に並列接続したコンデンサC22とから構成されるインピーダンス要素Zと、ダイオードD17,D18の接続点とスイッチング素子Q1,Q2の接続点との間に、ランプ負荷Lを含む負荷共振回路Kを複数並列接続しており、各負荷共振回路Kは、コンデンサC2,C3,インダクタL1の直列回路と、コンデンサC2に並列接続したランプ負荷Lとから構成される。また、谷埋回路1は図8のインダクタLa,Lbを削除して、スイッチング素子Q1,Q2の接続点とダイオードDb,Ddの接続点との間に介挿したインダクタLabに置き換えている。
また照明器具では、上記放電灯点灯装置を搭載したものが提供されている。
特開平9−260077号公報(段落番号[0017]〜[0026]、図1〜図6)
上記従来の放電灯点灯装置では、入力電流歪みの改善回路と負荷への高周波電力供給回路が兼用されており、図8の構成ではスイッチング素子Q1,ダイオードDb,インダクタLa、及びスイッチング素子Q2,ダイオードDd,インダクタLbから構成されるチョッパー回路の出力と、スイッチング素子Q1,Q2,インダクタL1,コンデンサC2,直流カット用コンデンサC3,インピーダンス要素Zからなるインバータ回路との各消費電力のバランスによって、谷埋回路1の出力である電圧Vdcの状態が変化することになる。ランプ正常点灯時の電圧Vdc(図2(a)参照)は、交流電源ACの整流電圧Vreの山部と同一波形となる山部電圧Vdc1と、コンデンサCa,Cbで平滑された電圧に等しい谷部電圧Vdc2とを交互に繰り返す波形となる。対して、始動してからランプ負荷Lが点灯するまでの間にランプの長寿命化を図るべく行うフィラメント予熱時、及び無負荷時(全てのランプ負荷Lが外された状態)においてはランプ正常点灯時に比べて軽負荷となり、この軽負荷時及びランプ寿命末期時の電圧Vdc(図2(b)2点鎖線参照)は整流電圧Vreのピーク値よりも高く、山部電圧Vdc1と谷部電圧Vdc2との差が小さくなって、ランプ正常点灯時の電圧Vdcに比べて高電圧にまで昇圧されることになり、放電灯点灯装置を構成する電子部品(例えば、コンデンサCa,Cb、スイッチング素子Q1,Q2等)の耐圧が許容値を超えて、破壊に至る恐れがある。また、破壊を防止するために各電子部品に高耐圧のものを用いるとコストアップとなってしまう。さらには、ランプ寿命末期で、ランプ負荷L両端のフィラメント間の放電がない状態ではフィラメントに予熱電流が流れ続け、電圧Vdcの昇圧動作が継続されてしまう。
さらに、このように入力電流歪みの改善回路と負荷への高周波電力供給回路が兼用された回路では、交流電源ACの電源電圧変動が電圧Vdcへ与える影響が大きくなり、図2(a)に示すランプ正常点灯時の電圧Vdc波形では、交流電源ACの整流電圧Vreの山部が電圧Vdcの山部電圧Vdc1と同一波形であり、電源電圧が電圧Vdcに直接影響を与えている。つまり、電源電圧が上昇すれば電圧Vdcも上昇する。したがって、交流電源ACの電源電圧が増加したときは上記昇圧動作と併せて電圧Vdcがさらに上昇する恐れがある。
また、図10に示すランプ点灯時の共振カーブY1,Y2,Y3は、交流電源ACの電源電圧が定格、定格×0.9、定格×0.8である各場合における各共振カーブを示しており、交流電源ACの電源電圧が大きく低下した時に点灯動作を継続した場合、電源電圧の低下が大きいほど共振カーブが高周波数側へ移動し、共振カーブY1〜Y3の各同相周波数f01,f02,f03も電源電圧の低下が大きいほど高周波数側へ移動して、インバータ回路INVの動作周波数finvに対して、f01<f02<finv<f03となる。そして、インバータ回路INVの動作周波数finvが同相周波数より低い場合は進相領域となり、同相周波数より高い場合は遅相領域となるため、共振カーブY3では進相領域での動作となり、スイッチング素子Q1,Q2に過大なストレスが発生することになる。進相領域での動作時間が長くなるとスイッチング素子Q1,Q2の熱破壊により点灯装置も破壊に至る恐れがある。
本発明は、上記事由に鑑みてなされたものであり、その目的は、軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができる放電灯点灯装置、及び照明器具を提供することにある。
請求項1の発明は、交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、整流回路の直流出力端間と両スイッチング素子の直列回路との間に介装されるインピーダンス要素と、コンデンサ及びインダクタを備えインピーダンス要素との直列回路が少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成され、第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする。
この発明によれば、軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができる。
請求項2の発明は、交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、整流回路の直流出力端間と両スイッチング素子の直列回路との間に順方向に介装されるダイオードと、コンデンサ及びインダクタを備えダイオードとの直列回路が少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成され、第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする。
この発明によれば、軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができる。
請求項3の発明は、交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、コンデンサ及びインダクタを備えて少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成されるハーフブリッジ回路であって、第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする。
この発明によれば、軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができる。
請求項4の発明は、請求項1乃至3いずれかにおいて、第1及び第2のスイッチング素子の接続点と、第1及び第2の整流素子の直列回路と第3及び第4の整流素子の直列回路の接続点との間に、第3のインダクタを介挿し、第1及び第2のインダクタの全部又は一部を第3のインダクタにより置き換えたことを特徴とする。
この発明によれば、第1、第2のインダクタを1つのインダクタに置き換えることができる、あるいは各インダクタを小型化できる。
請求項5の発明は、請求項1乃至4いずれかにおいて、ランプ負荷の寿命末期状態を検出する手段と、ランプ負荷の寿命末期状態検出時にインバータ回路の動作を停止させる手段とを備えることを特徴とする。
この発明によれば、ランプ負荷の寿命末期時にフィラメントに予熱電流が流れ続けることで懸念されるランプフィラメントの発熱を防止して、熱ストレスを回避することができる。
請求項6の発明は、請求項5において、無負荷状態を検出する手段と、無負荷状態検出時にインバータ回路の動作を停止させる手段あるいはインバータ回路を間欠動作させる手段とを備えることを特徴とする。
この発明によれば、無負荷時の不要な電力消費を低減させることができる。
請求項7の発明は、請求項1乃至4いずれかにおいて、第1及び第2の平滑コンデンサによって平滑された電圧が所定電圧を超えた場合にインバータ回路を保護する手段を備えることを特徴とする。
この発明によれば、負荷異常時及び部品故障時に発生する異常昇圧に対して、インバータ回路の保護動作を行い、放電灯点灯装置の破壊を防止している。
請求項8の発明は、請求項1乃至4いずれかにおいて、複数の共振回路が互いに並列接続されて、各共振回路から出力を取り出す複数のランプ負荷を備え、各ランプ負荷の寿命末期状態を検出する手段と、いずれか1つ以上のランプ負荷の寿命末期状態検出時にインバータ回路の動作を停止させる手段とを備えることを特徴とする。
この発明によれば、複数のランプ負荷のうち1本でも寿命末期状態になった場合に、フィラメントに予熱電流が流れ続けることで懸念されるランプフィラメントの発熱を防止して、熱ストレスを回避することができる。
請求項9の発明は、請求項1乃至8いずれかにおいて、インバータ回路が進相領域で動作する電圧以下に交流電源の電圧が低下した場合にインバータ回路の動作を停止させる手段あるいはインバータ回路を間欠動作させる手段を備えることを特徴とする。
この発明によれば、交流電源の電圧低下に伴うインバータ回路の進相領域での動作時にインバータ回路に発生するストレスを回避することができ、信頼性の向上を図ることができる。
請求項10の発明は、請求項1乃至9いずれか記載の放電灯点灯装置を搭載したことを特徴とする。
この発明によれば、請求項1乃至9いずれかと同様の効果を奏する。
以上説明したように、本発明では、インバータ回路内の電圧変動に応じてスイッチング素子の動作周波数を変化させてインバータ回路内の電圧の昇圧を抑制するフィードバック制御を行う制御回路を備えるので、軽負荷時、ランプ寿命末期時、及び電源電圧上昇時に装置の破壊を防止し、且つ低耐圧部品の採用による低コスト化を図ることができるという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施形態1)
図1に示す本実施形態の放電灯点灯装置の回路構成を及び基本動作は従来例の図8と略同じであり、従来の放電灯点灯装置にインバータ制御回路2と、整流電圧Vreからインバータ制御回路2等に電源供給する制御電源回路3とを設けたものであって、同様の構成には同一の符号を付して説明は省略する。インバータ制御回路2はフィードバック制御回路FBを備えて、谷埋回路1のインダクタLaとコンデンサCaとの直列回路の両端電圧を谷部電圧検出信号S1として入力し、谷部電圧検出信号S1からコンデンサCaで平滑された電圧すなわち電圧Vdcの谷部電圧Vdc2(図2(a),(b)参照)を検出する。そしてフィードバック制御回路FBは、谷部電圧Vdc2に応じて動作周波数を可変とした駆動信号SH,SLを各々出力して、インバータ回路INVのスイッチング素子Q1,Q2をオン・オフ駆動するフィードバック制御を行う。このとき、谷部電圧Vdc2が高ければ(谷部電圧検出信号S1が大きければ)、動作周波数を高くして動作周波数を同相周波数から遠ざけることで谷部電圧Vdc2が低くなる方向へ制御して、電圧Vdcを低下させる。対して谷部電圧Vdc2が低ければ(谷部電圧検出信号S1が小さければ)、動作周波数を低くして動作周波数を同相周波数に近付けることで谷部電圧Vdc2が高くなる方向へ制御して、電圧Vdcを増加させる。
図1に示す本実施形態の放電灯点灯装置の回路構成を及び基本動作は従来例の図8と略同じであり、従来の放電灯点灯装置にインバータ制御回路2と、整流電圧Vreからインバータ制御回路2等に電源供給する制御電源回路3とを設けたものであって、同様の構成には同一の符号を付して説明は省略する。インバータ制御回路2はフィードバック制御回路FBを備えて、谷埋回路1のインダクタLaとコンデンサCaとの直列回路の両端電圧を谷部電圧検出信号S1として入力し、谷部電圧検出信号S1からコンデンサCaで平滑された電圧すなわち電圧Vdcの谷部電圧Vdc2(図2(a),(b)参照)を検出する。そしてフィードバック制御回路FBは、谷部電圧Vdc2に応じて動作周波数を可変とした駆動信号SH,SLを各々出力して、インバータ回路INVのスイッチング素子Q1,Q2をオン・オフ駆動するフィードバック制御を行う。このとき、谷部電圧Vdc2が高ければ(谷部電圧検出信号S1が大きければ)、動作周波数を高くして動作周波数を同相周波数から遠ざけることで谷部電圧Vdc2が低くなる方向へ制御して、電圧Vdcを低下させる。対して谷部電圧Vdc2が低ければ(谷部電圧検出信号S1が小さければ)、動作周波数を低くして動作周波数を同相周波数に近付けることで谷部電圧Vdc2が高くなる方向へ制御して、電圧Vdcを増加させる。
したがって、従来、軽負荷時及びランプ寿命末期時の電圧Vdcは、図2(b)の電圧Vdc(2点鎖線)のように電源電圧(整流電圧Vre)より著しく上昇していたが、本実施形態の電圧Vdcは、インバータ制御回路2が上記フィードバック制御によって、図2(b)の電圧Vdc(実線)のように軽負荷時及びランプ寿命末期時の昇圧を抑制して部品の破壊を防止している。
また、インバータ制御回路2がフィードバック信号として谷部電圧検出信号S1を用いるので、電圧Vdcの昇圧抑制効果はさらに大きくなる。これは、軽負荷時及びランプ寿命末期時における山部電圧Vdc1の上昇分と谷部電圧Vdc2の上昇分とを比較すると、明らかに谷部電圧Vdc2の上昇分の方が大きいためである。
さらに、上記フィードバック制御による電圧Vdcの昇圧抑制効果により、放電灯点灯装置を構成する電子部品への印加電圧を低く抑えて、電子部品に低耐圧部品を用いることができて、放電灯点灯装置の低コスト化を図ることができる。また、ランプ点灯時の交流電源ACの電源電圧の変動に対しても同様に電圧Vdcを略一定に制御することができ、ランプ負荷Lの出力を略一定とすることができる。
(実施形態2)
図3は実施形態1の放電灯点灯装置の具体的な回路構成を示しており、インバータ制御回路2はハーフブリッジドライバICである制御IC1(本実施形態では、STマイクロエレクトロニクス製のL6574)を備える。また、交流電源ACと整流回路REとの間にフィルタ回路Fを接続し、整流回路REの出力端間にコンデンサC10を接続し、整流回路REの正極側出力からインバータ回路INVに向けてダイオードD10を順方向に接続している。インピーダンス要素Zは、ダイオードD11とコンデンサC11との並列回路で構成され、ダイオードD11は整流回路REから谷埋回路1に向かって順方向に接続される。インバータ回路INVは、スイッチング素子Q1,Q2をFETで構成し、スイッチング素子Q1はゲート−ソース間に抵抗R11を接続し、ゲートを抵抗R10を介して制御IC1のハイサイド側出力ピンP15に接続するとともに、ドレイン−ソース間にコンデンサC24を接続しており、スイッチング素子Q2はゲート−ソース間に抵抗R13を接続するとともに、ゲートを抵抗R12を介して制御IC1のローサイド側出力ピンP11に接続している。ここでピンP14は、ハイサイド側のスイッチング素子Q1のソースに接続し、ピンP16との間にブートストラップ用のコンデンサC21を接続している。
図3は実施形態1の放電灯点灯装置の具体的な回路構成を示しており、インバータ制御回路2はハーフブリッジドライバICである制御IC1(本実施形態では、STマイクロエレクトロニクス製のL6574)を備える。また、交流電源ACと整流回路REとの間にフィルタ回路Fを接続し、整流回路REの出力端間にコンデンサC10を接続し、整流回路REの正極側出力からインバータ回路INVに向けてダイオードD10を順方向に接続している。インピーダンス要素Zは、ダイオードD11とコンデンサC11との並列回路で構成され、ダイオードD11は整流回路REから谷埋回路1に向かって順方向に接続される。インバータ回路INVは、スイッチング素子Q1,Q2をFETで構成し、スイッチング素子Q1はゲート−ソース間に抵抗R11を接続し、ゲートを抵抗R10を介して制御IC1のハイサイド側出力ピンP15に接続するとともに、ドレイン−ソース間にコンデンサC24を接続しており、スイッチング素子Q2はゲート−ソース間に抵抗R13を接続するとともに、ゲートを抵抗R12を介して制御IC1のローサイド側出力ピンP11に接続している。ここでピンP14は、ハイサイド側のスイッチング素子Q1のソースに接続し、ピンP16との間にブートストラップ用のコンデンサC21を接続している。
以下、制御IC1(L6574)を用いたインバータ回路INVの構成、動作について説明する。まず、ランプ負荷Lを点灯させるために始動電圧を発生させる始動時周波数を設定する始動時周波数設定ピンP2は定電圧が印加されており、始動時周波数設定ピンP2に接続した抵抗R14とコンデンサC12との直列回路と抵抗R15とによって決まる電流及び時定数によって始動時周波数が設定される。このとき、始動時周波数設定ピンP2を介して流れる電流が大きければ始動時の周波数は高くなり、電流が小さければ始動時の周波数は低くなる。また、予熱時間は予熱時間設定ピンP1に接続したコンデンサC22で設定され、発振周波数設定ピンP3に接続したコンデンサC23によって内部に設けた発振器の周波数を設定する。なお、ピンP13はNCピンである。
ランプ負荷Lの点灯時周波数を設定する点灯周波数設定ピンP4は定電圧が印加されており、点灯周波数設定ピンP4を介して流れる電流が大きければ点灯時の周波数は高くなり、電流が小さければ点灯時の周波数は低くなる。
ピンP5〜P7は制御IC1に内蔵したオペアンプの各端子を構成しており、P5はオペアンプの出力端子、ピンP6はオペアンプの反転入力端子、ピンP7はオペアンプの非反転入力端子であり、出力ピンP5は抵抗R17及びダイオードD12を介してピンP4に接続され、ダイオードD12は出力ピンP5の出力に対して逆方向に接続されている。出力ピンP5−反転入力ピンP6間には抵抗R18とコンデンサC13との並列回路が接続され、反転入力ピンP6には抵抗R19,R20の直列回路が接続されて抵抗R20にはコンデンサC14が並列接続されており、非反転入力ピンP7は点灯周波数設定ピンP4に接続される。そして抵抗R19,R20の接続点には抵抗R21を介して谷部電圧検出信号S1が入力されており、谷部電圧検出信号S1によって出力ピンP5のオペアンプ出力を調整し、出力ピンP5のオペアンプ出力に応じて点灯周波数設定ピンP4に流れる電流の引き抜き量をダイオードD12、抵抗R17を介して可変とすることで、ランプ負荷Lの点灯時周波数を可変としている。そして谷部電圧Vdc2に応じて動作周波数を可変とした駆動信号SH,SLをピンP15,P11から各々出力している。このように、谷部電圧検出信号S1を用いたフィードバック制御を行ってインバータ回路INVの動作周波数を可変として電圧Vdcを略一定に制御しているので、軽負荷時、ランプ寿命末期時、及び電源ACの電源電圧変動時においても、電圧Vdcの昇圧を抑制して、部品の破壊を防止できる。
次にランプ負荷Lの寿命末期を検出するためのランプ寿命末期検出回路2aについて説明する。ランプ寿命末期検出回路2aはランプ負荷Lの寿命末期を検出するもので、ランプ負荷LとインダクタL1との接続点と整流回路REの負極側出力との間に接続した抵抗R22,R23の直列回路と、抵抗R22,R23の接続点と制御IC1の停止ピンP8との間に接続したコンデンサC15とダイオードD14とツェナダイオードZD1との直列回路と、コンデンサC15を介して抵抗R23に並列接続したダイオードD13と、ダイオードD14を介してダイオードD13に並列接続した抵抗R24及び平滑用のコンデンサC16と、ツェナダイオードZD1を介してコンデンサC16に並列接続したコンデンサC17及び抵抗R25とから構成される。ランプ寿命末期検出回路2aの出力(ツェナダイオードZD1と抵抗R25との接続点)は制御IC1の停止ピンP8に接続されており、制御IC1は停止ピンP8への信号入力時に駆動信号SH,SLの出力を停止する。そして、ランプ負荷Lの寿命末期時にはランプ電圧が上昇するので、ランプ寿命末期検出回路2aは検知したランプ電圧を直流電圧に変換してコンデンサC16に印加し、コンデンサC16の両端電圧が、ツェナダイオードZD1のツェナ電圧で設定されるしきい値を超えるとランプ寿命末期を検出して、制御IC1の停止ピンP8にインバータ動作停止信号を出力する。したがって、ランプ負荷Lの寿命末期時にインバータ制御回路2は、インバータ回路INVをすみやかに停止状態に移行させるため、ランプフィラメントの発熱による熱ストレスを回避することができる。
次に、制御電源回路3について説明する。制御電源回路3はインバータ制御回路2に電源を供給するもので、インダクタL1に磁気結合して一端を整流回路REの負極側出力に接続した2次巻線L10と、2次巻線L10の他端と制御IC1の電源ピンP12との間に接続したダイオードD15と抵抗R26との直列回路と、インピーダンス素子Zの出力側と電源ピンP12との間に接続した抵抗R27と、電源ピンP12とGNDピンP10との間に接続したツェナダイオードZD2と平滑用のコンデンサC18との並列回路とから構成され、GNDピンP10は整流回路REの負極側出力に接続している。そして、ランプ負荷Lの点灯時において、電源ピンP12への電力は、抵抗R26を介した経路と抵抗R27を介した経路との2系統から供給されるので、インバータ制御回路2がインバータ回路INVを継続動作させるのに十分な電力が供給される。具体的には、インダクタL1の2次巻線L10の誘起電圧をダイオードD15と抵抗R26とを介して電源ピンP12に供給し、さらに整流回路REの出力を抵抗R27を介して電源ピンP12に供給しており、電源電圧はツェナダイオードZD2で決定される。
対して無負荷時においては、抵抗R27を介した1系統の経路のみで電源ピンP12へ電力供給される。この抵抗R27を介した電力供給は、インバータ制御回路2がインバータ回路INVを起動可能な電力であるが、継続動作させるのに十分な電力でなく、インバータ回路INVは起動を繰り返す間欠動作となる。なお、上記抵抗R27を介した電力供給をさらにランプ負荷Lを介して行うようにした場合、無負荷時には電源ピン12への電力供給はゼロとなり、インバータ回路INVは停止する。このように、無負荷時にインバータ回路INVは間欠動作あるいは停止するので、電圧Vdcが昇圧されることはなく、さらに不要な電力消費を低減させることができる。
また上記制御電源回路3では、交流電源ACの電源電圧低下時には電圧Vdcが低下するために抵抗R27を介した電力供給が低下し、さらにランプ負荷Lへの出力も低下するため2次巻線L10から抵抗R26を介した電力供給も低下する。そこで、交流電源ACの電源電圧がインバータ回路INVを遅相領域で動作させる最低電圧以上である場合には、制御電源回路3はインバータ制御回路2を動作させることができる電圧以上の電力を供給して、インバータ制御回路2がインバータ回路INVを正常に動作させ、対して、交流電源ACの電源電圧がインバータ回路INVを遅相領域で動作させる最低電圧以下である場合には、制御電源回路3はインバータ制御回路2が動作継続不可能な電力を供給して、インバータ回路INVの動作を起動を繰り返す間欠動作、または停止状態にしている。したがって、交流電源ACの電源電圧低下に伴うインバータ回路INVの進相領域での動作時にスイッチング素子Q1,Q2に発生する大きなストレスを回避することができ、より信頼性の高い放電灯点灯装置となる。
次に、異常電圧検出回路2bについて説明する。異常電圧検出回路2bは、電圧Vdcの異常電圧を検出するもので、制御IC1のリセットピンP9と谷部電圧検出信号S1出力との間に接続された抵抗R28と、制御IC1のリセットピンP9と整流回路REの負極側出力との間に接続した抵抗R29とコンデンサC20との並列回路とから構成され、制御IC1はリセットピンP9への信号入力時にインバータ動作をリセットする。そして異常電圧検出回路2bに入力された谷部電圧検出信号S1(すなわち電圧Vdcの谷部電圧Vdc2)が制御IC1の仕様で設定されたしきい値を超えると、制御IC1はインバータ回路INVの動作をリセットして、初期状態(ランプ予熱状態)に戻す。したがって、負荷異常時及び部品故障時の電圧Vdcの異常昇圧に対して、インバータ回路INVの動作をリセットして保護動作を行い、放電灯点灯装置の破壊を防止している。このような保護動作を行わない場合には、コンデンサCa,Cbの両端電圧が定格電圧を超えて、コンデンサCa,Cbの内部温度が上昇するとともに内部圧力が上昇し、防爆弁が開いて破裂音とともに内部ガスが外部へ漏れる恐れがある。また、電圧Vdcの異常電圧を検出したときにインバータ回路INVの動作を停止させたい場合は、信号入力時に駆動信号SH,SLの出力を停止させる制御IC1のピンP8へ異常電圧検出回路2bの出力を接続すればよい。
(実施形態3)
図4の実施形態は、実施形態1の回路(図1参照)におけるインピーダンス要素ZをダイオードD11に置き換えた構成を有する。この回路構成では、整流電圧Vreの山部ではスイッチング素子Q2のオン時にコンデンサC3を通る経路で電流が流れるが、谷部ではこの電流が流れず、結局、整流電圧Vreの変化に応じてインバータ回路INVでの共振条件が変化する。したがって整流電圧Vreの変化によるランプ負荷Lヘの供給電流は、整流電圧Vreの高い期間に電流が少なくなり、整流電圧Vreの低い期間に電流が多くなるように変化する。しかして上記図8の従来例と同様に、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を設けていることによって、ランプ負荷Lへの供給電流の変動を少なくすることができ、また、スイッチング素子Q1,Q2のストレスも低減できる。
図4の実施形態は、実施形態1の回路(図1参照)におけるインピーダンス要素ZをダイオードD11に置き換えた構成を有する。この回路構成では、整流電圧Vreの山部ではスイッチング素子Q2のオン時にコンデンサC3を通る経路で電流が流れるが、谷部ではこの電流が流れず、結局、整流電圧Vreの変化に応じてインバータ回路INVでの共振条件が変化する。したがって整流電圧Vreの変化によるランプ負荷Lヘの供給電流は、整流電圧Vreの高い期間に電流が少なくなり、整流電圧Vreの低い期間に電流が多くなるように変化する。しかして上記図8の従来例と同様に、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を設けていることによって、ランプ負荷Lへの供給電流の変動を少なくすることができ、また、スイッチング素子Q1,Q2のストレスも低減できる。
そして、インバータ制御回路2は、実施形態1と同様に、谷部電圧Vdc2が高ければ(谷部電圧検出信号S1が大きければ)、動作周波数を高くして動作周波数を同相周波数から遠ざけることで谷部電圧Vdc2が低くなる方向へ制御して、電圧Vdcを低下させ、谷部電圧Vdc2が低ければ(谷部電圧検出信号S1が小さければ)、動作周波数を低くして動作周波数を同相周波数に近付けることで谷部電圧Vdc2が高くなる方向へ制御して、電圧Vdcを増加させる。したがって、インバータ制御回路2が上記フィードバック制御によって、軽負荷時、ランプ寿命末期時、及び電源ACの電源電圧変動時の昇圧を抑制して部品の破壊を防止している。
(実施形態4)
図5の実施形態は、一対のスイッチング素子Q1,Q2の直列回路と、一対のコンデンサCe,Cfの直列回路と、一対のダイオードDe,Dfの直列回路とを谷埋回路1の両端間に接続し、コンデンサCe,Cfの接続点とダイオードDe,Dfの接続点とを接続し、該接続点とスイッチング素子Q1,Q2の接続点との間にインダクタL1とコンデンサC2との直列回路からなる共振回路を挿入した構成を有し、コンデンサC2の両端間にランプ負荷Lを接続してある。また、スイッチング素子Q1,Q2の直列回路とダイオ−ドD1,D2の直列回路とは逆並列に接続される。すなわち、ハーフブリッジ型のインバータ回路INVを構成している。そして、本実施形態ではダイオードDb,Ddがインピーダンス要素Zを構成しており、上記図8の従来例と同様に、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を設けていることによって、ランプ負荷Lへの供給電流の変動を少なくすることができ、また、スイッチング素子Q1,Q2のストレスも低減できる。
図5の実施形態は、一対のスイッチング素子Q1,Q2の直列回路と、一対のコンデンサCe,Cfの直列回路と、一対のダイオードDe,Dfの直列回路とを谷埋回路1の両端間に接続し、コンデンサCe,Cfの接続点とダイオードDe,Dfの接続点とを接続し、該接続点とスイッチング素子Q1,Q2の接続点との間にインダクタL1とコンデンサC2との直列回路からなる共振回路を挿入した構成を有し、コンデンサC2の両端間にランプ負荷Lを接続してある。また、スイッチング素子Q1,Q2の直列回路とダイオ−ドD1,D2の直列回路とは逆並列に接続される。すなわち、ハーフブリッジ型のインバータ回路INVを構成している。そして、本実施形態ではダイオードDb,Ddがインピーダンス要素Zを構成しており、上記図8の従来例と同様に、整流電圧Vreの変化に対するランプ負荷Lへの供給電流の変化パターンが交流電源ACからの入力とは逆になる谷埋回路1を設けていることによって、ランプ負荷Lへの供給電流の変動を少なくすることができ、また、スイッチング素子Q1,Q2のストレスも低減できる。
そして、インバータ制御回路2は、実施形態1と同様に、谷部電圧Vdc2が高ければ(谷部電圧検出信号S1が大きければ)、動作周波数を高くして動作周波数を同相周波数から遠ざけることで谷部電圧Vdc2が低くなる方向へ制御して、電圧Vdcを低下させ、谷部電圧Vdc2が低ければ(谷部電圧検出信号S1が小さければ)、動作周波数を低くして動作周波数を同相周波数に近付けることで谷部電圧Vdc2が高くなる方向へ制御して、電圧Vdcを増加させる。したがって、インバータ制御回路2が上記フィードバック制御によって、軽負荷時、ランプ寿命末期時、及び電源ACの電源電圧変動時の昇圧を抑制して部品の破壊を防止している。
(実施形態5)
図6の実施形態に示す谷埋回路1は、実施形態1乃至4に示す谷埋回路1のインダクタLa,Lbを削除して、スイッチング素子Q1,Q2の接続点とダイオードDb,Ddの接続点との間に介挿したインダクタLabに置き換えている。このインダクタLabは平滑コンデンサCa,Cbの充電経路に挿入されており、インダクタが1つで済むため、小型化が可能である。上記各実施例において用いた谷埋回路1は、本実施形態に示すような構成に置き換えることができる。
図6の実施形態に示す谷埋回路1は、実施形態1乃至4に示す谷埋回路1のインダクタLa,Lbを削除して、スイッチング素子Q1,Q2の接続点とダイオードDb,Ddの接続点との間に介挿したインダクタLabに置き換えている。このインダクタLabは平滑コンデンサCa,Cbの充電経路に挿入されており、インダクタが1つで済むため、小型化が可能である。上記各実施例において用いた谷埋回路1は、本実施形態に示すような構成に置き換えることができる。
また図6では、整流回路REの直流出力端の正極側とインバータ回路INVとの間には逆流阻止用にダイオードD16が挿入されている。
(実施形態6)
図7の実施形態の基本的な回路構成及び動作は実施形態2と同様であるが、インダクタL1とコンデンサC2,C3との直列回路、及びコンデンサC2に並列接続したランプ負荷Lから構成される負荷共振回路Kを複数備えている。また、整流回路REの負極側出力にカソードを接続したダイオードD1、ダイオードD1のアノードにカソードを接続し、アノードを谷埋回路1の負極側に接続したダイオードD2、ダイオードD2に並列接続したコンデンサC4から構成されるインピーダンス要素Zを備え、さらに、谷埋回路1は実施形態5同様に、スイッチング素子Q1,Q2の接続点とダイオードDb,Ddとの間に介挿したインダクタLabを有している。
図7の実施形態の基本的な回路構成及び動作は実施形態2と同様であるが、インダクタL1とコンデンサC2,C3との直列回路、及びコンデンサC2に並列接続したランプ負荷Lから構成される負荷共振回路Kを複数備えている。また、整流回路REの負極側出力にカソードを接続したダイオードD1、ダイオードD1のアノードにカソードを接続し、アノードを谷埋回路1の負極側に接続したダイオードD2、ダイオードD2に並列接続したコンデンサC4から構成されるインピーダンス要素Zを備え、さらに、谷埋回路1は実施形態5同様に、スイッチング素子Q1,Q2の接続点とダイオードDb,Ddとの間に介挿したインダクタLabを有している。
負荷共振回路Kは互いに並列に複数接続されており、複数の負荷共振回路Kの各ランプ負荷Lに対して寿命末期を正確に検出するために、ランプ寿命末期検出回路2aは、抵抗R22,R23、コンデンサC15、ダイオードD13,D14から構成されてランプ電圧を検知するランプ電圧検知回路20aをランプ負荷L毎に備えており、各ランプ電圧検知回路20aの出力は、ダイオードD14のOR回路を介してコンデンサC16に印加され、コンデンサC16の両端電圧が、ツェナダイオードZD1のツェナ電圧で設定されるしきい値を超えるとランプ寿命末期を検出して、制御IC1のピンP8(図3参照)にインバータ動作停止信号を出力する。したがって、少なくともいずれか1本のランプ負荷Lの寿命末期時でもランプ電圧が上昇することを検知でき、インバータ制御回路2は、インバータ回路INVをすみやかに停止状態に移行させるため、ランプフィラメントの発熱による熱ストレスを回避することができる。
また、実施形態1乃至6いずれかの放電灯点灯装置を搭載した照明器具であれば、実施形態1乃至6いずれかと同様の効果を得ることができる。
1 谷埋回路
2 インバータ制御回路
3 制御電源回路
AC 交流電源
RE 整流回路
FB フィードバック制御回路
INV インバータ回路
Q1,Q2 スイッチング素子
L ランプ負荷
Z インピーダンス要素
C2,C3,Ca,Cb,Cc コンデンサ
L1,La,Lb インダクタ
Da,Db,Dc,Dd ダイオード
2 インバータ制御回路
3 制御電源回路
AC 交流電源
RE 整流回路
FB フィードバック制御回路
INV インバータ回路
Q1,Q2 スイッチング素子
L ランプ負荷
Z インピーダンス要素
C2,C3,Ca,Cb,Cc コンデンサ
L1,La,Lb インダクタ
Da,Db,Dc,Dd ダイオード
Claims (10)
- 交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、整流回路の直流出力端間と両スイッチング素子の直列回路との間に介装されるインピーダンス要素と、コンデンサ及びインダクタを備えインピーダンス要素との直列回路が少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成され、
第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、
第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする放電灯点灯装置。 - 交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、整流回路の直流出力端間と両スイッチング素子の直列回路との間に順方向に介装されるダイオードと、コンデンサ及びインダクタを備えダイオードとの直列回路が少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成され、
第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、
第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする放電灯点灯装置。 - 交流電源を整流する整流回路と、整流回路の出力端に接続され直流電源を高周波出力に変換してランプ負荷に供給するインバータ回路とを備える放電灯点灯装置において、インバータ回路は、互いに直列接続され交互にオン・オフされる第1及び第2のスイッチング素子と、コンデンサ及びインダクタを備えて少なくとも一方のスイッチング素子の両端間に接続されるとともにランプ負荷への出力を取り出す共振回路とから構成されるハーフブリッジ回路であって、
第1のスイッチング素子の両端に第1及び第2の整流素子の直列回路を逆並列接続し、第1及び第2の整流素子の接続点と第2のスイッチング素子における第1のスイッチング素子との接続点とは反対側の端子との間に第1のインダクタと第1の平滑コンデンサの直列回路を接続し、第2のスイッチング素子の両端に第3及び第4の整流素子の直列回路を逆並列接続し、第3及び第4の整流素子の接続点と第1のスイッチング素子における第2のスイッチング素子との接続点とは反対側の端子との間に第2のインダクタと第2の平滑コンデンサの直列回路を接続した谷埋回路と、
第1及び第2の平滑コンデンサのうち少なくとも一方によって平滑された電圧の変動に応じて第1及び第2のスイッチング素子の動作周波数を変化させて第1及び第2のスイッチング素子の直列回路の両端電圧の昇圧を抑制する制御回路とを備えることを特徴とする放電灯点灯装置。 - 第1及び第2のスイッチング素子の接続点と、第1及び第2の整流素子の直列回路と第3及び第4の整流素子の直列回路の接続点との間に、第3のインダクタを介挿し、第1及び第2のインダクタの全部又は一部を第3のインダクタにより置き換えたことを特徴とする請求項1乃至3いずれか記載の放電灯点灯装置。
- ランプ負荷の寿命末期状態を検出する手段と、ランプ負荷の寿命末期状態検出時にインバータ回路の動作を停止させる手段とを備えることを特徴とする請求項1乃至4いずれか記載の放電灯点灯装置。
- 無負荷状態を検出する手段と、無負荷状態検出時にインバータ回路の動作を停止させる手段あるいはインバータ回路を間欠動作させる手段とを備えることを特徴とする請求項5記載の放電灯点灯装置。
- 第1及び第2の平滑コンデンサによって平滑された電圧が所定電圧を超えた場合にインバータ回路を保護する手段を備えることを特徴とする請求項1乃至4いずれか記載の放電灯点灯装置。
- 複数の共振回路が互いに並列接続されて、各共振回路から出力を取り出す複数のランプ負荷を備え、各ランプ負荷の寿命末期状態を検出する手段と、いずれか1つ以上のランプ負荷の寿命末期状態検出時にインバータ回路の動作を停止させる手段とを備えることを特徴とする請求項1乃至4いずれか記載の放電灯点灯装置。
- インバータ回路が進相領域で動作する電圧以下に交流電源の電圧が低下した場合にインバータ回路の動作を停止させる手段あるいはインバータ回路を間欠動作させる手段を備えることを特徴とする請求項1乃至8いずれか記載の放電灯点灯装置。
- 請求項1乃至9いずれか記載の放電灯点灯装置を搭載したことを特徴とする照明器具。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425097A JP2005183291A (ja) | 2003-12-22 | 2003-12-22 | 放電灯点灯装置、及び照明器具 |
CNB2004100318218A CN100544537C (zh) | 2003-12-22 | 2004-03-30 | 放电灯点亮装置及照明设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425097A JP2005183291A (ja) | 2003-12-22 | 2003-12-22 | 放電灯点灯装置、及び照明器具 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183291A true JP2005183291A (ja) | 2005-07-07 |
Family
ID=34785084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425097A Pending JP2005183291A (ja) | 2003-12-22 | 2003-12-22 | 放電灯点灯装置、及び照明器具 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005183291A (ja) |
CN (1) | CN100544537C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101018443B (zh) * | 2006-02-07 | 2010-06-02 | 三菱电机株式会社 | 放电灯点亮装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008128574A1 (de) * | 2007-04-23 | 2008-10-30 | Osram Gesellschaft mit beschränkter Haftung | Schaltungsanordnung zum zünden und betreiben mindestens einer entladungslampe |
WO2008138391A1 (de) * | 2007-05-10 | 2008-11-20 | Osram Gesellschaft mit beschränkter Haftung | Schaltungsanordnung und verfahren zum betreiben mindestens einer entladungslampe |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1120798A (zh) * | 1994-10-11 | 1996-04-17 | 三星电子株式会社 | 放电灯自动照度控制装置 |
JP2003086389A (ja) * | 2001-09-07 | 2003-03-20 | Denso Corp | 放電灯装置 |
JP2003257688A (ja) * | 2001-12-28 | 2003-09-12 | Toshiba Lighting & Technology Corp | 放電ランプ点灯装置及び照明器具 |
-
2003
- 2003-12-22 JP JP2003425097A patent/JP2005183291A/ja active Pending
-
2004
- 2004-03-30 CN CNB2004100318218A patent/CN100544537C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101018443B (zh) * | 2006-02-07 | 2010-06-02 | 三菱电机株式会社 | 放电灯点亮装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1638588A (zh) | 2005-07-13 |
CN100544537C (zh) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4241027B2 (ja) | 電源装置 | |
US7291988B2 (en) | Electronic high intensity discharge lamp driver | |
JP3932773B2 (ja) | 放電灯点灯装置 | |
US6933681B2 (en) | Circuit arrangement and method for starting and operating discharge lamps | |
KR100291042B1 (ko) | 고출력 고휘도 방전램프용 전자식 안정기 | |
WO2008042069A2 (en) | Circuit for powering a high intensity discharge lamp | |
JP2005183291A (ja) | 放電灯点灯装置、及び照明器具 | |
CN101116379B (zh) | Hid镇流器 | |
JP2007066700A (ja) | 放電灯点灯装置 | |
KR100607394B1 (ko) | 저압 방전램프 동작회로 | |
JP3493940B2 (ja) | 電源装置 | |
JP4706148B2 (ja) | 放電ランプ点灯装置 | |
JP4441108B2 (ja) | 放電灯点灯装置 | |
JP3532710B2 (ja) | 放電灯点灯装置 | |
JP4380332B2 (ja) | 高圧放電灯点灯装置 | |
JP5319606B2 (ja) | 点灯装置 | |
JP3494036B2 (ja) | 電源装置 | |
JP4547847B2 (ja) | 放電灯点灯装置 | |
US6492780B1 (en) | Lamp ballast system | |
JP2001339956A (ja) | 電源装置 | |
JPH0733592Y2 (ja) | インバ−タ回路 | |
JP3397012B2 (ja) | 電源装置 | |
JP2003197393A (ja) | 放電灯点灯装置 | |
JP2004039328A (ja) | 放電灯点灯装置 | |
JP2000150181A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090120 |