JP2005175259A

JP2005175259A - Patterning method, mask and aligner

Info

Publication number: JP2005175259A
Application number: JP2003414647A
Authority: JP
Inventors: Tetsuo Hanawa; 哲郎塙
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2003-12-12
Filing date: 2003-12-12
Publication date: 2005-06-30
Anticipated expiration: 2023-12-12
Also published as: JP4417090B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a patterning method capable of forming a desired micropattern on a substrate to be processed, and to provide a mask being used in that patterning method and an aligner. <P>SOLUTION: A resist pattern 7 is irradiated with VUV light 9 radiated from a light source 10 through a unit image formation optical system 11 and the mask 8. The mask 8 is provided with an opening having an exposure margin of 0.5-1.0 times of the line width in the line width direction of the resist pattern 7. The mask 8 is further provided with a light shielding part at a part where the overlap margin of the resist pattern 7 and a predetermined region of a substrate to be processed is decreased through shrinkage of the resist pattern 7 due to irradiation with VUV light 9. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、パターン形成方法、マスクおよび露光装置に関し、特に、化学増幅型のレジスト膜を用いたパターン形成方法、このパターン形成方法に使用されるマスクおよび露光装置に関する。 The present invention relates to a pattern forming method, a mask, and an exposure apparatus, and more particularly, to a pattern forming method using a chemically amplified resist film, a mask used in the pattern forming method, and an exposure apparatus.

近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。 In recent years, with the increase in the degree of integration of semiconductor devices, the dimensions of individual elements have been reduced, and the widths of wirings and gates constituting each element have also been reduced.

この微細化を支えているフォトリソグラフィ技術には、被加工基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する工程、および、この微細パターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。 The photolithography technology that supports this miniaturization includes a step of applying a resist composition to the surface of a substrate to be processed to form a resist film, and exposing a predetermined resist pattern by irradiating light with a resist pattern latent. A step of forming an image, a step of heat treatment as necessary, a step of developing the image to form a desired fine pattern, and a step of performing processing such as etching on the substrate to be processed using the fine pattern as a mask Is included.

パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。 As one of means for miniaturizing a pattern, the exposure light used for forming the resist pattern latent image has a shorter wavelength.

従来、例えば６４Ｍビットまでの集積度のＤＲＡＭの製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）の実用化が検討されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いＦ_２（フッ素）エキシマレーザ（波長：１５７ｎｍ）、さらには極端紫外（ＥｘｔｒｅｍｅＵｌｔｒａＶｉｏｌｅｔ）光（波長：１３ｎｍ）を露光光源として用いることも考えられている。 Conventionally, i-line (wavelength: 365 nm) of a high-pressure mercury lamp has been used as a light source in the manufacture of a DRAM having a degree of integration up to 64 Mbits, for example. In recent years, a technique using a KrF (krypton fluoride) excimer laser (wavelength: 248 nm) as an exposure light source has been put to practical use in a mass production process of 256 megabit DRAM. For the production of DRAM having a degree of integration of 1 gigabit or more, practical application of an ArF (argon fluoride) excimer laser (wavelength: 193 nm) is being studied. Further, as a technology for realizing a fine pattern corresponding to a design rule of 100 nm or less, a shorter wavelength F ₂ (fluorine) excimer laser (wavelength: 157 nm), and even extreme ultraviolet (Extreme Ultra Violet) light (wavelength: 13 nm) ) Is also considered as an exposure light source.

このようなフォトリソグラフィ技術においては、従来より化学増幅型レジストが用いられている。 In such a photolithography technique, a chemically amplified resist is conventionally used.

一般に、ポジ型の化学増幅型レジストは、アルカリ不溶性ポリマーおよび酸発生剤を含有する。従来、ＡｒＦエキシマレーザに対応するレジストなどでは、アルカリ不溶性ポリマーとして、脂肪族系ベースポリマーの側鎖に結合したアルカリ可溶性基を保護基によってブロックした構造を有するものが用いられてきた。これは、脂肪族系ベースポリマーが露光光に対して高い透明性を有することによるものである。 Generally, a positive chemically amplified resist contains an alkali-insoluble polymer and an acid generator. Conventionally, resists corresponding to ArF excimer lasers have been used as alkali-insoluble polymers having a structure in which an alkali-soluble group bonded to a side chain of an aliphatic base polymer is blocked with a protecting group. This is because the aliphatic base polymer has high transparency to exposure light.

このような化学増幅型レジストに対し、縮小投影露光装置を用い、適当なマスクを介して露光光を照射すると、露光部で酸発生剤が分解することによって酸を生じる。次に、加熱処理を行うと、アルカリ可溶性基をブロックしている保護基が酸の触媒作用により加熱分解して脱離する。これにより、化学増幅型レジストは、露光部においてアルカリ可溶性となる。その後、アルカリ現像液を用いた現像処理によって露光部を溶解除去すると、未露光部からなるレジストパターンが形成される。得られたレジストパターンをマスクとして下地膜をドライエッチングすることにより、下地膜にパターンを形成することができる。 When such a chemically amplified resist is irradiated with exposure light through an appropriate mask using a reduction projection exposure apparatus, an acid is generated by the decomposition of the acid generator in the exposed portion. Next, when heat treatment is performed, the protective group blocking the alkali-soluble group is thermally decomposed and removed by the catalytic action of the acid. Thereby, the chemically amplified resist becomes alkali-soluble in the exposed portion. Thereafter, when the exposed portion is dissolved and removed by a development process using an alkali developer, a resist pattern including an unexposed portion is formed. A pattern can be formed in the base film by dry etching the base film using the obtained resist pattern as a mask.

ところで、脂肪族系ベースポリマーを有する化学増幅型レジストは、プラズマに対するエッチング耐性が低い。このため、下地膜をドライエッチングする際にレジストパターンがダメージを受け、下地膜を所望の寸法および形状を有するパターンに加工できないという問題があった。そこで、従来より、レジストパターンの全体に真空紫外（ＶａｃｕｕｍＵｌｔｒａＶｉｏｌｅｔ，以下、ＶＵＶという。）光を照射することによって、レジストのドライエッチング耐性を向上させる方法がとられている。 By the way, the chemically amplified resist having an aliphatic base polymer has low etching resistance to plasma. For this reason, there has been a problem that when the base film is dry-etched, the resist pattern is damaged and the base film cannot be processed into a pattern having a desired size and shape. Therefore, conventionally, there has been employed a method for improving the dry etching resistance of a resist by irradiating the entire resist pattern with vacuum ultraviolet (hereinafter referred to as VUV) light.

一方、レジストパターンにＶＵＶ光を照射すると、レジストパターンのシュリンク（収縮）が起こる。したがって、この現象を利用することによって、上記のエッチング耐性の向上に加えて、レジストパターンを露光解像度を超えた微細なパターンにすることができる。 On the other hand, when the resist pattern is irradiated with VUV light, the resist pattern shrinks. Therefore, by utilizing this phenomenon, in addition to the improvement of the etching resistance, the resist pattern can be made into a fine pattern exceeding the exposure resolution.

しかしながら、この場合には以下のような問題があった。 However, this case has the following problems.

図１６は、ゲート電極部分の平面図である。図１６（ａ）において、３０は、目標とするデータの通りに作成したマスクパターンである。また、３１は活性領域、３２は基板コンタクト、３３はゲートコンタクトである。 FIG. 16 is a plan view of a gate electrode portion. In FIG. 16A, reference numeral 30 denotes a mask pattern created according to target data. Further, 31 is an active region, 32 is a substrate contact, and 33 is a gate contact.

図１６（ａ）で、マスクパターン３０を有するマスクを介してレジストを露光した後、このレジストに対して加熱および現像を行うとレジストパターン３４が得られる。図から分かるように、レジストパターンの端部３４ａは、光学近接効果によってマスクパターンの端部３０ａより内側に後退している。このため、レジストパターン３４とゲートコンタクト３３との重なりマージンは小さいものとなる。 In FIG. 16A, a resist pattern 34 is obtained by exposing the resist through a mask having the mask pattern 30 and then heating and developing the resist. As can be seen from the figure, the end 34a of the resist pattern recedes inward from the end 30a of the mask pattern due to the optical proximity effect. For this reason, the overlap margin between the resist pattern 34 and the gate contact 33 is small.

次に、レジストパターン３４にＶＵＶ光を照射すると、レジストパターン３４のシュリンクによってレジストパターンの端部３４ａはさらに内側に後退し、レジストパターン３４とゲートコンタクト３３との重なりは一層小さいものとなる。そして、場合によっては、図１６（ｂ）に示すように、レジストパターン３４とゲートコンタクト３３とが重なる面積そのものが小さくなることも起こり得る。こうしたことによって、安定的に動作可能な半導体装置を製造することができなくなるという問題があった。 Next, when the resist pattern 34 is irradiated with VUV light, the resist pattern 34 shrinks the resist pattern end 34 a further inward, and the overlap between the resist pattern 34 and the gate contact 33 is further reduced. In some cases, as shown in FIG. 16B, the area itself where the resist pattern 34 and the gate contact 33 overlap may be reduced. As a result, there is a problem that a semiconductor device that can operate stably cannot be manufactured.

これに対しては、レジストの露光を行う際に、光学近接効果およびＶＵＶ光の照射によるレジストパターンのシュリンクを考慮したマスクを使用することによって対処することが考えられる。しかしながら、パターンの微細化に伴い、レジストパターンの後退による上記面積の変動量は、レジストパターンの形状や大きさなどによっても影響を受けるようになっている。このため、これらを総合的に考慮してマスクを作成することは極めて困難であり現実性に乏しい。 To cope with this, it is conceivable to use a mask in consideration of the optical proximity effect and the shrinkage of the resist pattern due to the irradiation of VUV light when the resist is exposed. However, with the miniaturization of the pattern, the amount of change in the area due to the receding of the resist pattern is influenced by the shape and size of the resist pattern. For this reason, it is extremely difficult to create a mask by comprehensively considering these, and it is not realistic.

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ＶＵＶ光照射によるレジストパターンのシュリンクによって、レジストパターンと被加工基板の所定領域との重なりマージンが小さくなるのを防いで、被加工基板に所望の微細パターンを形成することのできるパターン形成方法を提供することにある。 The present invention has been made in view of such problems. That is, an object of the present invention is to form a desired fine pattern on a substrate to be processed by preventing the overlap margin between the resist pattern and a predetermined region of the substrate to be processed by shrinking the resist pattern by VUV light irradiation. Another object of the present invention is to provide a pattern forming method that can be used.

また、本発明は、上記のパターン形成方法に適用可能なマスクおよび露光装置を提供することにある。 Another object of the present invention is to provide a mask and an exposure apparatus applicable to the pattern forming method.

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。 Other objects and advantages of the present invention will become apparent from the following description.

本発明のパターン形成方法は、配線パターンが形成された半導体基材の上に被加工膜を形成する工程と、この被加工膜の上に化学増幅型のレジストパターンを形成する工程と、このレジストパターンに真空紫外光を照射する工程と、真空紫外光を照射した後のレジストパターンをマスクとして被加工膜をドライエッチングし被加工膜のパターンを形成する工程とを有するパターン形成方法であって、真空紫外光を照射する工程は、真空紫外光の照射によるレジストパターンのシュリンクによってレジストパターンと配線パターンとの重なりマージンが小さくなる部分に遮光部を有するマスクを介して選択的に真空紫外光を照射する工程であることを特徴とするものである。 The pattern forming method of the present invention includes a step of forming a film to be processed on a semiconductor substrate on which a wiring pattern is formed, a step of forming a chemically amplified resist pattern on the film to be processed, and the resist A pattern forming method comprising a step of irradiating a pattern with vacuum ultraviolet light, and a step of dry etching the film to be processed using the resist pattern after irradiation with vacuum ultraviolet light as a mask to form a pattern of the film to be processed, The process of irradiating the vacuum ultraviolet light selectively irradiates the vacuum ultraviolet light through a mask having a light shielding portion to a portion where the overlap margin between the resist pattern and the wiring pattern is reduced by shrinking the resist pattern by the irradiation of the vacuum ultraviolet light. It is a process to perform.

本発明のパターン形成方法において、真空紫外光の照度は１０ｍＷ／ｃｍ^２以上であることが好ましい。また、真空紫外光の照度は６５ｍＷ／ｃｍ^２以上であることがさらに好ましい。 In the pattern formation method of this invention, it is preferable that the illumination intensity of a vacuum ultraviolet light is 10 mW / cm < ² > or more. The illuminance of the vacuum ultraviolet light is more preferably 65 mW / cm ² or more.

本発明のパターン形成方法において、レジストパターンを形成する工程は、被加工膜の上に、アルカリ水溶液に可溶な脂肪族系ベースポリマーの少なくとも一部の官能基に酸不安定基が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト膜を形成する工程と、レジスト膜の所定領域に露光光を照射することによって、露光部で酸発生剤から酸を発生させる工程と、レジスト膜に加熱処理を行うことによって、露光部におけるアルカリ不溶性ポリマーの酸不安定基を酸の作用により脱離させてアルカリ可溶性ポリマーにする工程と、レジスト膜に現像処理を行うことによって、レジスト膜の未露光部からなるレジストパターンを形成する工程とを有することができる。ここで、脂肪族系ベースポリマーはアクリル酸系ポリマーとすることができる。 In the pattern forming method of the present invention, in the step of forming a resist pattern, an acid labile group is introduced into at least a part of functional groups of an aliphatic base polymer soluble in an alkaline aqueous solution on a film to be processed. A step of forming a chemically amplified resist film containing an alkali-insoluble polymer and an acid generator; and a step of generating an acid from the acid generator at an exposed portion by irradiating a predetermined region of the resist film with exposure light. The resist film is heated to remove the acid labile group of the alkali-insoluble polymer in the exposed area by the action of an acid to form an alkali-soluble polymer, and the resist film is subjected to a development process to obtain a resist. Forming a resist pattern including an unexposed portion of the film. Here, the aliphatic base polymer may be an acrylic acid polymer.

また、本発明のパターン形成方法において、レジストパターンを形成する工程は、被加工膜の上に反射防止膜を形成する工程と、この反射防止膜の上に、アルカリ水溶液に可溶な脂肪族系ベースポリマーの少なくとも一部の官能基に酸不安定基が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト膜を形成する工程と、このレジスト膜の所定領域に露光光を照射することによって、露光部で酸発生剤から酸を発生させる工程と、レジスト膜に加熱処理を行うことによって、露光部におけるアルカリ不溶性ポリマーの酸不安定基を酸の作用により脱離させてアルカリ可溶性ポリマーにする工程と、レジスト膜に現像処理を行うことによって、レジスト膜の未露光部からなるレジストパターンを形成する工程とを有することができる。ここで、脂肪族系ベースポリマーはアクリル酸系ポリマーとすることができる。 In the pattern forming method of the present invention, the step of forming a resist pattern includes a step of forming an antireflection film on the film to be processed, and an aliphatic system soluble in an alkaline aqueous solution on the antireflection film. A step of forming a chemically amplified resist film containing an alkali-insoluble polymer in which an acid labile group is introduced into at least a part of the functional group of the base polymer and an acid generator, and exposure light in a predetermined region of the resist film The acid labile group of the alkali-insoluble polymer in the exposed part is eliminated by the action of the acid by the step of generating an acid from the acid generator in the exposed part by irradiating and the heat treatment of the resist film. A step of forming an alkali-soluble polymer, and a step of forming a resist pattern composed of an unexposed portion of the resist film by developing the resist film. It is possible. Here, the aliphatic base polymer may be an acrylic acid polymer.

本発明のマスクは、被加工基板上に形成された化学増幅型のレジストパターンに選択的に真空紫外光を照射するために用いるマスクであって、レジストパターンの線幅方向およびこの線幅に対して垂直方向に、この線幅の０．５倍以上１．０倍以下の寸法の露光マージンを有する開口部を備え、真空紫外光の照射によるレジストパターンのシュリンクによって、レジストパターンと被加工基板の所定領域との重なりマージンが小さくなる部分に遮光部が設けられていることを特徴とするものである。 The mask of the present invention is a mask used for selectively irradiating vacuum ultraviolet light to a chemically amplified resist pattern formed on a substrate to be processed. In the vertical direction, an opening having an exposure margin of 0.5 to 1.0 times the line width is provided, and the resist pattern and the substrate to be processed are shrunk by shrinking the resist pattern by irradiation with vacuum ultraviolet light. A light-shielding portion is provided in a portion where an overlap margin with a predetermined region becomes small.

本発明の露光装置は、化学増幅型のレジスト膜の所定領域に真空紫外光を照射する露光装置であって、真空紫外光を１０ｍＷ／ｃｍ^２以上の照度でレジスト膜に照射可能な光源と、レジスト膜が形成された基板を載置するステージと、このステージに近接して設けられ、真空紫外光をレジスト膜に結像する等倍結像光学系とを有することを特徴とするものである。 An exposure apparatus of the present invention is an exposure apparatus that irradiates a predetermined region of a chemically amplified resist film with vacuum ultraviolet light, a light source capable of irradiating the resist film with vacuum ultraviolet light with an illuminance of 10 mW / cm ² or more, A stage on which a substrate on which a resist film is formed is placed, and an equal-magnification imaging optical system that is provided close to the stage and forms an image of vacuum ultraviolet light on the resist film. .

本発明のパターン形成方法によれば、レジストパターンに選択的に真空紫外光（以下、ＶＵＶ光という。）を照射するので、ＶＵＶ光照射によるレジストパターンのシュリンクによって、レジストパターンと配線パターンとの重なりマージンが小さくなるのを防いで、被加工膜を所望の微細パターンにすることが可能となる。 According to the pattern forming method of the present invention, the resist pattern is selectively irradiated with vacuum ultraviolet light (hereinafter referred to as VUV light), so that the resist pattern and the wiring pattern overlap by shrinking the resist pattern by the VUV light irradiation. The margin can be prevented from becoming small, and the film to be processed can be formed into a desired fine pattern.

また、本発明のマスクによれば、レジストパターンの線幅方向にこの線幅の０．５倍以上１．０倍以下の寸法の露光マージンを有する開口部を備えているので、マスクとレジストパターンとの重ね合わせがずれたり、近接露光によって結像されたパターンがボケたりしても、目標とするレジストパターンにＶＵＶ光を照射することができる。また、ＶＵＶ光の照射によるレジストパターンのシュリンクによって、レジストパターンと被加工基板の所定領域との重なりマージンが小さくなる部分に遮光部が設けられているので、この部分にＶＵＶ光照射がされることはない。したがって、上記の重なりマージンが小さくなるのを防ぐことができる。 In addition, according to the mask of the present invention, the mask and the resist pattern are provided with an opening having an exposure margin of 0.5 to 1.0 times the line width in the line width direction of the resist pattern. The target resist pattern can be irradiated with VUV light even if the overlay is shifted or the pattern formed by proximity exposure is blurred. Further, since the resist pattern is shrunk by the irradiation of the VUV light, the light shielding portion is provided in the portion where the overlap margin between the resist pattern and the predetermined region of the substrate to be processed becomes small. Therefore, this portion is irradiated with the VUV light. There is no. Therefore, it is possible to prevent the overlap margin from becoming small.

さらに、本発明の露光装置によれば、化学増幅型のレジスト膜の所定領域に真空紫外光を照射することができるので、レジスト膜と下地の基板との重なりマージンが小さくなるのを防ぐことができる。 Furthermore, according to the exposure apparatus of the present invention, since the predetermined region of the chemically amplified resist film can be irradiated with vacuum ultraviolet light, it is possible to prevent the overlap margin between the resist film and the underlying substrate from becoming small. it can.

図１〜図１５を用いて、本実施の形態によるパターン形成方法について説明する。 The pattern forming method according to the present embodiment will be described with reference to FIGS.

まず、被加工基板として、配線パターンが形成された半導体基材の上に被加工膜が形成された基板を準備する。 First, a substrate on which a film to be processed is formed on a semiconductor substrate on which a wiring pattern is formed is prepared as a substrate to be processed.

半導体基材としては、例えば、素子分離領域およびソースまたはドレインとなる拡散層などが形成された半導体基板の上に、ゲート電極、ゲートコンタクトおよび基板コンタクトなどのゲート配線パターンが形成された基板を半導体基材として用いることができる。また、被加工膜としては、例えば、二酸化シリコン（ＳｉＯ_２）膜、窒化シリコン（Ｓｉ_３Ｎ_４）膜または酸窒化シリコン（ＳｉＯＮ）膜などの他、半導体装置の製造工程で用いられてパターニングを必要とする任意の膜を用いることができる。 As a semiconductor substrate, for example, a semiconductor substrate on which a gate wiring pattern such as a gate electrode, a gate contact, and a substrate contact is formed on a semiconductor substrate on which an element isolation region and a diffusion layer serving as a source or drain are formed is a semiconductor. It can be used as a substrate. In addition, as a film to be processed, for example, a silicon dioxide (SiO ₂ ) film, a silicon nitride (Si ₃ N ₄ ) film, a silicon oxynitride (SiON) film, or the like is used, and patterning is used in the manufacturing process of a semiconductor device. Any desired film can be used.

例えば、図１に示すように、半導体基材１上に被加工膜としての二酸化シリコン膜２を形成したものを被加工基板として用いる。二酸化シリコン膜２は、例えば化学気相成長法（ＣｈｅｍｉｃａｌＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）などによって形成することができる。尚、図１においては、半導体基材１に形成された配線パターンは省略している。 For example, as shown in FIG. 1, a substrate in which a silicon dioxide film 2 as a processing film is formed on a semiconductor substrate 1 is used as a processing substrate. The silicon dioxide film 2 can be formed by, for example, chemical vapor deposition (hereinafter referred to as CVD). In FIG. 1, the wiring pattern formed on the semiconductor substrate 1 is omitted.

次に、図２に示すように、二酸化シリコン膜２の上に反射防止膜３を形成する。反射防止膜は、次に形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜３としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。また、反射防止膜３の膜厚は、例えば４０ｎｍ以上１１０ｎｍ以下とすることができる。尚、本実施の形態においては、反射防止膜３はなくてもよい。 Next, as shown in FIG. 2, an antireflection film 3 is formed on the silicon dioxide film 2. The antireflection film plays a role of eliminating exposure light reflection at the interface between the resist film and the antireflection film by absorbing exposure light transmitted through the resist film when patterning a resist film to be formed next. As the antireflection film 3, a film containing an organic substance as a main component can be used, and for example, it can be formed by a spin coating method or the like. Moreover, the film thickness of the antireflection film 3 can be set to 40 nm or more and 110 nm or less, for example. In the present embodiment, the antireflection film 3 may be omitted.

次に、反射防止膜３の上にレジスト膜４を形成する（図３）。レジスト膜４の膜厚は、例えば２００ｎｍ以上６００ｎｍ以下とすることができる。 Next, a resist film 4 is formed on the antireflection film 3 (FIG. 3). The film thickness of the resist film 4 can be, for example, 200 nm or more and 600 nm or less.

レジスト膜４としては、アルカリ水溶液に可溶な脂肪族系ベースポリマーの少なくとも一部の官能基に酸不安定基（保護基）が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト膜を用いることができる。ここで、脂肪族系ベースポリマーとしては、例えばアクリル酸系ポリマーなどが挙げられる。 The resist film 4 includes a chemical amplification including an alkali-insoluble polymer in which an acid labile group (protecting group) is introduced into at least a part of functional groups of an aliphatic base polymer that is soluble in an alkaline aqueous solution, and an acid generator. A type resist film can be used. Here, examples of the aliphatic base polymer include acrylic acid-based polymers.

例えば、露光光が波長１９３ｎｍのＡｒＦエキシマレーザ光である場合には、ポリ（ノルボルネン−ｃｏ−無水マレイン酸）若しくはその誘導体またはポリ（メチルアダマンチルメタクリレート）若しくはその誘導体などを用いることができる。さらには、露光光が１５７ｎｍのＦ_２エキシマレーザ光である場合には、ポリ（ノルボルネンヘキサフルオロイソプロパノール）若しくはその誘導体またはポリ（テトラフルオロエチレン−ｃｏ−ノルボルネン−ｃｏ−テトラフルオロ−ｔ−ブチルメタクリレート）若しくはその誘導体などを用いることができる。 For example, when the exposure light is ArF excimer laser light having a wavelength of 193 nm, poly (norbornene-co-maleic anhydride) or a derivative thereof or poly (methyladamantyl methacrylate) or a derivative thereof can be used. Furthermore, when the exposure light is an F ₂ excimer laser beam of 157 nm, poly (norbornene hexafluoroisopropanol) or a derivative thereof or poly (tetrafluoroethylene-co-norbornene-co-tetrafluoro-t-butyl methacrylate) Alternatively, derivatives thereof and the like can be used.

酸発生剤としては、トリフェニルスルホニウムトリフラートなどの光によって酸を発生する光酸発生剤を用いることができる。 As the acid generator, a photoacid generator that generates an acid by light, such as triphenylsulfonium triflate, can be used.

尚、化学増幅型レジストは、アルカリ不溶性ポリマーおよび酸発生剤により構成された２成分系のレジストに限定されるものではない。例えば、アルカリ可溶性ポリマー、酸発生剤および溶解阻害剤により構成された３成分系のレジストであってもよい。 The chemically amplified resist is not limited to a two-component resist composed of an alkali-insoluble polymer and an acid generator. For example, a three-component resist composed of an alkali-soluble polymer, an acid generator, and a dissolution inhibitor may be used.

レジスト膜４を形成した後は、縮小投影露光装置を用い、第１のマスクとしてのマスク５を介してレジスト膜４に露光光６を照射する（図４）。マスク５のデータは、光学近接効果補正（ＯｐｔｉｃａｌＰｒｏｘｉｍｉｔｙＣｏｒｒｅｃｔｉｏｎ，以下、ＯＰＣという。）が行われたものであることが好ましい。 After the resist film 4 is formed, exposure light 6 is irradiated to the resist film 4 through a mask 5 as a first mask using a reduction projection exposure apparatus (FIG. 4). It is preferable that the data of the mask 5 has been subjected to optical proximity correction (hereinafter referred to as OPC).

露光光６としては、深紫外（ＤｅｅｐＵｌｔｒａＶｉｏｌｅｔ）から真空紫外の光を用いることができる。例えば、波長１９３ｎｍのＡｒＦエキシマレーザ光、波長１５７ｎｍのＦ_２エキシマレーザ光または波長１３ｎｍのＥＵＶ光などが挙げられる。 As the exposure light 6, deep ultraviolet (Deep Ultra Violet) to vacuum ultraviolet light can be used. For example, ArF excimer laser light having a wavelength of 193 nm, such as EUV light of _{F 2} excimer laser light or a wavelength 13nm wavelength 157nm and the like.

この露光は、レジスト膜４に所定の潜像を形成することを目的として行うものである。この際、図４の露光部４１においては、レジスト膜中に含まれる酸発生剤から酸が生じるが、未露光部４２では酸発生剤は露光されないので酸が生じることはない。 This exposure is performed for the purpose of forming a predetermined latent image on the resist film 4. At this time, acid is generated from the acid generator contained in the resist film in the exposed portion 41 of FIG. 4, but no acid is generated in the unexposed portion 42 because the acid generator is not exposed.

次に、露光後のレジスト膜４に対して加熱処理を行う（図５）。加熱処理の条件は、例えば、１００℃以上１５０℃以下の温度で６０秒以上９０秒以下の時間とすることができる。 Next, a heat treatment is performed on the exposed resist film 4 (FIG. 5). The conditions for the heat treatment can be, for example, a time of 60 to 90 seconds at a temperature of 100 to 150 ° C.

加熱処理を行うと、露光部４１におけるレジスト膜４中のアルカリ不溶性ポリマーがアルカリ可溶性ポリマーになる。すなわち、アルカリ可溶性の官能基をブロックしている酸不安定基が、酸の触媒作用によって加熱分解して脱離する。これにより、図５の露光・加熱部４１′にアルカリ可溶性ポリマーの構造が生じる。一方、未露光部４２では露光による酸の発生は起きていないので、加熱処理後にアルカリ可溶性ポリマーが生じることはなく、アルカリ不溶性ポリマーの構造のままである。 When heat treatment is performed, the alkali-insoluble polymer in the resist film 4 in the exposed portion 41 becomes an alkali-soluble polymer. That is, an acid labile group that blocks an alkali-soluble functional group is thermally decomposed and eliminated by the catalytic action of an acid. As a result, an alkali-soluble polymer structure is formed in the exposure / heating unit 41 ′ of FIG. On the other hand, since no acid is generated by exposure in the unexposed portion 42, no alkali-soluble polymer is produced after the heat treatment, and the structure of the alkali-insoluble polymer remains.

例えば、アルカリ不溶性ポリマーが式（１）に示す構造を有する場合、露光により生じた酸の作用によって、式（１）のポリマーは、式（２）に示すアルカリ可溶性ポリマーになる。尚、式（１）において、Ｒはｔ−ブチル基またはアダマンチル基などの脂環式基などであり、Ｒ′は水素原子またはメチル基などである。 For example, when an alkali-insoluble polymer has a structure represented by formula (1), the polymer of formula (1) becomes an alkali-soluble polymer represented by formula (2) by the action of an acid generated by exposure. In the formula (1), R is an alicyclic group such as a t-butyl group or an adamantyl group, and R ′ is a hydrogen atom or a methyl group.

加熱処理を終えた後は、レジスト膜４に対して現像処理を行う。 After the heat treatment is finished, the resist film 4 is developed.

現像液としては、アルカリ水溶液を用いることができる。アルカリ水溶液としては、例えば、濃度２．３８％のテトラメチルアンモニウムハイドロオキサイドの水溶液を用いることができる。尚、現像液として使用可能なアルカリ水溶液であれば、テトラメチルアンモニウムハイドロオキサイド以外の他の物質が含まれていてもよい。 An alkaline aqueous solution can be used as the developer. As the alkaline aqueous solution, for example, an aqueous solution of tetramethylammonium hydroxide having a concentration of 2.38% can be used. In addition, as long as it is aqueous alkali solution which can be used as a developing solution, substances other than tetramethylammonium hydroxide may be contained.

現像処理を行うことによって、露光・加熱部４１′に生じたアルカリ可溶性ポリマーがアルカリ水溶液に溶解する。これにより、図６に示すように、未露光部４２からなるレジストパターン７が形成される。 By performing the development treatment, the alkali-soluble polymer generated in the exposure / heating unit 41 ′ is dissolved in the alkaline aqueous solution. Thereby, as shown in FIG. 6, the resist pattern 7 which consists of the unexposed part 42 is formed.

次に、レジストパターン７が形成された基板に対してＶＵＶ光を照射する。本実施の形態においては、化学増幅型のレジスト膜の所定領域にＶＵＶ光を照射する露光装置であって、ＶＵＶ光を１０ｍＷ／ｃｍ^２以上の照度でレジスト膜に照射可能な光源と、レジスト膜が形成された基板を載置するステージと、このステージに近接して設けられ、ＶＵＶ光をレジスト膜に結像する等倍結像光学系とを有することを特徴とする露光装置を用いる。 Next, the substrate on which the resist pattern 7 is formed is irradiated with VUV light. In the present embodiment, an exposure apparatus that irradiates a predetermined region of a chemically amplified resist film with VUV light, the light source capable of irradiating the resist film with an illuminance of 10 mW / cm ² or more, and the resist film An exposure apparatus is used, which includes a stage on which the substrate on which the substrate is formed is mounted and an equal-magnification imaging optical system that is provided in the vicinity of the stage and forms an image of VUV light on a resist film.

すなわち、図７に示すように、マスク８を用いてレジストパターン７の所定領域のみにＶＵＶ光９を照射する。ここで、マスク８は、本発明にかかるレジストパターンの選択的ＶＵＶ光照射に使用されるマスクであって、図４のマスク５とは異なるものである。 That is, as shown in FIG. 7, the VUV light 9 is irradiated only on a predetermined region of the resist pattern 7 using a mask 8. Here, the mask 8 is a mask used for selective VUV light irradiation of the resist pattern according to the present invention, and is different from the mask 5 of FIG.

図７において、光源１０から放射されたＶＵＶ光９は、等倍結像光学系１１を透過し、続いてマスク８を透過した後に、レジストパターン７を照射する。ＶＵＶ光９としては、例えば、波長１２６ｎｍのＡｒ_２エキシマ光、波長１４６ｎｍのＫｒ_２エキシマ光、波長１５３ｎｍのＦ_２エキシマ光、波長１６５ｎｍのＡｒＢｒエキシマ光、波長１７２ｎｍのＸｅ_２エキシマ光、波長１７５ｎｍのＡｒＣｌエキシマ光、波長１９３ｎｍのＡｒＦエキシマ光または波長１０７ｎｍのＫｒＢｒエキシマ光などを用いることができる。 In FIG. 7, the VUV light 9 emitted from the light source 10 passes through the equal-magnification imaging optical system 11 and then passes through the mask 8 and then irradiates the resist pattern 7. Examples of the VUV light 9 include an Ar ₂ excimer light with a wavelength of 126 nm, a Kr ₂ excimer light with a wavelength of 146 nm, an F ₂ excimer light with a wavelength of 153 nm, an ArBr excimer light with a wavelength of 165 nm, an Xe ₂ excimer light with a wavelength of 172 nm, and a wavelength of 175 nm. ArCl excimer light, ArF excimer light with a wavelength of 193 nm, KrBr excimer light with a wavelength of 107 nm, or the like can be used.

本実施の形態においては、ＶＵＶ光９の照度は１０ｍＷ／ｃｍ^２以上であることが好ましく、６５ｍＷ／ｃｍ^２以上であることがより好ましい。また、マスク８は、半導体基材１が載置されるステージ１２に近接して設けられることが好ましく、具体的には、ステージ１２とマスク８との間隔ｄが１μｍ以上１０μｍ以下であることが好ましい。尚、半導体基材１とマスク８の双方に重ね合わせマーク（図示せず）を設けておき、適当な重ね合せ機構を介することによって、マスク８に対して半導体基材１を所定の位置に載置して、レジストパターン７の所定箇所にＶＵＶ光９を選択的に照射することができる。 In the present embodiment, the illuminance of the VUV light 9 is preferably 10 mW / cm ² or more, and more preferably 65 mW / cm ² or more. The mask 8 is preferably provided in the vicinity of the stage 12 on which the semiconductor substrate 1 is placed. Specifically, the distance d between the stage 12 and the mask 8 is not less than 1 μm and not more than 10 μm. preferable. It should be noted that an overlay mark (not shown) is provided on both the semiconductor substrate 1 and the mask 8, and the semiconductor substrate 1 is placed at a predetermined position with respect to the mask 8 through an appropriate overlay mechanism. The VUV light 9 can be selectively irradiated to a predetermined portion of the resist pattern 7.

本実施の形態によるＶＵＶ光の選択的照射について、具体例を用いて以下に詳細に説明する。 The selective irradiation of VUV light according to this embodiment will be described in detail below using a specific example.

図８は、半導体基板上に形成されたゲート配線パターン部分の平面図である。図において、１３はマスクパターンであり、図４におけるマスク５のパターンに対応している。尚、図８では、簡単のために、マスクパターン１３のデータについて光学近接効果補正は行わないものとする。また、１４は活性領域、１５はゲート配線形成後に形成される基板コンタクト、１６はゲート配線形成後に形成されるゲートコンタクトである。 FIG. 8 is a plan view of the gate wiring pattern portion formed on the semiconductor substrate. In the figure, reference numeral 13 denotes a mask pattern, which corresponds to the pattern of the mask 5 in FIG. In FIG. 8, for the sake of simplicity, the optical proximity effect correction is not performed on the data of the mask pattern 13. Further, 14 is an active region, 15 is a substrate contact formed after the gate wiring is formed, and 16 is a gate contact formed after the gate wiring is formed.

図８（ａ）で、マスクパターン１３を有するマスクを介してレジストを露光した後、このレジストに対して加熱および現像を行うとレジストパターン１７が得られる。図から分かるように、レジストパターン１７の端部１７ａは、光学近接効果によってマスクパターン１３の端部１３ａより内側に後退している。 In FIG. 8A, after exposing the resist through the mask having the mask pattern 13, the resist pattern 17 is obtained by heating and developing the resist. As can be seen from the figure, the end 17a of the resist pattern 17 recedes inward from the end 13a of the mask pattern 13 due to the optical proximity effect.

次に、レジストパターン１７にＶＵＶ光を照射する。ここでは、図８（ｂ）に示すように、活性領域１４上のレジストパターン部分１７ｂを含む領域１８にＶＵＶ光を選択的に照射する。具体的には、領域１８に開口部を設けたマスク（図７のマスク８に対応）を介してＶＵＶ光を照射する。 Next, the resist pattern 17 is irradiated with VUV light. Here, as shown in FIG. 8B, the region 18 including the resist pattern portion 17b on the active region 14 is selectively irradiated with VUV light. Specifically, VUV light is irradiated through a mask (corresponding to the mask 8 in FIG. 7) having an opening in the region 18.

尚、マスクの位置ずれや近接露光に起因するパターンボケなどが起こることを考慮して、開口部の面積は、レジストパターン１７の線幅方向およびこの線幅に対して垂直方向に、線幅Ｌ_１の０．５倍から１．０倍程度外側の領域まで照射可能なものとすることが好ましい。 Note that the area of the opening is set to a line width L in the line width direction of the resist pattern 17 and in a direction perpendicular to the line width in consideration of the occurrence of mask displacement and pattern blurring caused by proximity exposure. it is preferable that the capable irradiated from 0.5 times the ₁ to 1.0 times the outer region.

ＶＵＶ光の照射によって、領域１８のレジストパターン１７にはシュリンクが起こる。このため、ＶＵＶ光照射前のレジストパターン１７の線幅Ｌ_１に対して、ＶＵＶ光照射後ではレジストパターン１７の線幅はＬ_２に縮小する。すなわち、線幅Ｌ_１が露光解像度の限界であるとすると、これを超えてさらに微細な線幅Ｌ_２を有するレジストパターンとすることができる。また、活性領域１４上のレジストパターン１７ｂの線幅が小さくなることによって、基板コンタクト１５とレジストパターン１７との間隔が大きくなるので、これらの間の重ね合わせ裕度を向上させることができる。 Shrinkage occurs in the resist pattern 17 in the region 18 by irradiation with VUV light. Therefore, with respect to the line width _{L 1} of the VUV light irradiation before the resist pattern 17, the line width of the resist pattern 17 after VUV irradiation is reduced to _{L 2.} That is, when the line width L ₁ is assumed to be the limit of the exposure resolution can be a resist pattern further has a fine line width L ₂ beyond this. Moreover, since the space | interval of the substrate contact 15 and the resist pattern 17 becomes large because the line | wire width of the resist pattern 17b on the active region 14 becomes small, the overlay tolerance between these can be improved.

図９は、本実施の形態におけるゲート線幅（Ｌ_ｇ）とトランジスタ動作時の遅延時間（ｔ_ｐｄ）との関係を示した一例である。図より、ゲート線幅が小さくなると、遅延時間は一次関数的に減少することが分かる。ここで、ゲート線幅の微細化は、微細なレジストパターンの形成によって実現することができる。上記のＶＵＶ光照射によれば微細なレジストパターンとすることができるので、このレジストパターンをマスクとしてゲート電極を形成することにより、高速動作可能なトランジスタを製造することができる。 FIG. 9 is an example showing the relationship between the gate line width (L _g ) and the delay time (t _pd ) during transistor operation in this embodiment. From the figure, it can be seen that the delay time decreases in a linear function as the gate line width decreases. Here, miniaturization of the gate line width can be realized by forming a fine resist pattern. Since the fine resist pattern can be formed by the above-described VUV light irradiation, a transistor capable of high-speed operation can be manufactured by forming a gate electrode using the resist pattern as a mask.

図１０は、ＶＵＶ光の照射時間に対するレジストパターンのＣＤ（ＣｒｉｔｉｃａｌＤｉｍｅｎｓｉｏｎ、微小線幅）縮小量の変化を示した一例である。尚、レジストパターンの線幅設計値は１３０ｎｍとしている。図より、ＶＵＶ光の照射時間とともに次第にシュリンク量は大きくなっていくことが分かる。例えば、照度が６５ｍＷ／ｃｍ^２以上のＶＵＶ光を１分間程度照射した場合（すなわち、３．９Ｊ／ｃｍ^２以上のドーズ量）のレジストパターンのＣＤ縮小量は１０ｎｍ程度である。ドーズ量が大きくなるほど縮小量も大きくなっていくので、所望とする線幅に応じて、ＶＵＶ光の照射条件を適宜設定することが好ましい。但し、後述するエッチング耐性、ＳＥＭ照射耐性およびＬＥＲもＶＵＶ光の照射条件によって変化することから、これらを総合的に考慮して最適なＶＵＶ光の照射条件を決定することが好ましい。 FIG. 10 is an example showing a change in a CD (Critical Dimension, minute line width) reduction amount of the resist pattern with respect to the irradiation time of VUV light. The line width design value of the resist pattern is 130 nm. From the figure, it can be seen that the shrink amount gradually increases with the irradiation time of the VUV light. For example, when a VUV light having an illuminance of 65 mW / cm ² or more is irradiated for about 1 minute (that is, a dose amount of 3.9 J / cm ² or more), the CD reduction amount of the resist pattern is about 10 nm. Since the reduction amount increases as the dose increases, it is preferable to appropriately set the irradiation condition of the VUV light according to the desired line width. However, since etching resistance, SEM irradiation resistance, and LER, which will be described later, also change depending on the irradiation conditions of VUV light, it is preferable to determine the optimum irradiation conditions of VUV light in consideration of these comprehensively.

一方、図８（ｂ）において、ＶＵＶ光の照射が行われなかったレジストパターン部分１７ｃでは、シュリンクによる線幅の縮小は起こらないので、この部分でのレジストパターン１７の線幅はＬ_１のままである。図の例では、ゲートコンタクト１６上のレジストパターン部分にはＶＵＶ光が照射されないので、シュリンクによってレジストパターン１７とゲートコンタクト１６との重なりがさらに小さくなるのを防ぐことができる。すなわち、レジストパターン１７とゲートコンタクト１６との重ね合わせのマージンを確保することができるので、安定的に動作可能な半導体装置を製造することができる。 On the other hand, in FIG. 8 (b), the in resist pattern portion 17c irradiation is not performed in the VUV light, the reduction in the line width due to shrinkage does not occur, the line width of the resist pattern 17 at this portion remains at L ₁ It is. In the example shown in the figure, since the resist pattern portion on the gate contact 16 is not irradiated with VUV light, it is possible to prevent the overlap between the resist pattern 17 and the gate contact 16 from being further reduced by shrinking. That is, since a margin for overlapping the resist pattern 17 and the gate contact 16 can be ensured, a semiconductor device that can operate stably can be manufactured.

また、ＶＵＶ光の照射がされたレジストパターンでは、エッチング耐性およびＳＥＭ照射耐性（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｙＳｌｉｍｍｉｎｇ）の向上の他に、ＬＥＲ（ＬｉｎｅＥｄｇｅＲｏｕｇｈｎｅｓｓ）の改善を図ることができる。 In addition, in the resist pattern irradiated with VUV light, in addition to improvement in etching resistance and SEM irradiation resistance (Scanning Electron Microscopic Slimming), LER (Line Edge Roughness) can be improved.

図１１は、ＶＵＶ光の照射時間に対するレジスト膜のエッチング速度と表面粗さとの関係を示した一例である。図より、ＶＵＶ光の照射時間が長くなるほどレジスト膜のエッチング速度は遅くなり、また、レジスト膜の表面粗さも小さくなることが分かる。このことは、ＶＵＶ光の照射によりレジスト膜のエッチング耐性が向上していることを示している。例えば、照度が６５ｍＷ／ｃｍ^２以上のＶＵＶ光を１分間程度（すなわち、ドーズ量で３．９Ｊ／ｃｍ^２以上）照射することによって、市販されているＫｒＦエキシマレーザに対応するレジストと同程度のエッチング耐性が得られる。 FIG. 11 shows an example of the relationship between the etching rate of the resist film and the surface roughness with respect to the irradiation time of VUV light. From the figure, it can be seen that the etching rate of the resist film becomes slower and the surface roughness of the resist film becomes smaller as the irradiation time of VUV light becomes longer. This indicates that the etching resistance of the resist film is improved by irradiation with VUV light. For example, by irradiating VUV light with an illuminance of 65 mW / cm ² or more for about 1 minute (that is, a dose amount of 3.9 J / cm ² or more), it is comparable to a resist corresponding to a commercially available KrF excimer laser. Etching resistance is obtained.

また、図１２は、ＶＵＶ光の照射時間に対するレジストパターンのＳＥＭ照射耐性の変化を示した一例である。図では、ライン幅およびスペース幅が１３０ｎｍであるライン・アンド・スペースのレジストパターンを用いている。ここで、ＳＥＭ照射耐性とは、ＳＥＭを用いてレジストパターンの寸法を側長する際に、電子線照射によってレジストパターンがシュリンクする程度をいい、レジストパターンの線幅縮小量で表わしたものである。したがって、図１２の縦軸の値が小さくなるほどレジストパターンがシュリンクする程度は小さくなるので、ＳＥＭ照射耐性は向上することになる。 FIG. 12 is an example showing a change in SEM irradiation resistance of the resist pattern with respect to the irradiation time of VUV light. In the figure, a line and space resist pattern having a line width and a space width of 130 nm is used. Here, the resistance to SEM irradiation refers to the degree to which the resist pattern shrinks due to electron beam irradiation when the dimension of the resist pattern is laterally extended using the SEM, and is expressed by the line width reduction amount of the resist pattern. . Accordingly, the smaller the value on the vertical axis in FIG. 12, the smaller the resist pattern shrinks, so that the SEM irradiation resistance is improved.

図１２より、ＶＵＶ光の照射によってＳＥＭ照射耐性が向上していることが分かる。例えば、ライン幅およびスペース幅が１３０ｎｍであるライン・アンド・スペースのレジストパターンに、加速電圧７００Ｖ・電流３ｐＡの電子線を３０秒間照射した場合、線幅の縮小量は９ｎｍである。これに対して、照度が６５ｍＷ／ｃｍ^２以上のＶＵＶ光を１分間程度（すなわち、ドーズ量で３．９Ｊ／ｃｍ^２以上）照射した後のレジストパターンに、同じ条件で電子線を照射すると、線幅の縮小量は３ｎｍ程度まで軽減される。 From FIG. 12, it can be seen that the resistance to SEM irradiation is improved by irradiation with VUV light. For example, when a line-and-space resist pattern having a line width and a space width of 130 nm is irradiated with an electron beam with an acceleration voltage of 700 V and a current of 3 pA for 30 seconds, the reduction amount of the line width is 9 nm. On the other hand, when an electron beam is irradiated under the same conditions to the resist pattern after irradiating VUV light with an illuminance of 65 mW / cm ² or more for about 1 minute (that is, a dose amount of 3.9 J / cm ² or more) The reduction amount of the line width is reduced to about 3 nm.

さらに、図１３は、ＶＵＶ光の照射時間に対するレジストパターンのＬＥＲの変化を示した一例である。図では、線幅１３０ｎｍのライン・アンド・スペースのパターンを用いている。ここで、ＬＥＲとは、レジストパターンのエッジ位置の平均値からのばらつき量（３σ）をいう。図１３より、ＶＵＶ光の照射によってＬＥＲが改善する様子が分かる。例えば、ＶＵＶ光照射前のレジストパターンでのＬＥＲの大きさは８ｎｍ〜９ｎｍ程度である。これに対して、照度が６５ｍＷ／ｃｍ^２以上のＶＵＶ光を１分間程度（すなわち、ドーズ量で３．９Ｊ／ｃｍ^２以上）照射した後のレジストパターンでは、ＬＥＲの大きさは６ｎｍ〜７ｎｍ程度まで軽減される。これは、ＶＵＶ光の照射によりレジストの架橋反応が進行したことによると考えられる。 Further, FIG. 13 is an example showing a change in the LER of the resist pattern with respect to the irradiation time of VUV light. In the figure, a line and space pattern having a line width of 130 nm is used. Here, LER refers to the amount of variation (3σ) from the average value of the edge positions of the resist pattern. It can be seen from FIG. 13 that LER is improved by irradiation with VUV light. For example, the LER size in the resist pattern before the VUV light irradiation is about 8 nm to 9 nm. On the other hand, in the resist pattern after irradiation with VUV light having an illuminance of 65 mW / cm ² or more for about 1 minute (that is, a dose amount of 3.9 J / cm ² or more), the LER size is about 6 nm to 7 nm. Is alleviated. This is considered to be due to the progress of the crosslinking reaction of the resist by irradiation with VUV light.

図１４は、ＶＵＶ光照射後のレジストパターンを示したものであり、レジストパターン７′はレジストパターン７がシュリンクすることによって得られたパターンである。尚、図１１における破線部１９はレジストパターン７の外形である。 FIG. 14 shows a resist pattern after irradiation with VUV light, and a resist pattern 7 ′ is a pattern obtained by shrinking the resist pattern 7. A broken line portion 19 in FIG. 11 is the outer shape of the resist pattern 7.

次に、レジストパターン７′をマスクとして反射防止膜３およびシリコン酸化膜２をドライエッチングする。反射防止膜８およびシリコン酸化膜７のドライエッチングは、例えば、ＣＦ_４（四フッ化炭素）、Ｏ_２（酸素）およびＡｒ（アルゴン）からなる混合ガスをエッチングガスとしたＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法によって行うことができる。 Next, the antireflection film 3 and the silicon oxide film 2 are dry etched using the resist pattern 7 'as a mask. The dry etching of the antireflection film 8 and the silicon oxide film 7 is performed by, for example, RIE (Reactive Ion Etching) using a mixed gas of CF ₄ (carbon tetrafluoride), O ₂ (oxygen) and Ar (argon) as an etching gas. Can be done by law.

ＶＵＶ光照射によってレジストパターン７′は良好なドライエッチング耐性を有するようになるので、反射防止膜８およびシリコン酸化膜７を所望の寸法のパターンに加工して、反射防止膜パターン２０と、シリコン酸化膜パターン２１とを得ることができる（図１５）。その後、不要となったレジストパターン７，７′および反射防止膜パターン２１は除去する。 Since the resist pattern 7 ′ has good dry etching resistance by VUV light irradiation, the antireflection film 8 and the silicon oxide film 7 are processed into a pattern having a desired dimension, and the antireflection film pattern 20 and the silicon oxide film are oxidized. A film pattern 21 can be obtained (FIG. 15). Thereafter, the resist patterns 7, 7 'and the antireflection film pattern 21 that are no longer needed are removed.

以上述べたように、本実施の形態によれば、ＶＵＶ光を選択的に照射するので、ＶＵＶ光照射によるレジストパターンのシュリンクによって、レジストパターンと配線パターンとの重なりマージンが小さくなるのを防ぐことができる。したがって、安定的な動作のできる半導体装置を製造することが可能となる。 As described above, according to the present embodiment, since the VUV light is selectively irradiated, it is possible to prevent the overlap margin between the resist pattern and the wiring pattern from being reduced by shrinking the resist pattern due to the VUV light irradiation. Can do. Therefore, a semiconductor device capable of stable operation can be manufactured.

尚、本実施の形態においては、活性領域上のレジストパターン部分にＶＵＶ光を照射し、ゲートコンタクト上のレジストパターン部分にはＶＵＶ光を照射しない例について述べたが、本発明はこれに限られるものではない。本発明は、レジストパターンのシュリンクを利用してその線幅を縮小させたい領域であれば、上記以外の領域であってもＶＵＶ光を照射することができる。この場合、レジストパターンのシュリンクによって、レジストパターンと他の配線パターンとの重なりマージンが小さくなるのを抑制したい領域についてはＶＵＶ光を照射しないようにする。 In this embodiment, the example in which the resist pattern portion on the active region is irradiated with VUV light and the resist pattern portion on the gate contact is not irradiated with VUV light has been described. However, the present invention is limited to this. It is not a thing. In the present invention, VUV light can be irradiated even in a region other than the above as long as the line width is desired to be reduced by utilizing the shrink of the resist pattern. In this case, the region where it is desired to prevent the overlap margin between the resist pattern and another wiring pattern from being reduced by shrinking the resist pattern is not irradiated with VUV light.

また、本実施の形態によれば、上記特定領域以外の領域にはＶＵＶ光を照射するので、レジストパターンにシュリンクを起こして、露光解像度の限界を超えた微細なレジストパターンにすることができる。したがって、このレジストパターンをマスクとして被加工膜に微細なパターンを形成することが可能となる。 Further, according to the present embodiment, since the VUV light is irradiated to the region other than the specific region, the resist pattern can be shrunk and a fine resist pattern exceeding the limit of the exposure resolution can be obtained. Therefore, it is possible to form a fine pattern on the film to be processed using this resist pattern as a mask.

また、ＶＵＶ光の照射によって、照射された領域のレジストパターンのエッチング耐性およびＳＥＭ照射耐性を向上させることができる。すなわち、レジストパターンをマスクとして被加工膜をドライエッチングする際のレジストパターンのダメージを抑制して、被加工膜に所望のパターンを形成することができる。また、レジストパターンの線幅をＳＥＭにより測定する際に、電子線照射に起因してレジストパターンの線幅がシュリンクするのも抑制することができる。さらに、ＶＵＶ光照射によるＬＥＲの改善によって、良好な形状のレジストパターンを形成することができる。 Moreover, the etching resistance of the resist pattern in the irradiated region and the SEM irradiation resistance can be improved by irradiation with VUV light. That is, it is possible to form a desired pattern on the processed film while suppressing damage to the resist pattern when the processed film is dry-etched using the resist pattern as a mask. Moreover, when measuring the line width of a resist pattern by SEM, it can also suppress that the line width of a resist pattern shrinks due to electron beam irradiation. Furthermore, a resist pattern having a good shape can be formed by improving LER by irradiation with VUV light.

上述した本発明のパターン形成方法は、被加工基板上に形成された化学増幅型のレジストパターンに選択的に真空紫外光を照射するために用いるマスクであって、レジストパターンの線幅方向およびこの線幅に対して垂直方向に、この線幅の０．５倍以上１．０倍以下の寸法の露光マージンを有する開口部を備え、真空紫外光の照射によるレジストパターンのシュリンクによって、レジストパターンと被加工基板の所定領域との重なりマージンが小さくなる部分に遮光部が設けられていることを特徴とするマスクを用いて実施することができる。 The pattern forming method of the present invention described above is a mask used for selectively irradiating a vacuum amplified ultraviolet light onto a chemically amplified resist pattern formed on a substrate to be processed. An opening having an exposure margin with a dimension of 0.5 to 1.0 times the line width in a direction perpendicular to the line width, and the resist pattern is shrunk by shrinking the resist pattern by irradiation with vacuum ultraviolet light. It can be carried out using a mask characterized in that a light shielding portion is provided in a portion where an overlap margin with a predetermined region of the substrate to be processed becomes small.

尚、本実施の形態においては、脂肪族系ベースポリマーを有する化学増幅型レジストを用いた例について述べたが、本発明はこれに限られるものではない。エッチング耐性の向上のためにＶＵＶ光の照射を必要とする化学増幅型レジストであれば、他の種類のベースポリマーを用いた化学増幅型レジストにも本発明を適用することができる。また、ポジ型の化学増幅型レジストに限らず、ネガ型の化学増幅型レジストに本発明を適用することも可能である。 In this embodiment, an example using a chemically amplified resist having an aliphatic base polymer has been described, but the present invention is not limited to this. The present invention can be applied to chemically amplified resists using other types of base polymers as long as they are chemically amplified resists that require irradiation with VUV light to improve etching resistance. In addition, the present invention can be applied not only to a positive chemically amplified resist but also to a negative chemically amplified resist.

本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態におけるＶＵＶ光の照射方法の説明図である。It is explanatory drawing of the irradiation method of VUV light in this Embodiment. 本実施の形態におけるＶＵＶ光の照射方法の説明図である。It is explanatory drawing of the irradiation method of VUV light in this Embodiment. 本実施の形態において、ゲート線幅とトランジスタの遅延時間との関係を示す図である。In this embodiment mode, a relation between a gate line width and a transistor delay time is shown. 本実施の形態において、ＶＵＶ光の照射時間とＣＤ縮小量との関係を示す図である。In this Embodiment, it is a figure which shows the relationship between the irradiation time of VUV light, and CD reduction amount. 本実施の形態において、ＶＵＶ光の照射時間に対するレジスト膜のエッチング速度と表面粗さとの関係を示す図である。In this Embodiment, it is a figure which shows the relationship between the etching rate of a resist film with respect to the irradiation time of VUV light, and surface roughness. 本実施の形態において、ＶＵＶ光の照射時間とＳＥＭ照射耐性との関係を示す図である。In this Embodiment, it is a figure which shows the relationship between the irradiation time of VUV light, and SEM irradiation tolerance. 本実施の形態において、ＶＵＶ光の照射時間とＬＥＲとの関係を示す図である。In this Embodiment, it is a figure which shows the relationship between the irradiation time of VUV light, and LER. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 従来のＶＵＶ光の照射方法の説明図である。It is explanatory drawing of the irradiation method of the conventional VUV light.

符号の説明Explanation of symbols

１半導体基材
２二酸化シリコン膜
３反射防止膜
４レジスト膜
５露光光照射用マスク
６露光光
７，１７，３４レジストパターン
８ＶＵＶ光照射用マスク
９ＶＵＶ光
１０光源
１１等倍結像光学系
１２ステージ
１３，３０マスクパターン
１４，３１活性領域
１５，３２基板コンタクト
１６，３３ゲートコンタクト
２０反射防止膜パターン
２１二酸化シリコン膜パターン DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Silicon dioxide film 3 Antireflection film 4 Resist film 5 Mask for exposure light irradiation 6 Exposure light 7, 17, 34 Resist pattern 8 Mask for VUV light irradiation 9 VUV light 10 Light source 11 Equal magnification imaging optical system 12 Stage 13, 30 Mask pattern 14, 31 Active region 15, 32 Substrate contact 16, 33 Gate contact 20 Antireflection film pattern 21 Silicon dioxide film pattern

Claims

配線パターンが形成された半導体基材の上に被加工膜を形成する工程と、
前記被加工膜の上に化学増幅型のレジストパターンを形成する工程と、
前記レジストパターンに真空紫外光を照射する工程と、
前記真空紫外光を照射した後のレジストパターンをマスクとして前記被加工膜をドライエッチングし前記被加工膜のパターンを形成する工程とを有するパターン形成方法であって、
前記真空紫外光を照射する工程は、真空紫外光の照射による前記レジストパターンのシュリンクによって前記レジストパターンと前記配線パターンとの重なりマージンが小さくなる部分に遮光部を有するマスクを介して選択的に真空紫外光を照射する工程である請求項１に記載のパターン形成方法。 Forming a film to be processed on a semiconductor substrate on which a wiring pattern is formed;
Forming a chemically amplified resist pattern on the film to be processed;
Irradiating the resist pattern with vacuum ultraviolet light; and
Forming a pattern of the film to be processed by dry etching the film to be processed using the resist pattern after irradiation with the vacuum ultraviolet light as a mask,
The step of irradiating the vacuum ultraviolet light is selectively performed through a mask having a light shielding portion in a portion where an overlap margin between the resist pattern and the wiring pattern is reduced by shrinking the resist pattern by the irradiation of vacuum ultraviolet light. The pattern forming method according to claim 1, which is a step of irradiating with ultraviolet light.

前記真空紫外光の照度は１０ｍＷ／ｃｍ^２以上である請求項１に記載のパターン形成方法。 The pattern formation method according to claim 1, wherein the illuminance of the vacuum ultraviolet light is 10 mW / cm ² or more.

前記真空紫外光の照度は６５ｍＷ／ｃｍ^２以上である請求項２に記載のパターン形成方法。 The pattern formation method according to claim 2, wherein the illuminance of the vacuum ultraviolet light is 65 mW / cm ² or more.

前記レジストパターンを形成する工程は、前記被加工膜の上に、アルカリ水溶液に可溶な脂肪族系ベースポリマーの少なくとも一部の官能基に酸不安定基が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト膜を形成する工程と、
前記レジスト膜の所定領域に露光光を照射することによって、露光部で前記酸発生剤から酸を発生させる工程と、
前記レジスト膜に加熱処理を行うことによって、前記露光部における前記アルカリ不溶性ポリマーの前記酸不安定基を前記酸の作用により脱離させてアルカリ可溶性ポリマーにする工程と、
前記レジスト膜に現像処理を行うことによって、前記レジスト膜の未露光部からなるレジストパターンを形成する工程とを有する請求項１〜３のいずれか１に記載のパターン形成方法。 The step of forming the resist pattern includes an alkali-insoluble polymer in which an acid labile group is introduced into at least a part of functional groups of an aliphatic base polymer that is soluble in an alkaline aqueous solution, and an acid. Forming a chemically amplified resist film containing a generator;
Irradiating a predetermined region of the resist film with exposure light to generate an acid from the acid generator at an exposed portion; and
A step of heat-treating the resist film to desorb the acid labile group of the alkali-insoluble polymer in the exposed portion by the action of the acid to make an alkali-soluble polymer;
The pattern formation method of any one of Claims 1-3 which has the process of forming the resist pattern which consists of an unexposed part of the said resist film by performing a development process to the said resist film.

前記レジストパターンを形成する工程は、被加工基膜の上に反射防止膜を形成する工程と、
前記反射防止膜の上に、アルカリ水溶液に可溶な脂肪族系ベースポリマーの少なくとも一部の官能基に酸不安定基が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト膜を形成する工程と、
前記レジスト膜の所定領域に露光光を照射することによって、露光部で前記酸発生剤から酸を発生させる工程と、
前記レジスト膜に加熱処理を行うことによって、前記露光部における前記アルカリ不溶性ポリマーの前記酸不安定基を前記酸の作用により脱離させてアルカリ可溶性ポリマーにする工程と、
前記レジスト膜に現像処理を行うことによって、前記レジスト膜の未露光部からなるレジストパターンを形成する工程とを有する請求項１〜３のいずれか１に記載のパターン形成方法。 The step of forming the resist pattern includes the step of forming an antireflection film on the substrate to be processed,
A chemical amplification type comprising an alkali-insoluble polymer in which an acid labile group is introduced into at least a part of functional groups of an aliphatic base polymer soluble in an alkaline aqueous solution and an acid generator on the antireflection film. Forming a resist film;
Irradiating a predetermined region of the resist film with exposure light to generate an acid from the acid generator at an exposed portion; and
A step of heat-treating the resist film to desorb the acid labile group of the alkali-insoluble polymer in the exposed portion by the action of the acid to make an alkali-soluble polymer;
The pattern formation method of any one of Claims 1-3 which has the process of forming the resist pattern which consists of an unexposed part of the said resist film by performing a development process to the said resist film.

前記脂肪族系ベースポリマーはアクリル酸系ポリマーである請求項４または５に記載のパターン形成方法。 The pattern forming method according to claim 4, wherein the aliphatic base polymer is an acrylic acid polymer.

被加工基板上に形成された化学増幅型のレジストパターンに選択的に真空紫外光を照射するために用いるマスクであって、
前記レジストパターンの線幅方向および該線幅に対して垂直方向に、該線幅の０．５倍以上１．０倍以下の寸法の露光マージンを有する開口部を備え、
前記真空紫外光の照射による前記レジストパターンのシュリンクによって、前記レジストパターンと前記被加工基板の所定領域との重なりマージンが小さくなる部分に遮光部が設けられていることを特徴とするマスク。 A mask used for selectively irradiating a chemically amplified resist pattern formed on a substrate to be processed with vacuum ultraviolet light,
An opening having an exposure margin having a dimension of 0.5 to 1.0 times the line width in the line width direction of the resist pattern and in a direction perpendicular to the line width;
A mask characterized in that a light-shielding portion is provided in a portion where an overlap margin between the resist pattern and a predetermined region of the substrate to be processed is reduced by shrinking the resist pattern by irradiation with the vacuum ultraviolet light.

化学増幅型のレジスト膜の所定領域に真空紫外光を照射する露光装置であって、
前記真空紫外光を１０ｍＷ／ｃｍ^２以上の照度で前記レジスト膜に照射可能な光源と、
前記レジスト膜が形成された基板を載置するステージと、
前記ステージに近接して設けられ、前記真空紫外光を前記レジスト膜に結像する等倍結像光学系とを有することを特徴とする露光装置。 An exposure apparatus that irradiates a predetermined region of a chemically amplified resist film with vacuum ultraviolet light,
A light source capable of irradiating the resist film with an illuminance of 10 mW / cm ² or more with the vacuum ultraviolet light;
A stage on which the substrate on which the resist film is formed is placed;
An exposure apparatus comprising: an equal-magnification imaging optical system that is provided in the vicinity of the stage and forms an image of the vacuum ultraviolet light on the resist film.