JP2005167074A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005167074A JP2005167074A JP2003405897A JP2003405897A JP2005167074A JP 2005167074 A JP2005167074 A JP 2005167074A JP 2003405897 A JP2003405897 A JP 2003405897A JP 2003405897 A JP2003405897 A JP 2003405897A JP 2005167074 A JP2005167074 A JP 2005167074A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- type semiconductor
- area array
- array type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 エリアアレイ型半導体装置の4隅の応力集中を緩和する。
【解決手段】 エリアアレイ型半導体装置の4隅のはんだボールの組成を他のはんだボールと異なる組成とする。変更するはんだ組成の特性は、接合部への応力を緩和する為に、弾性率の低い材料特性を持った物が良い。
【選択図】 図1
【解決手段】 エリアアレイ型半導体装置の4隅のはんだボールの組成を他のはんだボールと異なる組成とする。変更するはんだ組成の特性は、接合部への応力を緩和する為に、弾性率の低い材料特性を持った物が良い。
【選択図】 図1
Description
本発明は、回路配線基板と半導体チップを封止樹脂でパッケージングされたエリアアレイ型半導体装置や半導体チップを前記回路配線基板に配置する構成に於いて、エリアアレイ型半導体装置や半導体チップを搭載し接合した時に、エリアアレイ型半導体装置や半導体チップと回路配線基板の接合部の応力を緩和低減し接合部の信頼性を向上させる手法に関する。
近年、携帯電話やデジタルビデオ、デジタルカメラ等の携帯用機器は、高機能化及び小型化となり、これらに使用される各種半導体装置は、薄くて小型の物が要求され、この要求に対応した多ピンの各種半導体装置のパッケージ構造として、接続端子として表面に複数のはんだボールを格子状に配置して突出せしめた、ボールグリッドアレイやチップサイズパッケージ(以下エリアアレイ型パッケージと称す)と称されるエリアアレイ型半導体装置が提案されている。
また、エリアアレイ型のパッケージ構造をとらずに半導体チップをそのまま回路配線基板に接合するベアチップ型半導体装置も提案されている。
これら高密度実装技術を実現するエリアアレイ型半導体装置やベアチップ型半導体装置のはんだ接合部の接合信頼性を向上させるために、特開2001-217355に示されているように、半導体装置と回路配線基板の線膨張係数差により応力が集中する4隅や外周部に配置されたはんだバンプ電極を大きくし応力緩和を図る手法が提案されている。
しかしながら上記従来例では、4隅や外周部に配置されたはんだバンプ電極を大きくし応力緩和を図る場合、前記半導体装置や半導体チップと回路配線基板の接続用パッドを大きくすると、半導体装置のインターポーザー基板や回路配線基板の接合用パッドからの配線パターン引出し自由度が低くなり、回路配線基板の層数を上げるなどの対応が必要になり、回路配線基板のコストが上がる問題があった。
更に、4隅や外周部のはんだバンプ電極を大きくすると、半導体装置や半導体チップのはんだボールの高さ(コプラナリティー)を均一にすることが難しくなり、実装工程での歩留まりが低下する問題もあった。
本発明は上記問題点を解決するために為されたもので、前記半導体装置や半導体チップと回路配線基板の接続用のはんだバンプ電極を大きくすることなく、熱ストレスによる応力を緩和低減させた事を特徴とするエリアアレイ型半導体装置や半導体チップおよび回路配線基板を提供し、エリアアレイ型半導体装置や半導体チップの接合部の破断寿命を向上させることを目的とする。
上記目的を達成する為、本出願に係る第1の発明は、エリアアレイ型半導体装置や半導体チップが、熱ストレスによる応力が高くなる接合部の、前記半導体装置や半導体チップと回路配線基板の接続用のはんだ材料とその他の部分のはんだ材料が異なることを特徴とし、熱ストレスによる応力が高くなる接合部のはんだ材料の弾性率が、他の接合部のはんだ材料の弾性率より小さいことを特徴とする。
上記構成に於いて、エリアアレイ型半導体装置や半導体チップと回路配線基板の接続用パッドの応力が高いボールの弾性率を小さくすることによって、接合部の熱ストレスによる応力を緩和低減させることが可能な構成となる。
その結果、前記エリアアレイ型半導体装置や半導体チップが回路配線基板に搭載された場合、エリアアレイ型半導体装置や半導体チップと回路配線基板の接続部の破断寿命を伸ばすことができる。
以上説明したように、本発明によれば、エリアアレイ型半導体装置やベアチップ型半導体装置が熱ストレスにより応力が集中するはんだボールの弾性率を、他のはんだボールの弾性率より大きくすることで、エリアアレイ型半導体装置やベアチップ型半導体装置と回路配線基板の接続部の破断寿命を伸ばすことが可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明する。
(第一の実施例)
図1が本発明の特徴を最も良く表した図で、エリアアレイ型半導体装置を回路配線基板1の両面に配置した断面図であり、図2はその平面透視図である。
図1が本発明の特徴を最も良く表した図で、エリアアレイ型半導体装置を回路配線基板1の両面に配置した断面図であり、図2はその平面透視図である。
本発明のエリアアレイ型半導体装置は、Siチップ4から図示しないワイヤーでパッケージ5の図示しない電極にワイヤーボンディング接続し、はんだボール2、はんだボール3を介して回路配線基板1に接合している。
ここではんだボール2は、エリアアレイ型半導体装置を回路配線基板1搭載した場合、エリアアレイ型半導体装置の4隅に配置されたはんだボールである。このはんだボール2の接合部分に、エリアアレイ型半導体装置のパッケージ5やSiチップ4と回路配線基板1の線膨張係数差による熱ストレスに起因した大きな応力が発生する。
はんだボール2を形成する方法としては、エリアアレイ型半導体装置側のはんだと回路配線基板1側の4隅のはんだ形成部にそれぞれ弾性率の小さいはんだを供給すれば良く、はんだボール2の弾性率をはんだボール3の弾性率よりも小さくするために、はんだボール2を構成するエリアアレイ型半導体装置に予め形成されたはんだを他のはんだボール3より弾性率が小さいはんだを供給し加熱すればよい。
同時にはんだボール2を形成する回路配線基板1のはんだ接合部のパッド7に供給するはんだの弾性率を、他のパッドに供給するはんだの弾性率より小さくする為には、弾性率の大きいパッドへはクリームはんだを印刷により供給し、弾性率が小さいはんだを供給するパッド7へは、ディスペンサーを用いて供給すればよい。
本実施例では、弾性率の小さいはんだ材料としてはInはんだを用い、その他弾性率の大きいはんだは、Sn/Ag/Cu組成の鉛フリーはんだ材料を用い、上記手法でエリアアレイ型半導体装置と回路配線基板1に供給した。
上記手法ではんだ材料を供給形成されたエリアアレイ型半導体装置と回路配線基板1をリフロー炉で加熱溶融しはんだ付けを行いはんだボール2を形成した。
このような構成を取ることによって、−25℃⇔+125℃の熱ストレスを与える加速試験(熱衝撃試験)結果として、4隅のはんだボールがSn/Ag/Cuはんだ材料のものでは従来700サイクルではんだ接合部が破断していたものが、4隅のはんだボールをInはんだ材料のものへ変更した本実施例のサンプルでは、1000サイクルでも破断せず接合信頼性が向上した。
(第二の実施例)
この実施形態は、第一の実施形態に対して、はんだボール2のはんだ材料を、65In-35Snの組成に変更したこと以外は第一の実施形態と同様の構成である。
この実施形態は、第一の実施形態に対して、はんだボール2のはんだ材料を、65In-35Snの組成に変更したこと以外は第一の実施形態と同様の構成である。
このような構成の場合でも、第一の実施形態と同様、−25℃⇔+125℃の熱ストレスを与える加速試験(熱衝撃試験)結果として、従来700サイクルではんだ接合部が破断していたものが、1000サイクルでも破断せず、接合信頼性が向上した。
以上二つの実施例について述べてきたが、本発明はこれに限ったわけではなく、半導体装置としてベアチップ型半導体装置でも良い。
また、エリアアレイ型半導体装置側と回路配線基板1側に用いるはんだ材料は同じはんだ材料が望ましいが、必ずしもはんだ材料が同じでなくてもはんだボール2の弾性率が小さくなれば構わない。
また、応力が高くなるはんだボールは4隅に限ったわけではなく、半導体Si境界部の直下のはんだボールに適用してもよい。
1 回路配線基板
2 弾性率が低いはんだボール
3 通常のはんだボール
4 Siチップ
5 パッケージ
2 弾性率が低いはんだボール
3 通常のはんだボール
4 Siチップ
5 パッケージ
Claims (2)
- 回路配線を有する回路配線基板と、半導体チップを封止樹脂でパッケージングされたエリアアレイ型半導体装置や半導体チップを前記回路配線基板に配置する構成に於いて、エリアアレイ型半導体装置や半導体チップの、熱ストレスによる応力が高くなる接合部のエリアアレイ型半導体装置や半導体チップと回路配線基板の接続用はんだ材料と、他の部分の接続用はんだ材料が異なることを特徴とするエリアアレイ型半導体装置や半導体チップの実装構造。
- 前記請求項1に記載の熱ストレスによる応力や高くなる接合部のはんだ材料が、他の接合部のはんだ材料の弾性率よりも小さいことを特徴としたエリアアレイ型半導体装置や半導体チップの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405897A JP2005167074A (ja) | 2003-12-04 | 2003-12-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405897A JP2005167074A (ja) | 2003-12-04 | 2003-12-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167074A true JP2005167074A (ja) | 2005-06-23 |
Family
ID=34728439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003405897A Withdrawn JP2005167074A (ja) | 2003-12-04 | 2003-12-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005167074A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134356A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装装置 |
JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
JP2009188075A (ja) * | 2008-02-05 | 2009-08-20 | Fujitsu Ltd | プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ |
-
2003
- 2003-12-04 JP JP2003405897A patent/JP2005167074A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134356A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装装置 |
JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
JP2009188075A (ja) * | 2008-02-05 | 2009-08-20 | Fujitsu Ltd | プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757345B1 (ko) | 플립 칩 패키지 및 그의 제조 방법 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
US8580620B2 (en) | Method of manufacturing semiconductor device | |
JP5645592B2 (ja) | 半導体装置の製造方法 | |
WO2009116517A1 (ja) | 電子装置及びその製造方法 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
JPH09260436A (ja) | 半導体装置 | |
JP2007142097A (ja) | 半導体装置 | |
JP2007027576A (ja) | 半導体装置 | |
JP2005167074A (ja) | 半導体装置 | |
JP2001351946A (ja) | 半導体装置 | |
JP2000133668A (ja) | 半導体装置および実装構造 | |
JP2007158024A (ja) | Bga型半導体装置及びその製造方法 | |
JP2004273617A (ja) | 半導体装置 | |
JP4606376B2 (ja) | 半導体装置 | |
JP2008270446A (ja) | 積層型半導体装置とその製造方法 | |
JP2007317754A (ja) | 半導体装置 | |
JP2001044307A (ja) | 半導体装置およびその製造方法 | |
JP6028908B2 (ja) | 半導体装置 | |
JP2009130074A (ja) | 半導体装置 | |
JP2001339151A (ja) | バンプによる電子部品の実装方法 | |
JPH11233682A (ja) | 半導体装置の外部接続端子 | |
JP3947190B2 (ja) | 半導体チップの実装方法 | |
JPH11154718A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |