JP2005158797A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2005158797A JP2005158797A JP2003390894A JP2003390894A JP2005158797A JP 2005158797 A JP2005158797 A JP 2005158797A JP 2003390894 A JP2003390894 A JP 2003390894A JP 2003390894 A JP2003390894 A JP 2003390894A JP 2005158797 A JP2005158797 A JP 2005158797A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing pad
- groove
- polishing
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハ上に堆積された絶縁膜または金属膜などの表面の凹凸を平坦に加工する化学的機械的研磨(CMP;Chemical Mechanical Polishing)法を用いた半導体装置の製造に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device manufacturing technique, and in particular, uses a chemical mechanical polishing (CMP) method for processing unevenness of a surface such as an insulating film or a metal film deposited on a semiconductor wafer to be flat. The present invention relates to a technique that is effective when applied to the manufacture of semiconductor devices.
CMP装置は、上側に半導体ウエハを保持しながら回転と加圧とを与えるポリシングヘッド部およびその駆動機構、それに対向する形式で下側に研磨パッドが貼り付けされるプラテン(定盤)およびその駆動機構があって、その他研磨パッドのドレッシング機構、半導体ウエハまたはチャック面などの洗浄機構、スラリー(研磨液)供給機構などで構成される。 The CMP apparatus includes a polishing head unit that applies rotation and pressurization while holding a semiconductor wafer on the upper side, and a driving mechanism for the polishing head unit, a platen (surface plate) on which a polishing pad is attached on the lower side in a manner opposed to the polishing head unit, and driving the platen. Other mechanisms include a polishing pad dressing mechanism, a semiconductor wafer or chuck surface cleaning mechanism, a slurry (polishing liquid) supply mechanism, and the like.
ところで、半導体装置の高集積化が進むにつれて、半導体素子は微細化され、素子構造は複雑となる。このため、現在CMP工程において被研磨材(例えば絶縁膜、あるいはアルミニウムまたは銅などの相対的に柔らかい金属膜)の表面に生ずるスクラッチやダメージの増加、異物の増加、研磨特性(研磨レートおよび研磨均一性)の劣化などの問題が生じている。これらは半導体装置の製造歩留まりを低下させる要因の1つとなっており、研磨パッドの表面の目潰れ、研磨パッドの表面に堆積するスラリーの凝集粒子またはパッド・リテーナリングの削れ屑などが原因と考えられる。そこで、上記問題を解決するために様々な検討がなされている。例えば研磨パッドの材料またはその表面に設けられる微細孔や溝の形状、あるいはスラリー中の砥粒や添加剤などの最適化が検討されている(非特許文献1参照)。
本発明者らは、CMP工程において研磨特性を向上させる技術として、研磨パッドの表面に施される微細孔や溝の形状について検討した。例えば研磨パッドの表面を加工して、1〜2mm直径の小さい孔を研磨パッドの表面に多数あける孔パターン(Perforation)、格子状に溝をあけるXY格子パターン(X-Y Grooved)、または同心円状に溝をあける同心円パターン(K Grooved)を形成し、スラリーの流動性や半導体ウエハ面内における研磨特性の向上を図った。 The inventors of the present invention have studied the shape of fine holes and grooves formed on the surface of the polishing pad as a technique for improving the polishing characteristics in the CMP process. For example, by processing the surface of the polishing pad, a hole pattern (Perforation) in which a number of small holes with a diameter of 1 to 2 mm are formed on the surface of the polishing pad, an XY lattice pattern (XY Grooved) in which grooves are formed in a lattice shape, or concentric grooves A concentric pattern (K Grooved) was formed to improve the fluidity of the slurry and the polishing characteristics in the semiconductor wafer surface.
しかし、これらパターンを研磨パッドの表面に施しても、研磨パッド上に滴下されたスラリーが滑らかに広がらず、CMP装置に設定される研磨条件、例えばプラテン回転数、スラリーの滴下量またはポリシングヘッド部の回転数や荷重などが変わると、これに追従して研磨特性も変化してしまう。このため、研磨パッドの表面に施されるパターンと研磨条件との整合性を確認する必要があり、また良好な研磨特性を得るための研磨条件が狭いという問題もある。さらに多量のスラリーが必要とされるため、CMP工程の製造コストが相対的に高くなってしまう。 However, even if these patterns are applied to the surface of the polishing pad, the slurry dropped on the polishing pad does not spread smoothly, and polishing conditions set in the CMP apparatus, such as the platen rotation speed, the amount of slurry dropped, or the polishing head portion When the rotation speed or load of the wafer changes, the polishing characteristics change following this. For this reason, it is necessary to confirm the consistency between the pattern applied to the surface of the polishing pad and the polishing conditions, and there is also a problem that the polishing conditions for obtaining good polishing characteristics are narrow. Furthermore, since a large amount of slurry is required, the manufacturing cost of the CMP process becomes relatively high.
本発明の目的は、CMPにおける研磨特性を向上させることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of improving polishing characteristics in CMP.
本発明の他の目的は、CMPにおいて使用するスラリーの滴下量を相対的に少なくすることのできる技術を提供することにある。 Another object of the present invention is to provide a technique capable of relatively reducing the dripping amount of slurry used in CMP.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明による半導体装置の製造方法は、半導体基板上に形成された被研磨材の表面を研磨パッドを用いて化学的および機械的に研磨する工程を含み、研磨パッドの表面を、所定の放射角度を持って複数の領域に分割すると共に、複数の領域のそれぞれに、研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝を形成するものである。 A method of manufacturing a semiconductor device according to the present invention includes a step of chemically and mechanically polishing the surface of a material to be polished formed on a semiconductor substrate using a polishing pad, and the surface of the polishing pad is subjected to a predetermined radiation angle. Are divided into a plurality of regions, and each of the plurality of regions is formed with a processing groove extending radially from the center of the polishing pad toward the outer periphery.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝を研磨パッドの表面に形成することにより、研磨パッド上に滴下されたスラリーの広がり(自己拡散)が滑らかとなり、研磨特性が向上する。またスラリーの広がりが滑らかになることから、スラリーの滴下量を相対的に少なくすることができる。 By forming a processing groove on the surface of the polishing pad that extends while branching radially from the center of the polishing pad to the outer periphery, the spread (self-diffusion) of the slurry dripped onto the polishing pad becomes smoother and the polishing characteristics are improved. To do. Further, since the spread of the slurry becomes smooth, the dripping amount of the slurry can be relatively reduced.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
本発明の実施の形態であるCMOS(Complementary Metal Oxide Semiconductor)デバイスの製造方法の一例について、図1〜図14を用いて工程順に説明する。 An example of a method for manufacturing a complementary metal oxide semiconductor (CMOS) device according to an embodiment of the present invention will be described in the order of steps with reference to FIGS.
まず、図1(a)に示すように、比抵抗が10Ωcm程度の単結晶シリコンからなる半導体基板(円形の薄い板状に加工した半導体ウエハ)1を用意する。続いて半導体基板1を850℃程度で熱処理して、その主面に膜厚10nm程度の薄いパッド酸化膜(図示せず)を形成する。続いてこのパッド酸化膜の上に膜厚120nm程度の窒化シリコン膜(図示せず)をCVD(Chemical Vapor Deposition)法により堆積した後、フォトレジスト膜をマスクにしたドライエッチングにより素子分離領域の窒化シリコン膜とパッド酸化膜とを除去する。パッド酸化膜は、後の工程で素子分離溝の内部に埋め込まれる酸化シリコン膜をデンシファイ(焼き締め)するときなどに半導体基板1に加わるストレスを緩和する目的で形成される。また窒化シリコン膜は酸化されにくい性質を持つので、その下部(活性領域)の半導体基板1表面の酸化を防止するマスクとして利用される。
First, as shown in FIG. 1A, a semiconductor substrate (semiconductor wafer processed into a circular thin plate) 1 made of single crystal silicon having a specific resistance of about 10 Ωcm is prepared. Subsequently, the
次いで、窒化シリコン膜をマスクにしたドライエッチングにより素子分離領域の半導体基板1に深さ350nm程度の分離溝4aを形成した後、エッチングで分離溝4aの内壁に生じたダメージ層を除去するために、半導体基板1を1000℃程度で熱処理して分離溝4aの内壁に膜厚10nm程度の薄い酸化シリコン膜2を形成する。続いてCVD法により半導体基板1上に酸化シリコン膜4bを堆積する。
Next, an
次に、図1(b)に示すように、この酸化シリコン膜4bの膜質を改善するために、半導体基板1を熱処理して酸化シリコン膜4bをデンシファイ(焼き締め)する。その後、窒化シリコン膜をストッパに用いたCMP法にてその酸化シリコン膜4bを研磨して分離溝4aの内部に残すことにより、表面が平坦化された素子分離部を形成する。
Next, as shown in FIG. 1B, in order to improve the quality of the
ここで、上記素子分離部を形成する際のCMP処理について説明する。まず、酸化シリコン膜4bの研磨時には、研磨材として主にシリカ系スラリーを用い、また研磨パッドとしては、独立気泡が形成されたポリウレタン発泡体からなり、その径の平均値が約150μm以下のものを用いることを例示できる。
Here, the CMP process when forming the element isolation part will be described. First, when polishing the
さらに、研磨パッドの表面には溝加工が施されている。図2(a)に、研磨パッドの表面に設けられた第1溝パターンを示し、同図(b)に、第1溝パターンの一部を拡大した図を示す。 Further, the surface of the polishing pad is grooved. FIG. 2A shows a first groove pattern provided on the surface of the polishing pad, and FIG. 2B shows an enlarged view of a part of the first groove pattern.
研磨パッドPDの表面は、研磨パッドPDの中心から所定の放射角度(θ1)を持って複数の領域(図中、点線で示す)に分けられており、各々の領域のほぼ全面に、加工溝が研磨パッドPDの中心部から外周方向へ放射上に分岐しながら延びる第1溝パターンP1が形成されている。第1溝パターンP1は、研磨パッドPDの中心部から外周方向へ真っ直ぐに延びる1次加工溝TN1、1次加工溝TN1から分岐し外周方向へ延びる2次加工溝TN2、さらに2次加工溝TN2から分岐し外周方向へ延びる3次加工溝TN3とからなる。1次〜3次加工溝TN1,TN2,TN3は研磨パッドPDの外周に到達せず、外周に到達するまでに消失する。さらにスラリーの流量を保持するため、1次〜3次加工溝TN1,TN2,TN3は互いに結合しないように配置されている。また第1溝パターンP1では階段分岐を採用している。すなわち、1次加工溝TN1から2次加工溝TN2が分岐した後も1次加工溝TN1は分岐前と同じ方向にそのまま延びており、同様に2次加工溝TN2から3次加工溝TN3が分岐した後も2次加工溝TN2は分岐前と同じ方向にそのまま延びている。 The surface of the polishing pad PD is divided into a plurality of regions (indicated by dotted lines in the figure) with a predetermined radiation angle (θ 1 ) from the center of the polishing pad PD. A first groove pattern P1 is formed that extends while the groove branches radially from the center of the polishing pad PD toward the outer periphery. The first groove pattern P1 includes a primary processing groove TN1 that extends straight from the center of the polishing pad PD in the outer peripheral direction, a secondary processing groove TN2 that branches from the primary processing groove TN1 and extends in the outer peripheral direction, and further a secondary processing groove TN2. And a tertiary machining groove TN3 extending from the outer circumference and extending in the outer circumferential direction. The primary to tertiary processed grooves TN1, TN2, and TN3 do not reach the outer periphery of the polishing pad PD, and disappear before reaching the outer periphery. Furthermore, in order to maintain the flow rate of the slurry, the primary to tertiary processing grooves TN1, TN2, and TN3 are arranged so as not to be coupled to each other. The first groove pattern P1 employs a staircase branch. That is, even after the secondary machining groove TN2 is branched from the primary machining groove TN1, the primary machining groove TN1 extends in the same direction as before the branching, and similarly, the secondary machining groove TN2 is branched from the tertiary machining groove TN3. After that, the secondary machining groove TN2 extends in the same direction as before branching.
1次加工溝TN1とそれから分岐する2次加工溝TN2とがなす外周方向の分岐角度θ2および2次加工溝TN2とそれから分岐する3次加工溝TN3とがなす外周方向の分岐角度θ3は90度以内であればよいが、適正角度として30〜60度を挙げることができる。図2に示す第1溝パターンP1では、分岐角度θ2、θ3を45度としている。また第1溝パターンP1が形成された1つの領域の放射角度θ1は30〜60度が望ましい。図2に示す第1溝パターンP1では、放射角度θ1を45度としている。 The branch angle θ 2 in the outer circumferential direction formed by the primary machining groove TN1 and the secondary machining groove TN2 branched therefrom, and the branch angle θ 3 in the outer circumferential direction formed by the secondary machining groove TN2 and the tertiary machining groove TN3 branched therefrom. Although it should just be within 90 degree | times, 30-60 degree | times can be mentioned as a suitable angle. In the first groove pattern P1 shown in FIG. 2, the branch angles θ 2 and θ 3 are set to 45 degrees. Further, the radiation angle θ 1 of one region where the first groove pattern P1 is formed is preferably 30 to 60 degrees. In the first groove pattern P1 shown in FIG. 2, the radiation angle θ 1 is 45 degrees.
なお、第1溝パターンP1では1次〜3次加工溝TN1,TN2,TN3を形成したが、これに限定されるものではなく、4次以上の加工溝を形成してもよい。しかし、研磨パッドPDに多くの加工溝を形成すると加工溝同士が結合し、スラリーの流量を保持できなくなる可能性があるため、3次までの加工溝を形成するのが望ましい。また第1溝パターンP1では1次加工溝TN1は全て研磨パッドPDの中心部から外周方向へ延びており、中心部以外から外周方向へ延びる1次加工溝TN1は形成されない。 In the first groove pattern P1, primary to tertiary processed grooves TN1, TN2, and TN3 are formed. However, the present invention is not limited to this, and fourth or higher processed grooves may be formed. However, if many processed grooves are formed in the polishing pad PD, the processed grooves may be coupled to each other and the slurry flow rate may not be maintained. Therefore, it is desirable to form the processed grooves up to the third order. Further, in the first groove pattern P1, all the primary processing grooves TN1 extend in the outer peripheral direction from the center of the polishing pad PD, and the primary processing grooves TN1 extending in the outer peripheral direction from other than the center are not formed.
1次〜3次加工溝TN1,TN2,TN3の幅は、全て同じにすることもできるが、スラリーの流量を保持するためには、次数が増えるに従い順次細くすることが望ましい。図3に、加工溝の一部を拡大した図を示す。ここでは、1次加工溝TN1とそれから分岐した2次加工溝TN2の一部が示されている。2次加工溝TN2の幅は1次加工溝TN1の幅よりも細くなっており、その関係は、例えば式(1)で表すことができる。 The widths of the primary to tertiary processed grooves TN1, TN2, and TN3 can all be the same. However, in order to maintain the flow rate of the slurry, it is desirable that the width is gradually reduced as the order increases. FIG. 3 shows an enlarged view of a part of the machining groove. Here, the primary machining groove TN1 and a part of the secondary machining groove TN2 branched therefrom are shown. The width of the secondary machining groove TN2 is narrower than the width of the primary machining groove TN1, and the relationship can be expressed by, for example, Expression (1).
A=α×Bβ 式(1)
式(1)におけるAは1次加工溝TN1の幅、Bは2次加工溝TN2の幅、αおよびβは任意定数である。なおここでは、1次加工溝TN1の幅と2次加工溝TN2の幅との関係について説明したが、これに限定されるものではなく、n(nは1以上の整数)次加工溝の幅と(n+1)次加工溝の幅との関係に適用することができ、例えば3次加工溝TN3の幅は2次加工溝TN2の幅よりも細く、式(1)で表される関係を満たすことができる。
A = α × Bβ Formula (1)
In Formula (1), A is the width of the primary machining groove TN1, B is the width of the secondary machining groove TN2, and α and β are arbitrary constants. Here, the relationship between the width of the primary machining groove TN1 and the width of the secondary machining groove TN2 has been described. However, the present invention is not limited to this, and the width of the n (n is an integer of 1 or more) secondary machining groove. And the width of the (n + 1) -order processed groove, for example, the width of the tertiary-processed groove TN3 is narrower than the width of the secondary-processed groove TN2, and satisfies the relationship expressed by Expression (1). be able to.
このように、研磨パッドPDの中心部から外周方向へ放射状に分岐しながら延びる加工溝を研磨パッドPDの表面に形成することにより、研磨パッドPD上に滴下されたスラリーの広がりを滑らかにすることができて、これにより研磨特性を向上することができる。またスラリーの広がりが滑らかになることから、その表面に微細孔や溝を形成しない研磨パッドを使用した場合よりもスラリーの滴下量を30〜40%程度低減することができる。これによりCMP工程における製造コストを下げることができる。 In this way, by forming a processing groove on the surface of the polishing pad PD that extends while radially branching from the center of the polishing pad PD toward the outer peripheral direction, the spread of the slurry dropped on the polishing pad PD is made smooth. As a result, the polishing characteristics can be improved. Further, since the spread of the slurry becomes smooth, the dripping amount of the slurry can be reduced by about 30 to 40% as compared with the case where a polishing pad that does not form micropores or grooves on the surface is used. Thereby, the manufacturing cost in the CMP process can be reduced.
次に、放射角度θ1を60度として、前記第1溝パターンP1の分岐ルールを変更した他の溝パターンを図4〜図7に示す。 Next, other groove patterns obtained by changing the branching rule of the first groove pattern P1 with the radiation angle θ 1 being 60 degrees are shown in FIGS.
図4は、分岐角度θ2,θ3を30度とした段階分岐の第2溝パターンを示す。第2溝パターンP2では、前記第1溝パターンP1と同様の階段分岐を採用しているが、1次加工溝TN1とそれから分岐する2次加工溝TN2とがなす外周方向の分岐角度θ2および2次加工溝TN2とそれから分岐する3次加工溝TN3とがなす外周方向の分岐角度θ3を30度としている。 FIG. 4 shows the second groove pattern of the step branch with the branch angles θ 2 and θ 3 set to 30 degrees. The second groove pattern P2 employs the same stepped branch as the first groove pattern P1, but the branch angle θ 2 in the outer circumferential direction formed by the primary machining groove TN1 and the secondary machining groove TN2 branched therefrom and The branch angle θ 3 in the outer circumferential direction formed by the secondary machining groove TN2 and the tertiary machining groove TN3 branched therefrom is 30 degrees.
図5は、n次加工溝から(n+1)次加工溝が分岐した後、n次加工溝が分岐前と異なる方向に延びる完全分岐を採用した第3溝パターンを示す。第3溝パターンP3では、加工溝は研磨パッドPDの中心部から外周方向へ放射状に延びており、分岐するが、分岐角度および分岐する次数は任意である。 FIG. 5 shows a third groove pattern employing a complete branch in which the n-th processed groove extends in a direction different from that before the branch after the (n + 1) -th processed groove is branched from the n-th processed groove. In the third groove pattern P3, the processing groove extends radially from the center of the polishing pad PD in the outer peripheral direction and branches, but the branching angle and the branching order are arbitrary.
図6は、n次加工溝から(n+1)次加工溝が分岐した後、n次加工溝が分岐前と同じ方向および異なる方向に延びる第1混合分岐を採用した第4溝パターンを示す。第4溝パターンP4では、加工溝は研磨パッドPDの中心部から外周方向へ放射状に延びており、分岐するが、分岐角度を30度または任意の角度としており、また分岐する次元は任意である。 FIG. 6 shows a fourth groove pattern that employs a first mixed branch in which the n-th processed groove extends in the same direction as that before the branch and a different direction after the (n + 1) -th processed groove branches from the n-th processed groove. In the fourth groove pattern P4, the processing grooves extend radially from the center of the polishing pad PD toward the outer peripheral direction and branch. However, the branch angle is 30 degrees or an arbitrary angle, and the branching dimension is arbitrary. .
図7は、n次加工溝から(n+1)次加工溝が分岐した後、n次加工溝が分岐前と同じ方向および異なる方向に延びる第2混合分岐を採用した第5溝パターンを示す。第5溝パターンP5では、前記第4溝パターンP4と同様に、分岐角度θ3を30度または任意の角度としており、また分岐する次元は任意である。さらに第5溝パターンP5では、単位面積当たりの加工溝の比率をほぼ一定としている。すなわち、図中に示したA領域とB領域とにおいて加工溝の面積割合がほぼ一定になるように、加工溝が配置されている。これによりスラリーの流量を保持することができる。 FIG. 7 shows a fifth groove pattern employing a second mixed branch in which the (n + 1) -th processed groove is branched from the n-th processed groove and then the n-th processed groove extends in the same direction as that before branching and in a different direction. In the fifth groove pattern P5, similarly to the fourth groove pattern P4, the branching angle θ 3 is 30 degrees or an arbitrary angle, and the branching dimension is arbitrary. Further, in the fifth groove pattern P5, the ratio of the processed grooves per unit area is made substantially constant. That is, the processing grooves are arranged so that the area ratio of the processing grooves is substantially constant in the A region and the B region shown in the drawing. Thereby, the flow rate of the slurry can be maintained.
次に、放射角度θ1を30度として、前記第1溝パターンP1の分岐ルールを変更した他の溝パターンを図8に示す。第6溝パターンP6では、研磨パッドPDの回転方向に依存した加工溝が配置されている。例えば2次加工溝TN2および3次加工溝TN3が、研磨パッドPDの回転方向と反対の外周方向のみに延びており、これによりスラリーが研磨パッドPDの回転方向と反対の方向に滑らかに広がることができる。 Next, FIG. 8 shows another groove pattern in which the radiation angle θ 1 is 30 degrees and the branching rule of the first groove pattern P1 is changed. In the sixth groove pattern P6, processing grooves depending on the rotation direction of the polishing pad PD are arranged. For example, the secondary processing groove TN2 and the tertiary processing groove TN3 extend only in the outer peripheral direction opposite to the rotation direction of the polishing pad PD, and thereby the slurry smoothly spreads in the direction opposite to the rotation direction of the polishing pad PD. Can do.
このような研磨パッドPDを用いて、窒化シリコン膜を研磨終点として分離溝4aの外部の酸化シリコン膜4bを研磨する。また酸化シリコン膜4bの研磨時においては、図9に示すようなCMP装置を用いる。このCMP装置は、モータM1の駆動力によって回転運動を行うプラテンPLT上に研磨パッドPDが載置される。キャリアCRYは、半導体ウエハ(半導体基板1)の主面を研磨パッドPDに向けて保持し、モータM2の駆動力によって回転運動を行う。このような状況下において、研磨パッドPDの表面にスラリーSLRを供給しつつ、プラテンPLTの回転運動およびキャリアCRYの回転運動によって半導体ウエハの主面に成膜された酸化シリコン膜4bを化学的および機械的に研磨するものである。また図10は、図9に示したCMP装置のうち、キャリアCRYを拡大して示したものである。キャリアCRYは、半導体ウエハを保持するウエハチャックCHK、半導体ウエハが研磨中に外れることを防ぐリテーナリングRNGおよびこれらの部位を保持し半導体ウエハに研磨圧力を加える研磨ハウジングHOSなどから形成されている
上記酸化シリコン膜4bの形成後、例えば希釈アンモニア水、純水およびDHF(希フッ酸)溶液を用いた洗浄により、半導体基板1の表面に付着した研磨砥粒および汚染を除去する。
Using such a polishing pad PD, the
次に、図11(a)に示すように、熱リン酸を用いたウェットエッチングにより半導体基板1の活性領域上に残った窒化シリコン膜を除去した後、半導体基板1のnチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成する領域にホウ素(B)をイオン注入してp型ウェル5を形成する。続いて半導体基板1のpチャネル型MISFETを形成する領域にリン(P)をイオン注入してn型ウェル6を形成する。
Next, as shown in FIG. 11A, after the silicon nitride film remaining on the active region of the
次いで、半導体基板1を熱処理することによって、p型ウェル5およびn型ウェル6の表面にゲート絶縁膜7を形成した後、ゲート絶縁膜7の上部にゲート電極8を形成する。ゲート電極8は、例えばリンをドープした低抵抗多結晶シリコン膜、窒化タングステン(WN)膜、およびタングステン(W)膜をこの順で積層した3層の導電性膜によって構成する。
Next, the
次いで、p型ウェル5にリンまたはヒ素(As)をイオン注入することよってn型半導体領域(ソース、ドレイン)9を形成し、n型ウェル6にホウ素をイオン注入することによってp型半導体領域(ソース、ドレイン)10を形成する。ここまでの工程によって、p型ウェル5にnチャネル型MISFETQnが形成され、n型ウェル6にpチャネル型MISFETQpが形成される。続いてnチャネル型MISFETQnおよびpチャネル型MISFETQpの上部に酸化シリコンからなる層間絶縁膜11を形成する。
Then, phosphorus or arsenic (As) is ion-implanted into the p-type well 5 to form an n-type semiconductor region (source / drain) 9, and boron is ion-implanted into the n-type well 6 to form a p-type semiconductor region ( (Source, drain) 10 is formed. Through the steps so far, the n-channel MISFET Qn is formed in the p-
次に、図11(b)に示すように、CMP法により層間絶縁膜11の表面を研磨して、その表面を平坦に加工する。研磨時においては、前記図9に示したCMP装置を用い、本実施の形態である加工溝を形成した研磨パッドにより、層間絶縁膜11を研磨する。
Next, as shown in FIG. 11B, the surface of the
次に、図12(a)に示すように、フォトレジスト膜をマスクにして層間絶縁膜11をドライエッチングすることにより、n型半導体領域(ソース、ドレイン)9およびp型半導体領域(ソース、ドレイン)10の上部にコンタクトホール12を形成する。続いてコンタクトホール12内を含む半導体基板1上に、スパッタリング法により、例えば膜厚10nm程度のチタン(Ti)膜および膜厚10nm程度の窒化チタン(TiN)膜を順次堆積してバリア導体膜13aを形成した後、さらにCVD法により、例えば膜厚500nm程度のタングステン膜13bを堆積し、コンタクトホール12を埋め込む。
Next, as shown in FIG. 12A, the
次に、図12(b)に示すように、コンタクトホール12以外の層間絶縁膜11上のバリア導体膜13aおよびタングステン膜13bを、例えばCMP法により除去し、プラグ13を形成する。研磨時においては、前記図9に示したCMP装置を用い、本実施の形態である加工溝を形成した研磨パッドにより、層間絶縁膜11を研磨終点としてコンタクトホール12の外部のバリア導体膜13aおよびタングステン膜13bを研磨する。
Next, as shown in FIG. 12B, the
次に、図13(a)に示すように、半導体基板1上に、例えばCVD法により窒化シリコン膜を堆積することにより、エッチングストッパ膜14を形成する。エッチングストッパ膜14は、その上層の絶縁膜に配線形成用の溝や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するためのものである。本実施の形態では、このエッチングストッパ膜14として窒化シリコン膜を用いることを例示するが、窒化シリコン膜の代わりにプラズマCVD法により堆積した炭化シリコン(SiC)膜または炭化シリコン膜の成分中に窒素(N)を所定量含む炭窒化シリコン(SiCN)膜を用いてもよい。
Next, as shown in FIG. 13A, an
次いで、例えばエッチングストッパ膜14の表面にCVD法により酸化シリコン膜を堆積し、膜厚200nm程度の層間絶縁膜15を堆積する。続いてフォトレジスト膜をマスクにしてエッチングストッパ膜14および層間絶縁膜15をドライエッチングすることにより埋め込み配線形成用の配線溝16を形成する。続いて配線溝16の底部に露出したプラグ13の表面の反応層を除去するために、アルゴン(Ar)雰囲気中にてスパッタエッチングによる半導体基板1の表面処理を行う。
Next, for example, a silicon oxide film is deposited on the surface of the
次いで、半導体基板1の全面に、バリア導体膜17Aとなる、例えば窒化タンタル(TaN)膜を反応性スパッタリングにより堆積する。この窒化タンタル膜の堆積は、この後の工程において堆積する銅(Cu)膜の密着性の向上および銅の拡散防止のために行うもので、その膜厚は約30nmとすることを例示できる。なお本実施の形態においては、バリア導体膜17Aとして窒化タンタル膜を例示するが、タンタル(Ta)等の金属膜、窒化タンタルとタンタルとの積層膜、窒化チタン膜あるいは金属膜と窒化チタン膜との積層膜等であってもよい。
Next, a tantalum nitride (TaN) film, for example, which becomes the
次いで、バリア導体膜17Aが堆積された半導体基板1の全面に、シード膜となる、例えば銅膜または銅合金膜をイオン化スパッタリング法またはCVD法によって堆積する。続いてシード膜が堆積された半導体基板1の全面に、配線溝16を埋め込むように銅膜を堆積し、この銅膜と上記したシード膜とを合わせて導電性膜17Bとする。この配線溝16を埋め込む銅膜は、例えば電解めっき法にて形成し、めっき液としては、例えば硫酸(H2SO4)に10%の硫酸銅(CuSO4)および銅膜のカバレージ向上用の添加剤を加えたものを用いる。なお本実施の形態においては、配線溝16を埋め込む銅膜の堆積に電解めっき法を用いる場合を例示しているが、無電解めっき法を用いてもよい。続いてアニール処理によって銅膜の歪みを緩和させることにより、良質な銅膜を得ることができる。
Next, for example, a copper film or a copper alloy film serving as a seed film is deposited on the entire surface of the
次に、図13(b)に示すように、層間絶縁膜15上の余分なバリア導体膜17Aおよび導電性膜17Bを除去し、配線溝16内にバリア導体膜17Aおよび導電性膜17Bを残すことにより、埋め込み配線17を形成する。バリア導体膜17Aおよび導電性膜17Bの除去は、CMP法を用いた研磨により行う。この時、配線溝16以外の領域のバリア導体膜17Aを完全に除去するために、オーバー研磨を施す必要がある。またバリア導体膜17Aの研磨速度は、導電性膜17Bの研磨速度に比べて遅いことから、このオーバー研磨処理時に相対的に幅が広い配線溝16では、埋め込まれる導電性膜17Bが選択的に研磨されて中央部に窪みが生ずる場合がある。研磨時においては、前記図9に示したCMP装置を用い、本実施の形態である加工溝を形成した研磨パッドにより、層間絶縁膜15を研磨終点として配線溝16の外部のバリア導体膜17Aおよび導電性膜17Bを研磨する。
Next, as shown in FIG. 13B, the excess
次に、図14(a)に示すように、埋め込み配線17および層間絶縁膜15上に窒化シリコン膜を堆積してエッチングストッパ膜18を形成する。この窒化シリコン膜の堆積には、例えばプラズマCVD法を用いることができ、その膜厚は約50nmとする。前記エッチングストッパ膜14と同様に、エッチングストッパ膜18として炭化シリコン膜または炭窒化シリコン膜を用いてもよい。エッチングストッパ膜18は、後の工程において、エッチングを行う際のエッチングストッパ層として機能させることができる。またエッチングストッパ膜18は、埋め込み配線17の導電性膜17Bをなす銅の拡散を抑制する機能も有する。
Next, as shown in FIG. 14A, a silicon nitride film is deposited on the buried
次いで、エッチングストッパ膜18の表面に、膜厚200nm程度の絶縁膜19を堆積する。この絶縁膜19として、フッ素を添加したCVD酸化膜などの低誘電率膜(SiOF膜)を例示することができる。続いてCMP法により絶縁膜19の表面を研磨して、その表面を平坦に加工する。研磨時においては、前記図9に示したCMP装置を用い、本実施の形態である加工溝を形成した研磨パッドにより、絶縁膜19を研磨する。
Next, an insulating
次いで、絶縁膜19の表面に、例えばプラズマCVD法にて窒化シリコン膜を堆積し、膜厚25nm程度のエッチングストッパ膜20を形成する。前記エッチングストッパ膜14、18と同様に、エッチングストッパ膜20として炭化シリコン膜または炭窒化シリコン膜を用いてもよい。このエッチングストッパ膜20は、後の工程においてエッチングストッパ膜20上に絶縁膜を形成し、その絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり加工寸法精度が劣化したりすることを回避するためのものである。
Next, a silicon nitride film is deposited on the surface of the insulating
次いで、エッチングストッパ膜20の表面に、例えばCVD法にて酸化シリコン膜を堆積し、膜厚225nm程度の絶縁膜21を形成する。前記絶縁膜19と同様に、この絶縁膜21をフッ素を添加したCVD酸化膜などの低誘電率膜としてもよい。それにより、本実施の形態の半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善することができる。なお図示は省略するが、絶縁膜21の形成後、絶縁膜21の表面に、例えばプラズマCVD法にて窒化シリコン膜を堆積することにより、前記エッチングストッパ膜14、18、20と同様のエッチングストッパ膜を形成する。
Next, a silicon oxide film is deposited on the surface of the
次いで、配線である埋め込み配線17と、後の工程にて形成する上層配線である埋め込み配線とを接続するためのコンタクトホールを形成する。なおこのコンタクトホールは、図14(a)には表示されない領域で形成されているものとする。またこのコンタクトホールは、絶縁膜21上に埋め込み配線17と接続するためのコンタクトホールパターンと同一形状のフォトレジスト膜を形成し、それをマスクとして絶縁膜21、エッチングストッパ膜20、絶縁膜19およびエッチングストッパ膜18を順次ドライエッチングすることによって形成することができる。続いてフォトレジスト膜を除去し、絶縁膜21上に配線溝パターンと同一形状のフォトレジスト膜を形成し、それをマスクとして絶縁膜21およびエッチングストッパ膜20を順次ドライエッチングすることによって、幅が0.25μm〜50μm程度の配線溝22を形成する。
Next, a contact hole is formed for connecting the embedded
次いで、バリア導体膜17Aを堆積した工程と同様の工程により、膜厚50nm程度のバリア導体膜23Aを堆積する。このバリア導体膜23Aとしては、例えばタンタル(Ta)膜を用いることができる。なお本実施の形態においてはバリア導体膜23Aとしてタンタル膜を例示するが、窒化タンタル膜、窒化チタン膜あるいはタンタル膜等の金属膜と窒化膜との積層膜等であってもよい。またバリア導体膜23Aが窒化チタン膜の場合、この後の工程である銅膜の堆積直前に窒化チタン膜の表面をスパッタエッチングすることも可能である。
Next, a
次いで、バリア導体膜23Aが堆積された半導体基板1の全面に、シード膜となる、例えば銅膜または銅合金膜を長距離スパッタリング法またはCVD法によって堆積する。続いてシード膜が堆積された半導体基板1の全面に、例えば銅膜からなる膜厚750nm程度の導電性膜を上記コンタクトホールおよび配線溝22を埋め込むように堆積し、この導電性膜と上記したシード膜とを合わせて導電性膜23Bとする。このコンタクトホールおよび配線溝22を埋め込む導電性膜は、例えば電解めっき法にて形成することができる。続いてアニール処理によってその導電性膜23Bの歪みを除去し安定化させる。
Next, for example, a copper film or a copper alloy film serving as a seed film is deposited on the entire surface of the
次に、図14(b)に示すように、CMP法を用いた研磨によって絶縁膜21上の余分なバリア導体膜23Aおよび導電性膜23Bを除去し、上記コンタクトホールおよび配線溝22内にバリア導体膜23Aおよび導電性膜23Bを残すことで、埋め込み配線23を形成する。
Next, as shown in FIG. 14B, the excess
上記埋め込み配線23の形成後、例えば図14を用いて説明した工程と同様の工程を繰り返すことにより、埋め込み配線23の上部にさらに多層に配線を形成し、さらにパッシベーション膜で半導体基板1の全面を覆うことにより、CMOSデバイスが略完成する。
After the formation of the embedded
なお、本実施の形態では、本発明をCMOSデバイスの製造過程であるCMP工程に適用した場合について説明したが、被研磨材の材質に限定されることなく、いかなる半導体装置の製造過程であるCMP工程にも適用可能である。 In the present embodiment, the case where the present invention is applied to the CMP process, which is a process for manufacturing a CMOS device, has been described. However, the present invention is not limited to the material of the material to be polished, and any process for manufacturing a semiconductor device. It can also be applied to processes.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、前記実施の形態では、CMP用の研磨パッドに適用した場合について説明したが、シリコン結晶研磨用パッドまたは光学レンズ研磨用パッドなどにも適用することが可能である。 For example, in the above-described embodiment, the case where the present invention is applied to a CMP polishing pad has been described. However, the present invention can also be applied to a silicon crystal polishing pad or an optical lens polishing pad.
本発明は、半導体ウエハ上に堆積された絶縁膜または金属膜などの表面の凹凸を平坦に加工するCMP工程を有する半導体装置の製造方法に適用することができる。 The present invention can be applied to a method of manufacturing a semiconductor device having a CMP process in which unevenness on the surface of an insulating film or a metal film deposited on a semiconductor wafer is processed flat.
1 半導体基板
2 酸化シリコン膜
4a 分離溝
4b 酸化シリコン膜
5 p型ウェル
6 n型ウェル
7 ゲート絶縁膜
8 ゲート電極
9 n型半導体領域(ソース、ドレイン)
10 p型半導体領域(ソース、ドレイン)
11 層間絶縁膜
12 コンタクトホール
13 プラグ
13a バリア導体膜
13b タングステン膜
14 エッチングストッパ膜
15 層間絶縁膜
16 配線溝
17 埋め込み配線
17A バリア導体膜
17B 導電性膜
18 エッチングストッパ膜
19 絶縁膜
20 エッチングストッパ膜
21 絶縁膜
22 配線溝(溝部)
23 埋め込み配線
23A バリア導体膜
23B 導電性膜
CHK ウエハチャック
CRY キャリア
HOS 研磨ハウジング
M1、M2 モータ
TN1 1次加工溝
TN2 2次加工溝
TN3 3次加工溝
P1 第1溝パターン
P2 第2溝パターン
P3 第3溝パターン
P4 第4溝パターン
P5 第5溝パターン
P6 第6溝パターン
PD 研磨パッド
PLT プラテン
Qn nチャネル型MISFET
Qp pチャネル型MISFET
RNG リテーナリング
SLR スラリー
DESCRIPTION OF
10 p-type semiconductor region (source, drain)
DESCRIPTION OF
23 Embedded wiring 23A
Qp p-channel MISFET
RNG Retainer Ring SLR Slurry
Claims (5)
前記研磨パッドの表面は、所定の放射角度を持って複数の領域に分割され、
前記複数の領域のそれぞれには、前記研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝が形成されていることを特徴とする半導体装置の製造方法。 A step of chemically and mechanically polishing a surface of a material to be polished formed on a semiconductor substrate using a polishing pad;
The surface of the polishing pad is divided into a plurality of regions with a predetermined radiation angle,
Each of the plurality of regions is formed with a processing groove extending radially from the central portion of the polishing pad in the outer circumferential direction.
前記研磨パッドの表面は、所定の放射角度を持って複数の領域に分割され、
前記複数の領域のそれぞれには、前記研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝が形成され、
n(但し、nは1以上の整数)次加工溝から分岐した(n+1)次加工溝の幅が前記n次加工溝の幅よりも細く形成されることを特徴とする半導体装置の製造方法。 A step of chemically and mechanically polishing a surface of a material to be polished formed on a semiconductor substrate using a polishing pad;
The surface of the polishing pad is divided into a plurality of regions with a predetermined radiation angle,
Each of the plurality of regions is formed with a processing groove extending while radially branching from the center of the polishing pad toward the outer periphery.
A method of manufacturing a semiconductor device, wherein a width of an (n + 1) -order processed groove branched from an n-number (where n is an integer of 1 or more) next-processed groove is narrower than the width of the n-order processed groove.
前記研磨パッドの表面は、所定の放射角度を持って複数の領域に分割され、
前記複数の領域のそれぞれには、前記研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝が形成され、
n(但し、nは1以上の整数)次加工溝と前記n次加工溝から分岐した(n+1)次加工溝とがなす外周方向の分岐角度を90度以内とすることを特徴とする半導体装置の製造方法。 A step of chemically and mechanically polishing a surface of a material to be polished formed on a semiconductor substrate using a polishing pad;
The surface of the polishing pad is divided into a plurality of regions with a predetermined radiation angle,
Each of the plurality of regions is formed with a processing groove extending while radially branching from the center of the polishing pad toward the outer periphery.
A branching angle in the outer peripheral direction formed by an n (where n is an integer greater than or equal to 1) primary processing groove and an (n + 1) primary processing groove branched from the n-order processing groove is within 90 degrees. Manufacturing method.
前記研磨パッドの表面は、所定の放射角度を持って複数の領域に分割され、
前記複数の領域のそれぞれには、前記研磨パッドの中心部から外周方向へ放射状に分岐しながら延びる加工溝が形成され、
前記研磨パッドの単位面積当たりの前記加工溝の比率がほぼ一定であることを特徴とする半導体装置の製造方法。 A step of chemically and mechanically polishing a surface of a material to be polished formed on a semiconductor substrate using a polishing pad;
The surface of the polishing pad is divided into a plurality of regions with a predetermined radiation angle,
Each of the plurality of regions is formed with a processing groove extending while radially branching from the center of the polishing pad toward the outer periphery.
A method of manufacturing a semiconductor device, wherein a ratio of the processing groove per unit area of the polishing pad is substantially constant.
前記研磨パッドの表面は、所定の放射角度を持って複数の領域に分割され、
前記複数の領域のそれぞれには、前記研磨パッドの中心部から前記研磨パッドの回転方向とは反対の外周方向へ放射状に分岐しながら延びる加工溝が形成されていることを特徴とする半導体装置の製造方法。
A step of chemically and mechanically polishing a surface of a material to be polished formed on a semiconductor substrate using a polishing pad;
The surface of the polishing pad is divided into a plurality of regions with a predetermined radiation angle,
Each of the plurality of regions is formed with a processing groove extending radially from the central portion of the polishing pad to an outer peripheral direction opposite to the rotation direction of the polishing pad. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390894A JP2005158797A (en) | 2003-11-20 | 2003-11-20 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003390894A JP2005158797A (en) | 2003-11-20 | 2003-11-20 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158797A true JP2005158797A (en) | 2005-06-16 |
Family
ID=34718132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003390894A Pending JP2005158797A (en) | 2003-11-20 | 2003-11-20 | Manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005158797A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008044100A (en) * | 2006-08-17 | 2008-02-28 | Tobu Denshi Kk | Polishing pad and chemical mechanical polishing device including the same |
JP2008105117A (en) * | 2006-10-24 | 2008-05-08 | Toyo Tire & Rubber Co Ltd | Polishing pad |
JP2019022929A (en) * | 2017-06-14 | 2019-02-14 | ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド | Uniform CMP polishing method |
-
2003
- 2003-11-20 JP JP2003390894A patent/JP2005158797A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008044100A (en) * | 2006-08-17 | 2008-02-28 | Tobu Denshi Kk | Polishing pad and chemical mechanical polishing device including the same |
KR100818523B1 (en) * | 2006-08-17 | 2008-03-31 | 동부일렉트로닉스 주식회사 | Polishing pad |
US7648410B2 (en) | 2006-08-17 | 2010-01-19 | Dongbu Hitek Co., Ltd. | Polishing pad and chemical mechanical polishing apparatus |
JP2008105117A (en) * | 2006-10-24 | 2008-05-08 | Toyo Tire & Rubber Co Ltd | Polishing pad |
JP2019022929A (en) * | 2017-06-14 | 2019-02-14 | ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド | Uniform CMP polishing method |
JP7148288B2 (en) | 2017-06-14 | 2022-10-05 | ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド | Uniform CMP polishing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100873759B1 (en) | Manufacturing Method of Semiconductor Integrated Circuit Device | |
US10727121B2 (en) | Thin film interconnects with large grains | |
US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
CN111095532A (en) | Diffusion barrier liner for interconnects | |
TWI571998B (en) | Interconnect structure and method of forming the same | |
JP2012209287A (en) | Semiconductor device and method of manufacturing semiconductor device | |
TW201330068A (en) | Semiconductor devices having dielectric caps on contacts and related fabrication methods | |
TW201546951A (en) | Semiconductor structure and method making the same | |
TW201731098A (en) | Structure and formation method of semiconductor device structure with gate stack | |
KR20150067748A (en) | Bi-layer hard mask for robust metalization profile | |
US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
JP2005158797A (en) | Manufacturing method for semiconductor device | |
CN107301948B (en) | Method for metal CMP integration process | |
US20070049008A1 (en) | Method for forming a capping layer on a semiconductor device | |
JP4966116B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
TWI704607B (en) | Method of forming cobalt contact module and cobalt contact module formed thereby | |
US7056804B1 (en) | Shallow trench isolation polish stop layer for reduced topography | |
JP5515808B2 (en) | Manufacturing method of semiconductor device | |
KR20070054932A (en) | Method of manufacturing semiconductor device | |
US6511906B1 (en) | Selective CMP scheme | |
JP2006135059A (en) | Method for manufacturing semiconductor device | |
KR19980048378A (en) | Planarization method of semiconductor device | |
KR100476707B1 (en) | Method of manufacturing a semiconductor device | |
JP2003338540A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2000058638A (en) | Semiconductor device and its manufacture |