JP2005148453A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP2005148453A JP2005148453A JP2003386433A JP2003386433A JP2005148453A JP 2005148453 A JP2005148453 A JP 2005148453A JP 2003386433 A JP2003386433 A JP 2003386433A JP 2003386433 A JP2003386433 A JP 2003386433A JP 2005148453 A JP2005148453 A JP 2005148453A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- liquid crystal
- sram
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は薄膜トランジスタを用いた液晶表示装置に関する。 The present invention relates to a liquid crystal display device using a thin film transistor.
昨今のＩＴ技術の飛躍的な発展に伴い、携帯電話等の情報端末でも高精細なカラー画像を表示でき、小型、軽量、薄型かつ低消費電力の液晶表示装置を備えるようになっている。 With the rapid development of IT technology in recent years, high-definition color images can be displayed even on information terminals such as mobile phones, and liquid crystal display devices that are small, light, thin, and have low power consumption are provided.
例えば、日本の折りたたみ式の携帯電話では、メインディスプレイとサブディスプレイの２つの液晶パネルを備えている。このような２つの液晶パネルを備えるものには、メインディスプレイとサブディスプレイで同じ特性の液晶パネルを使用している場合は、駆動用のドライバー回路を１つ備え、メインディスプレイとサブディスプレイで異なる特性の液晶パネルを使用している場合には駆動用のドライバー回路を２つ備えている。 For example, a Japanese folding mobile phone has two liquid crystal panels, a main display and a sub display. For those equipped with two liquid crystal panels, if a liquid crystal panel with the same characteristics is used for the main display and the sub display, it has one driver circuit for driving, and the main display and the sub display have different characteristics. When the liquid crystal panel is used, two driver circuits for driving are provided.
このうちメインディスプレイとサブディスプレイ、異なる特性を持つ２つの液晶表示パネルを１つのドライバーで駆動すること、１つのドライバーで２つの液晶表示パネルに連続して信号の書き込みを行うことは非常に難しい。 Of these, it is very difficult to drive a main display and a sub-display, two liquid crystal display panels having different characteristics with a single driver, and to continuously write signals to the two liquid crystal display panels with a single driver.
例えば、反射型と透過型というような組み合わせになると、液晶のγ特性（階調の特性）が異なってくるので、そのためγ補正用の電源を切り替える必要があり、メインディスプレイとサブディスプレイを同時に駆動することは非常に困難であった。 For example, the combination of the reflective type and the transmissive type has different γ characteristics (gradation characteristics) of the liquid crystal, so it is necessary to switch the power supply for γ correction, and the main display and sub display are driven simultaneously. It was very difficult to do.
ところで、海外では表示パネルを１つ備えたスティック型の携帯電話が主流であり、その液晶パネルは通常の表示を行い、待ち受け状態として低消費電力でアンテナ表示や時計の表示を行っている。 By the way, stick-type mobile phones having one display panel are mainly used overseas, and the liquid crystal panel performs normal display and displays an antenna display and a clock with low power consumption in a standby state.
例えば、特許文献１のように、１つの液晶パネルを反射型表示部分と透過型表示部分とで構成し、通常の表示を行う場合は、透過型表示部分に表示し、待ち受け状態の場合には、反射型表示部分に表示し、バックライトを必要とせず良好な視認性の確保と低消費電力を実現している。
For example, as in
一方、さらなる省電力化を目的として、特許文献２のように、表示パネルの全面または一部（サブディスプレイ）にＳＲＡＭを内蔵して、待ち受け状態の場合には、このＳＲＡＭに記憶されたデータで表示を行う液晶表示装置もある。用途としては、例えば、表示パネルの一部にカレンダーや時計の表示を行うなど、頻繁に表示を切り替える必要が無いものが多い。
On the other hand, for the purpose of further power saving, as shown in
また、サブディスプレイがＳＲＡＭ駆動で白黒２階調表示を行うものであれば、その性質上、階調を補正する必要が無く、メインディスプレイとサブディスプレイで特性が異なっていてもγ補正用の電源を切り替える必要がないという利点がある。 Also, if the sub display is an SRAM drive and performs monochrome two gradation display, there is no need to correct gradation due to its nature, and even if the main display and the sub display have different characteristics, a power source for γ correction There is an advantage that there is no need to switch.
ところが、従来は通常表示からＳＲＡＭ表示に切り替える場合に、一旦白または黒といった特定の画面表示するデータをメインディスプレイに供給し、次のフレーム周期でＳＲＡＭへの２値データを供給しており、非常に複雑な制御を行っていた。また、ＳＲＡＭを内蔵する分、配線が複雑になるために、ＳＲＡＭへの電源配線にノイズが発生し誤動作の原因となっていた。 However, conventionally, when switching from normal display to SRAM display, data for displaying a specific screen such as white or black is once supplied to the main display, and binary data is supplied to the SRAM in the next frame period. Had complicated control. In addition, since the wiring is complicated by the incorporation of the SRAM, noise is generated in the power supply wiring to the SRAM, causing a malfunction.
また、近年、特に液晶表示装置のさらなる小型化、省電力化が要望される中で、特性の異なる２つの表示部を備え、さらにＳＲＡＭを内蔵し、上記の様々な問題点を解決した液晶表示装置は無かった。
本発明は、上記事情に鑑みてなされたものであり、表示データを記憶する記憶素子を備えた第２の表示部と、当該第２の表示部と階調特性の異なる第１の表示部とを備える液晶表示装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and includes a second display unit including a storage element that stores display data, and a first display unit having gradation characteristics different from that of the second display unit. It aims at providing a liquid crystal display provided with.
上記の目的を達成するために、請求項１に記載の発明である液晶表示装置は、光透過方式で画像を表示する第１の表示部と、表示信号を記憶する記憶素子が付設され、光反射方式で画像を表示する第２の表示部と、を備えることを特徴とする。なお、本願における光透過方式は半透過方式を含むものとする。 In order to achieve the above object, a liquid crystal display device according to a first aspect of the present invention is provided with a first display section that displays an image by a light transmission method and a storage element that stores a display signal. And a second display unit that displays an image by a reflection method. In addition, the light transmission system in this application shall include a semi-transmission system.
また、請求項２に記載の発明である液晶表示装置は、前記第１の表示部と前記第２の表示部は互いに交差する複数の信号線と複数の走査線の各交点付近に画素電極がマトリクス状に配置され、１フレーム周期内において、前記第１の表示部と、前記第２の表示部とへ走査信号を出力する走査信号制御手段と、前記第１の表示部と、前記第２の表示部とへ表示信号を出力する表示信号制御手段と、前記記憶素子からの表示信号で画像を表示する際に、当該記憶素子の極性を反転させる極性反転信号を出力する記憶素子極性制御手段と、前記記憶素子へ電力を供給する電源制御手段とを備えることを特徴とする。 According to a second aspect of the present invention, in the liquid crystal display device, the first display section and the second display section have pixel electrodes in the vicinity of intersections of a plurality of signal lines and a plurality of scanning lines. A scanning signal control means for outputting a scanning signal to the first display section and the second display section, arranged in a matrix, and within the one-frame period, the first display section, and the second display section Display signal control means for outputting a display signal to the display section, and storage element polarity control means for outputting a polarity inversion signal for inverting the polarity of the storage element when an image is displayed with the display signal from the storage element And power supply control means for supplying power to the memory element.
また、請求項３に記載の発明である液晶表示装置は、請求項２に記載の液晶表示装置であって、前記電源制御手段から前記記憶素子への電源配線は、その配線長が最短となるよう前記第２の表示部の一辺から敷設することを特徴とする。 The liquid crystal display device according to a third aspect of the present invention is the liquid crystal display device according to the second aspect, wherein the power supply wiring from the power control means to the storage element has the shortest wiring length. The second display unit is laid from one side.
また、請求項４に記載の発明である液晶表示装置は、請求項２乃至請求項３に記載の液晶表示装置であって、前記記憶素子極性制御手段から前記記憶素子への極性制御配線は、前記信号線、または前記走査線との間で寄生容量が発生するよう敷設することを特徴とする。 A liquid crystal display device according to a fourth aspect of the present invention is the liquid crystal display device according to the second to third aspects, wherein the polarity control wiring from the storage element polarity control means to the storage element is A parasitic capacitance is generated between the signal line and the scanning line.
また、請求項５に記載の発明である液晶表示装置は、請求項２乃至請求項４に記載の液晶表示装置であって、前記走査信号制御手段は、１フレーム周期内において、前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力または両方を出力し、前記表示信号制御手段は、前記第１の表示部に供給する表示信号と、前記第の表示部に供給する表示信号を１走査周期内で連続して出力することを特徴とする。 A liquid crystal display device according to a fifth aspect of the present invention is the liquid crystal display device according to the second to fourth aspects, wherein the scanning signal control means includes the first signal within one frame period. One of the scanning signal supplied to the display unit and the scanning signal supplied to the second display unit is selected and output or both are output, and the display signal control means is connected to the first display unit. The display signal to be supplied and the display signal to be supplied to the first display portion are continuously output within one scanning cycle.
また、請求項６に記載の発明である液晶表示装置は、請求項５に記載の液晶表示装置であって、前記表示信号制御手段は、前記走査信号制御手段が前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力する場合は、選択されなかった表示部への表示信号をオフに固定することを特徴とする。 The liquid crystal display device according to a sixth aspect of the present invention is the liquid crystal display device according to the fifth aspect, wherein the display signal control means is supplied from the scanning signal control means to the first display section. In the case of selecting and outputting one of the scanning signal to be supplied and the scanning signal to be supplied to the second display unit, the display signal to the display unit that has not been selected is fixed off. .
記憶素子を備えた第１の表示部と、当該第１の表示部と階調特性の異なる第２の表示部とを備え、待ち受け状態のように画像を頻繁に表示する必要の無い時は、記憶素子に記憶された表示信号で表示を行うことで、さらなる省電力化を図ることができる。 When there is no need to frequently display an image as in a standby state, including a first display unit including a storage element and a second display unit having a gradation characteristic different from that of the first display unit. By performing display using the display signal stored in the memory element, further power saving can be achieved.
また、電源配線は配線長が最短となるよう第２の表示部の一辺から敷設することで、配線抵抗値を低くすることが可能になり、記憶素子の極性反転時に生じる電源電圧変動を抑制することが可能となる。 In addition, by laying the power supply wiring from one side of the second display portion so that the wiring length is the shortest, it is possible to reduce the wiring resistance value and suppress the power supply voltage fluctuation that occurs when the polarity of the memory element is reversed. It becomes possible.
極性制御配線は、信号線、または走査線との間で寄生容量が発生するよう敷設することで、極性反転信号の変化が緩やかになり、発生するノイズを小さく抑制することが可能となる。 By laying the polarity control wiring so as to generate a parasitic capacitance between the signal line and the scanning line, the change of the polarity inversion signal becomes gradual, and the generated noise can be suppressed to be small.
また、第１の表示部へ供給する走査信号と、第２の表示部へ供給する走査信号とのいずれか一方または両方を出力可能にすることで、複雑であった画像表示の制御を簡略化することが可能となり、また、制御が簡素になるため省電力化を図ることも可能となる。 Further, it is possible to output one or both of the scanning signal supplied to the first display unit and the scanning signal supplied to the second display unit, thereby simplifying the control of the complicated image display. In addition, since the control is simplified, it is possible to save power.
以下、本発明の実施形態について、図１〜図１０を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
本実施形態における液晶表示装置１は、図１に示すように、アクティブマトリックス型の液晶表示パネル２、表示コントローラー３、ＤＣ／ＤＣコンバーター４、ゲートドライバー５、信号線ドライバー６、ＳＲＡＭ極性反転回路７、およびＶｃｏｍ・Ｖｃｓ駆動回路８を備える。
As shown in FIG. 1, the liquid
液晶表示パネル２は、バックライトを利用し、裏側から光を透過させて表示を行う透過型表示部１１と、外光を反射させて表示を行う反射型表示部１２とから構成される。この表示パネル２は、主にガラス等の光透過性基板と、光透過性基板上で互いに平行に及び等間隔に配列した信号線と、それら信号線に直交して配列した走査線と、それぞれ信号線と走査線との交点近傍に配置された画素ＴＦＴ、画素電極とで構成される。
The liquid
例えば、ディスプレイの主要表示部分を透過型表示部１１、ディスプレイの下部または上部の一部を反射型表示部１２として１つの液晶表示パネル２を構成しても良いし、また、本発明を携帯電話のような２画面を有する機器に適用する場合においては、メインディスプレイを透過型表示部１１、サブディスプレイ（背面側）を反射型表示部１２として２つの表示部を有する液晶表示パネル２を構成しても良い。
For example, one liquid
なお、図１は、反射型表示部１２が信号線ドライバー６の対向する側に設けられている液晶表示装置１Ａであり、図２は、反射型表示部１２が信号線ドライバー６と同じ側に設けられている液晶表示装置１Ｂである。一般的には、諸々の配線を表示パネル２の一方から敷設する方が望ましい。
1 shows the liquid crystal display device 1A in which the
表示コントローラー３は、表示信号、Ｘドライバー制御信号、およびクロック信号を信号線ドライバー６に供給する機能、Ｙドライバー制御信号、およびクロック信号をゲートドライバー５に供給する機能、ＤＣＤＣ制御信号をＤＣ／ＤＣコンバーター４に供給する機能、ＳＲＡＭ極性制御信号をＳＲＡＭ極性反転回路７に供給する機能、Ｖｃｏｍ・Ｖｃｓ制御信号をＶｃｏｍ・Ｖｃｓ駆動回路８に供給する機能を有する。
The
また、ＤＣ／ＤＣコンバーター４は、表示コントローラー３から供給されるＤＣＤＣ制御信号に基づいて、各部が必要とする電源電圧を印加する機能を有する。
The DC /
ゲートドライバー５は、各ゲート回路線（走査線）に接続され、表示コントローラー３から供給されるクロック信号とＹドライバー制御信号に基づいて、画素ＴＦＴのゲート回路電極にアドレス信号を供給し、画素ＴＦＴのオン／オフを制御する機能を有する（詳細については後述）。
The
信号線ドライバー６は、各信号線に接続され、表示コントローラー３から供給されるクロック信号とＸドライバー制御信号に基づいて、画素ＴＦＴのソース電極に表示信号を供給する機能を有する。
The
ＳＲＡＭ極性反転回路７は、表示コントローラー３から供給されるＳＲＡＭ極性制御信号に基づいて、ＳＲＡＭの極性を制御する制御信号（SPOL1、SPOL2）を反射型表示部１２のＳＲＡＭに供給する機能を有する。
The SRAM
Ｖｃｏｍ・Ｖｃｓ駆動回路８は、表示コントローラー３から供給されるＶｃｏｍ・Ｖｃｓ制御信号に基づいて、対向電極電位Vcomと、蓄積容量線電位Vcsを制御する機能を有する。
The Vcom /
また、液晶表示パネル２の反射型表示部１２は、図３に示すように、１つの画素は、画素ＴＦＴ（Qsig）、液晶層（LC）、蓄積容量（Csig）の他にＳＲＡＭが付設される。ＳＲＡＭは、スイッチング素子Ｑ１〜Ｑ７から構成され、スイッチング素子Ｑ２およびＱ５、スイッチング素子Ｑ１およびＱ４はそれぞれインバータＡおよびインバータＢを構成し、２値データ（HighまたはLow）を保持する。
As shown in FIG. 3, in the
また、スイッチング素子Ｑ３はゲート回路線に接続され、信号線に供給される表示信号のＳＲＡＭへの保持の制御を行う。また、スイッチング素子Ｑ６のゲート電極には、制御信号SPOL1が供給され、スイッチング素子Ｑ７のゲート電極には、制御信号SPOL2が供給される。ＳＲＡＭに保持されている表示信号で画像を表示する時（ＳＲＡＭ駆動時）には、スイッチング素子Ｑ６、Ｑ７を１フレーム毎に交互にオン／オフすることによって、ＳＲＡＭに保持されている表示信号を液晶層（LC）に供給する。 The switching element Q3 is connected to the gate circuit line, and controls the holding of the display signal supplied to the signal line in the SRAM. The control signal SPOL1 is supplied to the gate electrode of the switching element Q6, and the control signal SPOL2 is supplied to the gate electrode of the switching element Q7. When an image is displayed with the display signal held in the SRAM (when the SRAM is driven), the switching signals Q6 and Q7 are alternately turned on / off for each frame so that the display signal held in the SRAM is changed. Supply to the liquid crystal layer (LC).
具体的には、次のような動作となる。まず、ＳＲＡＭへの２値データの書き込み時においては、スイッチング素子Ｑ６をオン、スイッチング素子Ｑ７をオフし、画素ＴＦＴ（Qsig）とスイッチング素子Ｑ３を所定の周期でオン／オフすると、ＳＲＡＭに２値データが保持される。 Specifically, the operation is as follows. First, at the time of writing binary data to the SRAM, when the switching element Q6 is turned on, the switching element Q7 is turned off, and the pixel TFT (Qsig) and the switching element Q3 are turned on / off at a predetermined cycle, binary data is stored in the SRAM. Data is retained.
また、ＳＲＡＭ駆動時においては、画素ＴＦＴ（Qsig）をオフ、スイッチング素子Ｑ３をオンに固定する。また、スイッチング素子Ｑ６とスイッチング素子Ｑ７を１フレーム毎に交互にオン／オフして、２値データを出力する。例えば、スイッチング素子Ｑ６がオン、スイッチング素子Ｑ７がオフとなるフレームでは、インバータＢで極性反転された２値データがノードａから出力され、スイッチング素子Ｑ６がオフ、スイッチング素子Ｑ７がオンとなるフレームでは、インバータＡで極性反転された２値データがノードｂから出力される。このようにＳＲＡＭを駆動することで、交流駆動で白／黒の２値表示を行うことができる。 Further, when the SRAM is driven, the pixel TFT (Qsig) is fixed to OFF and the switching element Q3 is fixed to ON. Further, the switching element Q6 and the switching element Q7 are alternately turned on / off every frame to output binary data. For example, in a frame in which the switching element Q6 is turned on and the switching element Q7 is turned off, binary data whose polarity is inverted by the inverter B is output from the node a, and in a frame in which the switching element Q6 is turned off and the switching element Q7 is turned on. The binary data whose polarity is inverted by the inverter A is output from the node b. By driving the SRAM in this way, white / black binary display can be performed by AC driving.
ＳＲＡＭへ制御信号SPOL1、SPOL2を供給する配線、および電源配線は、その配線を長く引き回すと、電気抵抗が高くなり、また、ノイズの影響を受けやすくなる。図４に、ＳＲＡＭ駆動時のタイミングチャートを示す。各画素を駆動するための配線は相互に交差することになるが、交差している配線間に寄生する寄生容量によって電位の変動が起こってしまう。ＳＲＡＭ駆動時には、図４に示すように、制御信号SPOL1、SPOL2がHighからLow、LowからHighに変化する時に、ＳＲＡＭの電源電圧ＳＶＤＤにノイズ（図４中、（１）と（２）の実線部）が発生する。 When the wiring for supplying the control signals SPOL1 and SPOL2 to the SRAM and the power supply wiring are routed for a long time, the electrical resistance becomes high and it is easily affected by noise. FIG. 4 shows a timing chart when the SRAM is driven. Wirings for driving each pixel intersect with each other, but potential fluctuations occur due to parasitic capacitance that is parasitic between the intersecting wirings. When the SRAM is driven, as shown in FIG. 4, when the control signals SPOL1 and SPOL2 change from high to low and from low to high, noise is generated in the power supply voltage SVDD of the SRAM (solid lines (1) and (2) in FIG. 4). Part) occurs.
これは誤動作の原因となるため、電源電圧ＳＶＤＤを供給する電源配線は、液晶表示パネル２のＳＲＡＭを内蔵している側から可能な限り短くなるように敷設することが望ましい。また、制御信号SPOL1、SPOL2は急峻にHighからLow、LowからHighに変化すると（図４中、（３）と（４）の実線部）、電源電圧ＳＶＤＤに大きなノイズが発生するが、制御信号SPOL1、SPOL2の変化が緩やか（図４中、（３）と（４）の破線部）であれば発生するノイズも小さくなる（図４中、（１）と（２）の破線部）。従って、制御信号の変化を緩やかにするために、制御信号線は、寄生容量が発生するよう液晶表示パネル２内を長く敷設することが望ましい。
Since this causes a malfunction, it is desirable to lay the power supply wiring for supplying the power supply voltage SVDD as short as possible from the side in which the SRAM of the liquid
このように、１つのゲートドライバー５で、透過型表示部１１と反射型表示部１２との駆動を行う場合には、透過型表示部１１と反射型表示部１２の両者を駆動するアドレス信号を個別に出力して、両者に対応した表示信号がそれぞれの画素ＴＦＴに供給されるようにしなければならない。そのため、ゲートドライバー５は、図５に示すように、シフトレジスタ２１、イネーブル回路２３ａ、イネーブル回路２３ｂ、およびレベルシフト部２２とから構成される。
As described above, when the
シフトレジスタ２１は、スタート信号（YST）とクロック信号（YCK）に基づいて、レジスタをシフト動作させ、ゲート線に供給するアドレス信号を順次出力する機能を有する。
The
また、レベルシフト部２２は、アドレス信号を、画素ＴＦＴを駆動可能な電圧レベルにレベルシフトする機能を有する。
Further, the
また、イネーブル回路２３ａおよびイネーブル回路２３ｂは、図６に示すように、ＡＮＤゲート回路A1〜A4、ＯＲゲート回路O1〜O2、およびＮＯＴゲート回路N1によって構成される。これらイネーブル回路２３ａおよびイネーブル回路２３ｂは、出力開放信号（OE）、同期信号（GON）、およびＳＲＡＭ書き込み制御信号に基づいて、アドレス信号の出力制御を行う機能を有する。なお、図６に示す論理回路の構成は、単なる一例であって、同様の出力制御を行うことができるものであれば、特にその回路構成は限定しない。
Further, as shown in FIG. 6, the enable
図６に示す回路構成において、出力遮断信号（OE）はＡＮＤゲート回路A1、A2にそれぞれ供給され、強制出力信号（GON）はＯＲゲート回路O1、O2にそれぞれ供給される。また、ＳＲＡＭ書き込み制御信号はＡＮＤゲート回路A3、A4にそれぞれ供給されるが、ＡＮＤゲート回路A3へ供給されるＳＲＡＭ書き込み制御信号は、ＮＯＴゲート回路N1によって反転される。 In the circuit configuration shown in FIG. 6, the output cutoff signal (OE) is supplied to the AND gate circuits A1 and A2, respectively, and the forced output signal (GON) is supplied to the OR gate circuits O1 and O2, respectively. The SRAM write control signal is supplied to the AND gate circuits A3 and A4, respectively. However, the SRAM write control signal supplied to the AND gate circuit A3 is inverted by the NOT gate circuit N1.
以下の説明は、図２に示す液晶表示装置Bにおいて、反射型表示部１２から透過型表示部１１の方向に向かって走査する場合について、図６に示すゲートドライバーの動作の説明である。
The following description is an explanation of the operation of the gate driver shown in FIG. 6 in the case of scanning from the
ＳＲＡＭへの書き込み時におけるＳＲＡＭ書き込み制御信号がHighである場合は、イネーブル回路２３ｂの出力はＡＮＤゲート回路A4によって遮断され、透過型表示部１１へのアドレス信号は供給されない。また、ＳＲＡＭ書き込み制御信号がLowである場合は、イネーブル回路２３ａの出力はＡＮＤゲート回路A3によって遮断され、反射型表示部１２へのアドレス信号は供給されないことになる。
When the SRAM write control signal at the time of writing to the SRAM is High, the output of the enable
従って、図６に示すようなゲートドライバー５を有する液晶表示装置１では、透過型表示部１１に表示信号を供給する場合は、ＳＲＡＭ書き込み制御信号をLowにすると共に、図７に示すように、ＳＲＡＭ用のデータを“０”（ノーマリホワイトの表示パネルの印加電圧０V状態の白を表示）に固定し、透過型表示部１１用のデータのみを表示信号に乗せ出力する。また、反射型表示部１２に表示信号を供給する場合（例えば、透過型表示部１１はオフ状態）は、ＳＲＡＭ書き込み制御信号をHighにすると共に、図８に示すように、透過型表示部１１用のデータを“０”（白を表示）に固定し、ＳＲＡＭ用のデータのみを表示信号に乗せ出力する。
Therefore, in the liquid
このように反射型表示部１２と透過型表示部１１への表示信号を別々のタイミングで供給することで、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを１フレーム周期内で個別に駆動することが可能となる。
In this way, by supplying display signals to the
また、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを同時に駆動する場合には、イネーブル回路２４ａおよびイネーブル回路２４ｂは、図９に示すように、ＡＮＤゲート回路A1〜A4、ＯＲゲート回路O1〜O4、およびＮＯＴゲート回路N1によって構成される。これらイネーブル回路２４ａおよびイネーブル回路２４ｂは、出力遮断信号（OE）、強制出力信号（GON）、ＳＲＡＭ書き込み制御信号、およびＳＲＡＭ・通常連続書き込み制御信号に基づいて、アドレス信号の出力制御を行う機能を有する。なお、図９に示す論理回路の構成は、単なる一例であって、同様の出力制御を行うことができるものであれば、特にその回路構成は限定しない。また、ＳＲＡＭ・通常連続書き込み制御信号とは、反射型表示部１２と透過型表示部１１とに連続して表示信号を供給する場合に出力される制御信号である。
Further, when the
図９に示す回路構成において、出力遮断信号（OE）はＡＮＤゲート回路A1、A2にそれぞれ供給され、強制出力信号（GON）はＯＲゲート回路O1、O2にそれぞれ供給される。また、ＳＲＡＭ書き込み制御信号とＳＲＡＭ・通常連続書き込み制御信号とはＯＲゲート回路O3、O4にそれぞれ供給されるが、ＯＲゲート回路O3へ供給されるＳＲＡＭ書き込み制御信号は、ＮＯＴゲート回路N1によって反転される。 In the circuit configuration shown in FIG. 9, the output cutoff signal (OE) is supplied to the AND gate circuits A1 and A2, respectively, and the forced output signal (GON) is supplied to the OR gate circuits O1 and O2, respectively. The SRAM write control signal and the SRAM / normal continuous write control signal are supplied to the OR gate circuits O3 and O4, respectively, but the SRAM write control signal supplied to the OR gate circuit O3 is inverted by the NOT gate circuit N1. The
反射型表示部１２と透過型表示部１１とを同時に駆動する場合におけるＳＲＡＭ・通常連続書き込み制御信号がHighであるとすると、ＳＲＡＭ書き込み制御信号がHighまたはLowのいずれであっても、ＯＲゲート回路O3およびＯＲゲート回路O4の出力は両方ともHighになり、反射型表示部１２と透過型表示部１１の両方へアドレス信号が供給される。
When the SRAM-normal continuous write control signal is high when the
また、ＳＲＡＭ・通常連続書き込み制御信号がLowである場合は、図６に示すイネーブル回路２３ａおよびイネーブル回路２３ｂと等価になるので、ＳＲＡＭ書き込み制御信号がHighである場合は、イネーブル回路２４ｂの出力はＡＮＤゲート回路A4によって遮断され、透過型表示部１１へのアドレス信号は供給されない。また、ＳＲＡＭ書き込み制御信号がLowである場合は、イネーブル回路２４ａの出力はＡＮＤゲート回路A3によって遮断され、反射型表示部１２へのアドレス信号は供給されないことになる。
When the SRAM / normal continuous write control signal is low, it is equivalent to the enable
従って、図９に示すようなゲートドライバー５を有する液晶表示装置１では、透過型表示部１１と反射型表示部１２に表示信号を供給する場合は、ＳＲＡＭ・通常連続書き込み制御信号をHighにすると共に、図１０に示すように、反射型表示部１２用のデータと透過型表示部１１用のデータを表示信号に乗せ出力する。
Therefore, in the liquid
このように反射型表示部１２と透過型表示部１１への表示信号をあわせて供給することで、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを１フレーム周期内で同時に駆動することが可能となる。
In this way, by supplying display signals to the
なお、本実施形態においては、各画素に付設される記憶素子としてＳＲＡＭを示しているが、これに限定されるものではなく、ＤＲＡＭ等であっても良い。 In this embodiment, an SRAM is shown as a memory element attached to each pixel, but the present invention is not limited to this, and a DRAM or the like may be used.
１Ａ、Ｂ 液晶表示装置
２ 表示パネル
３ 表示コントローラー
４ ＤＣ／ＤＣコンバーター
５ ゲート回路ドライバー
６ 信号線ドライバー
７ ＳＲＡＭ極性反転回路
８ Ｖｃｏｍ・Ｖｃｓ駆動回路
１１ 透過型表示部
１２ 反射型表示部
２１ シフトレジスタ
２２ レベルシフト部
２３ａ、ｂ イネーブル回路
２４ａ、ｂ イネーブル回路
A1〜A4 ＡＮＤゲート回路
O1〜O4 ＯＲゲート回路
N1 ＮＯＴゲート回路
1A, B Liquid
A1-A4 AND gate circuit
O1-O4 OR gate circuit
N1 NOT gate circuit
Claims (6)
表示信号を記憶する記憶素子が付設され、光反射方式で画像を表示する第２の表示部と、
を備えることを特徴とする液晶表示装置。 A first display unit that displays an image in a light transmissive manner;
A second display unit that is provided with a storage element for storing a display signal and displays an image by a light reflection method;
A liquid crystal display device comprising:
１フレーム周期内において、前記第１の表示部と、前記第２の表示部とへ走査信号を出力する走査信号制御手段と、
前記第１の表示部と、前記第２の表示部とへ表示信号を出力する表示信号制御手段と、
前記記憶素子からの表示信号で画像を表示する際に、当該記憶素子の極性を反転させる極性反転信号を出力する記憶素子極性制御手段と、
前記記憶素子へ電力を供給する電源制御手段と、
を備えることを特徴とする請求項１に記載の液晶表示装置。 In the first display portion and the second display portion, pixel electrodes are arranged in a matrix near each intersection of a plurality of signal lines and a plurality of scanning lines intersecting each other,
Scanning signal control means for outputting a scanning signal to the first display section and the second display section within one frame period;
Display signal control means for outputting a display signal to the first display section and the second display section;
A storage element polarity control means for outputting a polarity inversion signal for inverting the polarity of the storage element when displaying an image with a display signal from the storage element;
Power control means for supplying power to the storage element;
The liquid crystal display device according to claim 1, comprising:
前記表示信号制御手段は、前記第１の表示部に供給する表示信号と、前記第の表示部に供給する表示信号を１走査周期内で連続して出力することを特徴とする請求項２乃至請求項４に記載の液晶表示装置。 The scanning signal control means selects one of a scanning signal to be supplied to the first display unit and a scanning signal to be supplied to the second display unit within one frame period, and outputs either or both. Output,
The display signal control means outputs the display signal supplied to the first display unit and the display signal supplied to the first display unit continuously within one scanning cycle. The liquid crystal display device according to claim 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003386433A JP2005148453A (en) | 2003-11-17 | 2003-11-17 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003386433A JP2005148453A (en) | 2003-11-17 | 2003-11-17 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005148453A true JP2005148453A (en) | 2005-06-09 |
Family
ID=34694118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003386433A Pending JP2005148453A (en) | 2003-11-17 | 2003-11-17 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005148453A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181110A (en) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | Display device |
| WO2011125416A1 (en) * | 2010-04-02 | 2011-10-13 | シャープ株式会社 | Liquid crystal display device |
| WO2011152121A1 (en) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | Display device |
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
-
2003
- 2003-11-17 JP JP2003386433A patent/JP2005148453A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120562B2 (en) | 2006-12-05 | 2012-02-21 | Sony Corporation | Liquid crystal device, active matrix substrate, and electronic apparatus |
| JP2008181110A (en) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | Display device |
| US8643635B2 (en) | 2006-12-27 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9548039B2 (en) | 2006-12-27 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8159484B2 (en) | 2007-03-26 | 2012-04-17 | Seiko Epson Corporation | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
| WO2011125416A1 (en) * | 2010-04-02 | 2011-10-13 | シャープ株式会社 | Liquid crystal display device |
| JPWO2011125416A1 (en) * | 2010-04-02 | 2013-07-08 | シャープ株式会社 | Liquid crystal display |
| WO2011152121A1 (en) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | Display device |
| CN102792364A (en) * | 2010-06-01 | 2012-11-21 | 夏普株式会社 | Display device |
| JP5414894B2 (en) * | 2010-06-01 | 2014-02-12 | シャープ株式会社 | Display device |
| US9299302B2 (en) | 2010-06-01 | 2016-03-29 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7948461B2 (en) | Image display device | |
| JP3629712B2 (en) | Electro-optical device and electronic apparatus | |
| JP4290661B2 (en) | Display device and driving method thereof | |
| JP5414894B2 (en) | Display device | |
| KR101082286B1 (en) | Liquid Crystal Display Device and Driving Method Thereof | |
| WO2010143612A1 (en) | Pixel circuit and display device | |
| US10885859B2 (en) | Display device and image determination device | |
| JP2012088737A (en) | Display device | |
| JP2008102242A (en) | Electro-optical device, drive circuit, and electronic equipment | |
| JP5290307B2 (en) | Liquid crystal display device, active matrix substrate, electronic equipment | |
| JP2007286237A (en) | Display device | |
| JP4204204B2 (en) | Active matrix display device | |
| JP2007047349A (en) | Electrooptic apparatus, driving method and electronic equipment | |
| JP2005148453A (en) | Liquid crystal display | |
| JP2007171323A (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
| TWI426494B (en) | Active matrix type liquid crystal display device and related driving methods | |
| JP3849433B2 (en) | Display device and electronic device | |
| JP2011013420A (en) | Electro-optical device, method for driving the same, and electronic apparatus | |
| JP4786688B2 (en) | Display device and driving method thereof | |
| JP3988708B2 (en) | Display driver, electro-optical device, and driving method | |
| JP4501920B2 (en) | Display device | |
| KR100469193B1 (en) | Display device | |
| JP2007219048A (en) | Electrooptical device and electronic equipment | |
| JP4297629B2 (en) | Active matrix display device | |
| JP4197852B2 (en) | Active matrix display device |