JP2005141165A

JP2005141165A - Liquid crystal display

Info

Publication number: JP2005141165A
Application number: JP2003380259A
Authority: JP
Inventors: Yasushi Matsuoka; 康司松岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-11-10
Filing date: 2003-11-10
Publication date: 2005-06-02
Anticipated expiration: 2023-11-10
Also published as: JP4355556B2

Abstract

<P>PROBLEM TO BE SOLVED: To improve display quality by preventing a joint between exposure shots from being viewed as display irregularity. <P>SOLUTION: A liquid crystal display A comprises a plurality of picture element areas 35 disposed on an insulating substrate in a matrix formation; picture element electrodes 26 that are disposed in each of the picture element areas 35 and drive a liquid crystal layer; TFTs 30 that are connected to each of the picture element electrodes 26 through a drain electrode 14 and switch a state of voltage application to the picture element electrodes 26; and a plurality of source wires 12 and gate wirings 5 connected to the TFTs 30. The source wires 12 overlap with only one of the two adjoining picture element electrodes 26 to the longitudinal direction of the gate wiring 5 in the normal direction of the insulating substrate. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶表示装置に関し、特に、ステップ式投影露光方式により製造された液晶表示装置の表示ムラを防止するための対策に係るものである。 The present invention relates to a liquid crystal display device, and particularly relates to a measure for preventing display unevenness of a liquid crystal display device manufactured by a stepped projection exposure method.

近年、液晶表示装置（Liquid Crystal Display）は、薄型で低消費電力であるという特徴を有するため、例えば、従来のＣＲＴ型のＴＶモニターに代わる表示装置として、需要が飛躍的に増大している。 2. Description of the Related Art In recent years, liquid crystal display devices (Liquid Crystal Displays) have the characteristics of being thin and have low power consumption. Therefore, for example, as a display device that replaces a conventional CRT type TV monitor, the demand has increased dramatically.

液晶表示装置は、一般に、カラーフィルタを有するカラーフィルタ基板と、カラーフィルタ基板に対向して設けられ、スイッチング素子であるＴＦＴ（薄膜トランジスタ）を有するＴＦＴ基板と、上記カラーフィルタ基板及びＴＦＴ基板の間に設けられた液晶層とを備えている。 In general, a liquid crystal display device is provided between a color filter substrate having a color filter, a TFT substrate having a TFT (thin film transistor) as a switching element provided opposite to the color filter substrate, and the color filter substrate and the TFT substrate. And a provided liquid crystal layer.

上記カラーフィルタ基板は、例えば、ガラス基板と、ガラス基板に所定のパターンで配置されたＲ，Ｇ，Ｂの３原色の複数の着色層と、各着色層の境界に形成されたブラックマトリクスと、偏光板とにより構成されている。 The color filter substrate includes, for example, a glass substrate, a plurality of colored layers of three primary colors R, G, and B arranged in a predetermined pattern on the glass substrate, a black matrix formed at the boundary of each colored layer, It is comprised with the polarizing plate.

一方、上記ＴＦＴ基板は、図４に示すように、例えば、ガラス基板の上に格子状にパターン形成されたゲート配線１１２及びソース配線１１３と、容量配線１１４と、ＴＦＴ１１５と、絵素電極１１６とを備えている。 On the other hand, as shown in FIG. 4, the TFT substrate includes, for example, a gate wiring 112 and a source wiring 113 patterned in a grid pattern on a glass substrate, a capacitor wiring 114, a TFT 115, and a pixel electrode 116. It has.

上記ゲート配線１１２及びソース配線１１３により区画された領域は、絵素領域に構成されている。上記絵素電極１１６は、各絵素領域にそれぞれ設けられ、ドレイン電極１１７を介してＴＦＴ１１５に接続されている。そして、絵素電極１１６の周縁部は、ゲート配線１１２又はソース配線１１３に重なるように構成されている。 A region partitioned by the gate wiring 112 and the source wiring 113 is configured as a picture element region. The picture element electrode 116 is provided in each picture element region, and is connected to the TFT 115 via the drain electrode 117. The peripheral edge of the pixel electrode 116 is configured to overlap the gate wiring 112 or the source wiring 113.

また、容量配線１１４は、ゲート配線１１２と平行に延びるように形成され、上記ドレイン電極１１７に重なるように配置されている。こうして、所定の駆動電圧を絵素電極１１６に印加することにより、各絵素領域で液晶層（図示省略）を駆動するようになっている。 The capacitor wiring 114 is formed so as to extend in parallel with the gate wiring 112 and is disposed so as to overlap the drain electrode 117. In this way, by applying a predetermined drive voltage to the pixel electrode 116, a liquid crystal layer (not shown) is driven in each pixel region.

上記ＴＦＴ基板の絵素電極や各配線は、一般に、フォトリソグラフィ等によりパターン形成される。フォトリソグラフィでは、ガラス基板上に塗布されたレジストに対し、フォトマスクを介して露光する露光工程が行われる。 The pixel electrodes and the respective wirings of the TFT substrate are generally patterned by photolithography or the like. In photolithography, an exposure process is performed in which a resist applied on a glass substrate is exposed through a photomask.

ところで、近年の表示画面の大型化の要請から、ＴＦＴ基板に用いられるガラス基板は、より大きな面積へと移行している。しかし、ガラス基板の大型化に伴って、フォトマスクや露光装置を大型化することは難しくコストの上昇を招いてしまう。そこで、従来より、露光工程において、ガラス基板よりも小さいマスクを用い、露光を複数のショットに分けて行うステップ式投影露光方式が知られている（例えば、特許文献１参照）。 By the way, the glass substrate used for the TFT substrate has been shifted to a larger area due to the recent demand for larger display screens. However, with the increase in size of the glass substrate, it is difficult to increase the size of the photomask and the exposure apparatus, resulting in an increase in cost. Therefore, conventionally, a stepwise projection exposure method is known in which exposure is performed in a plurality of shots using a mask smaller than a glass substrate in the exposure process (see, for example, Patent Document 1).

ステップ式投影露光方式の一例であるレンズスキャン方式は、図５に示すように、ＴＦＴ基板１１０に対し、例えば３つに分割された露光領域Ｓ１，Ｓ２，Ｓ３毎に露光を行う。すなわち、図６に示すように、ＴＦＴ基板１１０と光源１２１との間には、フォトマスク１２２が配置され、フォトマスク１２２と上記光源１２１との間にはシャッタ１２３が設けられる一方、フォトマスク１２２とＴＦＴ基板１１０との間には投影レンズ１２４が設けられている。そして、上記シャッタ１２３を切り替えることにより、例えば、露光領域Ｓ１、露光領域Ｓ２、露光領域Ｓ３の順に露光ショットを行う。
特開２００１−３１８４５６号公報 As shown in FIG. 5, the lens scanning method, which is an example of the stepped projection exposure method, exposes the TFT substrate 110 for each of, for example, three divided exposure areas S1, S2, and S3. That is, as shown in FIG. 6, a photomask 122 is disposed between the TFT substrate 110 and the light source 121, and a shutter 123 is provided between the photomask 122 and the light source 121, while the photomask 122 is provided. A projection lens 124 is provided between the TFT substrate 110 and the TFT substrate 110. Then, by switching the shutter 123, for example, exposure shots are performed in the order of the exposure area S1, the exposure area S2, and the exposure area S3.
JP 2001-318456 A

しかし、上記従来のステップ式投影露光方式では、各ショットの継ぎ目部分が表示ムラとなって視認され、表示品位が劣化するという問題がある。 However, the conventional stepped projection exposure method has a problem that the joint portion of each shot is visually recognized as display unevenness, and the display quality deteriorates.

すなわち、図４に示すように、ソース配線１１３が、例えば異なる露光領域Ｓ１，Ｓ２の絵素電極１１６の双方と重なっていると、各露光領域間の露光誤差により、絵素電極１１６とソース配線１１３との重なり幅ｔ１と、ソース配線１１３の幅ｔ２との比ｔ１／ｔ２は、各露光領域Ｓ１，Ｓ２，Ｓ３毎で異なることが避けられない。その結果、各露光領域Ｓ１，Ｓ２，Ｓ３毎に、絵素電極とソース配線との重なり領域の面積が異なって、ソース及びドレイン間の容量（ソースドレイン容量）に違いが生じるため、表示ムラが発生することとなる。 That is, as shown in FIG. 4, if the source wiring 113 overlaps both of the pixel electrodes 116 in different exposure areas S1 and S2, for example, the pixel electrode 116 and the source wiring are caused by an exposure error between the exposure areas. It is inevitable that the ratio t1 / t2 of the overlapping width t1 with the width 113 and the width t2 of the source wiring 113 is different for each exposure region S1, S2, S3. As a result, the area of the overlap region between the pixel electrode and the source wiring is different for each of the exposure regions S1, S2, and S3, and the capacitance between the source and drain (source / drain capacitance) is different. Will occur.

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、液晶表示装置を構成する基板が、製造段階において複数のショットにより分割して露光されていても、そのショットの継ぎ目部分が表示ムラとして視認されないようにして、表示品位の向上を図ることにある。 The present invention has been made in view of the above points, and an object of the present invention is to make a shot even when a substrate constituting a liquid crystal display device is divided and exposed by a plurality of shots in a manufacturing stage. This is to improve the display quality by preventing the joint portion from being visually recognized as display unevenness.

上記の目的を達成するために、この発明では、ソース配線を、隣接する２つの絵素電極の一方のみに重なるように構成した。 In order to achieve the above object, in the present invention, the source wiring is configured to overlap only one of the two adjacent pixel electrodes.

具体的に、本発明に係る液晶表示装置は、絶縁性基板の上にマトリクス状に配置された複数の絵素領域と、上記絵素領域毎に設けられ、液晶層を駆動する絵素電極と、上記各絵素電極にドレイン電極を介して接続され、該絵素電極への電圧の印加状態を切り替えるためのスッチング素子と、上記スイッチング素子に接続され、互いに平行に延びる複数のゲート配線と、上記スイッチング素子に接続され、上記ゲート配線に交差して延びる複数のソース配線とを備える液晶表示装置であって、上記ソース配線は、上記ゲート配線の長さ方向に隣接する２つの絵素電極の一方のみに対し、上記絶縁性基板の法線方向に重なっている。 Specifically, a liquid crystal display device according to the present invention includes a plurality of pixel regions arranged in a matrix on an insulating substrate, and a pixel electrode provided for each of the pixel regions and driving a liquid crystal layer. A switching element connected to each of the pixel electrodes via a drain electrode for switching a voltage application state to the pixel electrode, and a plurality of gate wirings connected to the switching element and extending in parallel to each other; A liquid crystal display device comprising a plurality of source lines connected to the switching element and extending across the gate line, wherein the source line includes two pixel electrodes adjacent to each other in the length direction of the gate line. Only one side overlaps the normal direction of the insulating substrate.

上記絵素電極は、該絵素電極が設けられた絵素領域内に配置されているソース配線の全てに重なっていることが好ましい。 It is preferable that the picture element electrode overlaps with all of the source wirings arranged in the picture element region where the picture element electrode is provided.

上記絶縁性基板に対し、液晶層を介して対向配置された対向基板と、上記対向基板に所定の間隔で並んで設けられると共に、上記液晶層側に突出する複数のリブ部とを備え、ソース配線の少なくとも一部は、上記複数のリブ部の少なくとも１つに対し、上記絶縁性基板の法線方向に重なって延びるように形成されていてもよい。 A counter substrate disposed opposite to the insulating substrate via a liquid crystal layer; and a plurality of rib portions that are arranged on the counter substrate at a predetermined interval and project toward the liquid crystal layer side. At least a part of the wiring may be formed to extend so as to overlap with at least one of the plurality of rib portions in the normal direction of the insulating substrate.

上記ドレイン電極の少なくとも一部は、隣接する絵素電極の間の隙間に対し、絶縁性基板の法線方向に重なって延びるように形成されていることが好ましい。 At least a part of the drain electrode is preferably formed so as to extend in the normal direction of the insulating substrate with respect to the gap between the adjacent pixel electrodes.

−作用−
すなわち、本発明によると、製造段階で絶縁性基板上の領域を複数の露光領域に分割してそれぞれ露光した場合に、各露光領域の間で露光状態に多少のずれが生じたとしても、ソース配線が、ゲート配線の長さ方向に隣接する２つの絵素電極の一方のみに重なるように構成されているため、ソース配線と絵素電極との重なり部分の面積は、各露光領域の間における露光誤差の有無に拘わらず、一定に維持される。その結果、各露光領域におけるソースドレイン容量（言い換えれば、ソース配線と絵素電極との間の容量）のばらつきが防止されると共に、表示ムラが抑制されるため、表示品位が向上する。 -Action-
That is, according to the present invention, when a region on an insulating substrate is divided into a plurality of exposure regions and exposed in the manufacturing stage, even if a slight shift occurs in the exposure state between the exposure regions, the source Since the wiring is configured to overlap only one of the two pixel electrodes adjacent in the length direction of the gate wiring, the area of the overlapping portion of the source wiring and the pixel electrode is between each exposure region. Regardless of whether there is an exposure error, it is kept constant. As a result, variation in source / drain capacitance (in other words, capacitance between the source wiring and the pixel electrode) in each exposure region is prevented, and display unevenness is suppressed, so that display quality is improved.

また、ソース配線の少なくとも一部を、対向基板に形成されたリブ部に重ねることにより、そのリブ部により形成される遮光領域を利用してソース配線を設けることが可能となるため、開口率の低下が抑制される。 In addition, by overlapping at least a part of the source wiring on the rib portion formed on the counter substrate, the source wiring can be provided using the light shielding region formed by the rib portion. Reduction is suppressed.

また、ドレイン電極の少なくとも一部を、隣接する絵素電極の隙間に重ねることにより、開口率の向上が可能となる。 In addition, the aperture ratio can be improved by overlapping at least a part of the drain electrode in the gap between the adjacent pixel electrodes.

したがって、本発明によると、絶縁性基板上の複数の領域の間で露光状態に多少のずれが生じたとしても、ソース配線が、ゲート配線の長さ方向に隣接する２つの絵素電極の一方のみに重なるように構成したので、ソース配線と絵素電極との重なり部分の面積を、各領域の間における露光誤差の有無に拘わらず一定に維持して、各領域におけるソースドレイン容量のばらつきを防止することができる。その結果、表示ムラを抑制できるため、表示品位を向上させることができる。 Therefore, according to the present invention, even if a slight shift occurs in the exposure state between the plurality of regions on the insulating substrate, the source line is one of the two pixel electrodes adjacent to each other in the length direction of the gate line. Therefore, the area of the overlapping part of the source wiring and the pixel electrode is kept constant regardless of the exposure error between the regions, and the variation of the source / drain capacitance in each region is maintained. Can be prevented. As a result, display unevenness can be suppressed, and display quality can be improved.

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.

《発明の実施形態１》
図１〜図３は、本発明に係る液晶表示装置の実施形態１を示している。本実施形態の液晶表示装置Ａは、バックライト等の光源の光を透過して表示を行う透過型の液晶表示装置である。 Embodiment 1 of the Invention
1 to 3 show Embodiment 1 of a liquid crystal display device according to the present invention. The liquid crystal display device A of the present embodiment is a transmissive liquid crystal display device that performs display by transmitting light from a light source such as a backlight.

液晶表示装置Ａは、拡大平面図である図１、及び図１におけるII−II線断面図である図２に示すように、スイッチング素子であるＴＦＴ３０を有する第１基板３１と、第１基板３１の上に設けられた液晶層３３と、上記第１基板３１の上に液晶層３３を介して設けられた第２基板３２とを備えている。つまり、上記液晶層３３は、図２に示すように、対向する一対の基板３１，３２の間に介装されている。 As shown in FIG. 1 which is an enlarged plan view and FIG. 2 which is a cross-sectional view taken along line II-II in FIG. 1, the liquid crystal display device A includes a first substrate 31 having a TFT 30 which is a switching element, and a first substrate 31. And a second substrate 32 provided on the first substrate 31 via the liquid crystal layer 33. That is, the liquid crystal layer 33 is interposed between a pair of opposing substrates 31 and 32 as shown in FIG.

上記第１基板３１は、図１に示すように、絶縁性基板１の上にマトリクス状に配置された複数の絵素領域３５と、絵素領域３５毎に設けられた絵素電極２６及びＴＦＴ３０と、ソース配線１２と、ゲート配線５と、容量配線１６とを備えている。 As shown in FIG. 1, the first substrate 31 includes a plurality of pixel regions 35 arranged in a matrix on the insulating substrate 1, and pixel electrodes 26 and TFTs 30 provided for each of the pixel regions 35. A source line 12, a gate line 5, and a capacitor line 16.

上記絶縁性基板１は、例えばガラス等の透明絶縁材料により構成されている。 The insulating substrate 1 is made of a transparent insulating material such as glass.

上記絵素電極２６は、図１に示すように、絶縁性基板１の上に複数設けられ、マトリクス状に配置されている。隣り合う各絵素電極２６同士の間には、僅かな隙間が設けられている。そして、上記絵素領域３５は、各絵素電極２６が設けられた領域に形成されている。絵素電極２６の構成については、後に詳述する。 As shown in FIG. 1, a plurality of the pixel electrodes 26 are provided on the insulating substrate 1 and arranged in a matrix. A slight gap is provided between adjacent pixel electrodes 26. The picture element area 35 is formed in an area where each picture element electrode 26 is provided. The configuration of the pixel electrode 26 will be described in detail later.

上記ＴＦＴ３０は、上記各絵素領域３５にそれぞれ設けられている。つまり、ＴＦＴ３０は、絶縁性基板１の上に複数設けられ、マトリクス状に配置されている。ＴＦＴ３０は、図１におけるIII−III線断面図である図２に示すように、絶縁性基板１の上に設けられたゲート電極４と、ゲート電極４を覆うゲート絶縁膜３と、ゲート絶縁膜３の上に設けられたＴＦＴ半導体層２２とを備えている。ゲート電極４は、ゲート配線５から分岐して形成されている。 The TFT 30 is provided in each of the picture element regions 35. That is, a plurality of TFTs 30 are provided on the insulating substrate 1 and arranged in a matrix. As shown in FIG. 2, which is a cross-sectional view taken along line III-III in FIG. 1, the TFT 30 includes a gate electrode 4 provided on the insulating substrate 1, a gate insulating film 3 covering the gate electrode 4, and a gate insulating film. 3 is provided with a TFT semiconductor layer 22 provided on the substrate 3. The gate electrode 4 is branched from the gate wiring 5.

ＴＦＴ半導体層２２は、チャネル領域８と、チャネル領域８の上に設けられたソース領域６及びドレイン領域７とにより構成されている。 The TFT semiconductor layer 22 includes a channel region 8 and a source region 6 and a drain region 7 provided on the channel region 8.

チャネル領域８は、ゲート絶縁膜３の上に形成され、例えばアモルファスシリコン（a-Si）等により構成されている。ソース領域６は、チャネル領域８の上の一部に形成され、例えばｎ⁺Ｓｉ層により構成されている。また、ドレイン領域７は、ソース領域６との間に所定の間隔をおいた状態で、チャネル領域８の上の一部に形成されている。ドレイン領域７もまた、ソース領域６と同様に、ｎ⁺Ｓｉ層により構成されている。 The channel region 8 is formed on the gate insulating film 3 and is made of, for example, amorphous silicon (a-Si). The source region 6 is formed on a part of the channel region 8 and is composed of, for example, an n ⁺ Si layer. In addition, the drain region 7 is formed on a part of the channel region 8 with a predetermined space between the drain region 7 and the source region 6. Similarly to the source region 6, the drain region 7 is also composed of an n ⁺ Si layer.

ＴＦＴ半導体層２２には、ソース電極１３がソース領域６を介して接続されると共に、ドレイン電極１４がドレイン領域７を介して接続されている。すなわち、ソース電極１３の一部は、ソース領域６の上に形成される一方、ドレイン電極１４の一部は、ドレイン領域７の上に形成されている。ソース電極１３は、ソース配線１２から分岐して形成されている。そして、図３に示すように、ＴＦＴ半導体層２２、ソース電極１３、ドレイン電極１４、及びゲート絶縁膜３は、それぞれ第１の層間絶縁膜９により覆われている。 A source electrode 13 is connected to the TFT semiconductor layer 22 via the source region 6, and a drain electrode 14 is connected via the drain region 7. That is, a part of the source electrode 13 is formed on the source region 6, while a part of the drain electrode 14 is formed on the drain region 7. The source electrode 13 is branched from the source wiring 12. As shown in FIG. 3, the TFT semiconductor layer 22, the source electrode 13, the drain electrode 14, and the gate insulating film 3 are each covered with a first interlayer insulating film 9.

上記ゲート配線５は、絶縁性基板１の上に複数設けられ、それぞれ図１で左右方向に延びるように形成されている。つまり、各ゲート配線５は、互いに平行に延びている。ゲート配線５の一部は、上記絵素電極２６に対し、絶縁性基板１の法線方向に重なっている。言い換えれば、絵素電極２６の端部は、ゲート配線５の一部に重なっている。また、ゲート配線５は、隣接する絵素電極２６の間に形成されている隙間に対し、絶縁性基板１の法線方向に重なるように形成されている。そして、ゲート配線５は、ＴＦＴ３０に対して走査信号を供給するように構成されている。 A plurality of the gate wirings 5 are provided on the insulating substrate 1 and are formed to extend in the left-right direction in FIG. That is, the gate lines 5 extend in parallel with each other. A part of the gate wiring 5 overlaps the pixel electrode 26 in the normal direction of the insulating substrate 1. In other words, the end portion of the pixel electrode 26 overlaps a part of the gate wiring 5. The gate wiring 5 is formed so as to overlap the gap formed between the adjacent pixel electrodes 26 in the normal direction of the insulating substrate 1. The gate wiring 5 is configured to supply a scanning signal to the TFT 30.

また、隣り合うゲート配線５の間には、容量配線（Ｃｓ配線）１５が、ゲート配線５と平行に並んで設けられている。容量配線１５は、絵素電極２６との間で蓄積容量Ｃｓを構成するためのものである。 In addition, a capacitor wiring (Cs wiring) 15 is provided in parallel with the gate wiring 5 between the adjacent gate wirings 5. The capacitor wiring 15 is for forming a storage capacitor Cs with the pixel electrode 26.

上記ソース配線１２は、絶縁性基板１の上に複数設けられ、ゲート配線５及び容量配線１５に交差する方向に蛇行して延びるように形成されている。そして、ソース配線１２は、ＴＦＴ３０に対してデータ信号を供給するように構成されている。 A plurality of the source lines 12 are provided on the insulating substrate 1 and are formed so as to meander and extend in a direction intersecting the gate lines 5 and the capacitor lines 15. The source line 12 is configured to supply a data signal to the TFT 30.

上記ドレイン電極１４の少なくとも一部は、隣接する絵素電極２６の間の隙間に対し、絶縁性基板１の法線方向に重なって延びるように形成されている。本実施形態では、ドレイン電極１４の一部が、隣接する絵素電極２６の間の隙間に重なると共に、他の一部が、容量配線１５に対し、絶縁性基板１の法線方向に重なるように形成されている。ドレイン電極１４の先端部は、絵素領域３５の中央まで延びている。 At least a part of the drain electrode 14 is formed so as to extend in the normal direction of the insulating substrate 1 with respect to the gap between the adjacent pixel electrodes 26. In the present embodiment, a part of the drain electrode 14 overlaps with the gap between the adjacent pixel electrodes 26, and the other part overlaps with the capacitive wiring 15 in the normal direction of the insulating substrate 1. Is formed. The tip of the drain electrode 14 extends to the center of the picture element region 35.

図３に示すように、上記第１の層間絶縁膜９の上には、基板全体を覆う第２の層間絶縁膜２４が形成されている。この第２の層間絶縁膜２４の上には、上記絵素電極２６がパターン形成されている。さらに、絵素電極２６の上には、ポリイミド等により構成された配向膜３８が形成されている。 As shown in FIG. 3, a second interlayer insulating film 24 covering the entire substrate is formed on the first interlayer insulating film 9. On the second interlayer insulating film 24, the pixel electrode 26 is patterned. Further, an alignment film 38 made of polyimide or the like is formed on the picture element electrode 26.

上記第２の層間絶縁膜２４には、ドレイン電極１４の先端部の上方位置において、第２の層間絶縁膜２４を上下に貫通するコンタクトホール１０が形成されている。そして、上記絵素電極２６は、コンタクトホール１０を介してドレイン電極１４に接続されている。こうして、上記ＴＦＴ３０は、各絵素電極２６にドレイン電極１４を介して接続され、絵素電極２６への信号電圧の印加状態を切り替えるようになっている。言い換えれば、絵素電極２６は、ドレイン電極１４を介してＴＦＴ３０から信号電圧が印加されることにより、絵素電極２６の上方の液晶層３３を駆動するように構成されている。 In the second interlayer insulating film 24, a contact hole 10 penetrating vertically through the second interlayer insulating film 24 is formed at a position above the tip of the drain electrode 14. The picture element electrode 26 is connected to the drain electrode 14 through the contact hole 10. Thus, the TFT 30 is connected to each pixel electrode 26 via the drain electrode 14 and switches the application state of the signal voltage to the pixel electrode 26. In other words, the pixel electrode 26 is configured to drive the liquid crystal layer 33 above the pixel electrode 26 when a signal voltage is applied from the TFT 30 via the drain electrode 14.

絵素電極２６には、ＩＴＯ等の透明電極により構成されており、図１に示すように、複数のスリット２７ａ，２７ｂが形成されている。スリット２７ａ，２７ｂは、後述の第２基板３２のリブ部４５ａ，４５ｂと共に、液晶層３３の液晶分子の配向方向を規制して、ＭＶＡ（Multi-domain Vertical Aalignment）モードを実現し、視野角特性を向上させるためのものである。スリット２７ａ，２７ｂは、屈曲したパターン形状に形成されている。すなわち、絵素電極２６の半分の領域には、ゲート配線５と交差する方向に延びる例えば３つのスリット２７ａが互いに平行に形成されている。一方、他の半分の領域には、上記３つのスリット２７ａに対し垂直な方向に延びる別の３つのスリット２７ｂが互いに平行に形成されている。 The picture element electrode 26 is made of a transparent electrode such as ITO, and has a plurality of slits 27a and 27b as shown in FIG. The slits 27a and 27b, together with ribs 45a and 45b of the second substrate 32 to be described later, regulate the alignment direction of the liquid crystal molecules of the liquid crystal layer 33 to realize an MVA (Multi-domain Vertical Aalignment) mode and have viewing angle characteristics. It is for improving. The slits 27a and 27b are formed in a bent pattern shape. That is, for example, three slits 27 a extending in a direction intersecting with the gate wiring 5 are formed in a half region of the pixel electrode 26 in parallel with each other. On the other hand, in the other half region, another three slits 27b extending in a direction perpendicular to the three slits 27a are formed in parallel to each other.

上記第２基板３２は、図２及び図３に示すように、上記絶縁性基板１に対し、液晶層３３を介して対向配置された対向基板により構成されている。第２基板３２は、絶縁性基板２の下にパターン形成されたブラックマトリクス４２及び着色層４３と、透明電極４４と、リブ部４５ａ，４５ｂとを備えている。 As shown in FIGS. 2 and 3, the second substrate 32 is composed of a counter substrate disposed to face the insulating substrate 1 with a liquid crystal layer 33 interposed therebetween. The second substrate 32 includes a black matrix 42 and a colored layer 43 that are patterned under the insulating substrate 2, a transparent electrode 44, and rib portions 45 a and 45 b.

上記絶縁性基板２は、絶縁性基板１と同様に、例えばガラス等の透明絶縁材料により構成されている。上記着色層４３は、例えばＲ，Ｇ，Ｂの３原色が所定のパターンに配列されている。また、ブラックマトリクス４２は、ＴＦＴ３０の上方位置や、隣り合う着色層４３同士の隙間の上方位置に形成されている。上記透明電極４４は、ＩＴＯ等により構成され、ブラックマトリクス４２及び着色層４３の下方に設けられている。さらに、透明電極４４の下には、液晶層３３との間にポリイミド等の配向膜３９が形成されている。 Similar to the insulating substrate 1, the insulating substrate 2 is made of a transparent insulating material such as glass. In the colored layer 43, for example, the three primary colors R, G, and B are arranged in a predetermined pattern. The black matrix 42 is formed at a position above the TFT 30 or at a position above the gap between the adjacent colored layers 43. The transparent electrode 44 is made of ITO or the like and is provided below the black matrix 42 and the colored layer 43. Further, an alignment film 39 such as polyimide is formed between the transparent electrode 44 and the liquid crystal layer 33.

上記リブ部４５ａ，４５ｂは、透明電極４４の下面に複数設けられ、それぞれ液晶層３３側に突出して形成されている。各リブ部４５ａ，４５ｂは、所定の間隔で互いに平行に並んで設けられ、図１に示すように、上方から見て、互いに平行に延びるスリット２７ａ，２７ｂ同士の間にそれぞれ設けられている。つまり、スリット２７ａは、リブ部４５ａに沿って延びる一方、スリット２７ｂは、リブ部４５ｂに沿って延びている。 A plurality of the rib portions 45a and 45b are provided on the lower surface of the transparent electrode 44, and are formed so as to protrude to the liquid crystal layer 33 side. The rib portions 45a and 45b are provided in parallel with each other at a predetermined interval. As shown in FIG. 1, the rib portions 45a and 45b are provided between the slits 27a and 27b extending in parallel with each other as viewed from above. That is, the slit 27a extends along the rib portion 45a, while the slit 27b extends along the rib portion 45b.

そして、本発明の特徴として、図１に示すように、上記ソース配線１２は、ゲート配線５の長さ方向に隣接する２つの絵素電極２６の一方のみに対し、絶縁性基板１の法線方向に重なっている。言い換えれば、各絵素領域３５のＴＦＴ３０に接続されているソース配線１２は、その絵素領域３５の絵素電極２６のみに重なっている。 As a feature of the present invention, as shown in FIG. 1, the source wiring 12 is normal to the insulating substrate 1 with respect to only one of the two pixel electrodes 26 adjacent to each other in the length direction of the gate wiring 5. Overlapping in the direction. In other words, the source wiring 12 connected to the TFT 30 in each picture element region 35 overlaps only with the picture element electrode 26 in the picture element region 35.

さらに、ソース配線１２の少なくとも一部は、複数のリブ部４５ａ，４５ｂの少なくとも１つに対し、絶縁性基板１の法線方向に重なって延びるように形成されている。すなわち、図１に示すように、ソース配線１２は、所定の絵素領域３５のＴＦＴ３０から、隣接する絵素領域３５のＴＦＴ３０へ向かって延びている。このとき、ソース配線１２の基端部分は、当該絵素領域３５におけるＴＦＴ３０のソース電極１３からリブ部４５ａに重なった状態で延びると共に、中間部分がゲート配線５に重なった状態で延びている。さらに、ソース配線１２の先端部分は、リブ部４５ｂに重なった状態で延びて、隣接する絵素領域３５のＴＦＴ３０に接続されている。こうして、ソース配線１２は、ゲート配線５に交差する方向に蛇行するようになっている。 Further, at least a part of the source wiring 12 is formed to extend in the normal direction of the insulating substrate 1 with respect to at least one of the plurality of rib portions 45a and 45b. That is, as shown in FIG. 1, the source line 12 extends from the TFT 30 in the predetermined pixel region 35 toward the TFT 30 in the adjacent pixel region 35. At this time, the base end portion of the source wiring 12 extends from the source electrode 13 of the TFT 30 in the picture element region 35 in a state of overlapping the rib portion 45 a, and the intermediate portion extends in a state of overlapping the gate wiring 5. Further, the front end portion of the source wiring 12 extends in a state of overlapping the rib portion 45 b and is connected to the TFT 30 in the adjacent pixel region 35. Thus, the source wiring 12 meanders in a direction intersecting the gate wiring 5.

こうして、液晶表示装置Ａは、ＴＦＴ３０に対し、走査信号がゲート配線５から供給されると共に、データ信号がソース配線１２から供給される。そして、絵素電極２６に所定の信号電圧が印加されると共に、この絵素電極２６と容量配線１５との間に蓄積容量Ｃｓが保持されることにより、液晶層３３が各絵素領域３５毎に駆動される。その結果、各絵素領域３５を透過しようとする光が変調されるため、所望の表示が行われる。 Thus, in the liquid crystal display device A, the scanning signal is supplied from the gate line 5 and the data signal is supplied from the source line 12 to the TFT 30. Then, a predetermined signal voltage is applied to the pixel electrode 26, and the storage capacitor Cs is held between the pixel electrode 26 and the capacitor wiring 15, so that the liquid crystal layer 33 is provided for each pixel region 35. Driven by. As a result, light that attempts to pass through each picture element region 35 is modulated, so that a desired display is performed.

−製造方法−
次に、本実施形態の液晶表示装置Ａの製造方法について説明する。 -Manufacturing method-
Next, a manufacturing method of the liquid crystal display device A of the present embodiment will be described.

液晶表示装置Ａは、まず、第１基板３１及び第２基板３２を製造した後に、これら第１基板３１及び第２基板３２を貼り合わせ、各基板３１，３２の間に液晶材料を充填させることにより製造される。 In the liquid crystal display device A, first, after the first substrate 31 and the second substrate 32 are manufactured, the first substrate 31 and the second substrate 32 are bonded together, and a liquid crystal material is filled between the substrates 31 and 32. Manufactured by.

第１基板３１は、絶縁性基板１に対し、ゲート配線５、ソース配線１２、容量配線１５、ドレイン電極１４、ＴＦＴ３０、及び絵素電極２６等を、フォトリソグラフィ等によりパターン形成すると共に順次積層させることにより製造される。また、第２基板３２は、絶縁性基板２に対し、ブラックマトリクス４２、着色層４３、透明電極４４、リブ部４５ａ，４５ｂ等を、上記第１基板３１と同様に、フォトリソグラフィ等によりパターン形成して製造される。フォトリソグラフィでは、絶縁性基板１，２の上に塗布されたレジストに対し、フォトマスクを介して露光する露光工程が行われる。 The first substrate 31 has a gate wiring 5, a source wiring 12, a capacitor wiring 15, a drain electrode 14, a TFT 30, a pixel electrode 26, and the like formed on the insulating substrate 1 by patterning and sequentially stacking them by photolithography or the like. It is manufactured by. Further, the second substrate 32 is formed by patterning the black matrix 42, the colored layer 43, the transparent electrode 44, the rib portions 45a and 45b, etc. on the insulating substrate 2 by photolithography or the like, similar to the first substrate 31. Manufactured. In photolithography, an exposure process is performed in which the resist applied on the insulating substrates 1 and 2 is exposed through a photomask.

液晶表示装置Ａは、比較的大きい表示画面を有するため、絶縁性基板１，２よりも小さいフォトマスクを用い、露光を複数のショットに分けて行うレンズスキャン方式（ステップ式投影露光方式）により露光工程を行う。 Since the liquid crystal display device A has a relatively large display screen, exposure is performed by a lens scanning method (step-type projection exposure method) that uses a photomask smaller than the insulating substrates 1 and 2 and divides exposure into a plurality of shots. Perform the process.

レンズスキャン方式では、従来と同様に、例えば第１基板３１に対し、複数に分割された露光領域毎に露光を行う。すなわち、第１基板３１と光源（図示省略）との間には、フォトマスク（図示省略）が配置され、フォトマスクと上記光源との間にはシャッタ（図示省略）が設けられる一方、フォトマスクと第１基板３１との間には投影レンズ（図示省略）が設けられている。そして、上記シャッタを切り替えることにより、第１基板３１上の各露光領域毎に順次露光ショットを行う。 In the lens scanning method, as in the conventional case, for example, the first substrate 31 is exposed for each of the divided exposure areas. That is, a photomask (not shown) is disposed between the first substrate 31 and the light source (not shown), and a shutter (not shown) is provided between the photomask and the light source, while the photomask. A projection lens (not shown) is provided between the first substrate 31 and the first substrate 31. Then, exposure shots are sequentially performed for each exposure region on the first substrate 31 by switching the shutter.

−実施形態１の効果−
したがって、この実施形態１によると、製造段階の露光工程において、絶縁性基板１上の領域を複数の露光領域に分割して露光した場合に、各露光領域の間で露光状態に多少のずれが生じたとしても、ソース配線１２が、ゲート配線５の長さ方向に隣接する２つの絵素電極２６の一方のみに重なるように構成したので、ソース配線１２と絵素電極２６との重なり部分の面積を、各露光領域の間における露光誤差の有無に拘わらず、一定に維持することができる。その結果、各露光領域におけるソースドレイン容量（言い換えれば、ソース配線１２と絵素電極２６との間の容量）のばらつきを防止できるため、レンズ継ぎによる表示ムラを抑制して表示品位を向上させることができる。 -Effect of Embodiment 1-
Therefore, according to the first embodiment, in the exposure process at the manufacturing stage, when the area on the insulating substrate 1 is divided into a plurality of exposure areas and exposed, there is a slight shift in the exposure state between the exposure areas. Even if it occurs, since the source wiring 12 is configured to overlap only one of the two pixel electrodes 26 adjacent to each other in the length direction of the gate wiring 5, the overlapping portion of the source wiring 12 and the pixel electrode 26 is formed. The area can be kept constant regardless of the presence or absence of an exposure error between the exposure regions. As a result, it is possible to prevent variations in the source / drain capacitance (in other words, the capacitance between the source wiring 12 and the pixel electrode 26) in each exposure region, thereby suppressing display unevenness due to lens joining and improving display quality. Can do.

つまり、分割して露光を行うことにより、低コストで大面積の液晶表示装置を製造できると共に、その表示品位の向上を図ることができる。 That is, by performing the exposure by dividing, a liquid crystal display device having a large area can be manufactured at a low cost, and the display quality can be improved.

さらに、ソース配線１２の少なくとも一部を、第２基板３２に形成された複数のリブ部４５ａ，４５ｂに重ねるようにしたので、リブ部４５ａ，４５ｂにより形成される遮光領域を利用してソース配線１２を設けることができるため、遮光領域の増大を防止して開口率の向上を図ることができる。 Furthermore, since at least a part of the source wiring 12 is overlapped with the plurality of rib portions 45a and 45b formed on the second substrate 32, the source wiring is utilized by utilizing the light shielding region formed by the rib portions 45a and 45b. 12 can be provided, the increase of the light shielding area can be prevented and the aperture ratio can be improved.

また、ドレイン電極１４の少なくとも一部を、隣接する絵素電極２６の隙間に重ねるようにしたので、開口率のさらに向上させることができる。 Further, since at least a part of the drain electrode 14 is overlapped with the gap between the adjacent pixel electrodes 26, the aperture ratio can be further improved.

《その他の実施形態》
上記実施形態１では、スリット２７を、各絵素電極２６に３本ずつ２方向に形成するようにしたが、スリット２７の本数はこれに限らずその他の本数設けるようにしてもよい。ただし、広視野角化の観点から、複数設けることが好ましい。 << Other Embodiments >>
In the first embodiment, three slits 27 are formed in each of the pixel electrodes 26 in two directions. However, the number of slits 27 is not limited to this, and other numbers may be provided. However, it is preferable to provide a plurality from the viewpoint of wide viewing angle.

また、上記実施形態１に対し、絵素電極２６が、絵素電極２６が設けられた絵素領域３５内に配置されているソース配線１２の全てに重なるように構成してもよい。すなわち、上記実施形態１では、ＭＶＡモードで表示を行うために、絵素電極２６にスリット２７ａ，２７ｂが形成されていたが、本発明はこれに限らず、絵素電極２６にスリットを形成しなくてもよい。この場合、絵素電極２６は、当該絵素電極２６が属する絵素領域３５内のソース配線１２の全てに重ねることができる。 Further, in contrast to the first embodiment, the pixel electrode 26 may be configured to overlap all of the source wirings 12 arranged in the pixel region 35 where the pixel electrode 26 is provided. That is, in the first embodiment, the slits 27a and 27b are formed in the pixel electrode 26 in order to perform display in the MVA mode. However, the present invention is not limited to this, and the slit is formed in the pixel electrode 26. It does not have to be. In this case, the picture element electrode 26 can be overlaid on all the source wirings 12 in the picture element region 35 to which the picture element electrode 26 belongs.

以上説明したように、本発明は、比較的大きい表示面積を有する液晶表示装置について有用であり、特に、ステップ式投影露光方式により製造された液晶表示装置の表示ムラを防止する場合に適している。 As described above, the present invention is useful for a liquid crystal display device having a relatively large display area, and is particularly suitable for preventing display unevenness of a liquid crystal display device manufactured by a stepped projection exposure method. .

実施形態１の液晶表示装置の絵素領域を拡大して示す平面図である。3 is an enlarged plan view showing a picture element region of the liquid crystal display device of Embodiment 1. FIG. 図１におけるII−II線断面図である。It is the II-II sectional view taken on the line in FIG. 図１におけるIII−III線断面図である。It is the III-III sectional view taken on the line in FIG. 従来の液晶表示装置の絵素領域を拡大して示す平面図である。It is a top view which expands and shows the pixel area | region of the conventional liquid crystal display device. 分割ショットにより露光される各露光領域を示す平面図である。It is a top view which shows each exposure area | region exposed by a division | segmentation shot. レンズスキャン方式による露光工程を示す側面図である。It is a side view which shows the exposure process by a lens scanning system.

符号の説明Explanation of symbols

Ａ液晶表示装置
１絶縁性基板
５ゲート配線
１２ソース配線
１４ドレイン電極
２６絵素電極
３０ＴＦＴ（スイッチング素子）
３２第２基板（対向基板）
３３液晶層
３５絵素領域
４５リブ部
A Liquid crystal display device 1 Insulating substrate 5 Gate wiring 12 Source wiring 14 Drain electrode 26 Picture element electrode 30 TFT (switching element)
32 Second substrate (counter substrate)
33 Liquid crystal layer 35 Picture element region 45 Rib portion

Claims

絶縁性基板の上にマトリクス状に配置された複数の絵素領域と、
上記絵素領域毎に設けられ、液晶層を駆動する絵素電極と、
上記各絵素電極にドレイン電極を介して接続され、該絵素電極への電圧の印加状態を切り替えるためのスッチング素子と、
上記スイッチング素子に接続され、互いに平行に延びる複数のゲート配線と、
上記スイッチング素子に接続され、上記ゲート配線に交差して延びる複数のソース配線とを備える液晶表示装置であって、
上記ソース配線は、上記ゲート配線の長さ方向に隣接する２つの絵素電極の一方のみに対し、上記絶縁性基板の法線方向に重なっている
ことを特徴とする液晶表示装置。 A plurality of pixel regions arranged in a matrix on an insulating substrate;
A pixel electrode provided for each of the pixel regions and driving a liquid crystal layer;
A switching element connected to each of the pixel electrodes via a drain electrode for switching a voltage application state to the pixel electrode;
A plurality of gate wirings connected to the switching element and extending in parallel with each other;
A liquid crystal display device comprising a plurality of source lines connected to the switching element and extending across the gate lines,
2. The liquid crystal display device according to claim 1, wherein the source wiring overlaps with only one of two picture element electrodes adjacent in the length direction of the gate wiring in the normal direction of the insulating substrate.

請求項１において、
上記絵素電極は、該絵素電極が設けられた絵素領域内に配置されているソース配線の全てに重なっている
ことを特徴とする液晶表示装置。 In claim 1,
The liquid crystal display device, wherein the picture element electrode overlaps all of the source wirings arranged in the picture element region where the picture element electrode is provided.

請求項１において、
上記絶縁性基板に対し、液晶層を介して対向配置された対向基板と、
上記対向基板に所定の間隔で並んで設けられると共に、上記液晶層側に突出する複数のリブ部とを備え、
ソース配線の少なくとも一部は、上記複数のリブ部の少なくとも１つに対し、上記絶縁性基板の法線方向に重なって延びるように形成されている
ことを特徴とする液晶表示装置。 In claim 1,
A counter substrate disposed opposite to the insulating substrate via a liquid crystal layer;
A plurality of ribs provided on the opposite substrate at predetermined intervals and protruding toward the liquid crystal layer;
At least a part of the source wiring is formed to extend so as to overlap at least one of the plurality of rib portions in a normal direction of the insulating substrate.

請求項１において、
上記ドレイン電極の少なくとも一部は、隣接する絵素電極の間の隙間に対し、絶縁性基板の法線方向に重なって延びるように形成されている
ことを特徴とする液晶表示装置。 In claim 1,
At least a part of the drain electrode is formed so as to extend in a normal direction of the insulating substrate with respect to a gap between adjacent picture element electrodes.