JP2005136008A - 積層型電子部品の製法 - Google Patents
積層型電子部品の製法 Download PDFInfo
- Publication number
- JP2005136008A JP2005136008A JP2003368007A JP2003368007A JP2005136008A JP 2005136008 A JP2005136008 A JP 2005136008A JP 2003368007 A JP2003368007 A JP 2003368007A JP 2003368007 A JP2003368007 A JP 2003368007A JP 2005136008 A JP2005136008 A JP 2005136008A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- pattern
- conductor pattern
- electronic component
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】セラミックグリーンシート上の導体パターンの周囲に形成されるセラミックパターンの空気のかみこみを抑制して、セラミックグリーンシートおよび導体パターンを薄層化して高積層化した場合にも積層型電子部品に発生するデラミネーションやショート等の欠陥を防止でき、高信頼性の積層型電子部品が得られる積層型電子部品の製法を提供する。
【解決手段】導体パターン3、15の周囲に形成されたセラミックパターン5、17領域に、前記導体パターン3、15の長辺方向に沿って溝部6を形成した。
【選択図】図2
【解決手段】導体パターン3、15の周囲に形成されたセラミックパターン5、17領域に、前記導体パターン3、15の長辺方向に沿って溝部6を形成した。
【選択図】図2
Description
本発明は、積層型電子部品の製法に関し、特に、積層セラミックコンデンサ、積層インダクタ、積層圧電体、多層配線基板等の積層型電子部品に関するもので、導体パターンとともに、その非形成領域にセラミックパターンを有するセラミックグリーンシートを積層して形成される母体積層体を作製するための積層型電子部品の製法に関する。
近年、電子機器の小型化、高密度化に伴い、例えば、積層セラミックコンデンサでは小型高容量化が求められ、このため誘電体層や内部電極層の薄層化および多層化が進められている。
このように薄層化および多層化が要求される積層セラミックコンデンサのような積層型電子部品の製法においては、セラミックグリーンシートの薄層化および多層化に伴い、セラミックグリーンシート上に形成された導体パターンの厚みが大きく影響するようになり、導体パターンが形成されている部分と形成されていない部分との間で導体パターンの厚みによる段差が累積し、導体パターンの無い周囲のセラミックグリーンシート同士の密着が弱くなり、デラミネーションが発生しやすくなる。このためセラミックグリーンシート上の段差を無くす工夫が図られている。
このような積層型電子部品の製法として、例えば、下記の特許文献1に開示されるようなものが知られている。この公報に開示された製法によれば、まず、図6のマザー状態で用意されたセラミックグリーンシート101の主面上に導体パターン103を形成し、次に、この導体パターン103の周囲にセラミックペーストを印刷してセラミックパターン105を形成する。この後、導体パターン103およびセラミックパターン105が形成されたセラミックグリーンシート101を複数積層して母体積層体を形成する工法が採られている。
特開2000−311831号公報
しかしながら、上記した積層型電子部品の製法では、セラミックグリーンシート101上に形成した導体パターン103の周囲に、しかも、その導体パターン103の傾斜面にも重なるくらいに充分にセラミックパターン105を形成し、その上にセラミックグリーンシート101を積層するものであることから、導体パターン103やセラミックパターン105などの塗布膜とセラミックグリーンシートとの間で脱気性が低下し、空気のかみこみが発生してしまい、焼成後の積層型電子部品である積層セラミックコンデンサにはデラミネーションやショートが多発するという問題があった。
従って、本発明は、セラミックグリーンシート上の導体パターンの周囲に発生する空気のかみこみを抑制して、セラミックグリーンシートおよび導体パターンを薄層化して高積層化した場合にも積層型電子部品に発生するデラミネーションやショート等の欠陥を防止でき、高信頼性の積層型電子部品が得られる積層型電子部品の製法を提供することを目的とする。
本発明の積層型電子部品の製法は、セラミックグリーンシートが複数積層されたグリーン積層体の内部に、矩形状の導体パターンと、該導体パターンの非形成領域にセラミックパターンとを有する母体積層体を形成する工程を具備する積層型電子部品の製法であって、前記導体パターンが長辺方向に縦列配置されなり、かつ前記非形成領域に、前記導体パターンの長辺方向に沿って溝部を形成したことことを特徴とする。
そして、上記積層型電子部品の製法では、前記溝部の幅を5〜30μmとすること、溝部が導体パターンの両側に配置されていること、そして、その溝部が導体パターンから離して配置されていることが望ましく、また、セラミックパターンの厚みをt1、導体パターンの厚みをt2としたときに、t1/t2≦1.5の関係を満足することが望ましい。
さらに、上記積層型電子部品の製法では、導体パターンの厚みが2μm以下であること、セラミックグリーンシートの厚みが5μm以下であること、導体パターンおよびセラミックパターンの端部が傾斜面で接していること、積層数が100層以上であることが望ましい。
次に、このような積層型電子部品の製法では、母体積層体が、(a)セラミックグリーンシートの主面上に、導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成した後に前記導体パターンの非形成領域にセラミックペーストを印刷してセラミックパターンを形成する工程、又は、セラミックパターンを形成した後に導体パターンを形成する工程のうちのいずれかの工程と、(b)前記導体パターンおよび前記セラミックパターンが形成されたセラミックグリーンシートを積層する工程とを経て作製されること、また、別の製法では、母体積層体が、(a)支持体上にセラミックグリーンシートを載置する工程と、(b)該セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成した後に、前記導体パターンの非形成領域にセラミックペーストを印刷してセラミックパターンを形成する工程、又は、セラミックパターンを形成した後に導体パターンを形成する工程のうちのいずれかの工程と、(c)前記導体パターンおよびセラミックパターンが形成された前記セラミックグリーンシートの上面に、別のセラミックグリーンシートを重ね合わせる工程と、(d)(b)乃至(c)工程を繰り返す工程とを具備して作製されることが望ましい。
本発明の製法によれば、導体パターンの傾斜面にも重なるくらいに充分にセラミックパターンを形成する場合であっても、予め、導体パターン間に印刷時に空気がぬける溝部が形成されているために、セラミックグリーンシートを積層する際に、導体パターンやセラミックパターンなどの塗布膜とセラミックグリーンシートとの間が空気を閉じ込める状態になり難く、このため積層直後の空気のかみこみを防止でき、焼成後においても積層セラミックコンデンサ等に発生するデラミネーションやショートを防止できる。
また、本発明においては溝部の幅を上記範囲とし、また、溝部を導体パターンの両側に配置し、さらには、溝部を導体パターンから離して形成することにより、導体パターン周辺に発生する空気のかみこみを抑制する十分な空気のパスを形成できる。
また、セラミックパターンの厚みを導体パターンの厚みに対して厚くする場合においても、t1/t2比を上記の比率に制限することにより、セラミックパターンのにじみや乗り上げを抑制できる。
また、本発明のように、縦列配置された導体パターンに沿って連通する溝部を有するセラミックパターンを形成する製法によれば、導体パターンが2μm以下と薄層化され、積層時に導体パターンとセラミックグリーンシートとの間で脱気性がさらに低下しやすい場合においても充分な空気のパスを形成できることから好適に用いることができる。
さらに本発明によれば、セラミックグリーンシートの厚みが薄くなり、導体パターンによる段差が顕著に現れるような場合においても、縦列配置された導体パターン間に少なからずセラミックパターンを形成するものであることから、積層型電子部品の内部に形成された導体パターンによる段差を解消でき、このことによりデラミネーションやショートを防止できる。
また、導体パターンおよびセラミックパターンの端部が傾斜面を有し、両パターンが接している場合においても、本発明のようなセラミックパターンであれば、空気のかみこみを効果的に抑制できるとともに印刷面とセラミックグリーンシートの密着性をも高めることができる。
また、本発明の製法によれば導体パターンに隣接して充填よくセラミックパターンを形成できることから、100層以上に高積層化したとしても導体パターンによる段差を抑制できるとともに積層、焼成後のデラミネーションを防止できる。
そして、本発明の製法は、上記のような一括積層および逐次積層により形成される母体積層体あるいは焼成後の積層型電子部品に対して、デラミネーションやショートを防止する改善策として好適に用いることができる。
(製法1)
本発明の積層型電子部品の製法を積層セラミックコンデンサに適用した例について詳細に説明する。積層セラミックコンデンサを構成するセラミックグリーンシート1を、図1(a)に示すように、まず、キャリアフィルム2上にセラミックスラリを塗布して形成する。このセラミックグリーンシート1の厚みは積層セラミックコンデンサの小型および高容量化という理由から、5μm以下、特に4μm以下、さらには3μm以下であることが望ましく、導体パターンを本発明の形状とし、かつ導体パターンの周囲にセラミックパターンを形成するという製法に効果的である。
本発明の積層型電子部品の製法を積層セラミックコンデンサに適用した例について詳細に説明する。積層セラミックコンデンサを構成するセラミックグリーンシート1を、図1(a)に示すように、まず、キャリアフィルム2上にセラミックスラリを塗布して形成する。このセラミックグリーンシート1の厚みは積層セラミックコンデンサの小型および高容量化という理由から、5μm以下、特に4μm以下、さらには3μm以下であることが望ましく、導体パターンを本発明の形状とし、かつ導体パターンの周囲にセラミックパターンを形成するという製法に効果的である。
次に、図1(b)に示すように、このセラミックグリーンシート1の一方主面上に導体ペーストを印刷して導体パターン3を所定間隔をおいて複数形成する。導体パターン3は、図2に示すように、その形状は平面的に見て矩形状、特に長方形状であり、しかも長辺方向に縦列配置されていることを特徴としている。図3は導体パターンに隣接して形成されたセラミックパターンの断面図である。さらには、これら導体パターンおよびセラミックパターンの端部が、図3に示すように傾斜面を有していることが望ましい。
また、導体パターン3の厚みは、本発明の製法におけるセラミックペーストの印刷時の回り込みやすさにより、その厚みは2μm以下、特に、1.5μm以下であることがより望ましい。
この後、図1(c)に示すように、この導体パターン3の周囲に、この導体パターン3の厚みによる段差を実質的に無くすようにセラミックペーストを印刷してセラミックパターン5を形成する。
セラミックパターン5の印刷は、図2に示すように、長方形状の導体パターン3の長辺方向に向かって走査されるものである(図2中の矢印)が、この場合、溝部6はセラミックペーストの印刷方向に導体パターンの長辺方向に沿って平行に形成される。そして、この溝部6は、その幅が5〜30μm、特に、10〜20μmであることが望ましい。
さらに本発明では、溝部6を、前記導体パターン3間の長辺方向の両側に導体パターンから離して配置することが望ましい。
また、本発明においては、図3のように、セラミックパターン5の厚みをt1、導体パターン3の厚みをt2としたときに、t1/t2≦1.5の関係を満足することが望ましく、両パターンが実質同一厚み以上であれば、特に、1.3以下、1.1以下であることが望ましい。
次に、図1(d−1)、(d−2)に示すように、導体パターン3およびセラミックパターン5を形成したセラミックグリーンシート1を複数積層し母体積層体9を作製する。
この母体積層体9では、セラミックグリーンシート1間に、本発明の長方形状の導体パターン3が孤立して複数介在し、また、その導体パターン3に隣接してセラミックパターン5が形成されている。また、導体パターン3は、エンドマージン側辺3aが積層方向に対して一層毎に交互にずれるように形成されている。サイドマージン側辺3b側は積層方向に同じ位置で積層されている。尚、図1(d−1)はサイドマージン側辺3bを、図1(d−2)はエンドマージン側辺3aを分割する断面図である。なお、本発明の導体パターン3およびセラミックパターン5が形成されたセラミックグリーンシート1の積層数は、脱気性の影響が大きくなる100層以上の場合に好適に用いられる。
次に、この母体積層体9を所定個所で切断して積層体成形体を作製する。積層成形体の対向する側面には、導体パターン3のエンドマージン側辺3aが交互に積層方向に一層毎に露出している。この後、所定の雰囲気下、温度条件で焼成して積層セラミックコンデンサが形成される。
(製法2)
次に、本発明の他の製法について図4をもとに詳細に説明する。なお、この製法に用いるセラミックスラリ、導体ペーストおよびセラミックペースト、並びに、これらの組成物により形成されるセラミックグリーンシート、導体パターンおよびセラミックパターンは前記した製法1において用いたものに他ならない。
次に、本発明の他の製法について図4をもとに詳細に説明する。なお、この製法に用いるセラミックスラリ、導体ペーストおよびセラミックペースト、並びに、これらの組成物により形成されるセラミックグリーンシート、導体パターンおよびセラミックパターンは前記した製法1において用いたものに他ならない。
図4(a)に示すように、まず、支持体11上に複数のセラミックグリーンシート13aを載置して、積層セラミックコンデンサのマージン部となる所定厚みの無電極部14aを形成する。
次に、図4(b)に示すように、積層されたセラミックグリーンシート13aの最上層の一方主面上に導体ペーストを印刷して矩形状の導体パターン15を等間隔に離間して複数形成する。
この後、図4(c)に示すように、この導体パターン15の周囲に、製法1の図2のように、導体パターン15の周囲に接しかつこの導体パターン15の厚みによる段差を実質的に無くすようにセラミックペーストを印刷してセラミックパターン17を形成する。
この場合も製法1と同様、セラミックパターン17は、前記セラミックペーストの印刷方向に縦列配置された導体パターンと平行して配置した溝部18を有するように形成されることが重要である。
ここでセラミックグリーンシート13a上に形成される導体パターン15、セラミックパターン17および溝部18は、前記した製法1において作製される導体パターン3、セラミックパターン17、溝部18と同様の形状、配置並びに厚みになるように形成される。即ち、図2に示すパターン配置となる。
尚、本発明では、導体パターン15よりも先にセラミックパターン17を形成することもできる。この場合には、セラミックグリーンシート13a、13bに対して、セラミックパターン17の色のコントラストをつけていることが必要である。
次に、図4(d)に示すように、上記のように導体パターン15およびセラミックパターン17が形成されたセラミックグリーンシート13aの上面側に、これら導体パターン15およびセラミックパターン17を覆うように、別のセラミックグリーンシート13bを重ね合わせて、導体パターン15およびセラミックパターン17とセラミックグリーンシート13bとを密着させる。
この後は、所望の積層数になるように、図4(b)〜(d)の工程を繰り返し、最後に、再び、セラミックグリーンシート13aを用いて、図4(a)工程において形成したと同様の厚みの無電極部14bを形成して母体積層体23を形成する。
なお、本発明は、上記したように、セラミックグリーンシート13aもしくは13bを重ね合わせた後に、逐次、その上面にスクリーン印刷により導体パターン15やセラミックパターン17を形成していく工法である。この点、導体パターン15やセラミックパターン17を予め形成したセラミックグリーンシート13a、13bを複数準備して一括積層する工法に比較して積層時の位置ずれを含みにくいことから、形成された母体積層体23中の導体パターン15およびセラミックパターン17の位置精度は印刷精度のみの位置ずれだけで済むため、積層精度が良好になり、容量ばらつきを低減できるとともに、サイドマージンやエンドマージンを小さくでき、しいては、積層セラミックコンデンサの小型化にも対応が可能となる。
なお、本発明の製法では、図5に示すように、セラミックグリーンシート13a、13bは、キャリアフィルム30が貼り合わされたものであることがよく、この場合、キャリアフィルム30のついたセラミックグリーンシート13a、13bを重ね合わせた後に前記キャリアフィルム30を剥離する。この方法によれば、セラミックグリーンシート13a、13bがキャリアフィルム30によって支持されているために、導体パターン15やセラミックパターン17の上面側に重ね合わせた後に加圧加熱して密着させる場合においてもセラミックグリーンシート13a、13bの伸びや変形を抑制することもできる。また、この方法ではセラミックグリーンシート13a、13b自体を吸着することがないため、セラミックグリーンシート13a、13bの欠陥を防止することができる。
図4(e1)は母体積層体23のサイドマージン側、図4(e2)はエンドマージン側の断面図である。図4に示すように、この母体積層体23を点線部Cで切断して積層成形体を形成した後、さらに、この積層成形体を所定の雰囲気および温度条件下で焼成して、外部導体を形成してセラミック層と内部電極層を具備する積層セラミックコンデンサを形成する。
さらに、この製法によれば、導体パターン15やセラミックパターン17の形成精度が良好になり、容量ばらつきを低減できるとともに、積層数を増大しても導体パターン15の形成精度には影響しないことから、積層型電子部品の高積層化や大型化を実現できる。
セラミック積層体の一つである積層セラミックコンデンサを以下のように作製した。
(製法1)
セラミックグリーンシートは、BaTiO399.5モル%と、MnO0.5モル%とからなる組成物100モル部に対して、Y2O3を0.5モル部、MgOを0.5モル部添加し、これらのセラミック成分100重量部に対して、ガラス成分を1.2重量部、エチルセルロース5.5重量%と石油系アルコール94.5重量%からなるビヒクル11重量部添加し、3本ロールで混練して調製してセラミックスラリを作成し、ダイコーター法を用いてポリエステルより成る帯状のキャリアフィルム上に成膜した。
セラミックグリーンシートは、BaTiO399.5モル%と、MnO0.5モル%とからなる組成物100モル部に対して、Y2O3を0.5モル部、MgOを0.5モル部添加し、これらのセラミック成分100重量部に対して、ガラス成分を1.2重量部、エチルセルロース5.5重量%と石油系アルコール94.5重量%からなるビヒクル11重量部添加し、3本ロールで混練して調製してセラミックスラリを作成し、ダイコーター法を用いてポリエステルより成る帯状のキャリアフィルム上に成膜した。
導体ペーストは、平均粒径0.2μmのNi粉末45重量%と、エチルセルロース5.5重量%と石油系アルコール94.5重量%からなるビヒクル55重量%とを3本ロールで混練して調製した。
セラミックパターン用のセラミックペーストは、上記のセラミックスラリの一部をBaTiO3の粒子径が0.5μmになるまで粉砕し、導体ペーストと同様にペースト化して調製した。
次に、得られたセラミックグリーンシートの主面状に、150mm角の印刷スクリーンを有するスクリーン印刷装置を用いて、上記した導体ペーストを図2に示す形状に印刷して平均厚み2μmの導体パターンを形成した。さらに、このセラミックグリーンシート上に形成された導体パターンの周囲に150mm角の印刷スクリーンを用いてセラミックペーストを印刷して導体パターンとともに表1に示す形態のセラミックパターンが塗布形成されたセラミックグリーンシートを作製した。導体パターンとセラミックパターンとは両パターンの端部で接するようにした。その際、セラミックペーストの印刷は略矩形状の導体パターンの長寸方向に向かって印刷を行った。溝部は導体パターンから離した位置に形成し、その厚みは導体パターンの厚みと実質同一になるように形成した。
次に、このセラミックグリーンシートを300層積層し、さらにその上下に、導体パターンやセラミックパターンが形成されていないセラミックグリーンシートを各10枚積層し、第1回目の加圧プレスを行い、100個の母体積層体を形成した。
この条件で作製した母体積層体は、セラミックグリーンシートが完全に密着されていない状態であり、導体パターンのサイドマージン側辺とセラミックパターン間、即ち、導体パターン、セラミックパターンおよびグリーンシートで囲まれる部分に僅かな空間が形成されていた。
次に、この母体積層体を温度100℃、圧力20MPaで第2回目の積層プレスを行い、母体積層体内のエアを脱気するとともに、導体パターンを塗布したセラミックグリーンシートおよびその上下のセラミックグリーンシートと同一材料からなるセラミックグリーンシートを積層して完全に密着一体化させた。
次に、この母体積層体を格子状に切断して、導体パターンのエンドマージン側端が側面に交互に露出する電子部品本体成形体を得た。
(製法2)
次に、前記製法2である逐次積層の工法を用いて試料を作製した。得られたセラミックグリーンシートを複数枚支持体上に載置し、その主面状に、スクリーン印刷装置を用いて、本発明の形状を有する導体パターンを印刷し、次に、この導体パターンの周囲にセラミックパターンを形成した。この場合、縦列配置して形成された矩形状の導体パターンの長辺方向にセラミックペーストを印刷した。導体パターンの厚みは1.4μmとした。また、溝部は導体パターンから離した位置に形成し、その厚みは導体パターンの厚みと実質同一になるように形成した。導体パターンとセラミックパターンとは両パターンの端部で接するようにした。
次に、前記製法2である逐次積層の工法を用いて試料を作製した。得られたセラミックグリーンシートを複数枚支持体上に載置し、その主面状に、スクリーン印刷装置を用いて、本発明の形状を有する導体パターンを印刷し、次に、この導体パターンの周囲にセラミックパターンを形成した。この場合、縦列配置して形成された矩形状の導体パターンの長辺方向にセラミックペーストを印刷した。導体パターンの厚みは1.4μmとした。また、溝部は導体パターンから離した位置に形成し、その厚みは導体パターンの厚みと実質同一になるように形成した。導体パターンとセラミックパターンとは両パターンの端部で接するようにした。
次に、この導体パターンとともに本発明のセラミックパターンが塗布形成されたセラミックグリーンシートの上面に、再び、セラミックグリーンシートを重ね合わせ、これを300回繰り返し静電容量を発現する層数を300層とした。さらにその上に、導体パターンおよびセラミックパターンが形成されていないセラミックグリーンシートを各10枚積層し、第1回目の加圧プレスを行い母体積層体を形成した。なお、上記の工程においては、いずれもセラミックグリーンシートを重ね合わせる毎にキャリアフィルムを剥離する工法を用いた。
次に、上記した一括積層および逐次積層の工程で作製したこれらの母体積層体を格子状に切断して電子部品本体成形体を得た。
次に、この電子部品本体成形体を大気中250℃に加熱し、脱バイ処理を行った。この後、10−7Paの酸素/窒素雰囲気中、1250℃で2時間焼成し、さらに、10−2Paの酸素窒素雰囲気中にて900℃で4時間の再酸化処理を行い、積層セラミックコンデンサのコンデンサ本体を得た。
次に、焼成後のコンデンサ本体の端面にCuペーストを900℃で焼き付け、さらにNi/Snメッキを施し、内部導体と接続する外部導体を形成し積層セラミックコンデンサを得た。
このようにして得られた積層セラミックコンデンサの外形寸法は、幅0.8mm、長さ1.6mmであった。また内部導体に起因する段差はなく、この内部導体は湾曲することなく平坦であった。
次に、焼成後に得られた100個の積層セラミックコンデンサについて、端面及び側面からそれぞれ研磨し、内部導体周縁部のデラミネーションの有無を評価した。また、焼成後の積層セラミックコンデンサ100個について、300℃の半田槽に1秒間浸漬した後、引き上げる熱衝撃試験を施したものについてもデラミネーションの有無を評価した。静電容量のばらつきは、焼成後の積層セラミックコンデンサ100個の静電容量の測定値から算出した。
さらに、比較例として、セラミックグリーンシート上に縦列配置した導体パターン間に凹部を設けないで、導体パターンの周囲の全面に、特に傾斜面に重なるようにセラミックパターンを形成したものを上記と同様にして作製し評価した。これらの結果も併せて表1に記載した。これらの結果を表1に記載した。
表1の結果から、導体パターンの長辺方向に沿って、セラミックパターンに溝部を形成した試料No.2〜9では、焼成後にデラミネーションやショートが全く発生せず、熱衝撃試験後においても2/100個以下であった。また、静電容量のばらつきが2.2%以下であった。
特に、溝部の幅を5〜30μmとなるように形成した試料No.3〜6、7〜9では、焼成後および熱衝撃試験後のデラミネーションやショートが全く発生しなかった。また、静電容量のばらつきも2%以下、さらに、逐次積層で作製した試料No.8、9では静電容量のばらつきが1.4%であった。
一方、導体パターンの周囲に溝部を設けないで、導体パターンの周囲の全面に、特に傾斜面に重なるようにセラミックパターンを形成した試料No.1では、焼成後および熱衝撃試験後においてデラミネーションが発生した。また、静電容量のばらつきは2.5%と大きかった。
1、13a、13b セラミックグリーンシート
3、15 導体パターン
5、17 セラミックパターン
6、18 溝部
9、23 母体積層体
3、15 導体パターン
5、17 セラミックパターン
6、18 溝部
9、23 母体積層体
Claims (11)
- セラミックグリーンシートが複数積層されたグリーン積層体の内部に、矩形状の導体パターンと、該導体パターンの非形成領域にセラミックパターンとを有する母体積層体を形成する工程を具備する積層型電子部品の製法であって、前記導体パターンが長辺方向に縦列配置されなり、かつ前記非形成領域に、前記導体パターンの長辺方向に沿って溝部を形成したことを特徴とする積層型電子部品の製法。
- 溝部の幅が5〜30μmであることを特徴とする請求項1に記載の積層型電子部品の製法。
- 溝部が導体パターンの両側に配置されていることを特徴とする請求項1または2に記載の積層型電子部品の製法。
- 溝部が導体パターンから離して配置されていることを特徴とする請求項1乃至3のうちいずれか記載の積層型電子部品の製法。
- セラミックパターンの厚みをt1、導体パターンの厚みをt2としたときに、t1/t2≦1.5の関係を満足することを特徴とする請求項1乃至4のうちいずれか記載の積層型電子部品の製法。
- 導体パターンの厚みが2μm以下であることを特徴とする請求項1乃至5のうちいずれか記載の積層型電子部品の製法。
- セラミックグリーンシートの厚みが5μm以下であることを特徴とする請求項1乃至6のうちいずれか記載の積層型電子部品の製法。
- 導体パターンおよびセラミックパターンの端部が傾斜面で接していることを特徴とする請求項1乃至7のうちいずれか記載の積層型電子部品の製法。
- 積層数が100層以上であることを特徴とする請求項1乃至8のうちいずれか記載の積層型電子部品の製法。
- 母体積層体が、
(a)セラミックグリーンシートの主面上に、導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成した後に前記導体パターンの非形成領域にセラミックペーストを印刷してセラミックパターンを形成する工程、又は、セラミックパターンを形成した後に導体パターンを形成する工程のうちのいずれかの工程と、
(b)前記導体パターンおよび前記セラミックパターンが形成されたセラミックグリーンシートを積層する工程とを経て作製されることを特徴とする請求項1乃至9のうちいずれか記載の積層型電子部品の製法。 - 母体積層体が、
(a)支持体上にセラミックグリーンシートを載置する工程と、
(b)該セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成した後に、前記導体パターンの非形成領域にセラミックペーストを印刷してセラミックパターンを形成する工程、又は、セラミックパターンを形成した後に導体パターンを形成する工程のうちのいずれかの工程と、
(c)前記導体パターンおよびセラミックパターンが形成された前記セラミックグリーンシートの上面に、別のセラミックグリーンシートを重ね合わせる工程と、
(d)(b)〜(c)工程を繰り返す工程とを具備して作製されることを特徴とする請求項1乃至9のうちいずれか記載の積層型電子部品の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368007A JP2005136008A (ja) | 2003-10-28 | 2003-10-28 | 積層型電子部品の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368007A JP2005136008A (ja) | 2003-10-28 | 2003-10-28 | 積層型電子部品の製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136008A true JP2005136008A (ja) | 2005-05-26 |
Family
ID=34645841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003368007A Pending JP2005136008A (ja) | 2003-10-28 | 2003-10-28 | 積層型電子部品の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136008A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035715A (ja) * | 2005-07-22 | 2007-02-08 | Tdk Corp | 積層電子部品の製造方法 |
JP2011009273A (ja) * | 2009-06-23 | 2011-01-13 | Murata Mfg Co Ltd | 電子部品の製造方法及び製造装置 |
KR101214731B1 (ko) | 2011-07-29 | 2012-12-21 | 삼성전기주식회사 | 적층형 인덕터 및 이의 제조 방법 |
-
2003
- 2003-10-28 JP JP2003368007A patent/JP2005136008A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035715A (ja) * | 2005-07-22 | 2007-02-08 | Tdk Corp | 積層電子部品の製造方法 |
JP4502130B2 (ja) * | 2005-07-22 | 2010-07-14 | Tdk株式会社 | 積層電子部品の製造方法 |
JP2011009273A (ja) * | 2009-06-23 | 2011-01-13 | Murata Mfg Co Ltd | 電子部品の製造方法及び製造装置 |
KR101214731B1 (ko) | 2011-07-29 | 2012-12-21 | 삼성전기주식회사 | 적층형 인덕터 및 이의 제조 방법 |
US9041506B2 (en) | 2011-07-29 | 2015-05-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI270092B (en) | Stack capacitor and the manufacturing method thereof | |
KR20070092657A (ko) | 적층 세라믹 전자 부품 | |
JP2010092896A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2006332285A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2009164446A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
JP6261855B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4359914B2 (ja) | 積層型電子部品およびその製法 | |
JP2005159056A (ja) | 積層セラミック電子部品 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JP4000050B2 (ja) | セラミック積層体の製法 | |
JP2004179348A (ja) | セラミック積層体の製法 | |
JP2003045740A (ja) | 積層型電子部品 | |
JP2005136008A (ja) | 積層型電子部品の製法 | |
JP2018113300A (ja) | 積層電子部品の製造方法 | |
JP2003347146A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP4702972B2 (ja) | 積層型電子部品およびその製法 | |
JP3521774B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2004152909A (ja) | セラミック積層体の製法 | |
JP2005100817A (ja) | セラミックペーストおよび積層型電子部品の製法 | |
JP2004186341A (ja) | セラミック積層体の製法 | |
JP5501392B2 (ja) | 積層セラミックコンデンサ | |
JP2004152908A (ja) | セラミック積層体の製法 | |
JP2005136126A (ja) | 積層セラミック電子部品の製造方法 | |
JP2007096110A (ja) | 積層電子部品の製造方法 |