JP2005130668A - Switching power supply device - Google Patents

Switching power supply device Download PDF

Info

Publication number
JP2005130668A
JP2005130668A JP2003366167A JP2003366167A JP2005130668A JP 2005130668 A JP2005130668 A JP 2005130668A JP 2003366167 A JP2003366167 A JP 2003366167A JP 2003366167 A JP2003366167 A JP 2003366167A JP 2005130668 A JP2005130668 A JP 2005130668A
Authority
JP
Japan
Prior art keywords
switching element
output
voltage
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003366167A
Other languages
Japanese (ja)
Inventor
Daisuke Fujisaki
大輔 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Lambda Corp
Original Assignee
TDK Lambda Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Lambda Corp filed Critical TDK Lambda Corp
Priority to JP2003366167A priority Critical patent/JP2005130668A/en
Publication of JP2005130668A publication Critical patent/JP2005130668A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching power supply device by which the efficiency of the switching power supply device is not affected even in a stationary operation by suppressing the surge voltage of a switching element in transient. <P>SOLUTION: The circuit composition is composed so that a current transformer 22 as a current detecting means for detecting an output current and a transient countermeasure circuit 23 are added to a conventional switching power supply device. The transient countermeasure circuit 23 is composed of a comparator 28 as a decision means, which determines the time of the stationary operation and the time of the output short-circuit by comparing a detected voltage generated to both ends of a secondary winding 22b of the current transformer 22 with a prescribed reference voltage, a transistor 32 for increasing/decreasing a drive current for off-operating the switching element 4 by the output of the comparator 28, and a resistor 33 or the like. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、過渡的な出力短絡等によるトランジェント時に発生するスイッチング素子の端子間電圧の急激な上昇を抑制するスイッチング電源装置に関する。   The present invention relates to a switching power supply apparatus that suppresses a rapid increase in voltage between terminals of a switching element that occurs during a transient due to a transient output short circuit or the like.

従来のスイッチング電源装置としては、特許文献１に開示されるようなフォワード方式のものが広く知られている。図５に一般的なフォワード方式のスイッチング電源装置の回路構成を示す。   As a conventional switching power supply device, a forward type device disclosed in Patent Document 1 is widely known. FIG. 5 shows a circuit configuration of a general forward switching power supply device.

１はスイッチング電源装置に入力電圧Ｖｉを入力する直流電源であり、この直流電源１の両端間にはトランス３の一次巻線３ａと、例えばＭＯＳ型ＦＥＴからなるスイッチング素子４との直列回路が接続される。２はトランス３のリーケージ（漏れ）インダクタンスであり、これは等価的に一次巻線３ａと直列に接続される。５はスイッチング素子４のゲートにパルス駆動信号を供給するドライブ回路５であり、またスイッチング素子４のソース−ドレイン間には抵抗６とコンデンサ７の直列回路から成るスナバー回路８が接続される。９は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源１に並列接続される。   Reference numeral 1 denotes a DC power supply for inputting an input voltage Vi to a switching power supply device. Between both ends of the DC power supply 1, a series circuit of a primary winding 3a of a transformer 3 and a switching element 4 made of, for example, a MOS FET is connected. Is done. 2 is a leakage (leakage) inductance of the transformer 3, which is equivalently connected in series with the primary winding 3a. Reference numeral 5 denotes a drive circuit 5 for supplying a pulse drive signal to the gate of the switching element 4, and a snubber circuit 8 composed of a series circuit of a resistor 6 and a capacitor 7 is connected between the source and drain of the switching element 4. Reference numeral 9 denotes a capacitor for removing the pulsating flow of the input voltage Vi, and is connected in parallel to the DC power source 1.

10はトランス３の二次巻線３ｂに接続される整流平滑回路であり、これは周知のように整流ダイオード11とフライホイールダイオード12、及びチョークコイル13と平滑コンデンサ14とにより構成され、該二次巻線３ｂに誘起された誘起電圧を整流平滑するものである。平滑コンデンサ14の両端間には、負荷15に出力電圧Ｖｏを供給するための一対の出力端子16，17が設けられている。   Reference numeral 10 denotes a rectifying / smoothing circuit connected to the secondary winding 3b of the transformer 3, which is composed of a rectifying diode 11, a flywheel diode 12, a choke coil 13 and a smoothing capacitor 14, as is well known. The induced voltage induced in the secondary winding 3b is rectified and smoothed. A pair of output terminals 16 and 17 for supplying an output voltage Vo to the load 15 are provided between both ends of the smoothing capacitor 14.

ドライブ回路５の入力端子ICoutには出力電圧Ｖｏを安定化させるための帰還回路として、出力電圧Ｖｏの変動に応じてスイッチング素子４に供給するパルス駆動信号のパルス導通幅を可変制御するパルス幅制御回路(図示せず)が接続される。また、ドライブ回路５の詳細は図６に示すように、コレクタに動作電圧Ｖccが供給されるＮＰＮ型トランジスタ18と、コレクタが接地されるＰＮＰ型トランジスタ20の各ベースに前記入力端子ICoutを共通に接続し、トランジスタ18，20の各エミッタを、それぞれ抵抗19，21を介してスイッチング素子４のゲートに接続して構成される。   As a feedback circuit for stabilizing the output voltage Vo, the input terminal ICout of the drive circuit 5 is a pulse width control that variably controls the pulse conduction width of the pulse drive signal supplied to the switching element 4 according to the fluctuation of the output voltage Vo. A circuit (not shown) is connected. As shown in FIG. 6, the details of the drive circuit 5 are such that the input terminal ICout is shared by the bases of the NPN transistor 18 whose operating voltage Vcc is supplied to the collector and the PNP transistor 20 whose collector is grounded. The emitters of the transistors 18 and 20 are connected to the gate of the switching element 4 via resistors 19 and 21, respectively.

そして、前記パルス幅制御回路から入力端子ICoutにパルスオン信号が入力されると、トランジスタ18がターンオンする一方でトランジスタ20はターンオフし、動作電圧Ｖccがトランジスタ18および抵抗19を介してスイッチング素子４のゲートに印加されることによりスイッチング素子４がターンオンする。一方、入力端子ICoutにパルスオフ信号が入力されると、今度はトランジスタ20がターンオンする一方でトランジスタ18はターンオフし、抵抗21およびトランジスタ20を介してスイッチング素子４のゲートが接地されることによりスイッチング素子４がターンオフする。このようにしてスイッチング素子４をスイッチングすることにより、直流電源１から直流入力電圧Ｖｉが、トランス３の一次巻線３ａに断続的に印加される。そして、トランス３の二次巻線３ｂに誘起された電圧は、整流平滑回路10を構成する整流ダイオード11とフライホイールダイオード12で整流された後、チョークコイル13と平滑コンデンサ14とにより平滑され、出力端子16，17間に直流出力電圧Ｖｏとして出力される。
特開平０５−０４９２４８号公報 When a pulse-on signal is input from the pulse width control circuit to the input terminal ICout, the transistor 18 is turned on while the transistor 20 is turned off, and the operating voltage Vcc is supplied to the gate of the switching element 4 via the transistor 18 and the resistor 19. Is applied to the switching element 4 to turn on. On the other hand, when a pulse-off signal is input to the input terminal ICout, the transistor 20 is turned on while the transistor 18 is turned off, and the gate of the switching element 4 is grounded via the resistor 21 and the transistor 20. 4 turns off. By switching the switching element 4 in this way, the DC input voltage Vi is intermittently applied from the DC power source 1 to the primary winding 3 a of the transformer 3. The voltage induced in the secondary winding 3b of the transformer 3 is rectified by the rectifier diode 11 and the flywheel diode 12 constituting the rectifying and smoothing circuit 10, and then smoothed by the choke coil 13 and the smoothing capacitor 14, A DC output voltage Vo is output between the output terminals 16 and 17.
JP 05-049248 A

上記のような従来のスイッチング電源装置は、出力端子16，17間の負荷15を過渡的に短絡した場合において、スイッチング素子４のターンオフ時にリーケージインダクタンス２に蓄えられたエネルギーが短時間に放出されるため、スイッチング素子４のドレイン−ソース間電圧Ｖdsが急激に上昇してしまうという問題がある。   In the conventional switching power supply as described above, when the load 15 between the output terminals 16 and 17 is transiently short-circuited, the energy stored in the leakage inductance 2 is released in a short time when the switching element 4 is turned off. Therefore, there is a problem that the drain-source voltage Vds of the switching element 4 increases rapidly.

これを示したものが図７であるが、同図において35は整流平滑回路10からの出力電流波形、36はスイッチング素子４のドレイン電流Ｉｄ波形、37はスイッチング素子４のソース−ドレイン間電圧Ｖds波形を示している。また、出力電流波形35が急峻な立ち上がりを示している箇所が図７に示す出力短絡点38であり、出力短絡点38を拡大したものが図８である。図８のドレイン−ソース間電圧Ｖds波形37に着目すると、出力短絡点38における出力電流の急激な増加に伴い、スイッチング素子４のソース−ドレイン間電圧Ｖds波形37の立ち上がり時に大きなサージ電圧が発生しているのがわかる。このように出力短絡時においてスイッチング素子４がターンオフすると、前記ドレイン−ソース間電圧Ｖdsはかなりの高電圧となるため、スイッチング素子４が破壊される虞がある。   This is shown in FIG. 7, in which 35 is the output current waveform from the rectifying and smoothing circuit 10, 36 is the drain current Id waveform of the switching element 4, and 37 is the source-drain voltage Vds of the switching element 4. The waveform is shown. Further, the portion where the output current waveform 35 shows a steep rise is the output short-circuit point 38 shown in FIG. 7, and FIG. 8 is an enlarged view of the output short-circuit point 38. Focusing on the drain-source voltage Vds waveform 37 of FIG. 8, with the sudden increase of the output current at the output short-circuit point 38, a large surge voltage is generated at the rise of the source-drain voltage Vds waveform 37 of the switching element 4. I can see that As described above, when the switching element 4 is turned off when the output is short-circuited, the drain-source voltage Vds becomes a considerably high voltage, so that the switching element 4 may be destroyed.

次に、スイッチング素子４のソース−ドレイン間に発生するサージ電圧の発生原理を説明する。スイッチング素子４がターンオフする瞬間、リーケージインダクタンス２に流れるインダクタンス電流ＩＬは急激に減少することになる。この時、リーケージインダクタンス２に蓄えられたエネルギーが放出され、リーケージインダクタンス２に逆起電力ＶＬが発生する。逆起電力ＶＬは前記インダクタンス電流ＩＬを増加させる向きに発生するため、入力電圧Ｖｉに該逆起電力ＶＬが重畳され、スイッチング素子４のドレインに印加される。前記逆起電力ＶＬは、周知なように前記インダクタンス電流ＩＬの微小時間ｄｔにおける電流変化率ｄＩＬ／ｄｔに比例した大きさで発生する。したがって過渡的に出力が短絡すると、前記インダクタンス電流ＩＬが増加し、スイッチング素子２がターンオフする時の電流変化率ｄＩＬ／ｄｔが大きくなるため、スイッチング素子４のソース−ドレイン間にサージ電圧が発生する。   Next, the principle of generating a surge voltage generated between the source and drain of the switching element 4 will be described. At the moment when the switching element 4 is turned off, the inductance current IL flowing through the leakage inductance 2 is rapidly reduced. At this time, the energy stored in the leakage inductance 2 is released, and a back electromotive force VL is generated in the leakage inductance 2. Since the back electromotive force VL is generated in a direction that increases the inductance current IL, the back electromotive force VL is superimposed on the input voltage Vi and applied to the drain of the switching element 4. As is well known, the back electromotive force VL is generated with a magnitude proportional to the current change rate dIL / dt in the minute time dt of the inductance current IL. Therefore, when the output is short-circuited transiently, the inductance current IL increases, and the current change rate dIL / dt when the switching element 2 is turned off increases. Therefore, a surge voltage is generated between the source and drain of the switching element 4. .

上記問題を解決するため、一般にスイッチング素子４のターンオフスピードを常時遅くすることで、リーケージインダクタンス２に蓄えられたエネルギーを徐々に放出する方法が知られている。これは、電流変化率ｄＩＬ／ｄｔを小さくすることで逆起電力ＶＬが小さくなり、スイッチング素子４のドレイン−ソース間電圧Ｖdsの急激な上昇を防ぐというものである。   In order to solve the above problem, there is generally known a method of gradually releasing the energy stored in the leakage inductance 2 by constantly reducing the turn-off speed of the switching element 4. This is to reduce the back electromotive force VL by reducing the current change rate dIL / dt and to prevent the drain-source voltage Vds of the switching element 4 from rapidly increasing.

また、従来例で示すようにスナバー回路８を用いてリーケージインダクタンス２のエネルギーを吸収させる方法がある。   Further, there is a method of absorbing the energy of the leakage inductance 2 using a snubber circuit 8 as shown in the conventional example.

しかし、上記問題を解決するための従来の方法では、スイッチング素子４のターンオフ時における立ち下がり時間が延びてスイッチング損失が増大し、これが出力短絡時以外の定常動作時にも影響を及ぼすため、スイッチング電源装置の効率を低下させてしまう問題がある。また、スナバー回路８はスイッチング素子のターンオン時においてコンデンサ７に蓄積されたエネルギーを放出するため、これも電力損失が発生し、効率を低下させてしまう問題がある。   However, in the conventional method for solving the above problem, the switching element 4 has a falling time at the turn-off time, and the switching loss increases, which also affects the steady operation other than when the output is short-circuited. There is a problem of reducing the efficiency of the apparatus. Further, since the snubber circuit 8 releases energy stored in the capacitor 7 when the switching element is turned on, this also causes a problem that power loss occurs and efficiency is lowered.

そこで本発明は上記問題点に鑑み、過渡的に出力を短絡した場合であってもスイッチング素子のサージ電圧を抑制することができ、定常動作時でも効率に影響を及ぼさないスイッチング電源装置を提供することを目的とする。   In view of the above problems, the present invention provides a switching power supply device that can suppress the surge voltage of the switching element even when the output is short-circuited transiently and does not affect the efficiency even during steady operation. For the purpose.

本発明は、インダクタンス素子とスイッチング素子との直列回路を有するとともに、前記直列回路が入力電源に接続される構成を有し、前記スイッチング素子をオン・オフ動作させることにより出力電圧を取り出すスイッチング電源装置において、出力電流を検出する電流検出手段と、前記電流検出手段の検出出力に基づき、前記出力電流が増加するほど前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段とを備えたものである。   The present invention provides a switching power supply apparatus that includes a series circuit of an inductance element and a switching element, has a configuration in which the series circuit is connected to an input power supply, and extracts an output voltage by turning on and off the switching element. A current detection means for detecting an output current; and a surge voltage suppression means for increasing a fall time of a pulse drive signal supplied to the switching element as the output current increases based on a detection output of the current detection means; It is equipped with.

上記構成によれば、定常動作時には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が比較的短く設定されるため、このスイッチング素子のターンオフ時における損失が減少し、スイッチング電源装置の効率を損なうという懸念を払拭できる。   According to the above configuration, since the falling time of the pulse drive signal supplied to the switching element is set to be relatively short during steady operation, the loss at the time of turning off the switching element is reduced and the efficiency of the switching power supply device is impaired. This can eliminate the concern.

一方、トランジェント時（過渡的な出力短絡時）には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が延びて、該スイッチング素子のターンオフ時におけるインダクタンス素子に流れる電流変化が緩くなり、インダクタンス素子に蓄えられたエネルギーが徐々に放出されることとなる。ゆえに、該スイッチング素子に印加されるサージ電圧を抑制することができる。   On the other hand, at the time of transient (transient output short-circuit), the fall time of the pulse drive signal supplied to the switching element is extended, and the current change flowing through the inductance element when the switching element is turned off becomes loose. The energy stored in is gradually released. Therefore, the surge voltage applied to the switching element can be suppressed.

本発明は、以上説明したようなものであるから、以下に記載されるような効果を奏する。   Since the present invention is as described above, the following effects can be obtained.

本発明によれば、過渡的に出力を短絡した場合であってもスイッチング素子のサージ電圧を効果的に抑制することができ、定常動作時でも効率に影響を及ぼさないスイッチング電源装置を提供することが可能になる。   According to the present invention, it is possible to provide a switching power supply device that can effectively suppress a surge voltage of a switching element even when the output is short-circuited transiently and does not affect the efficiency even during steady operation. Is possible.

以下、添付図面を参照しながら、本発明におけるスイッチング電源装置の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。   Hereinafter, preferred embodiments of a switching power supply device according to the present invention will be described with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected to the same location as a prior art example, and since description of a common part overlaps, it abbreviate | omits as much as possible.

図１は、本実施例におけるスイッチング電源装置の回路構成を示したものである。本実施例では、図５で示した従来のスイッチング電源装置に、負荷15を流れる出力電流を検出する電流検出手段としてのカレントトランス22と、このカレントトランス22からの検出出力に基づき、出力電流が増加するに従ってスイッチング素子４のゲートに供給するパルス駆動信号の立ち下がり時間を長くし、逆に出力電流が減少するに従ってパルス駆動信号の立ち下がり時間を短くするトランジェント対策回路23とを追加した回路構成となっている。ここで、スイッチング素子４のソース−ドレイン間には抵抗６とコンデンサ７の直列回路から成るスナバー回路８が並列に接続されているが、本実施例では、スイッチング素子４のソース−ドレイン間に発生するサージ電圧が抑制されているため、従来例のスナバー回路に比べてコンデンサ７の容量を小さくすることができる。もちろん、スイッチング素子４のソース−ドレイン間の耐圧が高い場合は、該スナバー回路８を除去してもよい。   FIG. 1 shows a circuit configuration of a switching power supply device according to the present embodiment. In the present embodiment, the conventional switching power supply device shown in FIG. 5 includes a current transformer 22 as a current detecting means for detecting an output current flowing through the load 15, and an output current based on the detected output from the current transformer 22. A circuit configuration in which a transient countermeasure circuit 23 for increasing the fall time of the pulse drive signal supplied to the gate of the switching element 4 as it increases and conversely shortening the fall time of the pulse drive signal as the output current decreases is added. It has become. Here, a snubber circuit 8 comprising a series circuit of a resistor 6 and a capacitor 7 is connected in parallel between the source and drain of the switching element 4. In this embodiment, the snubber circuit 8 is generated between the source and drain of the switching element 4. Therefore, the capacitance of the capacitor 7 can be reduced as compared with the conventional snubber circuit. Of course, when the breakdown voltage between the source and the drain of the switching element 4 is high, the snubber circuit 8 may be removed.

図２は図１のドライブ回路５とトランジェント対策回路23を具体的に示した回路図であり、ドライブ回路５の入力端子ICoutには従来例と同様に出力電圧Ｖｏを安定化させるための帰還回路として、出力電圧Ｖｏの変動に応じてスイッチング素子４のパルス導通幅を可変制御するパルス幅制御回路(図示せず)が接続される。   FIG. 2 is a circuit diagram specifically showing the drive circuit 5 and the transient countermeasure circuit 23 of FIG. 1, and a feedback circuit for stabilizing the output voltage Vo at the input terminal ICout of the drive circuit 5 as in the conventional example. Are connected to a pulse width control circuit (not shown) that variably controls the pulse conduction width of the switching element 4 in accordance with fluctuations in the output voltage Vo.

カレントトランス22は所定の巻数比を有する一次巻線22ａと二次巻線22ｂとを備え、一次巻線22ａは直流電源１の一端（プラス側端子）からトランス３の一次巻線３ａに至る入力電圧ラインに挿入接続される一方で、二次巻線22ｂの両端間には、該二次巻線22ｂを流れる電流（検出出力）を電圧に変換する抵抗24が接続される。より詳細には、カレントトランス22の一次巻線22ａの非ドット側端子が直流電源１のプラス端子側になるように接続され、一次巻線22ａのドット側端子がトランス３の一次巻線３ａのドット側端子側になるように接続される。また、カレントトランス22の二次巻線22ｂのドット側端子は接地され、抵抗24が二次巻線22ｂに並列に接続される。   The current transformer 22 includes a primary winding 22a and a secondary winding 22b having a predetermined turns ratio, and the primary winding 22a is input from one end (plus side terminal) of the DC power source 1 to the primary winding 3a of the transformer 3. While being inserted and connected to the voltage line, a resistor 24 for converting a current (detection output) flowing through the secondary winding 22b into a voltage is connected between both ends of the secondary winding 22b. More specifically, the non-dot side terminal of the primary winding 22a of the current transformer 22 is connected to the positive terminal side of the DC power supply 1, and the dot side terminal of the primary winding 22a is connected to the primary winding 3a of the transformer 3. Connected to be on the dot side terminal side. The dot side terminal of the secondary winding 22b of the current transformer 22 is grounded, and the resistor 24 is connected in parallel to the secondary winding 22b.

一方、トランジェント対策回路23は、カレントトランス22の二次巻線22ｂから抵抗24を介して発生する検出出力の電圧レベルと、所定の基準電圧とを比較することにより、定常動作時であるか出力短絡時であるかを判断する判断手段としてのコンパレータ28と、コンパレータ28の出力により前記スイッチング素子４をオフ動作させるときのドライブ電流を増減するためのトランジスタ32及び抵抗33などにより構成される。   On the other hand, the transient countermeasure circuit 23 compares the voltage level of the detection output generated from the secondary winding 22b of the current transformer 22 through the resistor 24 with a predetermined reference voltage to determine whether the operation is in steady operation or not. It comprises a comparator 28 as a judging means for judging whether or not it is short-circuited, a transistor 32 and a resistor 33 for increasing / decreasing a drive current when the switching element 4 is turned off by the output of the comparator 28.

ここで、トランジェント対策回路23の構成をより詳細に説明すると、前記抵抗24の両端間には整流ダイオード25と平滑用のコンデンサ30との直列回路からなるピーク整流回路が接続され、コンデンサ30の両端間には分圧用の抵抗26，27が接続される。また、抵抗26，27の接続点はコンパレータ28の反転入力端子に接続され、コンパレータ28の非反転入力端子は所定の基準電位をもつ直流電源29に接続される。コンパレータ28の出力端子はプルアップ抵抗31により第２の動作電圧Ｖcc２にプルアップされ、トランジスタ32のベースに接続される。また、トランジスタ32のコレクタは抵抗33を介してスイッチング素子４のゲートに接続されるとともに、トランジスタ32のエミッタは前記トランジスタ20のコレクタに接続され、トランジスタ32がオンしたときには、ターンオフ時におけるスイッチング素子４のゲート抵抗値が抵抗21，33の並列合成抵抗値となり、トランジスタ32がオフしたときには、ターンオフ時におけるスイッチング素子４のゲート抵抗値が抵抗21単独の抵抗値となるように構成される。このとき、ドライブ回路５を構成する抵抗21の抵抗値Ｒａは、抵抗33の抵抗値Ｒｂよりも十分に大きい値としておく。   Here, the configuration of the transient countermeasure circuit 23 will be described in more detail. A peak rectifier circuit composed of a series circuit of a rectifier diode 25 and a smoothing capacitor 30 is connected between both ends of the resistor 24, and both ends of the capacitor 30 are connected. In between, resistors 26 and 27 for voltage division are connected. The connection point of the resistors 26 and 27 is connected to the inverting input terminal of the comparator 28, and the non-inverting input terminal of the comparator 28 is connected to a DC power source 29 having a predetermined reference potential. The output terminal of the comparator 28 is pulled up to the second operating voltage Vcc 2 by the pull-up resistor 31 and connected to the base of the transistor 32. The collector of the transistor 32 is connected to the gate of the switching element 4 via the resistor 33, and the emitter of the transistor 32 is connected to the collector of the transistor 20. When the transistor 32 is turned on, the switching element 4 is turned off. When the transistor 32 is turned off, the gate resistance value of the switching element 4 at the time of turn-off becomes the resistance value of the resistor 21 alone. At this time, the resistance value Ra of the resistor 21 constituting the drive circuit 5 is set to a value sufficiently larger than the resistance value Rb of the resistor 33.

なお、ここでのドライブ回路５は、抵抗21の抵抗値Ｒａが抵抗33の抵抗値Ｒｂを考慮して設定される以外は、従来例と同一の構成を有するが、トランジェント対策回路23に第２の動作電圧Ｖcc２を使用している関係で、トランジスタ18のコレクタに供給する動作電圧を、便宜上第１の動作電圧Ｖcc１としている。第１の動作電圧Ｖcc１と第２の動作電圧Ｖcc２は同じ値でもよいし、異なる値であってもよい。   The drive circuit 5 here has the same configuration as the conventional example except that the resistance value Ra of the resistor 21 is set in consideration of the resistance value Rb of the resistor 33. For the sake of convenience, the operating voltage supplied to the collector of the transistor 18 is referred to as the first operating voltage Vcc1. The first operating voltage Vcc1 and the second operating voltage Vcc2 may be the same value or different values.

次に、上記構成についてその作用を説明する。ドライブ回路５からスイッチング素子４のゲートに与えられるパルス駆動信号によって、トランス３の一次巻線３ａに直流入力電圧Ｖｉが断続的に印加され、これによりトランス３の二次巻線３ｂに誘起した電圧が整流平滑回路10により整流平滑されて、出力端子16，17間につながれた負荷15に直流出力電圧Ｖｏが供給される。また、図示しないパルス幅制御回路は、出力電圧Ｖｏの変動に応じたパルス導通幅を有する制御信号をドライブ回路５の入力端子ICoutに供給し、この制御信号を受けたドライブ回路５がスイッチング素子４のゲートにパルス駆動信号を供給することで、出力電圧Ｖｏの安定化が図られる。以上の点は、従来の回路例で説明したとおりである。   Next, the operation of the above configuration will be described. A DC input voltage Vi is intermittently applied to the primary winding 3a of the transformer 3 by a pulse drive signal applied from the drive circuit 5 to the gate of the switching element 4, thereby causing a voltage induced in the secondary winding 3b of the transformer 3 Is rectified and smoothed by the rectifying and smoothing circuit 10, and the DC output voltage Vo is supplied to the load 15 connected between the output terminals 16 and 17. In addition, a pulse width control circuit (not shown) supplies a control signal having a pulse conduction width corresponding to the fluctuation of the output voltage Vo to the input terminal ICout of the drive circuit 5, and the drive circuit 5 receiving this control signal receives the control signal. The output voltage Vo is stabilized by supplying a pulse drive signal to the gates of the two. The above points are as described in the conventional circuit example.

上記一連の動作において、スイッチング素子４のオン期間中にはカレントトランス22の一次巻線22ａに出力電流に比例した一次電流が流れるため、カレントトランス22の二次巻線22ｂに該一次電流の検出出力が流れ、この検出出力に見合う電圧が抵抗24の両端間に発生する。抵抗24の両端間に発生する電圧は、整流ダイオード25でピーク整流された後に平滑コンデンサ30により平滑されると共に、平滑コンデンサ30の両端間電圧が抵抗26，27により分圧され、この分圧した電圧がコンパレータ28に入力される。そして、抵抗26，27により分圧された電圧はコンパレータ28により直流電源29の所定の基準電圧と比較される。ここで前記基準電圧は、定常動作時においては分圧された電圧が基準電圧より低く、トランジェント時においては分圧された電圧が基準電圧より高くなるような値に設定されている。   In the above series of operations, since the primary current proportional to the output current flows in the primary winding 22a of the current transformer 22 during the ON period of the switching element 4, the primary current is detected in the secondary winding 22b of the current transformer 22. An output flows, and a voltage corresponding to this detection output is generated across the resistor 24. The voltage generated between both ends of the resistor 24 is smoothed by the smoothing capacitor 30 after being peak rectified by the rectifier diode 25, and the voltage across the smoothing capacitor 30 is divided by the resistors 26 and 27. The voltage is input to the comparator 28. The voltage divided by the resistors 26 and 27 is compared with a predetermined reference voltage of the DC power supply 29 by the comparator 28. Here, the reference voltage is set to a value such that the divided voltage is lower than the reference voltage during steady operation, and the divided voltage is higher than the reference voltage during transient.

前記分圧された電圧は、定常動作時には前記直流電源29の基準電圧より低いため、コンパレータ28から出力される判別出力としての判別電圧は正電圧となり、該判別電圧とプルアップ抵抗31によりトランジスタ32はターンオンして、トランジスタ32のコレクタ−エミッタ間が導通する。このときスイッチング素子４のゲート抵抗は、抵抗21の抵抗値Ｒａと抵抗33の抵抗値Ｒｂの合成抵抗となるため、スイッチング素子４をオフ動作させるドライブ電流が増加する。これにより、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間が短くなり、スイッチング素子４がターンオフするスピードを速めることができるので、スイッチング素子４のターンオフ損失が減少し、定常動作時においてスイッチング電源装置の効率低下を回避することが可能となる。   Since the divided voltage is lower than the reference voltage of the DC power supply 29 in a steady operation, the determination voltage as a determination output output from the comparator 28 is a positive voltage, and the transistor 32 is connected by the determination voltage and the pull-up resistor 31. Is turned on, and the collector-emitter of the transistor 32 becomes conductive. At this time, since the gate resistance of the switching element 4 becomes a combined resistance of the resistance value Ra of the resistor 21 and the resistance value Rb of the resistor 33, the drive current for turning off the switching element 4 increases. As a result, the fall time of the pulse drive signal supplied to the switching element 4 is shortened, and the speed at which the switching element 4 is turned off can be increased. Therefore, the turn-off loss of the switching element 4 is reduced, and the switching power supply during steady operation is reduced. It becomes possible to avoid a reduction in the efficiency of the apparatus.

一方、出力短絡時すなわちトランジェント時には、スイッチング電源装置の一次電流が増加するため、カレントトランス22の二次巻線22ｂを介して抵抗24の両端間に発生する前記電圧も増加する。ゆえに、前記抵抗26，27で分圧された電圧は直流電源29の基準電圧より高くなるためコンパレータ28の判別電圧が反転し、トランジスタ32はターンオフする。このときスイッチング素子４のゲート抵抗は抵抗21の抵抗値Ｒａのみとなるため、スイッチング素子４をオフ動作させるドライブ電流が減少し、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間が長くなって、スイッチング素子４がターンオフするスピードを遅くすることができる。したがって、リーケージインダクタンス２の前記電流変化率ｄＩＬ／ｄｔを小さくすることができるため、トランジェント時に発生するスイッチング素子４のドレイン−ソース間のサージ電圧を抑制することが可能となる。このように、抵抗21の抵抗値Ｒａを抵抗33の抵抗値Ｒｂよりも十分に大きい値に設定することにより、出力短絡時にのみスイッチング素子４がターンオフするスピードを定常動作時よりも遅くすることが可能である。   On the other hand, when the output is short-circuited, that is, during a transient, the primary current of the switching power supply device increases, so that the voltage generated across the resistor 24 via the secondary winding 22b of the current transformer 22 also increases. Therefore, since the voltage divided by the resistors 26 and 27 is higher than the reference voltage of the DC power supply 29, the discrimination voltage of the comparator 28 is inverted, and the transistor 32 is turned off. At this time, since the gate resistance of the switching element 4 is only the resistance value Ra of the resistor 21, the drive current for turning off the switching element 4 is reduced, and the falling time of the pulse drive signal supplied to the switching element 4 is increased. The speed at which the switching element 4 is turned off can be reduced. Therefore, since the current change rate dIL / dt of the leakage inductance 2 can be reduced, the surge voltage between the drain and the source of the switching element 4 generated during the transient can be suppressed. In this manner, by setting the resistance value Ra of the resistor 21 to a value sufficiently larger than the resistance value Rb of the resistor 33, the speed at which the switching element 4 is turned off only when the output is short-circuited can be made slower than during steady operation. Is possible.

また、図３は図７と同様に本実施例の出力短絡時における各部の電流・電圧波形であり、図４は図８と同様に本実施例の出力短絡点38の拡大波形である。図３及び図４の各波形図からも明らかなように、出力短絡点38におけるドレイン−ソース間電圧波形37の立ち上がり時に発生していたサージ電圧が、図７及び図８における従来例の波形図と比較して大幅に抑制されており、本実施例の効果が十分に発揮されているのがわかる。   3 is a current / voltage waveform of each part when the output is short-circuited in this embodiment as in FIG. 7, and FIG. 4 is an enlarged waveform of the output short-circuit point 38 in this embodiment as in FIG. As is apparent from the waveform diagrams of FIGS. 3 and 4, the surge voltage generated at the rise of the drain-source voltage waveform 37 at the output short-circuit point 38 is the waveform diagram of the conventional example in FIGS. It can be seen that the effect of this example is sufficiently exhibited.

以上のように、本実施例では、リーケージインダクタンス２を有するインダクタンス素子としてのトランス３の一次巻線３ａと、スイッチング素子４との直列回路を有するとともに、前記直列回路が入力電源１に接続される構成を有し、スイッチング素子４をオン・オフ動作させることにより、出力端子16，17より出力電圧Ｖｏを取り出すスイッチング電源装置において、トランス３の一次側を流れる一次電流ひいては出力電流を検出する電流検出手段としてのカレントトランス22と、カレントトランス22の検出出力に基づき、出力電流が増加するほどスイッチング素子４に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段としてのトランジェント対策回路23とを備えている。   As described above, in this embodiment, the transformer 3 as the inductance element having the leakage inductance 2 has a series circuit of the primary winding 3a of the transformer 3 and the switching element 4, and the series circuit is connected to the input power source 1. In the switching power supply device having the configuration and taking out the output voltage Vo from the output terminals 16 and 17 by turning the switching element 4 on and off, the current detection for detecting the primary current flowing through the primary side of the transformer 3 and the output current is detected. A current transformer 22 as a means, and a transient countermeasure circuit 23 as a surge voltage suppression means for increasing the fall time of the pulse drive signal supplied to the switching element 4 as the output current increases based on the detection output of the current transformer 22; It has.

このようにすると、定常動作時にはスイッチング素子４に供給するパルス駆動信号の立ち下がり時間が比較的短く設定され、スイッチング素子４のターンオフスピードを速めることができるため、このスイッチング素子４のターンオフ時における損失が減少し、スイッチング電源装置の効率を損なうという懸念を払拭できる。   In this manner, the falling time of the pulse drive signal supplied to the switching element 4 during the steady operation is set to be relatively short, and the turn-off speed of the switching element 4 can be increased. This can reduce the concern that the efficiency of the switching power supply device will be reduced.

一方、トランジェント時（過渡的な出力短絡時）には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が延びて、スイッチング素子４のターンオフスピードを遅くすることができる。これにより、スイッチング素子４のターンオフ時におけるトランス３のリーケージインダクタンス２および一次巻線３ａに流れる電流変化が緩くなり、これらのリーケージインダクタンス２や一次巻線３ａに蓄えられたエネルギーが徐々に放出されることとなる。ゆえに、該スイッチング素子４に印加されるサージ電圧を抑制することができる。   On the other hand, at the time of transient (when a transient output short circuit occurs), the fall time of the pulse drive signal supplied to the switching element is extended, and the turn-off speed of the switching element 4 can be slowed down. As a result, the change in current flowing in the leakage inductance 2 of the transformer 3 and the primary winding 3a when the switching element 4 is turned off becomes loose, and the energy stored in the leakage inductance 2 and the primary winding 3a is gradually released. It will be. Therefore, the surge voltage applied to the switching element 4 can be suppressed.

こうして、トランジェント時に発生するスイッチング素子４のサージ電圧を抑制することができ、定常動作時でもその効率に影響を及ぼさないスイッチング電源装置を提供することが可能になる。   Thus, it is possible to provide a switching power supply device that can suppress the surge voltage of the switching element 4 generated during a transient and does not affect the efficiency even during steady operation.

また本実施例のトランジェント対策回路23は、カレントトランス23の検出出力が出力短絡状態であるか否かを判別する閾値（直流電源29の基準電位）に達するまでは、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を第１の値に設定し、カレントトランス23の検出出力が前記閾値を越えたら、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を、第１の値よりも長い第２の値に設定している。   Further, the transient countermeasure circuit 23 of the present embodiment does not supply pulses supplied to the switching element 4 until the detection output of the current transformer 23 reaches a threshold value (reference potential of the DC power supply 29) for determining whether or not the output is short-circuited. When the fall time of the drive signal is set to the first value and the detection output of the current transformer 23 exceeds the threshold value, the fall time of the pulse drive signal supplied to the switching element 4 is longer than the first value. The second value is set.

こうすれば、出力が短絡状態にならない限り、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を第１の値に設定して、負荷15の状況に係らずスイッチング素子４のターンオフ時における損失を低減することができ、出力が短絡状態になったときにだけ、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を、第１の値よりも長い第２の値に設定して、スイッチング素子４のドレイン−ソース間に発生するサージ電圧を効果的に抑制できる。   In this way, unless the output is short-circuited, the fall time of the pulse drive signal supplied to the switching element 4 is set to the first value, and the loss at the time of switching element 4 turning off regardless of the load 15 condition. Only when the output is in a short circuit state, the falling time of the pulse drive signal supplied to the switching element 4 is set to a second value longer than the first value, and switching is performed. The surge voltage generated between the drain and source of the element 4 can be effectively suppressed.

なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。スイッチング素子４はＭＯＳ型ＦＥＴに限らず、バイポーラトランジスタなどでもよく、比較手段としてのコンパレータ28はシャントレギュレータなどを用いてもよい。また、電流検出手段としてのカレントトランス22はスイッチング電源装置の一次側に限らず、二次側に設けてもよい。さらに、電流検出手段はカレントトランス22の他に、抵抗を用いても良い。この場合、前記抵抗の両端には一次側電流の変化に比例した電圧が発生することとなるため、前記第１実施例と同様に一次側の電流変化を検出することが可能となる。電流検出手段に抵抗を用いた場合はカレントトランスを用いた場合よりも回路が簡単化するため、部品点数が少なく、コストが安くなる利点がある。   In addition, this invention is not limited to the said Example, It can change in the range which does not deviate from the meaning of this invention. The switching element 4 is not limited to a MOS FET, but may be a bipolar transistor or the like, and the comparator 28 as a comparison means may be a shunt regulator or the like. Further, the current transformer 22 as current detection means is not limited to the primary side of the switching power supply device, but may be provided on the secondary side. Furthermore, the current detecting means may use a resistor in addition to the current transformer 22. In this case, since a voltage proportional to the change in the primary side current is generated at both ends of the resistor, the change in the primary side current can be detected as in the first embodiment. When a resistor is used as the current detection means, the circuit is simplified as compared with the case where a current transformer is used. Therefore, there is an advantage that the number of parts is reduced and the cost is reduced.

なお、上記実施例は、フォワード型コンバータを例にして説明したが、フライバック型やハーフブリッジ型などのトランスを有する各種タイプのコンバータにも本発明を適用できる。さらに、例えば昇圧型チョッパ方式などのように、トランスを有しない非絶縁型のスイッチング電源装置であっても、インダクタンス素子とスイッチング素子との直列回路を入力電源に接続したものであれば、同様に適用できる。   In addition, although the said Example demonstrated the forward type converter as an example, this invention is applicable also to various types of converters which have transformers, such as a flyback type and a half bridge type. Further, even in a non-insulated switching power supply device that does not have a transformer, such as a step-up chopper method, as long as a series circuit of an inductance element and a switching element is connected to an input power supply, the same applies. Applicable.

本発明の第１実施例におけるスイッチング電源装置の全体構成を示す回路図である。1 is a circuit diagram showing an overall configuration of a switching power supply device according to a first embodiment of the present invention. 同上、ドライブ回路やトランジェント対策回路の構成をより詳細に示したスイッチング電源装置の回路図である。FIG. 2 is a circuit diagram of a switching power supply device showing the configuration of a drive circuit and a transient countermeasure circuit in more detail. 同上、出力短絡時における出力電流と、スイッチング素子のドレイン電流と、スイッチング素子のドレイン−ソース間電圧とをそれぞれ示す波形図である。FIG. 4 is a waveform diagram showing an output current, a drain current of the switching element, and a drain-source voltage of the switching element when the output is short-circuited. 図３における出力短絡点の拡大波形図である。FIG. 4 is an enlarged waveform diagram of an output short-circuit point in FIG. 3. 従来例におけるスイッチング電源装置の全体構成を示す回路図である。It is a circuit diagram which shows the whole structure of the switching power supply device in a prior art example. 同上、ドライブ回路の構成をより詳細に示したスイッチング電源装置の回路図である。FIG. 2 is a circuit diagram of the switching power supply device showing the configuration of the drive circuit in more detail. 同上、出力短絡時における出力電流と、スイッチング素子のドレイン電流と、スイッチング素子のドレイン−ソース間電圧とをそれぞれ示す波形図である。FIG. 4 is a waveform diagram showing an output current, a drain current of the switching element, and a drain-source voltage of the switching element when the output is short-circuited. 図７における出力短絡点の拡大波形図である。It is an enlarged waveform figure of the output short circuit point in FIG.

符号の説明Explanation of symbols

１ 直流電源
３ トランス（インダクタンス素子）
４ スイッチング素子
20 カレントトランス（電流検出手段）
23 トランジェント対策回路（サージ電圧抑制手段）
1 DC power supply 3 Transformer (inductance element)
4 Switching elements
20 Current transformer (current detection means)
23 Transient countermeasure circuit (Surge voltage suppressor)

Claims (1)

インダクタンス素子とスイッチング素子との直列回路を有するとともに、前記直列回路が入力電源に接続される構成を有し、前記スイッチング素子をオン・オフ動作させることにより出力電圧を取り出すスイッチング電源装置において、出力電流を検出する電流検出手段と、前記電流検出手段の検出出力に基づき、前記出力電流が増加するほど前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段とを備えたことを特徴とするスイッチング電源装置。 In a switching power supply apparatus having a series circuit of an inductance element and a switching element and having a configuration in which the series circuit is connected to an input power supply and taking out an output voltage by turning on and off the switching element, an output current And a surge voltage suppressing means for increasing the fall time of the pulse drive signal supplied to the switching element as the output current increases based on the detection output of the current detection means. A switching power supply device.
JP2003366167A 2003-10-27 2003-10-27 Switching power supply device Pending JP2005130668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366167A JP2005130668A (en) 2003-10-27 2003-10-27 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366167A JP2005130668A (en) 2003-10-27 2003-10-27 Switching power supply device

Publications (1)

Publication Number Publication Date
JP2005130668A true JP2005130668A (en) 2005-05-19

Family

ID=34644591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366167A Pending JP2005130668A (en) 2003-10-27 2003-10-27 Switching power supply device

Country Status (1)

Country Link
JP (1) JP2005130668A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007143230A (en) * 2005-11-15 2007-06-07 Fuji Electric Device Technology Co Ltd Control system of switching power supply circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624393U (en) * 1992-08-28 1994-03-29 東洋電機製造株式会社 IGBT inverter circuit
JPH07184376A (en) * 1993-12-24 1995-07-21 Nippondenso Co Ltd Inverter
JPH07288975A (en) * 1994-04-18 1995-10-31 Matsushita Electric Works Ltd Switching power supply
JP2001346376A (en) * 2000-06-01 2001-12-14 Fuji Electric Co Ltd Method of driving gate of power semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624393U (en) * 1992-08-28 1994-03-29 東洋電機製造株式会社 IGBT inverter circuit
JPH07184376A (en) * 1993-12-24 1995-07-21 Nippondenso Co Ltd Inverter
JPH07288975A (en) * 1994-04-18 1995-10-31 Matsushita Electric Works Ltd Switching power supply
JP2001346376A (en) * 2000-06-01 2001-12-14 Fuji Electric Co Ltd Method of driving gate of power semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007143230A (en) * 2005-11-15 2007-06-07 Fuji Electric Device Technology Co Ltd Control system of switching power supply circuit

Similar Documents

Publication Publication Date Title
US6462965B1 (en) Switching power supply
US9293999B1 (en) Automatic enhanced self-driven synchronous rectification for power converters
JP6471550B2 (en) Snubber circuit
US7760520B2 (en) Current controlled switching mode power supply
JP4752484B2 (en) DC-DC converter
US9825521B2 (en) Method and apparatus for inductive-kick protection clamp during discontinuous conduction mode operation
US10020744B2 (en) Circuits and methods for reducing output voltage overshoot of switch mode power supply
JP5571594B2 (en) Switching power supply
US20150028923A1 (en) High efficiency gate drive circuit for power transistors
US8649129B2 (en) Method and apparatus of providing over-temperature protection for power converters
US6778412B2 (en) Synchronous converter with reverse current protection through variable inductance
US10243551B1 (en) Over voltage protection for cascode switching power device
KR101021993B1 (en) Switching mode power supply and switching control apparatus thereof
JP6860118B2 (en) Power factor improvement circuit and semiconductor device
CN111277119A (en) Two-stage switch driver for preventing avalanche breakdown
JP2990133B2 (en) Switching power supply circuit
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP5857595B2 (en) Soft start circuit
JP6218722B2 (en) Switching power supply
JP5129208B2 (en) Switching power supply
JP2005130668A (en) Switching power supply device
JP6607018B2 (en) Switching power supply
JP2010273432A (en) Switching power supply unit
JP2008079488A (en) Dc converter
JP2008035621A (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090629