JP2005130344A - Mos type image sensor - Google Patents

Mos type image sensor Download PDF

Info

Publication number
JP2005130344A
JP2005130344A JP2003365727A JP2003365727A JP2005130344A JP 2005130344 A JP2005130344 A JP 2005130344A JP 2003365727 A JP2003365727 A JP 2003365727A JP 2003365727 A JP2003365727 A JP 2003365727A JP 2005130344 A JP2005130344 A JP 2005130344A
Authority
JP
Japan
Prior art keywords
signal
photoelectric conversion
pixel
image sensor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003365727A
Other languages
Japanese (ja)
Other versions
JP4288135B2 (en
Inventor
Hidenori Akiyama
英範 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2003365727A priority Critical patent/JP4288135B2/en
Publication of JP2005130344A publication Critical patent/JP2005130344A/en
Application granted granted Critical
Publication of JP4288135B2 publication Critical patent/JP4288135B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the number of transistors and interconnections in cases where two photoelectric conversion elements are provided in one pixel. <P>SOLUTION: There is provided a MOS type image sensor in which a plurality of pixels is arranged at a semiconductor substrate in an array arrangement and interconnections are formed between each of the pixels. In the MOS type image sensor for each of the pixels 30, 40, 50, 60, two elements from among the photoelectric conversion elements 31, 32, 41, 42, 51, 52, 61, 62 are provided. Resetting transistors 33, 34 for discharging unwanted electric charges of the photoelectric conversion elements and the transistors 35, 36, 37 for floating diffusion are provided within each of the pixels. The number of these transistors is determined as five in total. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、入射する光信号を電気信号として検出するＭＯＳ型イメージセンサに係り、特に、電気信号読出用周辺回路の回路規模と配線数を少なくしたＭＯＳ型イメージセンサに関する。   The present invention relates to a MOS image sensor that detects an incident optical signal as an electric signal, and more particularly to a MOS image sensor in which the circuit scale and the number of wirings of an electric signal reading peripheral circuit are reduced.

ＣＭＯＳイメージセンサを代表とするＭＯＳ型イメージセンサは、デジタルスチルカメラやデジタルビデオカメラ、更に近年では携帯電話機搭載の小型デジタルカメラの固体撮像素子として使用されている。   A MOS type image sensor typified by a CMOS image sensor is used as a solid-state image sensor of a digital still camera, a digital video camera, and more recently a small digital camera mounted on a mobile phone.

図５は、一般的なＭＯＳ型イメージセンサの表面模式図である。図示するＭＯＳ型イメージセンサ１０は、受光面１１の右辺側に垂直走査回路１２が設けられ、下辺側に水平走査回路等１３が設けられている。受光面１１には、縦横に走る配線１４が多層プロセスで設けられ、これら配線１４を避けた領域１５、即ち、格子状となる配線１４によって画成された各領域１５（この明細書では、領域１５の個々を１つの「画素」ということにする。）内に入射してくる光信号を、各領域１５下部（紙面の下側）に設けられた光電変換素子（フォトダイオード）によって電気信号に変換する様になっている。   FIG. 5 is a schematic diagram of the surface of a general MOS type image sensor. In the illustrated MOS type image sensor 10, a vertical scanning circuit 12 is provided on the right side of the light receiving surface 11, and a horizontal scanning circuit 13 is provided on the lower side. The light receiving surface 11 is provided with wirings 14 that run vertically and horizontally in a multilayer process, and each of the regions 15 that are defined by the wirings 14 that are in the form of a lattice (in this specification, regions 15). Each of the 15 pixels is referred to as one “pixel”.) An optical signal that enters the pixel is converted into an electrical signal by a photoelectric conversion element (photodiode) provided below each region 15 (on the lower side of the sheet). It is supposed to convert.

個々の領域１５内には、通常、１個の光電変換素子と、この光電変換素子から信号を読み出す周辺回路とが設けられる。図６は、下記特許文献１に記載されている光電変換素子及び周辺回路の等価回路図であり、１個の光電変換素子１８に、３個のトランジスタ１９，２０，２１が接続されている。また、これらトランジスタ１８，２０，２１に接続される配線として、ＶＤＤ，リセットＲＳＴ，Ｘ選択，読出信号の４本が必要となっている。   In each region 15, usually one photoelectric conversion element and a peripheral circuit for reading a signal from the photoelectric conversion element are provided. FIG. 6 is an equivalent circuit diagram of a photoelectric conversion element and a peripheral circuit described in Patent Document 1 below, and three transistors 19, 20, and 21 are connected to one photoelectric conversion element 18. Further, as wirings connected to the transistors 18, 20, and 21, four lines of VDD, reset RST, X selection, and readout signal are required.

下記特許文献２に記載されたＭＯＳ型イメージセンサは、１画素内に３つのフォトダイオードＲ，Ｇ，Ｂを深さ方向に積層し、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各光電変換信号を各フォトダイオードから得る様にしている。図７は、この従来技術の各画素における等価回路図である。各フォトダイオード用に３個で計９個のトランジスタＭ１〜Ｍ９が必要となり、各トランジスタに接続される配線として、ＶＣＣ，ＶＰ，リセット，ＲＯＷ選択Ｒ，ＲＯＷ選択Ｇ，ＲＯＷ選択Ｂ，読出（Ｃｏｌ）の計７本が必要となっている。   In the MOS type image sensor described in Patent Document 2 below, three photodiodes R, G, and B are stacked in the depth direction in one pixel, and red (R), green (G), and blue (B) Each photoelectric conversion signal is obtained from each photodiode. FIG. 7 is an equivalent circuit diagram in each pixel of this prior art. A total of nine transistors M1 to M9 are required for each photodiode, and VCC, VP, reset, ROW selection R, ROW selection G, ROW selection B, and readout (Col) are connected to each transistor. ) Is required in total.

米国特許第５４７１５１５号公報US Pat. No. 5,471,515 米国特許第５９６５８７５号公報US Pat. No. 5,965,875

近年の固体撮像素子は高画素化，高密度化が進行し、隣接する配線１４間の距離が短くなって入射光の波長オーダになってきたため、フォトダイオードに到達する入射光量が少なくなり感度低下を引き起こしている。このため、１画素内に複数のフォトダイオードを設け、１画素から複数色の光電変換信号を得る構成にすると、図５に示す個々の領域１５の開口を広くできるため、感度的に有利となる。   In recent years, solid-state imaging devices have increased in pixel count and density, and the distance between adjacent wirings 14 has become shorter and the wavelength order of incident light has decreased, so the amount of incident light reaching the photodiode has decreased and sensitivity has decreased. Is causing. For this reason, providing a plurality of photodiodes in one pixel and obtaining photoelectric conversion signals of a plurality of colors from one pixel is advantageous in terms of sensitivity because the opening of each region 15 shown in FIG. 5 can be widened. .

しかしその一方で、配線数や１画素内に設けるトランジスタ数が多くなると、多層プロセスが必要になって製造歩留まりが悪くなるという問題が生じる。この歩留まりは、製造工程数を減らすことで改善できるため、配線数やトランジスタ数を減らす必要がある。   On the other hand, however, when the number of wirings or the number of transistors provided in one pixel increases, a problem arises that a multi-layer process is required and the manufacturing yield deteriorates. Since this yield can be improved by reducing the number of manufacturing steps, it is necessary to reduce the number of wirings and the number of transistors.

本出願人は先に、１画素内に２個のフォトダイオードを設けるＭＯＳ型イメージセンサを提案（特願２００３―７２１０２，特願２００３―１３０７３２）している。１画素内に２個のフォトダイオードを設けた場合、通常は６個のトランジスタと６本の配線数が必要になるが、この様なＭＯＳ型イメージセンサの製造歩留まりを向上させるために、トランジスタ数と配線数を低減するのが望まれる。   The present applicant has previously proposed MOS type image sensors in which two photodiodes are provided in one pixel (Japanese Patent Application Nos. 2003-72102 and 2003-130732). When two photodiodes are provided in one pixel, normally six transistors and six wirings are required. In order to improve the manufacturing yield of such a MOS image sensor, the number of transistors It is desirable to reduce the number of wires.

本発明の目的は、１画素内に２つのフォトダイオードを設ける共に配線数とトランジスタ数とを低減したＭＯＳ型イメージセンサを提供することにある。   An object of the present invention is to provide a MOS type image sensor in which two photodiodes are provided in one pixel and the number of wirings and the number of transistors are reduced.

本発明のＭＯＳ型イメージセンサは、アレイ状に配列された複数の画素を半導体基板に設けると共に各画素間に配線を形成したＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各画素内に設けられ前記光電変換素子の不要電荷を排出するリセット用のトランジスタ及びフローティングディフュージョンアンプ用のトランジスタの数を計５個としたことを特徴とする。   The MOS image sensor of the present invention is a MOS image sensor in which a plurality of pixels arranged in an array are provided on a semiconductor substrate and wiring is formed between the pixels, and two photoelectric conversion elements are provided for each pixel. In addition, a total of five reset transistors and floating diffusion amplifier transistors are provided in each pixel and discharge unnecessary charges of the photoelectric conversion elements.

この構成により、１画素内に２つの光電変換素子を設けてもトランジスタ数を減らすことができ、製造コストの低減や製造工程数の減少による歩留まりアップを図ることが可能となる。   With this configuration, even if two photoelectric conversion elements are provided in one pixel, the number of transistors can be reduced, and the manufacturing cost can be reduced and the yield can be increased by reducing the number of manufacturing steps.

本発明のＭＯＳ型イメージセンサは、前記画素間を垂直方向に仕切る前記配線の数を３本、水平方向に仕切る配線の数を２本としたことを特徴とする。   The MOS image sensor according to the present invention is characterized in that the number of the wirings that partition the pixels in the vertical direction is three and the number of the wirings that partition in the horizontal direction is two.

この構成により、更に製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, it is possible to further reduce the manufacturing cost and increase the yield.

本発明のＭＯＳ型イメージセンサは、半導体基板にアレイ状に配列した複数の画素の夫々に、光電変換素子と、該光電変換素子の蓄積電荷に応じた信号を読出信号によって読み出す読出用トランジスタと、該読出用トランジスタを前記読出信号によって動作させる駆動用トランジスタとを備えるＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各光電変換素子対応に設けられた２つの前記読出用トランジスタを動作させる前記駆動用トランジスタを共通化して１個とし、且つ、該駆動用トランジスタによって同一タイミングで読出動作を行う前記２つの読出用トランジスタの出力を別々の配線に接続したことを特徴とする。   The MOS image sensor of the present invention includes a photoelectric conversion element for each of a plurality of pixels arranged in an array on a semiconductor substrate, a reading transistor for reading out a signal corresponding to the accumulated charge of the photoelectric conversion element by a reading signal, In a MOS-type image sensor including a driving transistor that operates the readout transistor in response to the readout signal, two photoelectric conversion elements are provided for each pixel, and two readout circuits provided for each photoelectric conversion element are provided. The driving transistor for operating the driving transistor is made one in common, and the outputs of the two reading transistors that perform the reading operation at the same timing by the driving transistor are connected to different wirings. To do.

この構成により、１画素内に２つの光電変換素子を設けても１画素内に設ける必要のあるトランジスタ数を減らすことができ、製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, even if two photoelectric conversion elements are provided in one pixel, the number of transistors that need to be provided in one pixel can be reduced, and the manufacturing cost can be reduced and the yield can be increased.

本発明のＭＯＳ型イメージセンサは、前記各光電変換素子の夫々の不要電荷をリセット信号印加時に排出するリセット用トランジスタが光電変換素子対応に設けられ、各画素内の２つの前記リセット用トランジスタに同一のリセット信号を印加する接続構成としたことを特徴とする。   In the MOS type image sensor of the present invention, a reset transistor that discharges unnecessary charges of each photoelectric conversion element when a reset signal is applied is provided corresponding to the photoelectric conversion element, and is the same as the two reset transistors in each pixel. It is characterized by having a connection configuration for applying the reset signal.

この構成により、画素間に設ける配線数を減らすことができ、製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, the number of wirings provided between the pixels can be reduced, and manufacturing costs can be reduced and yield can be increased.

本発明のＭＯＳ型イメージセンサは、半導体基板にアレイ状に配列した複数の画素の夫々に、光電変換素子と、該光電変換素子の不要電荷をリセット信号印加時に排出するリセット用トランジスタとを備えるＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各光電変換素子の夫々の不要電荷をリセット信号印加時に排出するリセット用トランジスタを共通化して１個としたことを特徴とする。   The MOS image sensor of the present invention includes a photoelectric conversion element and a reset transistor that discharges unnecessary charges of the photoelectric conversion element when a reset signal is applied to each of a plurality of pixels arranged in an array on a semiconductor substrate. In the type image sensor, two photoelectric conversion elements are provided for each pixel, and one reset transistor for discharging unnecessary charges of each photoelectric conversion element when a reset signal is applied is used as one. To do.

この構成により、１画素内に２つの光電変換素子を設けても１画素内に設ける必要のあるトランジスタ数を減らすことができ、製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, even if two photoelectric conversion elements are provided in one pixel, the number of transistors that need to be provided in one pixel can be reduced, and the manufacturing cost can be reduced and the yield can be increased.

本発明のＭＯＳ型イメージセンサは、異なるタイミングでオンオフされ前記各光電変換素子を夫々前記リセット用トランジスタに接続する光電変換素子対応の制御用トランジスタと、前記各光電変換素子の夫々の蓄積電荷に応じた信号を読出信号によって出力用配線に読み出す読出用トランジスタと、該読出用トランジスタを前記読出信号によって動作させる駆動用トランジスタとを備えることを特徴とする。   The MOS type image sensor according to the present invention has a control transistor corresponding to a photoelectric conversion element that is turned on and off at different timings to connect each photoelectric conversion element to the reset transistor, and a charge stored in each photoelectric conversion element. A read transistor that reads the read signal to the output wiring by a read signal; and a drive transistor that operates the read transistor according to the read signal.

この構成により、各光電変換素子の夫々の不要電荷を別々に排出可能になると共に、夫々の蓄積電荷も別々に読み出すことが可能となる。   With this configuration, it is possible to discharge each unnecessary charge of each photoelectric conversion element separately and to read out each stored charge separately.

本発明のＭＯＳ型イメージセンサは、垂直方向に隣接する２つの画素の前記読出用トランジスタの出力が異なる出力用配線に接続されると共に該各読出用トランジスタが同一の前記読出信号により動作される接続構成となっていることを特徴とする。   In the MOS image sensor of the present invention, the outputs of the readout transistors of two pixels adjacent in the vertical direction are connected to different output wirings, and the readout transistors are operated by the same readout signal. It is the structure.

この構成により、画素間に設ける配線数を減らすことができ、製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, the number of wirings provided between the pixels can be reduced, and manufacturing costs can be reduced and yield can be increased.

本発明のＭＯＳ型イメージセンサは、垂直方向に隣接する２つの画素の前記リセット用トランジスタに同一のリセット用信号が入力される接続構成となっていることを特徴とする。   The MOS image sensor of the present invention is characterized in that the same reset signal is inputted to the reset transistors of two pixels adjacent in the vertical direction.

この構成により、画素間に設ける配線数を減らすことができ、製造コストの低減と歩留まりアップを図ることが可能となる。   With this configuration, the number of wirings provided between the pixels can be reduced, and manufacturing costs can be reduced and yield can be increased.

本発明によれば、１画素内に２つの光電変換素子を設けてもトランジスタ数は倍の６個ではなく５個となるため、製造コストの低減と歩留まりアップを図ることが可能となる。   According to the present invention, even if two photoelectric conversion elements are provided in one pixel, the number of transistors is not doubled, but five, so that the manufacturing cost can be reduced and the yield can be increased.

以下、本発明の一実施形態について、図面を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の第１実施形態に係るＭＯＳ型イメージセンサの画素部の等価回路図であり、この例では４画素分を図示している。図示する例では、半導体基板上に第１画素３０と第２画素４０と第３画素５０と第４画素６０とが方形に配置されており、各画素間には、垂直方向に延びる３本の配線３，４，５と、横方向に延びる２本の配線６，７の、計５本の配線が設けられている。配線４には電源電圧ＶＤＤが印加されており、配線６にはリセット信号が印加され、配線７にはＲＯＷセレクト信号が印加される。信号配線３，５は信号読出用の配線である。   FIG. 1 is an equivalent circuit diagram of a pixel portion of the MOS image sensor according to the first embodiment of the present invention. In this example, four pixels are illustrated. In the example shown in the figure, a first pixel 30, a second pixel 40, a third pixel 50, and a fourth pixel 60 are arranged in a square shape on a semiconductor substrate, and three pixels extending in the vertical direction are provided between the pixels. A total of five wires are provided: the wires 3, 4, 5 and the two wires 6, 7 extending in the lateral direction. A power supply voltage VDD is applied to the wiring 4, a reset signal is applied to the wiring 6, and a ROW select signal is applied to the wiring 7. The signal wirings 3 and 5 are signal readout wirings.

第１画素３０内には２つのフォトダイオード３１，３２が設けられており、その右隣の第２画素４０内にも２つのフォトダイオード４１，４２が設けられている。   Two photodiodes 31 and 32 are provided in the first pixel 30, and two photodiodes 41 and 42 are also provided in the second pixel 40 adjacent to the right.

今、フォトダイオード３１が“Color 1”の光信号を電気信号に変換し、フォトダイオード３２が“Color 2”の光信号を電気信号に変換し、フォトダイオード４１が“Color 3”の光信号を電気信号に変換し、フォトダイオード４２が“Color 4”の光信号を電気信号に変換するものとする。   Now, the photodiode 31 converts the “Color 1” optical signal into an electrical signal, the photodiode 32 converts the “Color 2” optical signal into an electrical signal, and the photodiode 41 converts the “Color 3” optical signal. It is assumed that the photodiode 42 converts the “Color 4” optical signal into an electrical signal.

同様に、第１画素３０の下側の第３画素５０内にはフォトダイオード５１，５２が設けられ、その右隣の第４画素６０内にはフォトダイオード６１，６２が設けられている。フォトダイオード５１，５２，６１，６２は、その上段の画素３０，４０とは逆に、夫々、“Color 3”，“Color 4”，“Color 1”，“Color 2”の光信号を電気信号に変換する。   Similarly, photodiodes 51 and 52 are provided in the third pixel 50 below the first pixel 30, and photodiodes 61 and 62 are provided in the fourth pixel 60 adjacent to the right side thereof. The photodiodes 51, 52, 61, 62 are opposite to the pixels 30, 40 in the upper stage, and respectively output optical signals of “Color 3”, “Color 4”, “Color 1”, “Color 2” as electrical signals. Convert to

画素３０内の周辺部にはリセット回路やフローティングディフュージョンアンプ用を構成する５つのＭＯＳトランジスタ３３〜３７が設けられ、画素４０内の周辺部にも５つのＭＯＳトランジスタ４３〜４７が設けられ、画素５０内の周辺部にも５つのＭＯＳトランジスタ５３〜５７が設けられ、画素６０内の周辺部にも５つのＭＯＳトランジスタ６３〜６７が設けられる。各画素内での５つのＭＯＳトランジスタの接続構成は同じであるため、以下、画素３０についてのみ説明する。   Five MOS transistors 33 to 37 constituting a reset circuit and a floating diffusion amplifier are provided in the peripheral portion in the pixel 30, and five MOS transistors 43 to 47 are also provided in the peripheral portion in the pixel 40. Five MOS transistors 53 to 57 are also provided in the inner peripheral portion, and five MOS transistors 63 to 67 are also provided in the peripheral portion in the pixel 60. Since the connection configuration of the five MOS transistors in each pixel is the same, only the pixel 30 will be described below.

図１に示す実施形態は、画素内に設けられた２つのフォトダイオード３１，３２から夫々の色信号を読み出す時に、２つのフォトダイオード３１，３２のＲＯＷセレクトとリセットとを夫々共通化して、２色の色信号を別々の信号配線３，５に出力する様になっている。   In the embodiment shown in FIG. 1, when the color signals are read from the two photodiodes 31 and 32 provided in the pixel, the ROW select and the reset of the two photodiodes 31 and 32 are made common, respectively. The color signal of the color is output to the separate signal wirings 3 and 5.

即ち、リセット用のＭＯＳトランジスタ３３，３４のゲートは、リセット信号が印加される配線６に共通に接続され、トランジスタ３３，３４の各ソースは信号配線４に接続され、トランジスタ３３のドレインはフォトダイオード３１のカソード及び信号読出用のＭＯＳトランジスタ３５のゲートに接続され、トランジスタ３４のドレインはフォトダイオード３２のカソード及び信号読出用のＭＯＳトランジスタ３６のゲートに接続される。   That is, the gates of the reset MOS transistors 33 and 34 are commonly connected to the wiring 6 to which the reset signal is applied, the sources of the transistors 33 and 34 are connected to the signal wiring 4, and the drain of the transistor 33 is a photodiode. 31 is connected to the cathode of the signal reading MOS transistor 35 and the drain of the transistor 34 is connected to the cathode of the photodiode 32 and the gate of the signal reading MOS transistor 36.

トランジスタ３５のドレインは信号配線３に接続され、トランジスタ３６のドレインは信号配線５に接続される。また、トランジスタ３５，３６の各ソースは共通に駆動用のＭＯＳトランジスタ３７のドレインに接続され、トランジスタ３７のゲートはＲＯＷセレクト信号用の配線７に接続され、トランジスタ３７のソースは電源配線４に接続される。   The drain of the transistor 35 is connected to the signal line 3, and the drain of the transistor 36 is connected to the signal line 5. The sources of the transistors 35 and 36 are commonly connected to the drain of the driving MOS transistor 37, the gate of the transistor 37 is connected to the ROW select signal wiring 7, and the source of the transistor 37 is connected to the power supply wiring 4. Is done.

図２は、ローリング電子シャッタを図１のＭＯＳ型イメージセンサに適用して各フォトダイオードから光電変換信号を読み出すときのタイミングチャートである。ローリング電子シャッタでは、アレイ状に配置された多数の画素に対して、上段の画素行から順に少しずつタイミングをずらして、リセットパルス信号とＲＯＷセレクト信号（信号読出信号）とが印加される。   FIG. 2 is a timing chart when a rolling electronic shutter is applied to the MOS type image sensor of FIG. 1 and a photoelectric conversion signal is read from each photodiode. In the rolling electronic shutter, a reset pulse signal and a ROW select signal (signal readout signal) are applied to a large number of pixels arranged in an array, with the timing being gradually shifted from the upper pixel row.

図１の構成において、ｎ＝１のタイミングでリセットパルス信号が第１画素３０と第２画素４０とに印加される。リセットパルス信号のオン中に、トランジスタ３３，３４，４３，４４が導通状態となり、各フォトダイオード３１，３２，４１，４２に蓄積されている不要電荷が配線４に廃棄される。   In the configuration of FIG. 1, a reset pulse signal is applied to the first pixel 30 and the second pixel 40 at a timing of n = 1. While the reset pulse signal is on, the transistors 33, 34, 43, and 44 become conductive, and unnecessary charges accumulated in the photodiodes 31, 32, 41, and 42 are discarded in the wiring 4.

各フォトダイオード３１，３２，４１，４２は、リセットパルス信号のオフのタイミングから露光を開始し、所定露光時間後に、第１画素３０と第２画素４０にＲＯＷセレクト信号が印加される。   Each photodiode 31, 32, 41, 42 starts exposure from the timing when the reset pulse signal is turned off, and a ROW select signal is applied to the first pixel 30 and the second pixel 40 after a predetermined exposure time.

各フォトダイオード３１，３２，４１，４２には、露光量に応じた電荷が蓄積され、所定露光時間後にＲＯＷセレクト信号が印加されると、トランジスタ３７，４７がオンされる。これにより、フォトダイオード３１の蓄積電荷に応じた電流が、電源配線４→トランジスタ３７→トランジスタ３５→配線３と流れ、フォトダイオード３２の蓄積電荷に応じた電流が、電源配線４→トランジスタ３７→トランジスタ３６→配線５と流れる。同様に、フォトダイオード４１の蓄積電荷に応じた電流が、電源配線４→トランジスタ４７→トランジスタ４５→配線３と流れ、フォトダイオード４２の蓄積電荷に応じた電流が、電源配線４→トランジスタ４７→トランジスタ４６→配線５と流れる。   Charges corresponding to the exposure amount are accumulated in the photodiodes 31, 32, 41, and 42. When a ROW select signal is applied after a predetermined exposure time, the transistors 37 and 47 are turned on. As a result, a current corresponding to the charge stored in the photodiode 31 flows from the power supply wiring 4 → the transistor 37 → the transistor 35 → the wiring 3, and a current corresponding to the charge stored in the photodiode 32 is supplied from the power supply wiring 4 → the transistor 37 → transistor. 36 → Wiring 5 flows. Similarly, a current corresponding to the charge stored in the photodiode 41 flows from the power supply wiring 4 → the transistor 47 → the transistor 45 → the wiring 3, and a current corresponding to the charge stored in the photodiode 42 is supplied from the power supply wiring 4 → the transistor 47 → transistor. 46 → Wiring 5 flows.

このようにして、フォトダイオード３１の蓄積電荷に応じた“Color 1”の信号がsignal 1として信号配線３に出力され、フォトダイオード３２の蓄積電荷に応じた“Color 2”の信号がsignal 2として信号配線５に出力される。同様に、フォトダイオード４１の蓄積電荷に応じた“Color 3”の信号がsignal 3として画素４０の右隣の信号配線３に出力され、フォトダイオード４２の蓄積電荷に応じた“Color 4”の信号がsignal 4として画素４０の右隣の信号配線５に出力される。   In this way, a “Color 1” signal corresponding to the accumulated charge of the photodiode 31 is output as signal 1 to the signal wiring 3, and a “Color 2” signal corresponding to the accumulated charge of the photodiode 32 is signal 2. It is output to the signal wiring 5. Similarly, a “Color 3” signal corresponding to the accumulated charge of the photodiode 41 is output as signal 3 to the signal wiring 3 on the right side of the pixel 40, and a “Color 4” signal corresponding to the accumulated charge of the photodiode 42 is output. Is output as signal 4 to the signal wiring 5 on the right side of the pixel 40.

ｎ＝１から若干遅れた次のタイミングのｎ＝２で、リセットパルス信号が第３画素５０と第４画素６０に印加され、このリセットパルス信号のオフから上記の所定露光時間と同一時間後にＲＯＷセレクト信号が第３画素５０と第４画素６０に印加される。   At the next timing n = 2 slightly delayed from n = 1, a reset pulse signal is applied to the third pixel 50 and the fourth pixel 60, and after the reset pulse signal is turned off, the ROW is the same time as the predetermined exposure time. A select signal is applied to the third pixel 50 and the fourth pixel 60.

これにより、上記と同様にして、トランジスタ５５に接続された信号配線３にフォトダイオード５１の蓄積電荷（Color 3）に応じたsignal 1が出力され、トランジスタ５６に接続された信号配線５にフォトダイオード５２の蓄積電荷（Color 4）に応じたsignal 2が出力される。同様に、トランジスタ６５に接続された信号配線３にフォトダイオード６１の蓄積電荷（Color 1）に応じたsignal 3が出力され、トランジスタ６６に接続された信号配線５にフォトダイオード６２の蓄積電荷（Color 2）に応じたsignal 4が出力される。   As a result, signal 1 corresponding to the accumulated charge (Color 3) of the photodiode 51 is output to the signal line 3 connected to the transistor 55 and the photodiode is connected to the signal line 5 connected to the transistor 56 in the same manner as described above. Signal 2 corresponding to the accumulated charge (Color 4) of 52 is output. Similarly, signal 3 corresponding to the accumulated charge (Color 1) of the photodiode 61 is output to the signal line 3 connected to the transistor 65, and accumulated charge (Color) of the photodiode 62 is output to the signal line 5 connected to the transistor 66. Signal 4 corresponding to 2) is output.

以下、順に、ｎ＝３，ｎ＝４，…のタイミングでＭＯＳ型イメージセンサの各画素から各フォトダイオードの蓄積電荷に応じた信号を読み出す。図１に示すＭＯＳ型イメージセンサでは、第１画素３０と第２画素５０とが交互に垂直方向に並び、第２画素４０と第４画素６０とが交互に垂直方向に並ぶため、signal 1としては、上段の画素から順に読み出されたColor 1，Color 3，Color 1，Color 3，……の信号が並び、signal 2としては、Color 2，Color 4，Color 2，Color 4，……の信号が並び、signal 3としては、Color 3，Color 1，Color 3，Color 1，……の信号が並び、signal 4としては、Color 4，Color 2，Color 4，Color 2，……の信号が並ぶ。これら読み出された信号は、図５に示す回路１３に取り込まれ、Ａ／Ｄ変換等された後に、ＭＯＳ型イメージセンサから画像信号として出力される。   In the following, signals corresponding to the accumulated charges of the respective photodiodes are read from the respective pixels of the MOS type image sensor in order of n = 3, n = 4,. In the MOS type image sensor shown in FIG. 1, the first pixel 30 and the second pixel 50 are alternately arranged in the vertical direction, and the second pixel 40 and the fourth pixel 60 are alternately arranged in the vertical direction. Is a sequence of signals of Color 1, Color 3, Color 1, Color 3,..., Read in order from the upper pixel, and signal 2 is Color 2, Color 4, Color 2, Color 4,. Signals are arranged, as signal 3, signals of Color 3, Color 1, Color 3, Color 1, ... are arranged, and signals 4 are signals of Color 4, Color 2, Color 4, Color 2, ... line up. These read signals are taken into the circuit 13 shown in FIG. 5, and after A / D conversion or the like, are output from the MOS image sensor as image signals.

この様に、１画素内に２つのフォトダイオードを有する本実施形態のＭＯＳ型イメージセンサでは、各画素内に５個のトランジスタを設ければよく、また、配線数も５本となるため、製造工程数が減り、製造歩留まりが向上する。   As described above, in the MOS type image sensor of this embodiment having two photodiodes in one pixel, it is only necessary to provide five transistors in each pixel and the number of wirings is five. The number of processes is reduced and the manufacturing yield is improved.

尚、上記の実施形態では、ローリング電子シャッタを適用したときの露光と信号読出のタイミングを説明したが、ローリング電子シャッタではなく、メカニカルシャッタで各画素のフォトダイオードを同一のタイミングで露光し、順に読み出すことも可能なことはいうまでもない。   In the above embodiment, the timing of exposure and signal readout when the rolling electronic shutter is applied has been described. However, instead of the rolling electronic shutter, the photodiode of each pixel is exposed at the same timing by the mechanical shutter, and in order. Needless to say, it can also be read.

図３は、本発明の第２実施形態に係るＭＯＳ型イメージセンサの画素部の等価回路図であり、図示する例では４画素分を示している。この実施形態でも、第１画素７０と第２画素８０と第３画素９０と第４画素１００とが方形に配置されており、各画素間には、垂直方向に延びる３本の配線２３，２４，２５と、横方向に延びる２本の配線の計５本の配線が設けられている。   FIG. 3 is an equivalent circuit diagram of a pixel portion of a MOS type image sensor according to the second embodiment of the present invention, and in the illustrated example, four pixels are shown. Also in this embodiment, the first pixel 70, the second pixel 80, the third pixel 90, and the fourth pixel 100 are arranged in a square shape, and three wirings 23 and 24 extending in the vertical direction are provided between the pixels. , 25 and two wires extending in the horizontal direction, a total of five wires.

横方向に延びる２本の配線は、第１画素７０及び第２画素８０と、第３画素９０及び第４画素１００との間に設ける配線が配線２６，２７であり、第１画素７０及び第２画素８０とその上側に設ける画素との間の配線及び第３画素９０及び第４画素１００とその下側に設ける画素との間の配線が配線２８，２９である。   The two wirings extending in the horizontal direction are the wirings 26 and 27 provided between the first pixel 70 and the second pixel 80 and the third pixel 90 and the fourth pixel 100. Wirings 28 and 29 are wirings between the two pixels 80 and the pixels provided on the upper side thereof, and wirings between the third pixel 90 and the fourth pixel 100 and the pixels provided on the lower side thereof.

配線２４には電源電圧ＶＤＤが印加され、配線２６にはＲＯＷセレクト信号が印加され、配線２８には第１セレクト信号（Select 1）が印加され、配線２７には第２セレクト信号（Select 2）が印加され、配線２９にはリセット信号が印加される。信号配線２３，２５に光電変換信号が出力される。   A power supply voltage VDD is applied to the wiring 24, a ROW select signal is applied to the wiring 26, a first select signal (Select 1) is applied to the wiring 28, and a second select signal (Select 2) is applied to the wiring 27. Is applied, and a reset signal is applied to the wiring 29. A photoelectric conversion signal is output to the signal wirings 23 and 25.

第１画素７０内には２つのフォトダイオード７１，７２が設けられており、その右隣の第２画素８０内にも２つのフォトダイオード８１，８２が設けられている。   Two photodiodes 71 and 72 are provided in the first pixel 70, and two photodiodes 81 and 82 are also provided in the second pixel 80 adjacent to the right.

本実施形態でも、フォトダイオード７１が“Color 1”の光信号を電気信号に変換し、フォトダイオード７２が“Color 2”の光信号を電気信号に変換し、フォトダイオード８１が“Color 3”の光信号を電気信号に変換し、フォトダイオード８２が“Color 4”の光信号を電気信号に変換する。   Also in this embodiment, the photodiode 71 converts an optical signal of “Color 1” into an electric signal, the photodiode 72 converts an optical signal of “Color 2” into an electric signal, and the photodiode 81 has an output of “Color 3”. The optical signal is converted into an electrical signal, and the photodiode 82 converts the “Color 4” optical signal into an electrical signal.

同様に、第１画素７０の下側の第３画素９０内にはフォトダイオード９１，９２が設けられ、その右隣の第４画素１００内にはフォトダイオード１０１，１０２が設けられている。フォトダイオード９１，９２，１０１，１０２は、その上段の画素７０，８０とは逆に、夫々、“Color 3”，“Color 4”，“Color 1”，“Color 2”の光信号を電気信号に変換する。   Similarly, photodiodes 91 and 92 are provided in the third pixel 90 below the first pixel 70, and photodiodes 101 and 102 are provided in the fourth pixel 100 adjacent to the right side thereof. The photodiodes 91, 92, 101, and 102 are opposite to the upper pixels 70 and 80, and the optical signals of “Color 3”, “Color 4”, “Color 1”, and “Color 2” are electrical signals, respectively. Convert to

画素７０内の周辺部にはリセット回路やフローティングディフュージョンアンプ用を構成する５つのＭＯＳトランジスタ７３〜７７が設けられ、画素８０内の周辺部にも５つのＭＯＳトランジスタ８３〜８７が設けられ、画素９０内の周辺部にも５つのＭＯＳトランジスタ９３〜９７が設けられ、画素１００内の周辺部にも５つのＭＯＳトランジスタ１０３〜１０７が設けられる。   Five MOS transistors 73 to 77 constituting a reset circuit and a floating diffusion amplifier are provided in the peripheral portion in the pixel 70, and five MOS transistors 83 to 87 are provided in the peripheral portion in the pixel 80. Five MOS transistors 93 to 97 are also provided in the inner peripheral portion, and five MOS transistors 103 to 107 are also provided in the peripheral portion in the pixel 100.

画素７０と画素８０の夫々の内部トランジスタの接続構成は同じため、画素７０についてのみ説明し、画素７０と画素９０とは内部トランジスタの接続構成は殆ど同じであるため、画素９０については画素７０との違いについてのみ説明する。   Since the connection configuration of the internal transistors of the pixel 70 and the pixel 80 is the same, only the pixel 70 will be described, and the connection configuration of the internal transistors of the pixel 70 and the pixel 90 is almost the same. Only the differences will be described.

制御用のトランジスタ７３のゲートは配線２８に接続され、制御用のトランジスタ７４のゲートは配線２７に接続される。トランジスタ７３のソースがフォトダイオード７１のカソードに接続され、トランジスタ７４のソースがフォトダイオード７２のカソードに接続される。各トランジスタ７３，７４のドレインは共通にリセット用のトランジスタ７５のドレイン及び信号読出用のトランジスタ７６のゲートに接続され、トランジスタ７５，７６のソースが夫々電源配線２４に接続され、トランジスタ７５のゲートがリセット配線２９に接続される。駆動用のトランジスタ７７のゲートは配線２６に接続され、ソースはトランジスタ７６のドレインに、ドレインは配線２３に接続される。   The gate of the control transistor 73 is connected to the wiring 28, and the gate of the control transistor 74 is connected to the wiring 27. The source of the transistor 73 is connected to the cathode of the photodiode 71, and the source of the transistor 74 is connected to the cathode of the photodiode 72. The drains of the transistors 73 and 74 are commonly connected to the drain of the reset transistor 75 and the gate of the signal readout transistor 76, the sources of the transistors 75 and 76 are connected to the power supply wiring 24, and the gate of the transistor 75 is Connected to the reset wiring 29. The gate of the driving transistor 77 is connected to the wiring 26, the source is connected to the drain of the transistor 76, and the drain is connected to the wiring 23.

画素９０においては、トランジスタ９７のドレインは、画素右隣の配線２３ではなく、画素左隣側の配線２５に接続される。   In the pixel 90, the drain of the transistor 97 is connected not to the wiring 23 on the right side of the pixel but to the wiring 25 on the left side of the pixel.

図１に示す実施形態では、２色の信号を読み出す場合に夫々の色に対応した専用のソースフォロアのトランジスタ（図１の画素３０でいえば、トランジスタ３５，３６）を設けているため、トランジスタ間に特性のバラツキが生じる虞がある。そこで、本実施形態では、この特性バラツキを回避するため、２色の信号の読み出しを、一つのソースフォロアのトランジスタ（図３の画素７０でいえば、トランジスタ７６）で読み出すこととしている。   In the embodiment shown in FIG. 1, when two color signals are read out, dedicated source follower transistors (transistors 35 and 36 in the case of the pixel 30 in FIG. 1) corresponding to the respective colors are provided. There may be variations in characteristics between them. Therefore, in this embodiment, in order to avoid this characteristic variation, two-color signals are read out by a single source follower transistor (transistor 76 in the case of the pixel 70 in FIG. 3).

図４は、ローリング電子シャッタを図３に示すＭＯＳ型イメージセンサに適用したときの信号読出のタイミングチャートである。このＭＯＳ型イメージセンサでは、先ず、１画面分の画像信号の読出に先立ち、リセット信号が配線２９に印加され、リセット用の各トランジスタ７５，８５，９５，１０５がオンされる。このリセット信号オン時に、第１セレクト信号（Select 1）のパルスが配線２８に印加されると、トランジスタ７３，８３，９３，１０３のオン中に、フォトダイオード７１，８１，９１，１０１の不要電荷がリセット用の各トランジスタ７５，８５，９５，１０５を通して電源配線２４に排出される。そして、第１セレクト信号のオフのタイミングから、各フォトダイオード７１，８１，９１，１０１は露光を開始する。   FIG. 4 is a signal reading timing chart when the rolling electronic shutter is applied to the MOS image sensor shown in FIG. In this MOS type image sensor, first, prior to reading out an image signal for one screen, a reset signal is applied to the wiring 29, and the resetting transistors 75, 85, 95, and 105 are turned on. When the pulse of the first select signal (Select 1) is applied to the wiring 28 when the reset signal is on, unnecessary charges of the photodiodes 71, 81, 91, 101 are turned on while the transistors 73, 83, 93, 103 are on. Is discharged to the power supply wiring 24 through the transistors 75, 85, 95, and 105 for resetting. Then, each of the photodiodes 71, 81, 91, 101 starts exposure from the timing when the first select signal is turned off.

第１セレクト信号のオフ後に第２セレクト信号が配線２７に印加されると、同様にして、フォトダイオード７２，８２，９２，１０２の不要電荷が電源配線２４に排出され、第２セレクト信号のオフのタイミングから、各フォトダイオード７２，８２，９２，１０２は露光を開始する。以下、同様にして、リセット信号のオン中に各画素行対応のセレクト信号が対応配線に順に印加され、画像信号の読出前に、全画素の各フォトダイオードから不要電荷が廃棄される。   When the second select signal is applied to the wiring 27 after the first select signal is turned off, unnecessary charges of the photodiodes 72, 82, 92, and 102 are similarly discharged to the power supply wiring 24, and the second select signal is turned off. At this timing, each of the photodiodes 72, 82, 92, and 102 starts exposure. Similarly, the select signal corresponding to each pixel row is sequentially applied to the corresponding wiring while the reset signal is on, and unnecessary charges are discarded from the photodiodes of all the pixels before reading the image signal.

全画素の不要電荷廃棄後であって第１セレクト信号のオフ後の所定露光時間後に、再び第１セレクト信号が配線２８に印加されるが、この第１セレクト信号の印加に先立ち、リセット信号はオフとなる。リセット信号は第１セレクト信号の印加直前までオンしてトランジスタ７３〜７６間の不要電荷を排出する。尚、リセット信号は、次の画面の撮影露光開始時にオンされる。第１セレクト信号の印加よってフォトダイオード７１から読み出された蓄積電荷は、トランジスタ７３のドレインとトランジスタ７６のゲートとの間に保持されることになる。そして、次のタイミングでＲＯＷセレクト信号が配線２６に印加されると、トランジスタ７７が導通状態となり、フォトダイオード７１の蓄積電荷に応じた電流が電源配線２４→トランジスタ７６→トランジスタ７７→配線２３と流れ、Color 1の信号が配線２３にsignal 1として出力される。   The first select signal is applied to the wiring 28 again after discarding unnecessary charges of all pixels and after a predetermined exposure time after the first select signal is turned off. Prior to the application of the first select signal, the reset signal is Turn off. The reset signal is turned on until immediately before the application of the first select signal, and unnecessary charges between the transistors 73 to 76 are discharged. Note that the reset signal is turned on at the start of photographing exposure on the next screen. The accumulated charge read from the photodiode 71 by the application of the first select signal is held between the drain of the transistor 73 and the gate of the transistor 76. When the ROW select signal is applied to the wiring 26 at the next timing, the transistor 77 becomes conductive, and a current corresponding to the accumulated charge of the photodiode 71 flows through the power supply wiring 24 → the transistor 76 → the transistor 77 → the wiring 23. , Color 1 signal is output to the wiring 23 as signal 1.

同様にして、画素８０のフォトダイオード８１のColor 3の蓄積電荷に応じた信号が配線２４にsignal 3として出力され、画素９０のフォトダイオード９１のColor 3の蓄積電荷に応じた信号が配線２５にsignal 4として出力され、画素１００のフォトダイオード１０１のColor 1の蓄積電荷に応じた信号が配線２５にsignal 2として出力される。   Similarly, a signal corresponding to the accumulated charge of Color 3 of the photodiode 81 of the pixel 80 is output as signal 3 to the wiring 24, and a signal corresponding to the accumulated charge of Color 3 of the photodiode 91 of the pixel 90 is output to the wiring 25. The signal 4 is output as a signal 2 corresponding to the accumulated charge of Color 1 of the photodiode 101 of the pixel 100 as a signal 2.

上述の様にして信号読出を行ったＲＯＷセレクト信号がオフになった後、第２セレクト信号が配線２７に印加される。これにより、今度は、フォトダイオード７２，８２，９２，１０２の蓄積電荷が、トランジスタ７６，８６，９６，１０６のゲート部分に読み出され、その後のＲＯＷセレクト信号の配線２６への印加のタイミングで、各ダイオード７２，８２，９２，１０２の蓄積電荷に応じた信号がトランジスタ７７，８７，９７，１０７を通して対応する配線に出力される。以下、同様の動作を繰り返すことで、１画面分の画像信号がＭＯＳ型イメージセンサから読み出される。   The second select signal is applied to the wiring 27 after the ROW select signal that has been read out as described above is turned off. As a result, the charge stored in the photodiodes 72, 82, 92, and 102 is read out to the gate portions of the transistors 76, 86, 96, and 106, and the ROW select signal is applied to the wiring 26 thereafter. A signal corresponding to the accumulated charge of each diode 72, 82, 92, 102 is output to the corresponding wiring through the transistors 77, 87, 97, 107. Thereafter, by repeating the same operation, an image signal for one screen is read from the MOS image sensor.

尚、上述した実施形態では、ローリング電子シャッタを例に説明したが、メカニカルシャッタと図３のＭＯＳ型イメージセンサとを組み合わせて使用する場合には、リセット信号、第１，第２，…セレクト信号のタイミングを全てのＲｏｗにおいて同期して各画素の露光タイミングを同一にし、Ｒｏｗ毎にセレクト信号を順にオンして上下に隣接する画素から２色の信号を読み出す動作を順次行う。また、画素内の２つのフォトダイオードは、色別の信号電荷を蓄積するものとして説明したが、これに限るものではない。   In the above-described embodiment, the rolling electronic shutter has been described as an example. However, when the mechanical shutter and the MOS image sensor of FIG. 3 are used in combination, a reset signal, first, second,. The timing of the above is synchronized in all the rows so that the exposure timing of each pixel is the same, the select signal is sequentially turned on for each row, and the operation of reading out the signals of the two colors from the adjacent pixels up and down is sequentially performed. Further, the two photodiodes in the pixel have been described as accumulating signal charges for each color, but the present invention is not limited to this.

上述した各実施形態によれば、１画素に２つの光電変換素子を設け各画素における入射光の開口を大きくとって感度を向上させた場合に、１画素毎に設けるトランジスタ数を５個、配線数を５本とすることができるため、製造コストの低減を図ると共に製造工程数を減らして歩留まりアップを図ることができ、しかも、トランジスタに起因するノイズや特性バラツキも低減可能となる。   According to each of the embodiments described above, when two photoelectric conversion elements are provided in one pixel and the sensitivity of the incident light is increased by increasing the sensitivity of each pixel, five transistors are provided for each pixel, and wiring is provided. Since the number can be five, the manufacturing cost can be reduced, the number of manufacturing steps can be reduced, the yield can be increased, and noise and characteristic variations caused by the transistors can be reduced.

また、上述した第２の実施形態によれば、２つのフォトダイオードの信号電荷を１つのソースフォロアで読み出すことができ、ソースフォロアの特性バラツキの影響を回避可能となる。また、２つのソースフォロアの特性を合わせるためのレイアウト設計が不要となり、レイアウト設計の自由度が向上する。   Further, according to the second embodiment described above, the signal charges of the two photodiodes can be read out by one source follower, and the influence of variation in the characteristics of the source follower can be avoided. In addition, the layout design for matching the characteristics of the two source followers becomes unnecessary, and the degree of freedom in layout design is improved.

本発明によれば、製造工程数を減らすことができるために製造コストの低減と歩留まりアップを図ることができるという効果を奏し、ＭＯＳ型イメージセンサに適用すると有用である。   According to the present invention, since the number of manufacturing steps can be reduced, the manufacturing cost can be reduced and the yield can be increased, which is useful when applied to a MOS image sensor.

本発明の第１実施形態に係るＭＯＳ型イメージセンサの４画素分の等価回路図である。It is an equivalent circuit diagram for four pixels of the MOS image sensor according to the first embodiment of the present invention. 図１に示すＭＯＳ型イメージセンサの動作タイミングチャートである。2 is an operation timing chart of the MOS image sensor shown in FIG. 1. 本発明の第２実施形態に係るＭＯＳ型イメージセンサの４画素分の等価回路図である。FIG. 5 is an equivalent circuit diagram for four pixels of a MOS image sensor according to a second embodiment of the present invention. 図３に示すＭＯＳ型イメージセンサの動作タイミングチャートである。4 is an operation timing chart of the MOS image sensor shown in FIG. 3. ＭＯＳ型イメージセンサの表面模式図である。It is a surface schematic diagram of a MOS type image sensor. 従来のＭＯＳ型イメージセンサの１画素分の等価回路図である。It is an equivalent circuit diagram for one pixel of a conventional MOS type image sensor. １画素に３つのフォトダイオードを設けた従来のＭＯＳ型イメージセンサの１画素分の等価回路図である。It is an equivalent circuit diagram for one pixel of a conventional MOS type image sensor in which three photodiodes are provided in one pixel.

符号の説明Explanation of symbols

３，５，２３，２５ 信号配線
４，２４ 電源配線
６，２９ リセット用配線
７，２６ ＲＯＷセレクト用配線
２７，２８ セレクト信号用配線
３０，４０，５０，６０，７０，８０，９０，１００ 画素
３１，４１，５１，６１，７１，８１，９１，１０１，３２，４２，５２，６２，７２，８２，９２，１０２ フォトダイオード（光電変換素子）
３３〜３７，４３〜４７，５３〜５７，６３〜６７，７３〜７７，８３〜８７，９３〜９７，１０３〜１０７ ＭＯＳトランジスタ 3, 5, 23, 25 Signal wiring 4, 24 Power supply wiring 6, 29 Reset wiring 7, 26 ROW selection wiring 27, 28 Select signal wiring 30, 40, 50, 60, 70, 80, 90, 100 pixels 31, 41, 51, 61, 71, 81, 91, 101, 32, 42, 52, 62, 72, 82, 92, 102 Photodiode (photoelectric conversion element)
33-37, 43-47, 53-57, 63-67, 73-77, 83-87, 93-97, 103-107 MOS transistors

Claims (8)

アレイ状に配列された複数の画素を半導体基板に設けると共に各画素間に配線を形成したＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各画素内に設けられ前記光電変換素子の不要電荷を排出するリセット用のトランジスタ及びフローティングディフュージョンアンプ用のトランジスタの数を計５個としたことを特徴とするＭＯＳ型イメージセンサ。   In a MOS type image sensor in which a plurality of pixels arranged in an array are provided on a semiconductor substrate and wiring is formed between the pixels, two photoelectric conversion elements are provided for each pixel, and each pixel is provided in each pixel. A MOS type image sensor characterized in that a total of five reset transistors and floating diffusion amplifier transistors for discharging unnecessary charges of the photoelectric conversion element are provided. 前記画素間を垂直方向に仕切る前記配線の数を３本、水平方向に仕切る配線の数を２本としたことを特徴とする請求項２に記載のＭＯＳ型イメージセンサ。   3. The MOS image sensor according to claim 2, wherein the number of wirings partitioning the pixels in the vertical direction is three and the number of wirings partitioning in the horizontal direction is two. 半導体基板にアレイ状に配列した複数の画素の夫々に、光電変換素子と、該光電変換素子の蓄積電荷に応じた信号を読出信号によって読み出す読出用トランジスタと、該読出用トランジスタを前記読出信号によって動作させる駆動用トランジスタとを備えるＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各光電変換素子対応に設けられた２つの前記読出用トランジスタを動作させる前記駆動用トランジスタを共通化して１個とし、且つ、該駆動用トランジスタによって同一タイミングで読出動作を行う前記２つの読出用トランジスタの出力を別々の配線に接続したことを特徴とするＭＯＳ型イメージセンサ。   For each of the plurality of pixels arranged in an array on the semiconductor substrate, a photoelectric conversion element, a read transistor for reading a signal corresponding to the accumulated charge of the photoelectric conversion element by a read signal, and the read transistor by the read signal In a MOS type image sensor including a driving transistor to be operated, two photoelectric conversion elements are provided for each pixel, and the two driving transistors provided for each photoelectric conversion element are operated. A MOS type image sensor characterized in that the outputs of the two read transistors that perform the read operation at the same timing by the drive transistor are connected to different wirings. 前記各光電変換素子の夫々の不要電荷をリセット信号印加時に排出するリセット用トランジスタが光電変換素子対応に設けられ、各画素内の２つの前記リセット用トランジスタに同一のリセット信号を印加する接続構成としたことを特徴とする請求項３に記載のＭＯＳ型イメージセンサ。   A connection configuration in which a reset transistor that discharges unnecessary charges of each photoelectric conversion element when a reset signal is applied is provided corresponding to the photoelectric conversion element, and the same reset signal is applied to the two reset transistors in each pixel; The MOS type image sensor according to claim 3, wherein the MOS type image sensor is provided. 半導体基板にアレイ状に配列した複数の画素の夫々に、光電変換素子と、該光電変換素子の不要電荷をリセット信号印加時に排出するリセット用トランジスタとを備えるＭＯＳ型イメージセンサにおいて、各画素の夫々に２つの光電変換素子を設けると共に、各光電変換素子の夫々の不要電荷をリセット信号印加時に排出するリセット用トランジスタを共通化して１個としたことを特徴とするＭＯＳ型イメージセンサ。   In each of a plurality of pixels arranged in an array on a semiconductor substrate, a MOS image sensor including a photoelectric conversion element and a reset transistor that discharges unnecessary charges of the photoelectric conversion element when a reset signal is applied. A MOS type image sensor characterized in that two photoelectric conversion elements are provided, and a single reset transistor that discharges unnecessary charges of each photoelectric conversion element when a reset signal is applied is shared. 異なるタイミングでオンオフされ前記各光電変換素子を夫々前記リセット用トランジスタに接続する光電変換素子対応の制御用トランジスタと、前記各光電変換素子の夫々の蓄積電荷に応じた信号を読出信号によって出力用配線に読み出す読出用トランジスタと、該読出用トランジスタを前記読出信号によって動作させる駆動用トランジスタとを備えることを特徴とする請求項５に記載のＭＯＳ型イメージセンサ。   Control transistors corresponding to the photoelectric conversion elements that are turned on and off at different timings to connect the respective photoelectric conversion elements to the reset transistors, and output wiring based on readout signals based on respective stored charges of the respective photoelectric conversion elements 6. The MOS type image sensor according to claim 5, further comprising: a reading transistor for reading out the read transistor and a driving transistor for operating the read transistor according to the read signal. 垂直方向に隣接する２つの画素の前記読出用トランジスタの出力が異なる出力用配線に接続されると共に該各読出用トランジスタが同一の前記読出信号により動作される接続構成となっていることを特徴とする請求項５または請求項６に記載のＭＯＳ型イメージセンサ。   The outputs of the readout transistors of two pixels adjacent in the vertical direction are connected to different output wirings, and the readout transistors are connected by the same readout signal. The MOS image sensor according to claim 5 or 6. 垂直方向に隣接する２つの画素の前記リセット用トランジスタに同一のリセット用信号が入力される接続構成となっていることを特徴とする請求項５乃至請求項７のいずれかに記載のＭＯＳ型イメージセンサ。   8. The MOS image according to claim 5, wherein the same reset signal is inputted to the reset transistors of two pixels adjacent in the vertical direction. Sensor.
JP2003365727A 2003-10-27 2003-10-27 MOS type image sensor Expired - Lifetime JP4288135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003365727A JP4288135B2 (en) 2003-10-27 2003-10-27 MOS type image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003365727A JP4288135B2 (en) 2003-10-27 2003-10-27 MOS type image sensor

Publications (2)

Publication Number Publication Date
JP2005130344A true JP2005130344A (en) 2005-05-19
JP4288135B2 JP4288135B2 (en) 2009-07-01

Family

ID=34644303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003365727A Expired - Lifetime JP4288135B2 (en) 2003-10-27 2003-10-27 MOS type image sensor

Country Status (1)

Country Link
JP (1) JP4288135B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089205A (en) * 2007-10-02 2009-04-23 Olympus Corp Solid-state imaging apparatus
WO2012011277A1 (en) * 2010-07-22 2012-01-26 パナソニック株式会社 Solid state imaging device and imaging device
JP2015033036A (en) * 2013-08-05 2015-02-16 株式会社ニコン Imaging device, control method for imaging device, and control program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152086A (en) * 1998-11-11 2000-05-30 Canon Inc Image pickup device and image pickup system
JP2000224492A (en) * 1999-01-29 2000-08-11 Toshiba Ave Co Ltd Solid-state image pickup device
JP2001285717A (en) * 2000-03-29 2001-10-12 Toshiba Corp Solid-state image pickup device
JP2003032538A (en) * 2001-07-16 2003-01-31 Canon Inc Imaging apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152086A (en) * 1998-11-11 2000-05-30 Canon Inc Image pickup device and image pickup system
JP2000224492A (en) * 1999-01-29 2000-08-11 Toshiba Ave Co Ltd Solid-state image pickup device
JP2001285717A (en) * 2000-03-29 2001-10-12 Toshiba Corp Solid-state image pickup device
JP2003032538A (en) * 2001-07-16 2003-01-31 Canon Inc Imaging apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089205A (en) * 2007-10-02 2009-04-23 Olympus Corp Solid-state imaging apparatus
WO2012011277A1 (en) * 2010-07-22 2012-01-26 パナソニック株式会社 Solid state imaging device and imaging device
JP2012029005A (en) * 2010-07-22 2012-02-09 Panasonic Corp Solid-state image pickup device and image pickup device
US9001242B2 (en) 2010-07-22 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and imaging device
JP2015033036A (en) * 2013-08-05 2015-02-16 株式会社ニコン Imaging device, control method for imaging device, and control program

Also Published As

Publication number Publication date
JP4288135B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US10944930B2 (en) Solid-state image sensor with high-permittivity material film and a light shielding section, method for producing solid-state image sensor, and electronic apparatus
US20240006427A1 (en) Imaging device and imaging system
US20230097274A1 (en) Imaging device including photoelectric converters and capacitive element
JP5089017B2 (en) Solid-state imaging device and solid-state imaging system
US20070064129A1 (en) Solid-state imaging device
JP5167799B2 (en) Solid-state imaging device and camera
US7671314B2 (en) Image sensor including active pixel sensor array with photoelectric conversion region
KR101129128B1 (en) Circuit and photo sensor overlap for backside illumination image sensor
US7541628B2 (en) Image sensors including active pixel sensor arrays
US20110228149A1 (en) Solid-state imaging device
CN1893541B (en) Image sensors including active pixel sensor arrays and system
KR101426951B1 (en) Solid-state imaging device and electronic device
JP2004273759A (en) Solid state imaging device
JP2007115994A (en) Solid image-capturing device and camera
JP2010016056A (en) Photoelectric conversion device
KR20090088790A (en) Solid-state imaging device, camera, and electronic device
CN111149351B (en) Solid-state imaging element and solid-state imaging device
US20050104989A1 (en) Dual-type solid state color image pickup apparatus and digital camera
JP2013038312A (en) Mos type solid state image sensor and imaging apparatus
JP2005167958A (en) Solid state image pickup apparatus, method for driving same, and camera using same
JP4288135B2 (en) MOS type image sensor
JP2018049855A (en) Solid state image pickup device and electronic apparatus
JP4288140B2 (en) MOS type image sensor
JP5619093B2 (en) Solid-state imaging device and solid-state imaging system
US20240038792A1 (en) Stacked image sensors

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4288135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250