JP2005123927A - 電圧制御発振器 - Google Patents

Abstract

【課題】 電源を印加した状態で発振動作を停止出来るようにして、発振動作の再開時には安定した周波数で発振できるようにする。
【解決手段】 バラクタダイオード３ｄを有する共振回路３と共振回路３がベースに結合された発振トランジスタ２とからなる発振回路１と、発振トランジスタ２に直列接続され、電源から供給されるコレクタ電流が発振トランジスタ２と共通の増幅トランジスタ１２を有する緩衝増幅回路１１とを備え、発振トランジスタ２又は増幅トランジスタ１２のいずれかのベースバイアス電圧を切り替えて発振トランジスタ２及び増幅トランジスタ１２のコレクタ電流を遮断できるようにした。
【選択図】 図１

Description

本発明は、電圧制御発振回路に関する。

図５は従来の電圧制御発振回路の構成を示す。第一の電圧制御発振器２１と第二の電圧制御発振器２２とは異なる周波数帯で発振する。
第一の電圧制御発振器２１における第一の発振トランジスタ２１ａのコレクタは高周波的に接地されると共に、緩衝増幅器２３における増幅トランジスタ２３ａのエミッタに接続される。第一の発振トランジスタ２１ａのエミッタはエミッタバイアス抵抗２１ｂによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ２１ｃ、２１ｄが接続される。

さらに、ベースは直列接続されたベースバイアス抵抗２１ｅ、２１ｆの接続点に接続されると共に、第一の共振回路２１ｇによって接地される。第一の共振回路２１ｇには発振周波数を変えるための制御電圧Ｖｔが印加される。また、ベースバイアス抵抗の一方２１ｆは接地され、他方２１ｅは第一のバイアス切替トランジスタ２１ｈのコレクタに接続され、そのエミッタは増幅トランジスタ２３ａのベースに接続される。第一のバイアス切替トランジスタ２１ｈはベースに入力される切替信号によってオン又はオフに切り替えられる。そして、第一の発振トランジスタ２１ａのエミッタが第一の結合コンデンサ２１ｉによって増幅トランジスタ２３ａのベースに接続される。

第二の電圧制御発振器２２における第二の発振トランジスタ２２ａのコレクタは高周波的に接地されると共に、緩衝増幅器２３における増幅トランジスタ２３ａのエミッタに接続される。第二の発振トランジスタ２ａのエミッタはエミッタバイアス抵抗２２ｂによって接地され、ベースとエミッタとの間、エミッタとグランドとの間にそれぞれ帰還コンデンサ２２ｃ、２２ｄが接続される。

さらに、ベースは直列接続されたベースバイアス抵抗２２ｅ、２２ｆの接続点に接続されると共に、第二の共振回路２２ｇによって接地される。第二の共振回路２２ｇには発振周波数を変えるための制御電圧Ｖｔが印加される。また、ベースバイアス抵抗の一方２２ｆは接地され、他方２２ｅは第二のバイアス切替トランジスタ２２ｈのコレクタに接続され、そのエミッタは増幅トランジスタ２３ａのベースに接続される。第二のバイアス切替トランジスタ２２ｈはベースに入力される切替信号によってオン又はオフに切り替えられる。そして、第二の発振トランジスタ２２ａのエミッタが第二の結合コンデンサ２２ｉによって増幅トランジスタ２３ａのベースに接続される。

増幅トランジスタ２３ａのコレクタにはストリップライン２３ｂを介して電源Ｂから電圧が印加される。また、ベースはバイアス抵抗２３ｃを介して電源Ｂに接続される。

以上の構成において、第一のバイアス切替トランジスタ２１ｈと第二のバイアス切替トランジスタ２２ｈとはオン／オフ動作が逆となっているので、それにともなって第一の電圧制御発振器２１又は第二の電圧制御発振器２２のいずれかが動作し、動作した方の電圧制御発振器の発振信号が増幅トランジスタ２３ａのベースに入力される。増幅された発振信号はコレクタから出力される（例えば、特許文献１参照。）。

特開平２００３−１５２４４６号公報（図４）

上記の発振器は発振周波数の異なる発振信号を出力する２バンド発振器であるので、一方の電圧制御発振器を停止した場合であっても、他方の電圧発振器は動作状態にあり、緩衝増幅回路も動作状態にあるので、一時的に発振動作を停止しても電力消費を押さえることが出来ない。発振動作を停止するには電源電圧の印加を停止することになるが、再び発振動作を開始するために電圧を印加すると、回路の浮遊容量等によって発振周波数が初期漂動するという問題がある。

本発明は、電源を印加した状態で発振動作を停止出来るようにして、発振動作の再開時には安定した周波数で発振できるようにすることを目的とする。

上記の課題を解決する手段として、バラクタダイオードを有する共振回路と前記共振回路がベースに結合された発振トランジスタとからなる発振回路と、前記発振トランジスタに直列接続され、電源から供給されるコレクタ電流が前記発振トランジスタと共通の増幅トランジスタを有する緩衝増幅回路とを備え、前記発振トランジスタ又は前記増幅トランジスタのいずれかのベースバイアス電圧を切り替えて前記発振トランジスタ及び前記増幅トランジスタのコレクタ電流を遮断できるようにした。

また、前記発振トランジスタのベースに固定のバイアス電圧を印加し、前記増幅トランジスタのベースバイアス電圧を切り替えた。

また、前記発振トランジスタを前記電源側に配置すると共に、前記増幅トランジスタをグランド側に配置し、前記発振トランジスタのエミッタを前記増幅トランジスタのコレクタに直流的に接続した。

また、前記発振トランジスタのエミッタと前記増幅トランジスタのコレクタとの間に高周波阻止用のインダクタンス素子を介挿し、前記発振トランジスタのコレクタと前記増幅トランジスタのエミッタとを高周波的に接地した。

本発明では、バラクタダイオードを有する共振回路と共振回路がベースに結合された発振トランジスタとからなる発振回路と、発振トランジスタに直列接続され、電源から供給されるコレクタ電流が発振トランジスタと共通の増幅トランジスタを有する緩衝増幅回路とを備え、発振トランジスタ又は増幅トランジスタのいずれかのベースバイアス電圧を切り替えて発振トランジスタ及び増幅トランジスタのコレクタ電流を遮断できるようにしたので、電源電圧を印加した状態で発振動作を停止すると共に、電力消費を押さえられる。

また、発振トランジスタのベースに固定のバイアス電圧を印加し、増幅トランジスタのベースバイアス電圧を切り替えたので、発振トランジスタのベースには共振回路のみが接続されており、再度コレクタ電流を流したときには発振周波数の初期漂動を押さえて発振動作を再開することができる。

また、発振トランジスタを電源側に配置すると共に、増幅トランジスタをグランド側に配置し、発振トランジスタのエミッタを増幅トランジスタのコレクタに直流的に接続したので、発振トランジスタには常に電源電圧が印加された状態となり、増幅トランジスタを動作させたときに発振回路を即座に動作できる。

また、発振トランジスタのエミッタと増幅トランジスタのコレクタとの間に高周波阻止用のインダクタンス素子を介挿し、発振トランジスタのコレクタと増幅トランジスタのエミッタとを高周波的に接地したので、コレクタ接地型発振回路とエミッタ接地型の緩衝増幅回路を構成できる。

本発明の電圧制御発振器を図１乃至図４にそれぞれ示す第１乃至第４の実施形態の構成に従って説明する。先ず、図１において、発振回路１は発振トランジスタ２と、そのベースに結合された共振回路３とを有する。発振トランジスタ２のコレクタはバイパスコンデンサ４によって高周波的に接地される。このコレクタにはチョークインダクタ５を介して電源電圧Ｖｃｃが印加されている。また、ベースには電源電圧を分圧するベースバイアス抵抗６、７から固定のバイアス電圧が印加される。ベースとエミッタとの間、エミッタとグランドのと間にはそれぞれ帰還コンデンサ８、９が接続される。

共振回路３は、これを発振トランジスタ２のベースに結合するクラップコンデンサ３ａと、ストリップラインからなる共振線路３ｂと、コンデンサ３ｃを介して共振線路３ｂに並列接続されたバラクタダイオード３ｄとを有する。バラクタダイオード３ｄのアノードは接地される。そして、カソードにはチョークインダクタ１０を介して同調電圧Ｖｔが印加される。

緩衝増幅回路１１は増幅トランジスタ１２を有し、そのコレクタはチョークインダクタ１３を介して発振トランジスタ２のエミッタに接続される。エミッタはエミッタバイアス抵抗１４とバイパスコンデンサ１５との並列回路によって接地される。また、ベースはベースバイアス抵抗１６によって接地されると共に、この抵抗１６と共に分圧回路を構成するベースバイアス抵抗１７を介してバイアス電圧切替端ＳＷに接続される。また、ベースは結合コンデンサ１８を介して発振トランジスタ２のエミッタに結合される。

バイアス電圧切替端ＳＷには０ボルト又は電源電圧Ｖｃｃが印加される。そして、電源電圧Ｖｃｃが印加されたときに増幅トランジスタ１２のベースに適正なバイアス電圧が印加され、これによって発振トランジスタ２と増幅トランジスタ１２には共通のコレクタ電流が流れる。よって、発振回路１、緩衝増幅回路１１ともに動作し、発振トランジスタ２のエミッタから増幅トランジスタ１２のベースに発振信号が入力され、増幅された発振信号はコレクタから出力端Ｏｕｔに出力される。逆に、バイアス電圧切替端ＳＷが０ボルトにされると、増幅トランジスタ１２はカットオフとなってコレクタ電流は流れず、従って、発振トランジスタ２にもコレクタ電流が流れず、発振動作が停止する。

バイアス電圧切替端ＳＷに再度電源電圧Ｖｃｃが印加されると、発振信号が出力されるが、発振トランジスタ２には電源電圧が印加されており、ベースにもベースバイアス電圧が印加されているので、発振回路１瞬時に所定の周波数で発振する。

図１では、発振トランジスタ２が電源側に配置され、増幅トランジスタ１２がグランド側に配置されたが、図２に示す構成では、増幅トランジスタ１２が電源側に配置され、発振トランジスタ２がグランド側に配置されている点、および、増幅トランジスタ１２のエミッタバイアス抵抗１４が削除された代わりに、発振トランジスタ２のエミッタがエミッタバイアス抵抗１４ａによって接地された点で図１と異なる。それ以外の構成は図１と同じであるので、同一符号を付して説明は省略する。

即ち、増幅トランジスタ１２のコレクタにはチョークインダクタ１３を介して電源電圧が印加され、増幅トランジスタ１２のエミッタと発振トランジスタ２のコレクタとの間にチョークインダクタ５が接続される。そして、発振トランジスタ２のエミッタがエミッタバイアス抵抗１４ａによってグランドに接続される。

図２の構成においても、バイアス電圧切替端ＳＷに電源電圧Ｖｃｃを印加すれば発振回路１と緩衝増幅回路１１とを動作させ、０ボルトを印加することで、コレクタ電流を遮断して動作を停止させることが出来る。

図３は、発振トランジスタ２が電源側に配置され、増幅トランジスタ１２がグランド側に配置されている点で図１の構成と同じであるが、発振トランジスタ２のベースバイアス電圧を切り替える点で図１とは異なる。即ち、発振トランジスタ２のベースはベースバイアス抵抗７でグランドに接続されると共に、もう一つのベースバイアス抵抗６によってバイアス電圧切替端ＳＷに接続される。この構成の動作も図１と同じであり、バイアス電圧切替端ＳＷに電源電圧Ｖｃｃが印加されれば動作し、０ボルトが印加されれば動作は停止する。

さらに、図４は、増幅トランジスタ１２が電源側に配置され、発振トランジスタ２がグランド側に配置されている点で図２の構成と同じであるが、発振トランジスタ２のベースバイアス電圧を切り替える点で図１とは異なる。即ち、発振トランジスタ２のベースはベースバイアス抵抗７でグランドに接続されると共に、もう一つのベースバイアス抵抗６によってバイアス電圧切替端ＳＷに接続される。この構成の動作も図１と同じであり、バイアス電圧切替端ＳＷに電源電圧Ｖｃｃが印加されれば動作し、０ボルトが印加されれば動作は停止する。

本発明の電圧制御発振器における第１実施形態の構成を示す回路図である。 本発明の電圧制御発振器における第２実施形態の構成を示す回路図である。 本発明の電圧制御発振器における第３実施形態の構成を示す回路図である。 本発明の電圧制御発振器における第４実施形態の構成を示す回路図である。 従来の電圧制御発振器の構成を示す回路図である。

符号の説明

１：発振回路
２：発振トランジスタ
３：共振回路
３ａ：クラップコンデンサ
３ｂ：共振線路
３ｃ：コンデンサ
３ｄ：バラクタダイオード
４：バイパスコンデンサ
５：チョークインダクタ
６、７：ベースバイアス抵抗
８、９：帰還コンデンサ
１１：緩衝増幅回路
１２：増幅トランジスタ
１３：チョークインダクタ
１４：エミッタバイアス抵抗
１５：バイパスコンデンサ
１６、１７：ベースバイアス抵抗
１８：結合コンデンサ

Claims (4)

1. バラクタダイオードを有する共振回路と前記共振回路がベースに結合された発振トランジスタとからなる発振回路と、前記発振トランジスタに直列接続され、電源から供給されるコレクタ電流が前記発振トランジスタと共通の増幅トランジスタを有する緩衝増幅回路とを備え、前記発振トランジスタ又は前記増幅トランジスタのいずれかのベースバイアス電圧を切り替えて前記発振トランジスタ及び前記増幅トランジスタのコレクタ電流を遮断できるようにしたことを特徴とする電圧制御発振器。
2. 前記発振トランジスタのベースに固定のバイアス電圧を印加し、前記増幅トランジスタのベースバイアス電圧を切り替えたことを特徴とする請求項１に記載の電圧制御発振器。
3. 前記発振トランジスタを前記電源側に配置すると共に、前記増幅トランジスタをグランド側に配置し、前記発振トランジスタのエミッタを前記増幅トランジスタのコレクタに直流的に接続したことを特徴とする請求項２に記載の電圧制御発振器。
4. 前記発振トランジスタのエミッタと前記増幅トランジスタのコレクタとの間に高周波阻止用のインダクタンス素子を介挿し、前記発振トランジスタのコレクタと前記増幅トランジスタのエミッタとを高周波的に接地したことを特徴とする請求項３に記載の電圧制御発振器。
   

Images