JP2005123547A

JP2005123547A - Interposer and multilayer printed wiring board

Info

Publication number: JP2005123547A
Application number: JP2003381047A
Authority: JP
Inventors: Takashi Kariya; 隆苅谷; Toshiki Furuya; 俊樹古谷
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2003-09-24
Filing date: 2003-11-11
Publication date: 2005-05-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide an interposer that can prevent the disconnection of a wiring pattern on an IC chip mounted on a package substrate. <P>SOLUTION: The stress caused by the difference between the coefficients of thermal expansion of a multilayer printed wiring board 10 having a large coefficient of thermal expansion and the IC chip 110 having a small coefficient of thermal expansion can be absorbed by interposing the interposer 70 between the package substrate 10 and IC chip 110. Particularly, the stress is absorbed in the interposer 70 by using an insulating substrate having a Young's modulus of 3-40 GPa as the insulating substrate 80 constituting the interposer 70. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、インターポーザ及び多層プリント配線板に係り、特に、樹脂からなるパッケージ基板とセラミックからなるＩＣチップとの間に介在するインターポーザ、及び、ＩＣチップを接続するためのインターポーザ層を備える多層プリント配線板に関するものである。 The present invention relates to an interposer and a multilayer printed wiring board, and more particularly, an interposer interposed between a package substrate made of resin and an IC chip made of ceramic, and a multilayer printed wiring including an interposer layer for connecting the IC chip. It is about a board.

ファインピッチのＩＣチップをドータボード等の外部基板と接続するためにパッケージ基板が用いられている。パッケージ基板の材料としては、セラミック又は樹脂が用いられている。ここで、セラミックパッケージ基板は、焼成してなるメタライズ配線を用いるため、抵抗値が高くなり、更に、セラミックの誘電率は高く、高周波、高性能のＩＣを搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用い得るため、配線抵抗を下げることができ、樹脂の誘電率は低く、高周波、高性能のＩＣを搭載することが相対的に容易である。
ここで、パッケージ基板とＩＣチップとの間にインターポーザを介在させる技術としては、特許文献１〜特許文献４がある。 A package substrate is used to connect a fine pitch IC chip to an external substrate such as a daughter board. Ceramic or resin is used as the material of the package substrate. Here, since the ceramic package substrate uses metallized wiring formed by firing, the resistance value is high, the dielectric constant of the ceramic is high, and it is difficult to mount a high-frequency, high-performance IC. On the other hand, since the resin package substrate can use copper wiring by plating, the wiring resistance can be lowered, the dielectric constant of the resin is low, and it is relatively easy to mount a high-frequency, high-performance IC.
Here, as a technique for interposing an interposer between the package substrate and the IC chip, there are Patent Documents 1 to 4.

特開2001-102479号公報JP 2001-102479 特開2002-373962号公報JP 2002-373962 A 特開2002-261204号公報JP 2002-261204 A 特開2000-332168号公報JP 2000-332168 A

しかしながら、樹脂製パッケージ基板は、セラミック製のＩＣチップとの熱膨張率が大きく異なり、ヒートサイクルを繰り返すと、熱膨張率の違いから、樹脂製パッケージ基板とセラミック製ＩＣチップの両者の間に介在する半田バンプ、配線パターンに亀裂、断線が生じることがあった。 However, the thermal expansion coefficient of the resin package substrate is significantly different from that of the ceramic IC chip. When the heat cycle is repeated, the resin package substrate is interposed between the resin package substrate and the ceramic IC chip due to the difference in thermal expansion coefficient. In some cases, cracks and disconnections occurred in solder bumps and wiring patterns.

特に現在、ＩＣの性能を更に向上させ得るよう、ＩＣチップ上の配線パターンの誘電率を下げることが求められている。このため、パターン中を気泡を含ませるようにスパッタ等を用いて配線を形成することが行われている。空気は誘電率が最も低く、係る気泡を含む配線パターンは誘電率を下げることができるものの、脆く、ＩＣチップをパッケージ基板に搭載する際、又は、上述したヒートサイクルが加わった際に、ＩＣチップの配線パターンに断線が生じることがあった。 In particular, it is currently required to lower the dielectric constant of the wiring pattern on the IC chip so that the performance of the IC can be further improved. For this reason, wiring is formed using sputtering or the like so as to include bubbles in the pattern. Air has the lowest dielectric constant, and a wiring pattern containing such bubbles can lower the dielectric constant, but it is fragile, and when the IC chip is mounted on a package substrate or when the above-described heat cycle is applied, the IC chip Disconnection may occur in the wiring pattern.

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、パッケージ基板に搭載したＩＣチップで配線パターンの断線を防ぐことができるインターポーザ、及び、インターポーザ層を備える多層プリント配線板を提供することにある。 The present invention has been made to solve the above-described problems, and an object thereof is to provide an interposer and an interposer layer that can prevent a wiring pattern from being disconnected by an IC chip mounted on a package substrate. It is to provide a multilayer printed wiring board.

発明者らは、上記目的の実現に向け鋭意研究した結果、樹脂からなるパッケージ基板とセラミックからなるＩＣチップとを、電気的に接続するインターポーザを介在させるとの着想を持った。 As a result of intensive research aimed at realizing the above object, the inventors have an idea that an interposer for electrically connecting a package substrate made of resin and an IC chip made of ceramic is interposed.

上記インターポーザを構成する絶縁性基材のヤング率としては、ＩＣチップを構成するセラミックより低く、パッケージ基板を構成する樹脂と同等のヤング率のものを用いることが好ましい。具体的には、インターポーザを構成する絶縁性基材のヤング率は３〜４０ＧＰａであることが望ましく、更に好適には、５〜３５ＧＰａであることが望ましい。本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、インターポーザのヤング率が、４０GＰａを超えると、インターポーザを構成する材料が脆くなるため、インターポーザ本体にクラックが入り、インターポーザ内の配線が断線することが分った。また、逆に、インターポーザのヤング率が３ＧＰａ未満になると、ＩＣ等の電子部品のヤング率とインターポーザのヤング率の差が大きくなるので、応力に対する変形量が、ＩＣ等の電子部品＜＜絶縁性基材（インターポーザ）≒パッケージ基板の関係になる。そのため、応力が、ＩＣ等の電子部品とインターポーザ間の一箇所に集中して、ＩＣ等の電子部品、または、ＩＣ等の電子部品とインターポーザ間の接合部が破壊されることが分った。従って、ＩＣ等の電子部品とパッケージ間にインターポーザを挿入する効果（発生する応力が、ＩＣ等の電子部品とインターポーザ間、および、インターポーザとパッケージ間の両者に分散する効果）が喪失してしまう。 The Young's modulus of the insulating substrate constituting the interposer is preferably lower than that of the ceramic constituting the IC chip and having a Young's modulus equivalent to the resin constituting the package substrate. Specifically, the Young's modulus of the insulating base material constituting the interposer is preferably 3 to 40 GPa, and more preferably 5 to 35 GPa. When the inventor has analyzed the thermal stress at the time of mounting the substrate of the semiconductor device, if the Young's modulus of the interposer exceeds 40 GPa, the material constituting the interposer becomes brittle, so the interposer body is cracked, It was found that the wiring of was disconnected. Conversely, when the Young's modulus of the interposer is less than 3 GPa, the difference between the Young's modulus of the electronic component such as an IC and the Young's modulus of the interposer increases, so that the amount of deformation with respect to the stress is reduced. Base material (interposer) ≒ package substrate relationship. For this reason, it has been found that the stress is concentrated at one place between the electronic component such as IC and the interposer, and the electronic component such as IC or the joint between the electronic component such as IC and the interposer is broken. Therefore, the effect of inserting the interposer between the electronic component such as an IC and the package (the effect that the generated stress is distributed between the electronic component such as the IC and the interposer and between the interposer and the package) is lost.

インターポーザを構成する絶縁性基材は、そのヤング率が、３〜４０ＧＰａの範囲内の材料であれば、特に限定することはないが、例えば、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させた基板やさらにガラスフィラー、アルミナ、ジルコニア等の無機フィラーを分散させた基板、オレフィン樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂に、ガラスフィラー、アルミナ、ジルコニア等の無機フィラーを分散させた基板が挙げられる。 The insulating base material constituting the interposer is not particularly limited as long as its Young's modulus is a material within the range of 3 to 40 GPa. For example, olefin resin, epoxy resin, polyimide resin, phenol resin, BT Substrates impregnated with a thermosetting resin such as resin in a core material such as glass cloth, and substrates in which inorganic fillers such as glass filler, alumina and zirconia are dispersed, olefin resin, epoxy resin, polyimide resin, phenol resin, BT resin And a substrate in which an inorganic filler such as a glass filler, alumina, or zirconia is dispersed in a thermosetting resin.

インターポーザを構成する絶縁性基材の厚みは、以下の関係が好ましい。
パッケージ基板厚み×０．０５≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×１．５、さらには、パッケージ基板厚み×０．１≦インターポーザを構成する絶縁性基材の厚み≦パッケージ基板厚み×１．０が好適である。 The following relationship is preferable for the thickness of the insulating base material constituting the interposer.
Package substrate thickness × 0.05 ≦ thickness of insulating base material constituting interposer ≦ package substrate thickness × 1.5, and further, package substrate thickness × 0.1 ≦ thickness of insulating base material constituting interposer ≦ package Substrate thickness x 1.0 is preferred.

インターポーザを構成する絶縁性基材の厚みが、パッケージ基板厚み×０．０５未満だと、インターポーザ基板の厚みが薄いので、その取扱いが難しくなる。また、剛性がなくなるので、基板の寸法収縮が大きくなる。そうなると、インターポーザの貫通孔とＩＣの外部電極との位置精度が悪くなり、インターポーザとＩＣ間で、未接続が発生するからである。逆に、パッケージ基板厚み×１．５を超えると、半導体装置全体が厚くなるので、薄型化の要求に応えられない。他の理由としては、基板が厚くなると小径の貫通孔を形成することが難しいので、ファイン化に不向きとなる。 If the thickness of the insulating base material constituting the interposer is less than the package substrate thickness × 0.05, the interposer substrate is too thin to be handled. Further, since the rigidity is lost, the dimensional shrinkage of the substrate increases. This is because the positional accuracy between the through-hole of the interposer and the external electrode of the IC deteriorates, and disconnection occurs between the interposer and the IC. On the contrary, if the thickness of the package substrate exceeds 1.5, the entire semiconductor device becomes thick, so that the demand for thinning cannot be met. As another reason, when the substrate is thick, it is difficult to form a small-diameter through hole, which is unsuitable for fine formation.

インターポーザの大きさは、以下の関係が好ましい。
インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×１、さらには、電子部品の投影面積×１．２≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×０．８が好適である。 The following relationship is preferable for the size of the interposer.
Projected area of electronic component mounted on interposer ≦ Insulated base material constituting interposer ≦ Projected area of package substrate × 1, and projected area of electronic component × 1.2 ≦ Insulating base material constituting interposer Is preferably ≦ the projected area of the package substrate × 0.8.

インターポーザを構成する絶縁性基材の面積が、電子部品の投影面積未満だと、電子部品をインターポーザ上に電子部品を搭載できないからである。インターポーザを構成する絶縁性基材の面積が、電子部品の投影面積×１．２以上になると、インターポーザと電子部品との間に、段差ができるので、その間に封止剤を充填することが可能となる。封止剤も応力を緩和することができるので、さらに、熱衝撃に対する接合部及び電子部品の寿命が延びる。インターポーザを構成する絶縁性基材の面積が、パッケージ基板の投影面積×０．８以下だと、インターポーザとパッケージ本体の間にも段差ができるので、その間にも、封止剤を充填することができる。両者の間にモールド樹脂を充填することで、半導体装置全体として、熱衝撃に対する信頼性が向上する。そして、インターポーザの大きさが、パッケージ基板の投影面積を越えると、基板全体が大きくなるので、小型化の要求に応えられない This is because if the area of the insulating base material constituting the interposer is less than the projected area of the electronic component, the electronic component cannot be mounted on the interposer. If the area of the insulating base material composing the interposer is more than the projected area of the electronic component x 1.2, there will be a step between the interposer and the electronic component. It becomes. Since the sealant can also relieve stress, the life of the joint and the electronic component against thermal shock is further extended. If the area of the insulating base material constituting the interposer is the projected area of the package substrate x 0.8 or less, there is a step between the interposer and the package body, so that the sealing agent can be filled between them. it can. By filling the mold resin between them, the reliability of the semiconductor device as a whole is improved against thermal shock. And if the size of the interposer exceeds the projected area of the package substrate, the entire substrate becomes large, so it cannot meet the demand for miniaturization

上記インターポーザを構成する絶縁性基材は、絶縁性基材のヤング率が、３〜４０ＧＰａであって、表裏を電気的に接続する貫通孔を有しており、その貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、６０〜２５０μm以下である。 The insulating base material constituting the interposer has a Young's modulus of the insulating base material of 3 to 40 GPa and has through-holes that electrically connect the front and back surfaces. The pitch between the through holes is 60 to 250 μm or less.

貫通孔は、導電性物質で充填してもよいし、貫通孔をめっき等で覆い、その未充填部に絶縁材あるいは、導電性物質を充填した構造でもよい。貫通孔に充填する導電性物質は、特に限定することはないが、導電性ペーストよりは、例えば、銅、金、銀、ニッケル等の単一の金属もしくは、二種以上からなる金属で充填されていることが好ましい。それは、導電性ペーストと比較して、抵抗が低いため、ＩＣへの電源の供給がスムーズになったり、発熱量が低くなったりするからである。他の理由としては、貫通孔内が金属で完全に充填されているため、金属の塑性変形により、応力を吸収できるからである。 The through hole may be filled with a conductive material, or may have a structure in which the through hole is covered with plating or the like and an unfilled portion is filled with an insulating material or a conductive material. The conductive material to be filled in the through hole is not particularly limited, but is filled with a single metal such as copper, gold, silver, nickel, or a metal composed of two or more types, rather than the conductive paste. It is preferable. This is because the resistance is lower than that of the conductive paste, so that the supply of power to the IC is smooth and the amount of heat generated is low. Another reason is that since the inside of the through hole is completely filled with metal, stress can be absorbed by plastic deformation of the metal.

インターポーザを構成する絶縁性基材の貫通孔の配置が、格子状または、千鳥状であり、貫通孔間のピッチが、２５０μm以下であると、隣合う貫通孔間の距離が小さくなるので、インダクタンスが減少し、ＩＣへの電源の供給がスムーズになるからである。貫通孔間のピッチが、２５０μm以下であると良い他の理由は、貫通孔のピッチを狭ピッチ化しようとすると貫通孔の径が小さくなるからである。貫通孔の径が、小さくなると、貫通孔に充填されている導電性物質の径が、小さくなる。すると、導電性物質は、発生した応力により変形しやすくなるので、導電性物質にても、応力緩和が可能となる。その径としては、３０〜１５０μm以下が好ましい。３０μmを下まわると、貫通孔内に導電性物質を充填するのが困難となるからである。 If the arrangement of the through holes of the insulating base material constituting the interposer is a lattice or a staggered pattern and the pitch between the through holes is 250 μm or less, the distance between adjacent through holes becomes small, so that the inductance This is because the power supply to the IC becomes smooth. Another reason that the pitch between the through holes is preferably 250 μm or less is that when the pitch of the through holes is to be narrowed, the diameter of the through holes is reduced. When the diameter of the through hole is reduced, the diameter of the conductive material filled in the through hole is reduced. Then, since the conductive material is easily deformed by the generated stress, the stress can be relaxed even with the conductive material. The diameter is preferably 30 to 150 μm or less. This is because if the thickness is less than 30 μm, it is difficult to fill the through hole with a conductive substance.

インターポーザを構成する絶縁性基材の貫通孔の断面形状としては、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、１端面の開口径／貫通孔中心の穴径の関係が、１．０２〜５．０が好ましい。１未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。１以上となると、貫通孔端面の開口径が、その他の貫通孔部分と同等以上となるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。そして、１．０２以上となると、ボイドが全くなくなる。その結果、導体全体の導通抵抗が低くなるし、ボイド近辺でのジュール熱が発生しなくなるので、ＩＣへの電源の供給が、スムーズになり、５ＧＨｚを越える高周波領域での誤動作がなくなる。また、貫通孔の形状が、テーパー状となっているため、発生した応力は、貫通孔の形状に沿って、接合部に到達する事となる。そのため、応力が、直線的に、接合部に到達せず、分散する効果もある。この点からも、インターポーザの少なくとも１端面の開口径が、貫通孔の中心部の穴径より、大きい方が、有利である。さらには、両端面の開口径が、中心部の開口径より大きい方が良い。逆に、５を越えると、ランド径が大きくなるか、中心部の開口径が小さくなる。前者の場合は、ファイン化に向かなくなり、後者の場合は、開口径のアスペクト比が大きくなるので、導電性材料の充填が難しくなり、ボイドが発生する。貫通孔の中心部の穴径より、１端面の方が開口径を大きくするのは、例えば、真っ直ぐ開口するときより、レーザのショット数を少なくすればよい。また、貫通孔の中心部より、両端面の開口径を大きくするには、両面から、例えば、レーザやブラスト等で開口することで可能となる。 As the cross-sectional shape of the through hole of the insulating base material constituting the interposer, it is preferable that the opening diameter of at least one end face is equal to or larger than the hole diameter at the center of the through hole. Furthermore, the relationship between the opening diameter of one end face / the hole diameter at the center of the through hole is preferably 1.02 to 5.0. If it is less than 1, it is difficult to fill the through hole without filling the conductive material. When it is 1 or more, the opening diameter of the end surface of the through hole is equal to or greater than that of the other through hole portions, so that the conductive material can be easily filled. As a result, there is no void that becomes the starting point of cracks during thermal shock. And when it becomes 1.02 or more, a void will be lose | eliminated at all. As a result, the conduction resistance of the entire conductor is reduced and no Joule heat is generated in the vicinity of the void, so that the power supply to the IC is smooth and no malfunction occurs in a high frequency region exceeding 5 GHz. Moreover, since the shape of the through hole is tapered, the generated stress reaches the joint along the shape of the through hole. Therefore, there is an effect that the stress does not reach the joint portion linearly and is dispersed. Also from this point, it is advantageous that the opening diameter of at least one end face of the interposer is larger than the hole diameter of the central portion of the through hole. Furthermore, it is better that the opening diameter of both end faces is larger than the opening diameter of the central portion. Conversely, if it exceeds 5, the land diameter increases or the central opening diameter decreases. In the former case, it becomes difficult to make fine, and in the latter case, since the aspect ratio of the opening diameter becomes large, it becomes difficult to fill the conductive material, and voids are generated. The reason why the opening diameter of the one end surface is larger than the hole diameter of the central portion of the through hole is that the number of shots of the laser is less than that when the opening is straight, for example. In addition, it is possible to increase the opening diameter of both end faces from the center of the through hole by opening from both sides, for example, with a laser or blast.

[実施例]
１．樹脂製パッケージ基板
樹脂製パッケージ基板１０の構成について、実施例１に係る樹脂パッケージ基板１０の断面図を示す図１を参照して説明する。樹脂製パッケージ基板は１０では、多層コア基板３０を用いている。多層コア基板３０の表面側に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、グランド用のプレーン層として形成されている。更に、多層コア基板３０の内部の上面側に内層の導体層１６Ｅ、下面側に導体層１６Ｐが形成されている。上側の導体層１６Ｅはグランド用のプレーン層として形成され、下側の導体層１６Ｐは電源用のプレーン層として形成されている。電源用のプレーン層３４Ｐとプレーン層１６Ｐとは、電源用スルーホール３６Ｐやバイアホール４４、５４により接続される。グランド用のプレーン層３４Ｅとプレーン層１６Ｐとは、グランド用スルーホール３６Ｅやバイアホール４４，５４により接続される。多層コア基板３０の上下での信号の接続は、信号用スルーホール３６Ｓ、バイアホール４４，５４により行われる。プレーン層は、片側だけの単層であっても、２層以上に配置したものでもよい。２層〜４層で形成されることが望ましい。４層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は４層と同等程度である。特に、２層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板３０の中央には、電気的に隔絶された金属板１２が収容されている（該金属板１２は、インバー、４２合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の熱膨張係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全体に配しても良いし、搭載するＩＣ周辺下に枠状に配しても良い。）。該金属板１２に、絶縁樹脂層１４を介して上面側に内層の導体層１６Ｅ、下面側に導体層１６Ｐが、更に、絶縁樹脂層１８を介して上面側に導体回路３４、導体層３４Ｐが、下面に導体回路３４、導体層３４Ｅが形成されている。 [Example]
1. Resin Package Substrate The configuration of the resin package substrate 10 will be described with reference to FIG. 1 showing a cross-sectional view of the resin package substrate 10 according to the first embodiment. In the resin package substrate 10, the multilayer core substrate 30 is used. A conductor circuit 34 and a conductor layer 34P are formed on the front surface side of the multilayer core substrate 30, and a conductor circuit 34 and a conductor layer 34E are formed on the back surface. The upper conductor layer 34P is formed as a power source plane layer, and the lower conductor layer 34E is formed as a ground plane layer. Further, an inner conductor layer 16E is formed on the upper surface side of the multilayer core substrate 30, and a conductor layer 16P is formed on the lower surface side. The upper conductor layer 16E is formed as a ground plane layer, and the lower conductor layer 16P is formed as a power source plane layer. The power plane layer 34P and the plane layer 16P are connected by a power through hole 36P and via holes 44 and 54. The ground plane layer 34E and the plane layer 16P are connected by a ground through hole 36E and via holes 44 and 54. Signal connection between the upper and lower sides of the multi-layer core substrate 30 is performed by signal through holes 36S and via holes 44 and 54. The plain layer may be a single layer on one side or may be arranged in two or more layers. It is desirable to form with 2 to 4 layers. Since the improvement of electrical characteristics has not been confirmed with four or more layers, the effect is the same as that of four layers even when the number of layers is increased. In particular, the formation of two layers makes it difficult for warpage to occur because the elongation of the substrate is uniform in terms of rigidity matching of the multilayer core substrate. An electrically isolated metal plate 12 is accommodated in the center of the multi-layer core substrate 30 (the metal plate 12 is made of a low thermal expansion coefficient metal such as invar, 42 alloy, and serves as a core material. No electrical connection such as through hole or via hole, mainly lowering the thermal expansion coefficient of the substrate or improving the rigidity against warping. In addition, it may be arranged in a frame shape around the periphery of the IC to be mounted.) The metal plate 12 has an inner conductor layer 16E on the upper surface side through the insulating resin layer 14, a conductor layer 16P on the lower surface side, and further a conductor circuit 34 and a conductor layer 34P on the upper surface side through the insulating resin layer 18. A conductor circuit 34 and a conductor layer 34E are formed on the lower surface.

多層コア基板３０の表面の導体層３４Ｐ、３４Ｅの上には、バイアホール４４及び導体回路４２の形成された層間樹脂絶縁層４０と、バイアホール５４及び導体回路５２の形成された層間樹脂絶縁層５０とが配設されている。該バイアホール５４及び導体回路５２の上層にはソルダーレジスト層６０が形成されており、該ソルダーレジスト層６０の開口部６２を介して、上面側のバイアホール５４及び導体回路５２に信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅが形成されている。同様に、下面側のバイアホール５４及び導体回路５２に信号用外部端子６６Ｓ、電源用外部端子６６Ｐ、グランド用外部端子６６Ｅが形成されている。 On the conductor layers 34P and 34E on the surface of the multilayer core substrate 30, an interlayer resin insulation layer 40 in which via holes 44 and conductor circuits 42 are formed, and an interlayer resin insulation layer in which via holes 54 and conductor circuits 52 are formed. 50. A solder resist layer 60 is formed on the via hole 54 and the conductor circuit 52, and the signal bump 64S is formed on the via hole 54 and the conductor circuit 52 on the upper surface side through the opening 62 of the solder resist layer 60. A power bump 64P and a ground bump 64E are formed. Similarly, a signal external terminal 66S, a power supply external terminal 66P, and a ground external terminal 66E are formed in the via hole 54 and the conductor circuit 52 on the lower surface side.

スルーホール３６Ｅ、３６Ｐ、３６Ｓは、コア基板３０に形成した通孔の導体層を形成させ、その空隙内に絶縁樹脂１７を充填させて成る。それ以外にも、導電性ペーストもしくはめっきなどにより、スルーホール内を完全に埋めても良い。 The through holes 36E, 36P, and 36S are formed by forming a through hole conductor layer formed in the core substrate 30 and filling the gap with the insulating resin 17. In addition, the through hole may be completely filled with conductive paste or plating.

ここで、コア基板３０表層の導体層３４Ｐ、３４Ｅは、厚さ５〜２５μｍに形成され、内層の導体層１６Ｐ、１６Ｅは、厚さ５〜２５０μｍに形成され、層間樹脂絶縁層４０上の導体回路４２及び層間樹脂絶縁層５０上の導体回路５２は５〜２５μｍに形成されている。 Here, the conductor layers 34P and 34E on the surface layer of the core substrate 30 are formed to have a thickness of 5 to 25 μm, the inner conductor layers 16P and 16E are formed to have a thickness of 5 to 250 μm, and the conductor on the interlayer resin insulation layer 40 is formed. The circuit 42 and the conductor circuit 52 on the interlayer resin insulation layer 50 are formed to 5 to 25 μm.

本実施例に用いた樹脂製パッケージ基板は、コア基板３０の表層の電源層（導体層）３４Ｐ、導体層３４、内層の電源層（導体層）１６Ｐ、導体層１６Ｅおよび金属板１２を厚くした。これにより、コア基板の強度が増す。従って、コア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。 In the resin package substrate used in this example, the power layer (conductor layer) 34P on the surface layer of the core substrate 30, the conductor layer 34, the power layer (conductor layer) 16P on the inner layer, the conductor layer 16E, and the metal plate 12 are thickened. . This increases the strength of the core substrate. Therefore, even if the core substrate itself is thinned, it is possible to relieve warpage and generated stress by the substrate itself.

また、導体層３４Ｐ、３４Ｅ、導体層１６Ｐ、１６Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。 Further, by increasing the thickness of the conductor layers 34P and 34E and the conductor layers 16P and 16E, the volume of the conductor itself can be increased. By increasing the volume, resistance in the conductor can be reduced.

図２は、樹脂製パッケージ基板１０にインターポーザ７０を取り付けた状態を示す断面図であり、図３は、インターポーザ７０にＩＣチップ１１０を取り付け、樹脂製パッケージ基板１０をドータボード１２０に取り付けた状態を示す断面図である。インターポーザ７０は、絶縁性基材８０の貫通孔８１に導電性物質８４を充填してなるバイアホール７２の上面にランド７４を下面に電源用ランド７６Ｐ、信号用ランド７６Ｓ、グランド用ランド７６Ｅを配置することで構成されている。樹脂製パッケージ基板１０とインターポーザ７０との間には樹脂製のアンダーフィル６８が充填されている。インターポーザ７０の上面側のランド７４には半田１１４を介して、ＩＣチップ１１０のランド１１２が接続されている。インターポーザ７０とＩＣチップ１１０との間には樹脂製のアンダーフィル６９が充填されている。 2 is a cross-sectional view showing a state where the interposer 70 is attached to the resin package substrate 10, and FIG. 3 shows a state where the IC chip 110 is attached to the interposer 70 and the resin package substrate 10 is attached to the daughter board 120. It is sectional drawing. The interposer 70 has a land 74 on the upper surface of a via hole 72 formed by filling the through hole 81 of the insulating base material 80 with a conductive material 84, a power land 76P, a signal land 76S, and a ground land 76E on the lower surface. Is made up of. A resin underfill 68 is filled between the resin package substrate 10 and the interposer 70. The land 112 of the IC chip 110 is connected to the land 74 on the upper surface side of the interposer 70 through the solder 114. A resin underfill 69 is filled between the interposer 70 and the IC chip 110.

樹脂製パッケージ基板１０の上面側の信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅには、インターポーザ７０の信号用ランド７６Ｓ、電源用ランド７６Ｐ、グランド用ランド７６Ｅへ接続される。一方、樹脂製パッケージ基板１０の下側の信号用外部端子６６Ｓ、電源用外部端子６６Ｐ、グランド用外部端子６６Ｅには、ドータボード１２０の信号用ランド１２２Ｓ、電源用ランド１２２Ｐ、グランド用ランド１２２Ｅへ接続されている。この場合における外部端子とは、ＰＧＡ、ＢＧＡ，半田バンプ等を指している。 The signal bumps 64S, the power supply bumps 64P, and the ground bumps 64E on the upper surface side of the resin package substrate 10 are connected to the signal lands 76S, the power supply lands 76P, and the ground lands 76E of the interposer 70. On the other hand, the signal external terminal 66S, the power external terminal 66P, and the ground external terminal 66E on the lower side of the resin package substrate 10 are connected to the signal land 122S, the power land 122P, and the ground land 122E of the daughter board 120. Has been. The external terminals in this case refer to PGA, BGA, solder bumps, and the like.

実施例１の樹脂製パッケージ基板１０では、導体層３４Ｐ、１６Ｐを電源層として用いることで、ＩＣチップ１１０への電源の供給能力が向上させることができる。そのため、該パッケージ基板１０上にＩＣチップ１１０を実装したときに、ＩＣチップ１１０〜基板１０〜ドータボード１２０側電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅ、１６Ｅをグランド層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。更に図示しないコンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。 In the resin package substrate 10 of the first embodiment, the power supply capability to the IC chip 110 can be improved by using the conductor layers 34P and 16P as the power supply layers. Therefore, when the IC chip 110 is mounted on the package substrate 10, it is possible to reduce the loop inductance from the IC chip 110 to the substrate 10 to the power source on the daughter board 120 side. For this reason, the shortage of power supply in the initial operation is reduced, so that the shortage of power supply is less likely to occur. Therefore, even if an IC chip in a high frequency region is mounted, malfunctions and errors at the initial start-up are not caused. Furthermore, by using the conductor layers 34E and 16E as the ground layer, noise is not superimposed on the signal and power supply of the IC chip, and malfunctions and errors can be prevented. Further, by mounting a capacitor (not shown), the power stored in the capacitor can be used supplementarily, so that it is difficult to cause power shortage.

図４に図３中のＩＣチップ１１０、インターポーザ７０、樹脂製パッケージ基板１０の平面図を示す。樹脂製パッケージ基板の外形サイズは４0mm×４0mmで、厚みは１．０mmである。インターポーザを構成する絶縁性基材７０の外形サイズは32mm×32mmで、厚みは0.1mmである。ＩＣチップ１１０の外形サイズは20mm×20mmである。 FIG. 4 is a plan view of the IC chip 110, the interposer 70, and the resin package substrate 10 shown in FIG. The external size of the resin package substrate is 40 mm × 40 mm, and the thickness is 1.0 mm. The outer size of the insulating base material 70 constituting the interposer is 32 mm × 32 mm and the thickness is 0.1 mm. The external size of the IC chip 110 is 20 mm × 20 mm.

図５（Ａ）にインターポーザ７０の平面図を示す。インターポーザのランド７４（貫通孔８１）は、格子状に配置され、ピッチＰ１は、１８０μｍに設定されている。図５（Ｂ）は、別例に係るインターポーザの平面図を示す。インターポーザのランド７４（貫通孔８１）は、千鳥状に配置され、ピッチＰ２は、１００μｍに設定されている。 FIG. 5A shows a plan view of the interposer 70. The interposer lands 74 (through holes 81) are arranged in a lattice pattern, and the pitch P1 is set to 180 μm. FIG. 5B is a plan view of an interposer according to another example. The interposer lands 74 (through holes 81) are arranged in a staggered manner, and the pitch P2 is set to 100 μm.

実施例１では、ＩＣチップ１１０とパッケージ基板１０を接合するのにインターポーザ７０を介在しているため、応力がＩＣチップ１１０とインターポーザ７０間の接合部（半田１１４）とインターポーザ１１０とパッケージ基板１０間の接合部（信号用バンプ６４Ｓ、電源用バンプ６４Ｐ、グランド用バンプ６４Ｅ）の２箇所に分散する。このため、ヤング率＝３ＧＰａのインターポーザ７０を介在することで、インターポーザが変形することで、応力を吸収し、接合部に集中する応力を低減させることが可能となり、破断等の不具合を防止することが出来る。 In the first embodiment, since the interposer 70 is interposed to join the IC chip 110 and the package substrate 10, stress is applied between the joint portion (solder 114) between the IC chip 110 and the interposer 70 and between the interposer 110 and the package substrate 10. Are distributed at two locations, ie, the signal bump 64S, the power supply bump 64P, and the ground bump 64E. For this reason, by interposing the interposer 70 having a Young's modulus = 3 GPa, the interposer is deformed so that the stress can be absorbed and the stress concentrated on the joint can be reduced, thereby preventing problems such as breakage. I can do it.

２．インターポーザの作成
実施例１のインターポーザの製造工程について図６を参照して説明する。
[実施例１] ヤング率＝３ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ
ビスフェノールA型エポキシ樹脂１００重量部とイミダゾール型硬化剤５重量部とガラスフィラー５０重量部を混合し、その混合物を、ＰＥＴ上に、カーテンコーターを用いて塗布した。塗布後、８０℃で乾燥させて、Ｂステージのガラスフィラー入りエポキシ樹脂フィルム８０とした。そして、銅箔７８と積層して加熱プレスすることにより得られる片面銅張積層板８０Ａを出発材料として用いる（図６（Ａ））。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは９μmである。この絶縁性基板を、ＤＭＡ法にてヤング率を測定したところ、３ＧＰａであった。なお、ヤング率の測定には５０μｍ厚の絶縁性基材を用いた。 2. Creation of Interposer The manufacturing process of the interposer of Example 1 will be described with reference to FIG.
[Example 1] Young's modulus = 3 GPa, external size = 32 mm × 32 mm, thickness = 100 μm
100 parts by weight of a bisphenol A type epoxy resin, 5 parts by weight of an imidazole type curing agent, and 50 parts by weight of a glass filler were mixed, and the mixture was applied onto PET using a curtain coater. After the application, it was dried at 80 ° C. to obtain an epoxy resin film 80 with a B-stage glass filler. And the single-sided copper clad laminated board 80A obtained by laminating | stacking with the copper foil 78 and heat-pressing is used as a starting material (FIG. 6 (A)). The insulating substrate 80 has a thickness of 100 μm, and the copper foil 78 has a thickness of 9 μm. When the Young's modulus of this insulating substrate was measured by the DMA method, it was 3 GPa. For measurement of Young's modulus, an insulating substrate having a thickness of 50 μm was used.

（２）ついで、絶縁材８０側から、表１の条件にて炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｂ））。この実施例においては、バイアホール形成用の開口８１の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、厚１００μmのガラスフィラー入り樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material 80 side under the conditions shown in Table 1 to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78. The inside of the opening 81 was subjected to desmear treatment by ultraviolet laser irradiation (FIG. 6B). In this embodiment, the opening 81 for forming the via hole is formed by using a high peak short pulse oscillation type carbon dioxide laser processing machine manufactured by Mitsubishi Electric, and a mask image method on a resin substrate containing a glass filler having a thickness of 100 μm. Then, a laser beam was irradiated from the insulating material side to form an opening for forming a 100 μm via hole at a speed of 100 holes / second. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（３）デスミア処理を終えた基板に対して、銅箔７８をＰＥＴフィルム８５で保護してから、銅箔７８をめっきリードとして、以下のめっき液と条件にて、電解銅めっき処理を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図６（Ｃ））。
〔電解めっき液〕
硫酸２．２４ｍｏｌ／ｌ硫酸銅０．２６ｍｏｌ／ｌ添加剤１９．５ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度６．５Ａ／ｄｍ2時間５０分温度２２±２ ℃ (3) After protecting the copper foil 78 with the PET film 85 on the substrate after the desmear treatment, the copper foil 78 is used as a plating lead, and an electrolytic copper plating treatment is performed under the following plating solution and conditions. Then, leaving a slight gap above the opening 81, the opening 81 is filled with electrolytic copper plating 84 to form a via hole 72 (FIG. 6C).
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan KK, Kaparaside GL)
[Electrolytic plating conditions]
Current density 6.5 A / dm2 hour 50 minutes Temperature 22 ± 2 ° C

（４）さらに、銅めっき上８４に、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、５μｍのニッケルめっき層８６を形成した。さらに、その基板を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌクエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍの金めっき層８７を形成した。金めっき８７を施した後、以下のめっき液と条件で、金めっき層８７上に、すずめっき８８を３０μm析出させ、ランド７４を形成した（図６（Ｄ））。
〔電解めっき液〕
硫酸１０５ｍｌ／ｌ
硫酸すず３０ｇ／ｌ
添加剤４０ｍｌ／ｌ
〔電解めっき条件〕
電流密度６．５Ａ／ｄｍ2
時間８０分
温度２２±２ ℃ (4) Further, the copper plating 84 is immersed in an electroless nickel plating solution having a pH of 5 consisting of 30 g / l of nickel chloride, 10 g / l of sodium hypophosphite, and 10 g / l of sodium citrate, for 20 minutes, A 5 μm nickel plating layer 86 was formed. Further, the substrate was immersed in an electroless gold plating solution composed of 2 g / l potassium gold cyanide, 75 g / l ammonium chloride, 50 g / l sodium citrate, and 10 g / l sodium hypophosphite at 93 ° C. for 23 seconds. Then, a gold plating layer 87 having a thickness of 0.03 μm was formed on the nickel plating layer. After the gold plating 87 was applied, 30 μm of tin plating 88 was deposited on the gold plating layer 87 under the following plating solution and conditions to form lands 74 (FIG. 6D).
[Electrolytic plating solution]
Sulfuric acid 105ml / l
Tin sulfate 30g / l
Additive 40 ml / l
[Electrolytic plating conditions]
Current density 6.5 A / dm2
Time 80 minutes Temperature 22 ± 2 ℃

（5）その後、銅箔上のＰＥＴフィルム８５を剥離し、ドライフィルムを貼り付け、露光現像後、基板片面の銅箔７８をアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図６（Ｅ））。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (5) Thereafter, the PET film 85 on the copper foil is peeled off, a dry film is attached, and after exposure and development, the copper foil 78 on one side of the substrate is etched with an alkaline etching solution to obtain lands 76P, 76S, and 76E. Was formed (FIG. 6E).
(6) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[実施例２] ヤング率＝５ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ
実施例２〜実施例１０のインターポーザの製造方法は、図６を参照した実施例１と同様であるため、図示を省略する。
ビスフェノールA型エポキシ樹脂１００重量部とイミダゾール型硬化剤５重量部とガラスフィラー８０重量部を混合し、その混合物を、ＰＥＴ上に、カーテンコーターを用いて塗布した。塗布後、８０℃で乾燥させて、Ｂステージのガラスフィラー入りエポキシ樹脂フィルムとした。この絶縁性基板を、ＤＭＡ法にてヤング率を測定したところ、５ＧＰａであった。なお、ヤング率の測定には５０μｍ厚の絶縁性基材を用いた。そして、銅箔を積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは９μmである（図６（Ａ））。 [Example 2] Young's modulus = 5 GPa, external size = 32 mm × 32 mm, thickness = 100 μm
Since the manufacturing method of the interposer of Example 2-10 is the same as that of Example 1 with reference to FIG. 6, illustration is abbreviate | omitted.
100 parts by weight of a bisphenol A type epoxy resin, 5 parts by weight of an imidazole type curing agent, and 80 parts by weight of a glass filler were mixed, and the mixture was applied onto PET using a curtain coater. After the coating, it was dried at 80 ° C. to obtain a B-staged glass filler-containing epoxy resin film. When the Young's modulus of this insulating substrate was measured by the DMA method, it was 5 GPa. For measurement of Young's modulus, an insulating substrate having a thickness of 50 μm was used. And the single-sided copper clad laminated board obtained by laminating | stacking copper foil and heat-pressing is used as a starting material. The insulating substrate 80 has a thickness of 100 μm, and the copper foil 78 has a thickness of 9 μm (FIG. 6A).

（２）ついで、絶縁材側から、表２の条件にて炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｂ））。この実施例２においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、厚み１００μｍのガラスフィラー入り樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口８１を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material side under the conditions shown in Table 2 to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78, and further the opening. The inside of 81 was desmeared by ultraviolet laser irradiation (FIG. 6B). In this Example 2, a high peak short pulse oscillation type carbon dioxide gas laser processing machine manufactured by Mitsubishi Electric was used to form an opening for forming a via hole, and a mask image method was applied to a resin substrate containing a glass filler having a thickness of 100 μm. Then, a laser beam was irradiated from the insulating material side to form an opening 81 for forming a 100 μm via hole at a speed of 100 holes / second. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（３）デスミア処理を終えた基板に対して、銅箔をＰＥＴフィルムで保護してから、銅箔７８をめっきリードとする電解銅めっき処理（実施例１と同条件）を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図６（Ｃ））。 (3) After the desmear process is completed, the copper foil is protected with a PET film, and then subjected to an electrolytic copper plating process using the copper foil 78 as a plating lead (same conditions as in Example 1), thereby opening 81 A via hole 72 is formed by filling the opening 81 with the electrolytic copper plating 84 while leaving a slight gap at the top of the substrate (FIG. 6C).

（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した後、すずめっき（実施例１と同条件）８８を３０μm析出させ、ランド７４を形成した（図６（Ｄ））。 (4) Further, nickel 86 and gold plating 87 were applied on the copper plating 84, and then tin plating (same conditions as in Example 1) 88 was deposited to 30 μm to form lands 74 (FIG. 6 (D)). .

（5）その後、銅箔上のＰＥＴフィルムを剥離し、銅箔７８にドライフィルムを貼り付け、露光現像後、アルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (5) Thereafter, the PET film on the copper foil was peeled off, a dry film was attached to the copper foil 78, and after exposure and development, etching treatment was performed with an alkaline etching solution to form lands 76P, 76S, and 76E.
(6) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[実施例３] ヤング率＝３５ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ
（１）日立化成工業社製のプリプレグ（ＭＣＬ−Ｅ−６７Ｆ、ガラスフィラー量：６０ｗｔ％）と１２μｍ銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは１２μmである（図６（Ａ））。絶縁性基材のヤング率は、３点曲げ法にて測定したところ、３５ＧＰａであった。なお、ヤング率測定には、１ｍｍ厚の絶縁性基材を用いた。 [Example 3] Young's modulus = 35 GPa, external size = 32 mm × 32 mm, thickness = 100 μm
(1) A single-sided copper-clad laminate obtained by laminating a prepreg made by Hitachi Chemical Co., Ltd. (MCL-E-67F, glass filler amount: 60 wt%) and 12 μm copper foil and hot pressing is used as a starting material. . The insulating substrate 80 has a thickness of 100 μm and the copper foil 78 has a thickness of 12 μm (FIG. 6A). The Young's modulus of the insulating substrate was 35 GPa as measured by a three-point bending method. For measurement of Young's modulus, an insulating substrate having a thickness of 1 mm was used.

（２）ついで、絶縁材側から、表３の条件にて、炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｃ））。この実施例３においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚１００μmのガラス布エポキシ樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material side under the conditions shown in Table 3 to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78. The inside of the opening 81 was subjected to desmear treatment by ultraviolet laser irradiation (FIG. 6C). In this Example 3, a high-peak short-pulse oscillation type carbon dioxide laser processing machine manufactured by Mitsubishi Electric was used to form an opening for forming a via hole, and a mask was applied to a glass cloth epoxy resin substrate having a substrate thickness of 100 μm. A laser beam was irradiated from the insulating material side by an image method to form an opening for forming a 100 μm via hole at a speed of 100 holes / second. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（３）デスミア処理を終えた基板に対して、銅箔をＰＥＴフィルムで保護してから、銅箔７８をめっきリードとして、以下のめっき液と条件にて、電解銅めっき処理を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図６（Ｃ））。
〔電解めっき液〕
硫酸２．２４ｍｏｌ／ｌ硫酸銅０．２６ｍｏｌ／ｌ添加剤１９．５ｍｌ／ｌ（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度６．５Ａ／ｄｍ2時間５０分温度２２±２ ℃ (3) After the desmear treatment is completed, the copper foil is protected with a PET film, and then the copper foil 78 is used as a plating lead to perform an electrolytic copper plating treatment under the following plating solution and conditions. A via hole 72 is formed by filling the opening 81 with electrolytic copper plating 84, leaving a slight gap above the top 81 (FIG. 6C).
[Electrolytic plating solution]
Sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan KK, Kaparaside GL)
[Electrolytic plating conditions]
Current density 6.5 A / dm2 hour 50 minutes Temperature 22 ± 2 ° C

（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した後、以下のめっき液と条件ですずめっき８８を３０μm析出させた。
〔電解めっき液〕
硫酸１０５ｍｌ／ｌ
硫酸すず３０ｇ／ｌ
添加剤４０ｍｌ／ｌ
〔電解めっき条件〕
電流密度５Ａ／ｄｍ2
時間４５分
温度２２±２ ℃ (4) Further, after nickel 86 and gold plating 87 were applied on the copper plating 84, 30 μm of plating 88 was deposited under the following plating solution and conditions.
[Electrolytic plating solution]
Sulfuric acid 105ml / l
Tin sulfate 30g / l
Additive 40 ml / l
[Electrolytic plating conditions]
Current density 5 A / dm2
Time 45 minutes Temperature 22 ± 2 ℃

（5）その後、銅箔上のＰＥＴフィルムを剥離し、銅箔７８にドライフィルムを貼り付け、露光現像後、アルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図６（Ｅ））。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (5) Thereafter, the PET film on the copper foil was peeled off, a dry film was attached to the copper foil 78, and after exposure and development, etching treatment was performed with an alkaline etching solution to form lands 76P, 76S, and 76E. FIG. 6 (E)).
(6) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[実施例４] ヤング率＝４０ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ
（１）実施例３のプリプレグ中のガラスフィラー量を８８ｗｔ％に変更した以外は、実施例３と同方法にて出発材料を作成した。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは１２μmである（図６（Ａ））。絶縁性基材のヤング率は、３点曲げ法にて測定したところ、４０ＧＰａであった。なお、ヤング率測定には、１ｍｍ厚の絶縁性基材を用いた。 [Example 4] Young's modulus = 40 GPa, external size = 32 mm × 32 mm, thickness = 100 μm
(1) A starting material was prepared in the same manner as in Example 3 except that the amount of glass filler in the prepreg of Example 3 was changed to 88 wt%. The insulating substrate 80 has a thickness of 100 μm and the copper foil 78 has a thickness of 12 μm (FIG. 6A). The Young's modulus of the insulating substrate was 40 GPa as measured by a three-point bending method. For measurement of Young's modulus, an insulating substrate having a thickness of 1 mm was used.

（２）ついで、絶縁材側から、表４の条件にて炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｂ））。この実施例４においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚１００μｍのガラス布エポキシ樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material side under the conditions shown in Table 4 to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78, and further the opening. The inside of 81 was desmeared by ultraviolet laser irradiation (FIG. 6B). In this Example 4, a high-peak short-pulse oscillation type carbon dioxide gas laser processing machine manufactured by Mitsubishi Electric was used to form an opening for forming a via hole, and a mask was applied to a glass cloth epoxy resin substrate having a substrate thickness of 100 μm. A laser beam was irradiated from the insulating material side by an image method to form an opening for forming a 100 μm via hole at a speed of 100 holes / second. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した後、はんだめっき（実施例１と同条件）８８を３０μm析出させた（図６（Ｄ））。 (4) Further, nickel 86 and gold plating 87 were applied on the copper plating 84, and then 30 μm of solder plating (same conditions as in Example 1) was deposited (FIG. 6D).

[実施例５] インターポーザサイズ：２４mm×２４mm
実施例５のインターポーザは、実施例３において、外形加工サイズを２４mm×２４mmに変更した以外は、実施例３と同じである。 [Example 5] Interposer size: 24 mm x 24 mm
The interposer of the fifth embodiment is the same as the third embodiment except that the outer shape processing size is changed to 24 mm × 24 mm in the third embodiment.

[実施例６] インターポーザサイズ：２０mm×２０mm
実施例６のインターポーザは、実施例３において、外形加工サイズを２０mm×２０mmに変更した以外は、実施例３と同じである。 [Example 6] Interposer size: 20 mm x 20 mm
The interposer of the sixth embodiment is the same as the third embodiment except that the outer shape processing size is changed to 20 mm × 20 mm in the third embodiment.

[実施例７] インターポーザサイズ：４０mm×４０mm
実施例７のインターポーザは、実施例３において、外形加工サイズを４０mm×４０mmに変更した以外は、実施例３と同じである。 [Example 7] Interposer size: 40 mm x 40 mm
The interposer of the seventh embodiment is the same as the third embodiment except that the outer shape processing size is changed to 40 mm × 40 mm in the third embodiment.

[実施例８] インターポーザ基板厚み：５０μm
実施例８のインターポーザは、実施例３において、出発材料である絶縁性基材の厚みを５０μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。

[Example 8] Interposer substrate thickness: 50 μm
In the interposer of Example 8, the thickness of the insulating base material as a starting material in Example 3 was set to 50 μm. Accordingly, the laser conditions for forming the through holes were changed to the conditions shown in the table below. The plating time for filling the through hole with the conductive agent was changed according to the thickness of the substrate. Other than that is the same as Example 3.

[実施例９] インターポーザ基板厚み：１０００μm
実施例９のインターポーザは、実施例３において、出発材料である絶縁性基材の厚みを１０００μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。

[Example 9] Interposer substrate thickness: 1000 μm
In the interposer of Example 9, the thickness of the insulating base material as a starting material in Example 3 was set to 1000 μm. Accordingly, the laser conditions for forming the through holes were changed to the conditions shown in the table below. The plating time for filling the through hole with the conductive agent was changed according to the thickness of the substrate. Other than that is the same as Example 3.

[実施例１０] インターポーザ基板厚み：１５００μm
実施例１０のインターポーザは、実施例３において、出発材料である絶縁性基材の厚みを１５００μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。

[Example 10] Interposer substrate thickness: 1500 μm
In the interposer of Example 10, the thickness of the insulating base material as a starting material in Example 3 was 1500 μm. Accordingly, the laser conditions for forming the through holes were changed to the conditions shown in the table below. The plating time for filling the through hole with the conductive agent was changed according to the thickness of the substrate. Other than that is the same as Example 3.

[実施例１１] 貫通孔の端面の開口径／中心の開口径＝１．０２
実施例１１のインターポーザの製造方法について図７及び図８を参照して説明する。
（１）実施例３で使用した日立化成工業社製のプリプレグ（ＭＣＬ−Ｅ−６７Ｆ、ガラスフィラー量：６０ｗｔ％）と３μｍ銅箔とを積層して加熱プレスすることにより得られる両面銅張積層板を出発材料として用いる。（図７（Ａ））。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは３μmである。絶縁性基材のヤング率は、３点曲げ法にて測定したところ、３５ＧＰａであった。なお、ヤング率測定には、１ｍｍ厚の絶縁性基材を用いた。 [Example 11] Opening diameter of end face of through hole / opening diameter of center = 1.02
A method for manufacturing the interposer of Example 11 will be described with reference to FIGS.
(1) Double-sided copper-clad laminate obtained by laminating a prepreg (MCL-E-67F, glass filler amount: 60 wt%) manufactured by Hitachi Chemical Co., Ltd. used in Example 3 and a 3 μm copper foil and pressing them with heat. A plate is used as the starting material. (FIG. 7 (A)). The insulating substrate 80 has a thickness of 100 μm, and the copper foil 78 has a thickness of 3 μm. The Young's modulus of the insulating substrate was 35 GPa as measured by a three-point bending method. For measurement of Young's modulus, an insulating substrate having a thickness of 1 mm was used.

（２）ついで、一面側から、表８の条件にて、炭酸ガスレーザ照射を行って、絶縁性基材８０のほぼ中央まで開口８１ａを形成し（図７（Ｂ））、その後、他面側から、表９の条件にて、炭酸ガスレーザ照射を行って、貫通孔８１とした（図７（Ｃ））。さらにその開口８１内を両面側から紫外線レーザ照射によってデスミア処理した。デスミア処理後、貫通孔の基板両端面部と中心部の開口径をキーエンス社製デジタルマイクロスコープ（ＶＨ−Ｚ２５０）で測定した。両端部の開口径が、１０２μm、中心部の開口径が１００μmであった。

(2) Next, carbon dioxide laser irradiation is performed from the one surface side under the conditions shown in Table 8 to form an opening 81a up to almost the center of the insulating base material 80 (FIG. 7B), and then the other surface side. Thus, carbon dioxide laser irradiation was performed under the conditions shown in Table 9 to form through holes 81 (FIG. 7C). Furthermore, the inside of the opening 81 was desmeared by ultraviolet laser irradiation from both sides. After the desmear treatment, the opening diameters of both end surfaces and the center of the through hole were measured with a digital microscope (VH-Z250) manufactured by Keyence Corporation. The opening diameter at both ends was 102 μm, and the opening diameter at the center was 100 μm.

（３）デスミア処理を終えた基板に対して、パラジウム触媒を付与することにより、貫通孔の壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。次に、以下の組成の無電解銅めっき水溶液中に、基板を浸漬し、基材８０の表面および、貫通孔８１の壁面に厚さ０．６〜３．０μｍの無電解銅めっき膜８３を形成した（図７（Ｄ））。
〔無電解めっき水溶液〕
２００ｍｏｌ／ｌ硫酸銅０．８００ｍｏｌ／ｌＥＤＴＡ０．０３０ｍｏｌ／ｌＨＣＨＯ０．０５０ｍｏｌ／ｌＮａＯＨ０．１００ｍｏｌ／ｌα、α′−ビピリジル１００ｍｇ／ｌポリエチレングリコール（ＰＥＧ）０．１０ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４０分 (3) The catalyst nucleus was made to adhere to the wall surface of a through-hole by providing a palladium catalyst with respect to the board | substrate which finished the desmear process. That is, the substrate was immersed in a catalyst solution containing palladium chloride (PbCl2) and stannous chloride (SnCl2), and the catalyst was applied by depositing palladium metal. Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and an electroless copper plating film 83 having a thickness of 0.6 to 3.0 μm is formed on the surface of the base material 80 and the wall surface of the through hole 81. Formed (FIG. 7D).
[Electroless plating aqueous solution]
200 mol / l copper sulfate 0.800 mol / l EDTA 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α′-bipyridyl 100 mg / l polyethylene glycol (PEG) 0.10 g / l
[Electroless plating conditions]
40 minutes at a liquid temperature of 34 ° C

（４）次に、無電解銅めっき膜上に、貫通孔内に優先的に析出するめっき液とめっき条件を用いて、貫通孔８１内の充填と基材８０の表面に、電解銅めっき膜８４を形成した（図８（Ａ））。
〔電解めっき液〕
硫酸１５０ｇ／ｌ
硫酸銅１６０ｇ／ｌ
添加剤１９．５ｍｌ／ｌ
〔電解めっき条件〕
電流密度６．５Ａ／ｄｍ2
時間５４分
温度２２±２ ℃ (4) Next, on the electroless copper plating film, an electrolytic copper plating film is filled on the surface of the base material 80 and the filling in the through hole 81 using a plating solution and plating conditions preferentially precipitated in the through hole. 84 was formed (FIG. 8A).
[Electrolytic plating solution]
Sulfuric acid 150g / l
Copper sulfate 160g / l
Additive 19.5 ml / l
[Electrolytic plating conditions]
Current density 6.5A / dm2
Time 54 minutes Temperature 22 ± 2 ℃

（５）その後、一面を、基材８０の表面が露出するまで研磨を行なった（図８（Ｂ））。 (5) Thereafter, one surface was polished until the surface of the substrate 80 was exposed (FIG. 8B).

（６）そして、研磨を行なわなかった面をＰＥＴフィルム８５で保護し、銅めっき８４上に、ニッケル８６、金めっき８７を施した（実施例１と同条件）後、他面の電気銅めっきをリードとして、はんだめっき（実施例１と同条件）８８を３０μm析出させ、ランド７４を形成した（図８（Ｃ））。 (6) The surface that was not polished was protected with a PET film 85, and nickel 86 and gold plating 87 were applied on the copper plating 84 (same conditions as in Example 1), and then the copper plating on the other surface As a lead, 30 μm of solder plating (same conditions as in Example 1) 88 was deposited to form lands 74 (FIG. 8C).

（７）その後、ＰＥＴフィルム８５を剥離し、電気銅上に、ドライフィルムを貼り付け、露光現像後、銅箔と無電解めっき層および電気銅めっき層すべてをアルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図８（Ｄ））。
（８）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (7) Thereafter, the PET film 85 is peeled off, a dry film is pasted on the electrolytic copper, and after exposure and development, the copper foil, the electroless plating layer, and the electrolytic copper plating layer are all etched with an alkaline etching solution. Thus, lands 76P, 76S, and 76E were formed (FIG. 8D).
(8) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[実施例１２] 貫通孔の端面の開口径／中心の開口径＝５
実施例１２の製造方法について図９を参照して説明する。
（１）インターポーザに貫通孔を形成するレーザ条件を下表に変更した以外は、実施例１１と同じである。

[Example 12] Opening diameter of end surface of through hole / opening diameter of center = 5
The manufacturing method of Example 12 is demonstrated with reference to FIG.
(1) This is the same as Example 11 except that the laser conditions for forming the through hole in the interposer are changed to the following table.

（２）デスミア処理後の両端部の開口径ｄ１、ｄ３は１０５μm、中心部の開口径ｄ２が２１μmであった（図９（Ａ））。その後、実施例１１と同様にインターポーザを製造する（図９（Ｂ））。 (2) The opening diameters d1 and d3 at both ends after desmearing were 105 μm, and the opening diameter d2 at the center was 21 μm (FIG. 9A). Thereafter, an interposer is manufactured in the same manner as in Example 11 (FIG. 9B).

[実施例１３]
実施例１３のインターポーザは、実施例１２と同様である。但し、実施例１２では、バイアホールをめっき充填により製造した。これに対して、実施例１３では、基板８０の貫通孔８１に半田等の低融点金属のペーストを充填することによりバイアホールを製造した。実施例１３では、バイアホールが、実施例１〜１２と比較して柔らかく、応力吸収能力が高い。 [Example 13]
The interposer of the thirteenth embodiment is the same as that of the twelfth embodiment. However, in Example 12, the via hole was manufactured by plating filling. On the other hand, in Example 13, a via hole was manufactured by filling the through hole 81 of the substrate 80 with a paste of a low melting point metal such as solder. In Example 13, the via hole is softer than Examples 1 to 12 and has high stress absorption capability.

[比較例１] ヤング率＝２ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ
比較例１は実施例１と同様な製造方法であるため、図６を参照して説明する。
（１）ビスフェノールA型エポキシ樹脂１００重量部とイミダゾール型硬化剤５重量部とガラスフィラー３５重量部を混合し、その混合物を、ＰＥＴ上に、カーテンコーターを用いて塗布した。塗布後、８０℃で乾燥させて、Ｂステージのガラスフィラー入りエポキシ樹脂フィルムとした。そして、銅箔を積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは９μmである（図６（Ａ））。この絶縁性基材をＤＭＡ法にてヤング率を測定したところ、２ＧＰａであった。なお、ヤング率測定には、５０μｍ厚の絶縁性基材を用いた。 [Comparative Example 1] Young's modulus = 2 GPa, external size = 32 mm × 32 mm, thickness = 100 μm
Since Comparative Example 1 is the same manufacturing method as Example 1, it will be described with reference to FIG.
(1) 100 parts by weight of a bisphenol A type epoxy resin, 5 parts by weight of an imidazole type curing agent, and 35 parts by weight of a glass filler were mixed, and the mixture was applied onto PET using a curtain coater. After the coating, it was dried at 80 ° C. to obtain a B-staged glass filler-containing epoxy resin film. And the single-sided copper clad laminated board obtained by laminating | stacking copper foil and heat-pressing is used as a starting material. The insulating substrate 80 has a thickness of 100 μm, and the copper foil 78 has a thickness of 9 μm (FIG. 6A). When the Young's modulus of this insulating substrate was measured by the DMA method, it was 2 GPa. For measurement of Young's modulus, an insulating substrate having a thickness of 50 μm was used.

（２）ついで、絶縁材側から、下表の条件にて炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｂ））。この比較例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、厚み１００μｍのガラスフィラー入り樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material side under the conditions shown in the table below to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78, and further opens the opening. The interior of 81 was desmeared by ultraviolet laser irradiation (FIG. 6B). In this comparative example, a high peak short pulse oscillation type carbon dioxide gas laser processing machine manufactured by Mitsubishi Electric was used for forming an opening for forming a via hole, and a mask image method was applied to a resin substrate containing a glass filler having a thickness of 100 μm. A laser beam was irradiated from the insulating material side to form a 100 μm via hole forming opening at a speed of 100 holes / second. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（３）デスミア処理を終えた基板に対して、銅箔をＰＥＴフィルム８５で保護してから、銅箔７８をめっきリードとする電解銅めっき処理（実施例１と同条件）を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図６（Ｃ））。 (3) After the desmear treatment is completed, the copper foil is protected by the PET film 85, and then subjected to electrolytic copper plating treatment (same conditions as in Example 1) using the copper foil 78 as a plating lead. A via hole 72 is formed by filling the opening 81 with electrolytic copper plating 84, leaving a slight gap above the top 81 (FIG. 6C).

（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した（実施例１と同条件）後、はんだめっき８８を３０μm析出させた（実施例１と同条件）（図６（Ｄ））。 (4) Further, nickel 86 and gold plating 87 were applied on the copper plating 84 (same conditions as in Example 1), and then 30 μm of solder plating 88 was deposited (same conditions as in Example 1) (FIG. 6 ( D)).

（5）その後、銅箔上のＰＥＴフィルム８５を剥離し、銅箔７８にドライフィルムを貼り付け、露光現像後、アルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図６（Ｅ））。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (5) Thereafter, the PET film 85 on the copper foil was peeled off, a dry film was attached to the copper foil 78, and after exposure and development, etching treatment was performed with an alkaline etching solution to form lands 76P, 76S, and 76E. (FIG. 6 (E)).
(6) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[比較例２] ヤング率＝４５ＧＰａ、外形サイズ＝３２ｍｍ×３２ｍｍ、厚み＝１００μｍ [Comparative Example 2] Young's modulus = 45 GPa, external size = 32 mm × 32 mm, thickness = 100 μm

（１）実施例３のプリプレグ中のガラスフィラー量を１３５ｗｔ％に変更した以外は、実施例４と同方法にて出発材料を作成した。この絶縁性基材８０の厚さは１００μm、銅箔７８の厚さは１２μmである（図６（Ａ））。絶縁性基材のヤング率は、３点曲げ法にて測定したところ、４５ＧＰａであった。なお、ヤング率測定には、１ｍｍ厚の絶縁性基材を用いた。 (1) A starting material was prepared in the same manner as in Example 4 except that the amount of glass filler in the prepreg of Example 3 was changed to 135 wt%. The insulating substrate 80 has a thickness of 100 μm and the copper foil 78 has a thickness of 12 μm (FIG. 6A). The Young's modulus of the insulating substrate was 45 GPa as measured by a three-point bending method. For measurement of Young's modulus, an insulating substrate having a thickness of 1 mm was used.

（２）ついで、絶縁材側から、下表の条件にて炭酸ガスレーザ照射を行って、絶縁性基材８０を貫通して銅箔７８に至るバイアホール形成用開口８１を形成し、さらにその開口８１内を紫外線レーザ照射によってデスミア処理した（図６（Ｂ））。この比較例においては、バイアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚１００μｍのガラス布エポキシ樹脂基材に、マスクイメージ法で絶縁材側からレーザビーム照射して１００穴／秒のスピードで、１００μmのバイアホール形成用の開口を形成した。その配置は、ＩＣの外部電極に１：１で対応した格子状で、１８０μmピッチに形成した。バイアホール形成後、デスミア処理を行なった。デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。

(2) Next, carbon dioxide laser irradiation is performed from the insulating material side under the conditions shown in the table below to form a via hole forming opening 81 that penetrates the insulating base material 80 and reaches the copper foil 78, and further opens the opening. The interior of 81 was desmeared by ultraviolet laser irradiation (FIG. 6B). In this comparative example, a high peak short pulse oscillation type carbon dioxide laser processing machine manufactured by Mitsubishi Electric was used to form an opening for forming a via hole, and a mask image was formed on a glass cloth epoxy resin substrate having a substrate thickness of 100 μm. By this method, an opening for forming a 100 μm via hole was formed at a speed of 100 holes / second by laser beam irradiation from the insulating material side. The arrangement was a grid corresponding 1: 1 with the external electrodes of the IC, and was formed at a pitch of 180 μm. After forming the via hole, desmear treatment was performed. The UV laser irradiation apparatus using YAG third harmonic for desmear treatment uses GT605LDX manufactured by Mitsubishi Electric Corporation. The laser irradiation conditions for the desmear treatment are as follows: the transmission frequency is 5 KHz and the pulse energy is 0.8 mJ. The number of shots was 10.

（３）デスミア処理を終えた基板８０に対して、銅箔をＰＥＴフィルムで保護してから、銅箔７８をめっきリードとする電解銅めっき処理（実施例１と同条件）を施して、開口８１の上部にわずかの隙間を残して、その開口８１内に電解銅めっき８４を充填してバイアホール７２を形成する（図８（Ｃ））。 (3) After the desmear process is finished, the copper foil is protected with a PET film, and then subjected to an electrolytic copper plating process (same conditions as in Example 1) using the copper foil 78 as a plating lead. A via hole 72 is formed by filling the opening 81 with electrolytic copper plating 84 while leaving a slight gap above the top of 81 (FIG. 8C).

（４）さらに、銅めっき８４上に、ニッケル８６、金めっき８７を施した（実施例１と同条件）後、はんだめっき８８を３０μm析出させた（実施例１と同条件）（図６（Ｃ））。 (4) Further, nickel 86 and gold plating 87 were applied on the copper plating 84 (same conditions as in Example 1), and then 30 μm of solder plating 88 was deposited (same conditions as in Example 1) (FIG. 6 ( C)).

（5）その後、銅箔７８上のＰＥＴフィルム８５を剥離し、銅箔７８にドライフィルムを貼り付け、露光現像後、アルカリエッチング液にてエッチング処理を施して、ランド７６Ｐ、７６Ｓ、７６Ｅを形成した（図６（Ｅ））。
（６）最後に、３２ｍｍ×３２ｍｍに外形加工を行い、インターポーザとした。 (5) Thereafter, the PET film 85 on the copper foil 78 is peeled off, a dry film is attached to the copper foil 78, and after exposure and development, etching treatment is performed with an alkaline etching solution to form lands 76P, 76S, and 76E. (FIG. 6E).
(6) Finally, the outer shape was processed to 32 mm × 32 mm to obtain an interposer.

[比較例３] インターポーザサイズ：１５mm×１５mm
比較例３のインターポーザは、実施例３において、外形加工サイズを１５mm×１５mmにした以外は、実施例３と同じである。
[比較例４]インターポーザサイズ：４５mm×４５mm
比較例４のインターポーザは、実施例３において、外形加工サイズを４５mm×４５mmにした以外は、実施例３と同じである。 [Comparative Example 3] Interposer size: 15mm x 15mm
The interposer of Comparative Example 3 is the same as that of Example 3 except that the outer shape processing size is set to 15 mm × 15 mm in Example 3.
[Comparative Example 4] Interposer size: 45mm x 45mm
The interposer of Comparative Example 4 is the same as that of Example 3 except that the outer shape processing size is 45 mm × 45 mm in Example 3.

[比較例５] インターポーザ基板厚み：４０μm
比較例５のインターポーザは、実施例３において、出発材料である絶縁性基材の厚みを４０μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。

[Comparative Example 5] Interposer substrate thickness: 40 μm
In the interposer of Comparative Example 5, the thickness of the insulating base material as a starting material in Example 3 was set to 40 μm. Accordingly, the laser conditions for forming the through holes were changed to the conditions shown in the table below. The plating time for filling the through hole with the conductive agent was changed according to the thickness of the substrate. Other than that is the same as Example 3.

[比較例６] インターポーザ基板厚み：１６００μm
比較例６のインターポーザは、実施例３において、出発材料である絶縁性基材の厚みを１６００μmとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫通孔に導電剤を充填するめっき時間は、基板厚みに合わせて変更した。それ以外は、実施例３と同じである。

[Comparative Example 6] Interposer substrate thickness: 1600 μm
In the interposer of Comparative Example 6, the thickness of the insulating base material as a starting material in Example 3 was 1600 μm. Accordingly, the laser conditions for forming the through holes were changed to the conditions shown in the table below. The plating time for filling the through hole with the conductive agent was changed according to the thickness of the substrate. Other than that is the same as Example 3.

[比較例７] 貫通孔の端面の開口径／中心の開口径＝５．５
比較例７は、実施例１１において、インターポーザに貫通孔を形成するレーザ条件を下表に変更した以外は、実施例１１と同じである。

[Comparative Example 7] Opening diameter of end surface of through hole / opening diameter of center = 5.5
Comparative Example 7 is the same as Example 11 except that the laser conditions for forming the through hole in the interposer in Example 11 are changed to the following table.

（２）デスミア処理後、貫通孔の基板両端面部と中心部の開口径をキーエンス社製デジタルマイクロスコープ（ＶＨ−Ｚ２５０）で測定した。両端部の開口径が、１０５μm、中心部の開口径が１９μmであった。 (2) After the desmear treatment, the opening diameters of both end surfaces and the center of the through hole were measured with a digital microscope (VH-Z250) manufactured by Keyence Corporation. The opening diameter at both ends was 105 μm, and the opening diameter at the center was 19 μm.

３．半導体装置の作製
図１に示すパッケージ基板１０へのインターポーザ及びＩＣチップの取り付けについて図２及び図３を参照して説明する。
（１）図７（Ｄ）に示すインターポーザ７０を、図１に示すパッケージ基板１０に位置合わせして搭載した後、リフローを行って、接続した。 3. Fabrication of Semiconductor Device Attachment of the interposer and the IC chip to the package substrate 10 shown in FIG. 1 will be described with reference to FIGS.
(1) The interposer 70 shown in FIG. 7D was mounted in alignment with the package substrate 10 shown in FIG. 1, and then reflowed and connected.

（２）インターポーザ７０と樹脂製パッケージ基板１０間に市販の封止剤（アンダーフィル）６８を充填した後、８０度で１５分、続いて、１５０度で２時間硬化した（図２）。 (2) After filling a commercially available sealing agent (underfill) 68 between the interposer 70 and the resin package substrate 10, it was cured at 80 degrees for 15 minutes and then at 150 degrees for 2 hours (FIG. 2).

（３）次に、２０mm×２０mmのＩＣチップ１１０を、インターポーザ７０に位置合わせして搭載した後、リフローを行って、実装した。
最後に、インターポーザ７０とＩＣチップ１１０間に封止剤（アンダーフィル）６９を充填して、８０度で１５分、続いて、１５０度で２時間硬化した（図３）。 (3) Next, the 20 mm × 20 mm IC chip 110 was mounted in alignment with the interposer 70, and then reflowed and mounted.
Finally, a sealant (underfill) 69 was filled between the interposer 70 and the IC chip 110 and cured at 80 degrees for 15 minutes, and then at 150 degrees for 2 hours (FIG. 3).

４．ヒートサイクル試験
３で作製した半導体装置を、ヒートサイクル試験（―５５℃＊５分⇔１２０℃＊５分）に投入し、５００、１０００、１５００、２０００時間後の接続抵抗を測定した。この結果を図１０中の図表に示す。規格は、１０００サイクル後、抵抗のシフト量が±１０％以内である。インターポーザを構成する絶縁性基材のヤング率は３〜４０ＧＰａであることが望ましく、更に好適には、５〜２５ＧＰａであることが望ましい。本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、インターポーザのヤング率が、４０GＰａを超えると、インターポーザを構成する材料が脆くなるため、インターポーザ本体にクラックが入り、インターポーザ内の配線が断線することが分った。また、逆に、インターポーザのヤング率が３ＧＰａ未満になると、ＩＣ等の電子部品のヤング率とインターポーザのヤング率の差が大きくなるので、応力に対する変形量が、ＩＣ等の電子部品＜＜インターポーザ≒パッケージ基板の関係になるため、応力が、ＩＣ等の電子部品とインターポーザ間の一箇所に集中して、ＩＣ等の電子部品、または、ＩＣ等の電子部品とインターポーザ間の接合部が破壊されることが分った。従って、ＩＣ等の電子部品とパッケージ間にインターポーザを挿入した効果が喪失してしまう。 4). The semiconductor device produced in the heat cycle test 3 was put into a heat cycle test (-55 ° C. * 5 minutes⇔120 ° C. * 5 minutes), and the connection resistance after 500, 1000, 1500, and 2000 hours was measured. The results are shown in the chart in FIG. The standard is that the shift amount of resistance is within ± 10% after 1000 cycles. The Young's modulus of the insulating base material constituting the interposer is preferably 3 to 40 GPa, and more preferably 5 to 25 GPa. When the inventor has analyzed the thermal stress at the time of mounting the substrate of the semiconductor device, if the Young's modulus of the interposer exceeds 40 GPa, the material constituting the interposer becomes brittle, so the interposer body is cracked, It was found that the wiring of was disconnected. Conversely, when the Young's modulus of the interposer is less than 3 GPa, the difference between the Young's modulus of the electronic component such as the IC and the Young's modulus of the interposer increases, so that the deformation amount against the stress is such that the electronic component such as the IC << interposer≈ Because of the relationship between the package substrates, stress is concentrated at one location between the electronic component such as IC and the interposer, and the electronic component such as IC or the joint between the electronic component such as IC and the interposer is destroyed. I found out. Therefore, the effect of inserting an interposer between an electronic component such as an IC and the package is lost.

５．封止剤中のボイド確認
ヒートサイクル試験後、実施例２、５、６、７の半導体装置を、ＩＣ側から封止剤の約１／２の厚さのところまで、平面研磨して封止剤中のボイドの発生率を測定した。

5). Confirmation of voids in the sealant After the heat cycle test, the semiconductor devices of Examples 2, 5, 6, and 7 were polished by planar polishing from the IC side to a thickness of about 1/2 of the sealant. The incidence of voids in the agent was measured.

この結果より、インターポーザの大きさにより、封止剤の充填性が変化し、それが、接続信頼性に影響していることがわかる。即ち、インターポーザに搭載する電子部品の投影面積≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×１、さらには、電子部品の投影面積×１．２≦インターポーザを構成する絶縁性基材の面積≦パッケージ基板の投影面積×０．８が好適である。 From this result, it can be seen that the filling property of the sealant changes depending on the size of the interposer, which affects the connection reliability. That is, the projected area of the electronic component mounted on the interposer ≦ the area of the insulating substrate constituting the interposer ≦ the projected area of the package substrate × 1, and further, the projected area of the electronic component × 1.2 ≦ the insulating property constituting the interposer The area of the base material ≦ the projected area of the package substrate × 0.8 is suitable.

６．導電性物質中のボイド確認
実施例２、１１、１２と比較例７のインターポーザを構成する絶縁性基材の貫通孔部を断面研磨して、ボイドの発生率を測定した。

6). Confirmation of Void in Conductive Material The through hole portion of the insulating base material constituting the interposers of Examples 2, 11, and 12 and Comparative Example 7 was subjected to cross-sectional polishing, and the occurrence rate of voids was measured.

この結果より、貫通孔の断面形状は、導電物質の充填性に影響していることがわかる。このように、インターポーザの貫通孔の断面形状としては、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることが好ましい。さらには、１端面の開口径／貫通孔中心の穴径の関係が、１．０２〜５．０が好ましい。１未満であると、貫通孔内に導電性物質を未充填なく、充填するのが難しい。１以上となると、貫通孔端面の開口径が、その他の貫通孔部分より大きくなるので、導電性物質の充填が容易に行なわれる。その結果、熱衝撃時、クラックの起点となるボイドは無くなる。 From this result, it can be seen that the cross-sectional shape of the through hole affects the filling property of the conductive material. Thus, as a cross-sectional shape of the through hole of the interposer, it is preferable that the opening diameter of at least one end face is equal to or larger than the hole diameter at the center of the through hole. Furthermore, the relationship between the opening diameter of one end face / the hole diameter at the center of the through hole is preferably 1.02 to 5.0. If it is less than 1, it is difficult to fill the through hole without filling the conductive material. When it is 1 or more, since the opening diameter of the end surface of the through-hole is larger than that of the other through-hole portions, the conductive material can be easily filled. As a result, there is no void that becomes the starting point of cracks during thermal shock.

７．クラックの進行方向の確認
比較例５，７の半導体パッケージを断面研磨して、接合部分のクラックの方向を確認した。

7). Confirmation of Crack Progression Direction The cross section of the semiconductor package of Comparative Examples 5 and 7 was polished to confirm the crack direction of the joint.

この断面観察より、比較例７は、導電性物質内のボイドを起点として、クラックが発生し、それが貫通孔内壁に沿って接合部に到達していることが分った。このことから、応力は、貫通孔の内壁に沿って接合部に伝わることが実証された。つまり、貫通孔の断面形状がテーパーになっていることは、応力が、真っ直ぐ接合部に伝わらないので、応力緩和に有効である。 From this cross-sectional observation, it was found that in Comparative Example 7, cracks occurred starting from the voids in the conductive material, and reached the joint along the inner wall of the through hole. From this, it was demonstrated that the stress is transmitted to the joint along the inner wall of the through hole. That is, the fact that the cross-sectional shape of the through hole is tapered is effective for stress relaxation because stress is not transmitted straight to the joint.

本発明の実施例１に係る樹脂製パッケージ基板の断面図である。It is sectional drawing of the resin-made package board | substrate which concerns on Example 1 of this invention. 図１に示す樹脂製パッケージ基板にインターポーザを取り付けた状態の断面図である。It is sectional drawing of the state which attached the interposer to the resin-made package board | substrate shown in FIG. 図２に示す樹脂製パッケージ基板にＩＣチップを搭載し、ドータボードに取り付けた状態の断面図である。FIG. 3 is a cross-sectional view of an IC chip mounted on the resin package substrate shown in FIG. 2 and attached to a daughter board. 図３に示すＩＣチップ、インターポーザ、樹脂製パッケージ基板の平面図である。FIG. 4 is a plan view of the IC chip, interposer, and resin package substrate shown in FIG. 3. 図５（Ａ）は実施例１のインターポーザの平面図であり、図５（Ｂ）は実施例１の別例に係るインターポーザの平面図である。FIG. 5A is a plan view of the interposer according to the first embodiment, and FIG. 5B is a plan view of an interposer according to another example of the first embodiment. 実施例１に係るインターポーザの製造工程図である。5 is a manufacturing process diagram of an interposer according to Embodiment 1. FIG. 実施例１１に係るインターポーザの製造工程図である。It is a manufacturing process figure of the interposer concerning Example 11. 実施例１１に係るインターポーザの製造工程図である。It is a manufacturing process figure of the interposer concerning Example 11. 実施例１２に係るインターポーザの製造工程図である。It is a manufacturing process figure of the interposer concerning Example 12. ヒートサイクル試験の結果を示す図表である。It is a graph which shows the result of a heat cycle test.

符号の説明Explanation of symbols

１０樹脂製パッケージ基板
３０多層コア基板
６４Ｅグランド用バンプ
６４Ｐ電源用バンプ
６４Ｓ信号用バンプ
６８、６９アンダーフィル
７０インターポーザ
７２バイアホール
７４ランド
７６Ｅグランド用ランド
７６Ｐ電源用ランド
７６Ｓ信号用ランド
８０基材
８１貫通孔
１１０ＩＣチップ
１２０ドータボード
10 resin package substrate 30 multilayer core substrate 64E ground bump 64P power bump 64S signal bump 68, 69 underfill 70 interposer 72 via hole 74 land 76E ground land 76P power land 76S signal land 80 substrate 81 through Hole 110 IC chip 120 Daughter board

Claims

樹脂からなるパッケージ基板とセラミックからなるＩＣチップとの間に介在するインターポーザであって、
該インターポーザは、絶縁性基材の貫通孔に導電性物質を充填してなり、
前記絶縁性基材のヤング率は、３〜４０ＧＰａであることを特徴とするインターポーザ。 An interposer interposed between a package substrate made of resin and an IC chip made of ceramic,
The interposer is formed by filling a through hole of an insulating base material with a conductive substance,
The interposer characterized in that the Young's modulus of the insulating substrate is 3 to 40 GPa.

前記絶縁性基材の厚みは、パッケージ基板厚み×０．０５以上であって、パッケージ基板厚み×１．５以下であることを特徴とする請求項１のインターポーザ。 2. The interposer according to claim 1, wherein a thickness of the insulating base material is package substrate thickness × 0.05 or more and package substrate thickness × 1.5 or less.

前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上であって、パッケージ基板の投影面積以下であることを特徴とする請求項１又は請求項２のインターポーザ。 3. The interposer according to claim 1, wherein a size of the insulating base is equal to or larger than a projected area of an electronic component mounted on the interposer and equal to or smaller than a projected area of a package substrate.

絶縁性基材の貫通孔の配置は、格子状または、千鳥状であって、貫通孔間のピッチは、６０〜２５０μm以下であることを特徴とする請求項１又は請求項２又は請求項３のインターポーザ。 The arrangement of the through holes of the insulating base material is a lattice shape or a zigzag shape, and the pitch between the through holes is 60 to 250 µm or less. Interposer.

前記パッケージ基板は多層プリント配線板であることを特徴とする請求項１〜４のいずれかのインターポーザ。 The interposer according to any one of claims 1 to 4, wherein the package substrate is a multilayer printed wiring board.

前記導電性材料は、金属めっきからなることを特徴とする請求項１〜５のいずれかのインターポーザ。 The interposer according to claim 1, wherein the conductive material is made of metal plating.

前記導電性材料は、低融点金属のペーストからなることを特徴とする請求項１〜５のいずれかのインターポーザ。 The interposer according to claim 1, wherein the conductive material is made of a low melting point metal paste.

絶縁性基材の貫通孔の断面形状は、少なくとも１端面の開口径が、貫通孔中心の穴径以上であることを特徴とする請求項１〜７のいずれかのインターポーザ。 8. The interposer according to claim 1, wherein the cross-sectional shape of the through hole of the insulating base material is such that the opening diameter of at least one end face is equal to or larger than the hole diameter at the center of the through hole.

請求項１〜８のいずれか１のインターポーザを備える多層プリント配線板。

A multilayer printed wiring board comprising the interposer according to claim 1.